JPH08264946A - セラミック多層基板及びその製造方法 - Google Patents

セラミック多層基板及びその製造方法

Info

Publication number
JPH08264946A
JPH08264946A JP6231295A JP6231295A JPH08264946A JP H08264946 A JPH08264946 A JP H08264946A JP 6231295 A JP6231295 A JP 6231295A JP 6231295 A JP6231295 A JP 6231295A JP H08264946 A JPH08264946 A JP H08264946A
Authority
JP
Japan
Prior art keywords
substrate
alignment
layer
notches
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6231295A
Other languages
English (en)
Other versions
JP3076215B2 (ja
Inventor
Hideaki Araki
英明 荒木
Toshihiro Nakai
俊博 中居
Masashi Fukaya
昌志 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13196499&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08264946(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP6231295A priority Critical patent/JP3076215B2/ja
Publication of JPH08264946A publication Critical patent/JPH08264946A/ja
Application granted granted Critical
Publication of JP3076215B2 publication Critical patent/JP3076215B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 基板の位置合せ精度を向上する。 【構成】 セラミック多層基板11の隣接する2辺の端
縁に表面位置合せ用の切欠部12を合計3個形成し、残
りの2辺の端縁に表面位置合せ用の切欠部12と表裏反
対の関係になる裏面位置合せ用の切欠部13を合計3個
形成する。表面位置合せ用の切欠部12は、表面層の凹
みより他の層の方が深く凹んだ段差状に形成され、位置
合せピン14に嵌合したときに、表面層の切欠部12内
縁が位置合せピン14に必ず当接し、常に表面層の切欠
部12内縁を基準にした位置合せが可能となる。更に、
各切欠部12をグリーンシート15にビアホール16等
と同時に打ち抜き形成することで、表面層のビア17と
位置合せピン14(表面層の切欠部12内縁)との間の
距離を常に一定にできて、基板焼成後の後工程の位置合
せで最も必要な表面層のビア17の位置合せ精度を向上
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、焼成後の基板に印刷等
の後工程を行う際の位置合せ精度を向上したセラミック
多層基板及びその製造方法に関するものである。
【0002】
【従来の技術】従来より、複数枚のグリーンシートを積
層・焼成して製造されるセラミック多層基板において
は、基板表面の導体パターン等をグリーンシート積層体
と同時に焼成する同時焼成タイプもあるが、グリーンシ
ート積層体の焼成後の後工程で、基板表面に導体・抵抗
体等を印刷・焼成したり、抵抗体等のトリミングやショ
ートオープン検査等の電気的品質検査を行う後付けタイ
プもある。この後付けタイプでは、基板表面に印刷等の
後工程を行う際に、基板を正確に位置合せする必要があ
り、そのために、一般に、図5に示すように、基板1の
隣接する2辺の端縁を位置合せ用の基準とし、これを位
置合せ台2上で3本の位置合せピン3に当接させること
で、基板を位置合せするようにしている。
【0003】
【発明が解決しようとする課題】ところで、図6に示す
ように、焼成後の基板1に導体パターン4を印刷する場
合、基板1の各層(グリーンシート5)を上下に導通さ
せるビア6と導体パターン4とが(a)のように正確に
重なり合う必要がある。しかし、焼成前のグリーンシー
ト5は柔らかく可塑性があるので、積層時に(b)に示
すように積層ずれが生じてしまったり、或は、(c)に
示すように外周切断線(スナップライン)がずれてしま
まうことがある。また、スナップラインがずれていなく
ても、(d)に示すように、焼成後にスナップラインで
切断する際にバリ7が出来てしまうことがある。これら
(b)〜(d)のいずれの場合でも、正常な場合(a)
と比較して、基板位置合せ時に位置合せピン3(基板端
縁)とビア6との間の距離Bがずれるため、位置合せピ
ン(基板端縁)を基準にしてそこから一定距離Aの位置
に印刷する導体パターン4がビア6からずれた位置に印
刷されてしまい、接続不良品となることがある。
【0004】特に、近年のように小型・高密度実装が進
むと、益々高い位置合せ精度が要求され、現在では、高
精度CCDカメラを用いて基板の位置を画像処理により
認識して位置合わせする装置も実用化されているが、こ
の装置は非常に高価であり、コストアップ要因となる欠
点がある。
【0005】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、位置合せピンを用い
て基板の位置合せを精度良く行うことができて、品質向
上・歩留り向上を達成することができるセラミック多層
基板及びその製造方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1は、複数枚のグリーンシートを積
層・焼成して成る、表面に配線を有するセラミック多層
基板において、基板端縁に複数の表面位置合せ用の切欠
部を形成し、各表面位置合せ用の切欠部を、表面層の凹
みより他の層の方が深く凹んだ段差状に形成している。
【0007】また、本発明を両面配線のセラミック多層
基板に適用する場合には、請求項2のように、基板端縁
に複数の表面位置合せ用の切欠部と複数の裏面位置合せ
用の切欠部とを形成し、各表面位置合せ用の切欠部を、
表面層の凹みより他の層の方が深く凹んだ段差状に形成
し、各裏面位置合せ用の切欠部を、裏面層の凹みより他
の層の方が深く凹んだ段差状に形成すれば良い。
【0008】このようなセラミック多層基板を製造する
場合には、請求項3のように、前記各切欠部を形成する
ための穴を、グリーンシートにビアホール等を形成する
際に同時に形成し、且つ、表面層又は裏面層に積層され
るグリーンシートの切欠部形成用の穴を他の層に積層さ
れるグリーンシートの切欠部形成用の穴よりも切断線か
ら基板内側への奥行きが小さくなるように形成し、該グ
リーンシートの積層後又は焼成後に、該積層体を前記穴
を分割するように切断することで、前記各切欠部を形成
し、焼成された基板の複数の切欠部を複数の位置合せピ
ンに嵌合させることで、該基板を位置合せして印刷等の
後工程を行うようにすれば良い。
【0009】
【作用】上述した請求項1の構成によれば、基板の位置
合せ時には、基板端縁に形成された複数の表面位置合せ
用の切欠部を位置合せピンに嵌合させることにより基板
の位置合せを行う。この際、各表面位置合せ用の切欠部
は、表面層の凹みより他の層の方が深く凹んだ段差状に
形成されているので、基板位置合せ時には基板の表面層
の切欠部内縁が位置合せピンに必ず当接した状態となっ
て、常に表面層の切欠部内縁を基準にした位置合せが可
能となり、前述した積層ずれ、外周切断線(スナップラ
イン)のずれやバリの影響を受けずに済む。更に、切欠
部を、グリーンシートにビアホール等を形成する際に同
時に形成すれば、基板焼成後の後工程の位置合せで最も
必要な位置精度である表面層のビアと位置合せピン(切
欠部)との間の位置精度を正確に確保できると共に、工
程数も増えずに済む。
【0010】また、請求項2のように、両面配線のセラ
ミック多層基板の場合には、基板端縁に、表面位置合せ
用の切欠部と、これとは表裏反対の関係になる裏面位置
合せ用の切欠部とを形成し、基板表面に印刷等を行う場
合には、請求項1の場合と同じく、表面位置合せ用の切
欠部を位置合せピンに嵌合し、基板裏面に印刷等を行う
場合には、裏面位置合せ用の切欠部を位置合せピンに嵌
合する。この裏面位置合せ用の切欠部は、裏面層の凹み
より他の層の方が深く凹んだ段差状になっているので、
裏面位置合せ時には基板の裏面層の切欠部の内縁が位置
合せピンに必ず当接した状態となり、常に裏面層の切欠
部を基準にした正確な位置合せが可能となる。
【0011】以上のようなセラミック多層基板を製造す
る場合、請求項3の製造方法では、各切欠部を形成する
ための穴を、グリーンシートにビアホール等を形成する
際に同時に形成することで、ビアホールと切欠部形成用
の穴とを常に一定の位置関係で形成する。この際、表面
層又は裏面層に積層されるグリーンシートの切欠部形成
用の穴を他の層に積層されるグリーンシートの切欠部形
成用の穴よりも切断線から基板内側への奥行きが小さく
なるように形成し、これらのグリーンシートを積層した
ときに、表面層又は裏面層の切欠部形成用の小さな穴が
他の層の大きな穴に重なり合うようにする。そして、グ
リーンシートの積層後又は焼成後に、該積層体を前記穴
を分割するように切断することで、各切欠部を形成す
る。この際、焼成後に基板の切断を行う場合には、焼成
前にグリーンシート積層体に切欠部形成用の穴を通るス
ナップライン(切断線)をプレス成形し、焼成後にスナ
ップラインに沿って折り割れば良い。このようにして製
造されたセラミック多層基板は、前述した請求項1又は
2の構成となり、基板の切欠部を位置合せピンに嵌合さ
せることで、基板を精度良く位置合せして印刷等の後工
程を行う。
【0012】
【実施例】以下、本発明の一実施例を図1乃至図4に基
づいて説明する。まず、図1及び図2に基づいてセラミ
ック多層基板(以下「基板」と略称する)11の構成を
説明する。図1に示すように、基板11の隣接する2辺
の端縁には表面位置合せ用の切欠部12が合計3個形成
され、残りの2辺の端縁には、表面位置合せ用の切欠部
12と表裏反対の関係になる裏面位置合せ用の切欠部1
3が合計3個形成されている。表面位置合せ用の切欠部
12は、表面層の凹みより他の層の方が例えば0.1m
m以上深く凹んだ段差状に形成され、位置合せピン14
に嵌合したときに、表面層の切欠部12内縁が位置合せ
ピン14に必ず当接した状態となるようになっている。
一方、裏面位置合せ用の切欠部13は、裏面層の凹みよ
り他の層の方が例えば0.1mm以上深く凹んだ段差状
に形成され、裏面位置合せ時には裏面層の切欠部13内
縁が位置合せピン14に必ず当接した状態となるように
なっている。
【0013】上記基板11は、図2(a)に示すよう
に、従来同様、複数枚のグリーンシート15を積層・焼
成して製造され、各グリーンシート15には、多数のビ
アホール16が打抜き型やパンチングマシーン等で打ち
抜き形成され、このビアホール16の内部に導体材料を
充填してビア17が形成されている。また、基板11の
内層には、積層前にグリーンシート15に印刷された導
体,誘電体等の内層パターン18(図4参照)が設けら
れている。基板11の表面層及び裏面層には、基板焼成
後に導体パターン19(図2に表面層の導体のみ図示、
裏面層の導体は図6に符号「4」で図示)が印刷・焼成
され、その印刷時の位置合せは、位置合せ台25上で3
箇所の切欠部12(又は13)を3本の位置合せピン1
4に嵌合することによって行われる。
【0014】次に、上記構成の基板11を低温焼成(1
000℃以下で焼成)する場合の製造方法の一例を図3
及び図4を用いて説明する。ここで使用するグリーンシ
ート15の作り方は、CaO−Al2 3 −SiO2
2 3 系のガラス粉末60wt%とアルミナ粉末40
wt%とを混合した粉体に、可塑剤(例えばDOP)、
バインダー(例えばアクリル樹脂)、溶剤(トルエン、
キシレン、アルコール類)を加え、十分に混練して粘度
2000〜40000cpsのスラリーを作成し、ドク
ターブレード法によって例えば0.3mm厚の低温焼成
用のグリーンシートを形成する。
【0015】この後、打抜き型やパンチングマシーン等
を用いて、グリーンシート15の所定位置に0.05〜
1.00mmφ程度の多数のビアホール16と、4個の
ガイド穴20及び6個の切欠部形成用の角穴21,22
を同時に打ち抜き形成する。ここで、ガイド穴20は、
グリーンシート15の四隅部にそれぞれ形成され、グリ
ーンシート15上のパターン印刷や積層の際に、このガ
イド穴20にガイドピン(図示せず)を挿通することで
各層のグリーンシート15が位置決めされる。また、切
欠部形成用の角穴21,22は、積層後に切断される線
23上に位置し、最終的に切欠部12,13となる。図
3(a)及び(d)に示すように、表面層と裏面層とな
るグリーンシート15には、小さな角穴21とこれより
例えば0.1mm以上大きな角穴22がそれぞれ対称位
置に3個ずつ形成され、表面層と裏面層とでは大小の角
穴22,21の位置関係が反対になっている。また、図
3(b)及び(c)に示すように、内層となるグリーン
シート15には、大きな角穴22のみが合計6個形成さ
れている。各グリーンシート15に形成する合計6個の
角穴21,22は同じ位置に形成され、各グリーンシー
ト15を積層したときに、角穴21,22で上下に貫通
する貫通孔を形成すると共に、表面層と裏面層ではそれ
ぞれ3個の小さな角穴21が他の層の大きな角穴22に
重なり合った状態となる。
【0016】上述したようにして各層のグリーンシート
15にビアホール16、ガイド穴20及び切欠部形成用
の角穴21,22を同時に打ち抜き形成した後、層間を
電気的に接続できるように、各グリーンシート15のビ
アホール16にAg系導体材料を充填する。この後、図
4(a)に示すように、内層及び裏面層の各グリーンシ
ート15上に、内層パターン18をAg、Ag−Pd、
Ag−Pt、Ag−Pd−Pt等の導体材料ペーストを
使用してスクリーン印刷した後、各グリーンシート15
を積層し、この積層体を、例えば80〜150℃、50
〜250kg/cm2 の条件で熱圧着して一体化する。
上述した内層パターン18の印刷と積層の際のグリーン
シート15の位置決めは、グリーンシート15の四隅部
のガイド穴20にガイドピン(図示せず)を挿通するこ
とで行われる。上述のようにして熱圧着された積層体を
切断線23に沿って切断する。この切断により、各角穴
21,22が分割され、切欠部12,13となる。この
積層体を電気式連続ベルト炉を使用して、空気中で90
0℃、20分の保持条件で焼成し、セラミック多層基板
11を作成する。
【0017】この後、基板11の表面に導体パターン1
9を印刷する場合には、図1及び図2に示すように、位
置合せ台25上で表面位置合せ用の切欠部12を位置合
せピン14に嵌合して基板11を該切欠部12を基準に
して位置合せする。この場合、表面位置合せ用の切欠部
12は、表面層の凹みより他の層の方が例えば0.1m
m以上深く凹んだ段差状になっているので、位置合せピ
ン14に嵌合したときに、表面層の切欠部12の内縁が
位置合せピン14に必ず当接した状態となる。仮に、積
層ずれや切断線23のずれが生じたり、或は切断部にバ
リがあったとしても、これらは表面層の切欠部12の内
縁と位置合せピン14との当接状態に何ら影響を与える
ことはなく、常に表面層の切欠部12の内縁を基準にし
た位置合せが可能となる。しかも、切欠部12となる角
穴21を、グリーンシート15にビアホール16等を形
成する際に同時に打ち抜き形成するので、表面層のビア
17と位置合せピン14(表面層の切欠部12の内縁)
との間の距離A(図2参照)を常に一定にできて、基板
焼成後の後工程の位置合せで最も必要な表面層のビア1
7の位置合せ精度を極めて正確に確保できる。
【0018】このようにして正確に位置合せされた基板
11の表面に、Au系導体を使用して導体パターン19
を印刷して焼成する。一方、基板11の裏面に導体パタ
ーン19を印刷する場合には、基板11を裏返して、裏
面位置合せ用の切欠部13を位置合せピン14に嵌合し
て位置合せを行えば良い。つまり、裏面位置合せ用の切
欠部13は、裏面層の凹みより他の層の方が例えば0.
1mm以上深く凹んだ段差状になっているので、裏面位
置合せ時には基板11の裏面層の切欠部13の内縁が位
置合せピン14に必ず当接した状態となり、常に裏面層
の切欠部13を基準にした正確な位置合せが可能とな
る。
【0019】本発明者らは以上説明した製造方法により
基板11を作製し、その基板11の表面に導体パターン
19を印刷・焼成して、導体パターン19とビア17と
の位置ずれによる不良発生率を評価した結果、図2
(b)に示すように、常に導体パターン19とビア17
とが完全に重なり合った状態となり、不良発生率は0%
であった。
【0020】これに対し、比較例として位置合せ用の切
欠部12,13の無い図5の形態の基板を製造し、その
基板の表面に導体パターンを印刷・焼成して、導体パタ
ーンとビアとの位置ずれによる不良発生率を評価した結
果、導体パターンがビアからずれたものがかなり出来て
しまい、不良発生率は16%にもなった。
【0021】以上の試験結果から明らかなように、本実
施例によれば、基板11の端縁に位置合せ用の切欠部1
2,13を段差状に形成することで、基板11の位置合
せ精度を飛躍的に向上することができ、品質向上・歩留
り向上の要求を十分に満たすことができる。しかも、位
置合せピン14を用いて基板11の位置合せを行うこと
ができるため、基板11の位置合せに高精度CCDカメ
ラ等を用いた高価な位置合せ装置を必要とせず、設備コ
スト低減の要求も満たすことができる。更に、位置合せ
用の切欠部12,13(角穴21,22)を、グリーン
シート15にビアホール16等を形成すると同時に形成
するようにしたので、製造工数も従来と同じであり、製
造能率も低下せずに済む。
【0022】ところで、位置合せ用の切欠部12,13
に代えて、位置合せ穴を基板11に形成した場合、上記
実施例と比較して、位置合せピンを位置合せ穴に真上か
ら挿入する作業が面倒であるばかりか、位置合せピンの
挿入時に位置合せ穴の周縁が欠けてしまうおそれがあ
り、これが歩留りを悪くする原因となる。この点、上記
実施例では、穴ではなく、外側方に開放された切欠部1
2,13であるので、位置合せピン14との嵌合を外側
方から容易に行うことができて、切欠部12,13の周
縁が欠ける可能性は穴の場合と比較して遥かに小さくて
済む。
【0023】尚、上記実施例では、グリーンシート15
の積層体から基板11を切断する工程を焼成前に行うよ
うにしたが、これに限定されず、従来同様、焼成後の積
層体から基板11を切断するようにしても良い。具体的
には、グリーンシート15の積層後に、その積層体の表
面にスナップライン(切断用の溝)をプレス成形し、こ
れを焼成した後、該積層体をスナップラインで折り割る
ことにより、焼成後の積層体から基板11を切断するも
のである。
【0024】また、上記実施例は、本発明を基板両面に
導体パターン等を後付けする両面配線のセラミック多層
基板に適用したものであるが、片面のみに導体パターン
等を後付けするセラミック多層基板に適用しても良く、
この場合には、上記実施例から裏面位置合せ用の切欠部
13を無くせば良い。
【0025】また、上記実施例は、本発明を低温焼成の
セラミック多層基板に適用したものであるが、アルミナ
多層基板等、他のセラミック材料で形成した多層基板に
も適用可能であることは言うまでもない。その他、本発
明は、位置合せ用の切欠部12,13の個数や位置或は
形状を必要に応じて適宜変更しても良い等、要旨を逸脱
しない範囲内で種々変更して実施できることは言うまで
もない。
【0026】
【発明の効果】以上の説明から明らかなように、本発明
の請求項1のセラミック多層基板によれば、基板の端縁
に形成された表面位置合せ用の切欠部は、表面層の凹み
より他の層の方が深く凹んだ段差状になっているので、
基板位置合せ時には基板の表面層の切欠部内縁が位置合
せピンに必ず当接した状態となり、常に表面層の切欠部
内縁を位置合せの基準にして、積層ずれ、外周切断線の
ずれやバリの影響を受けない高精度な位置合せを行うこ
とができ、品質向上・歩留り向上の要求を満たすことが
できる。しかも、位置合せピンを用いて基板の位置合せ
を行うことができるため、基板の位置合せに高精度CC
Dカメラ等を用いた高価な位置合せ装置を必要とせず、
設備コスト低減の要求も満たすことができる。
【0027】また、請求項2の構成では、基板端縁に、
表面位置合せ用の切欠部と、これとは表裏反対の関係に
なる裏面位置合せ用の切欠部とを形成したので、基板の
表裏両面に対して高い位置合せ精度で印刷等の後工程を
行うことができる。
【0028】更に、請求項3の製造方法では、各切欠部
を形成するための穴を、グリーンシートにビアホール等
を形成する際に同時に形成するようにしたので、ビアホ
ールと切欠部形成用の穴とを常に一定の位置関係で形成
することができて、基板焼成後の後工程の位置合せで最
も必要な表面層のビアの位置合せ精度を極めて正確に確
保できると共に、製造工数が全く増加せず、製造能率も
低下せずに済む利点がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すもので、(a)はセラ
ミック多層基板の平面図、(b)は(a)のA−A’線
に沿って示す縦断面図である。
【図2】(a)は切欠部と位置合せピンとの関係を示す
主要部の拡大縦断面図、(b)は同平面図である。
【図3】各層に積層されるグリーンシートのパンチング
工程後の状態を示す平面図である。
【図4】印刷工程から焼成工程までの工程を説明する工
程図である。
【図5】(a)は従来の基板の位置合せ方法を説明する
ための基板の平面図、(b)は同側面図である。
【図6】ビアと導体パターンとの間の位置ずれの原因を
説明する図である。
【符号の説明】
11…基板、12…表面位置合せ用の切欠部、13…裏
面位置合せ用の切欠部、14…位置合せピン、15…グ
リーンシート、16…ビアホール、17…ビア、19…
導体パターン、20…ガイド穴、21,22…角穴、2
3…切断線。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数枚のグリーンシートを積層・焼成し
    て成る、表面に配線を有するセラミック多層基板におい
    て、基板端縁に複数の表面位置合せ用の切欠部が形成さ
    れ、各前記表面位置合せ用の切欠部は、表面層の凹みよ
    り他の層の方が深く凹んだ段差状に形成されていること
    を特徴とするセラミック多層基板。
  2. 【請求項2】 複数枚のグリーンシートを積層・焼成し
    て成る両面配線のセラミック多層基板において、基板端
    縁に複数の表面位置合せ用の切欠部と複数の裏面位置合
    せ用の切欠部とが形成され、各前記表面位置合せ用の切
    欠部は、表面層の凹みより他の層の方が深く凹んだ段差
    状に形成され、各前記裏面位置合せ用の切欠部は、裏面
    層の凹みより他の層の方が深く凹んだ段差状に形成され
    ていることを特徴とするセラミック多層基板。
  3. 【請求項3】 請求項1又は2のセラミック多層基板を
    製造する方法であって、前記各切欠部を形成するための
    穴を、前記グリーンシートにビアホール等を形成する際
    に同時に形成し、且つ、表面層又は裏面層のグリーンシ
    ートの切欠部形成用の穴を他の層に積層されるグリーン
    シートの切欠部形成用の穴よりも切断線から基板内側へ
    の奥行きが小さくなるように形成し、該グリーンシート
    の積層後又は焼成後に、該積層体を前記穴を分割するよ
    うに切断することで、前記各切欠部を形成し、焼成され
    た基板の複数の切欠部を複数の位置合せピンに嵌合させ
    ることで、該基板を位置合せして印刷等の後工程を行う
    ようにしたことを特徴とするセラミック多層基板の製造
    方法。
JP6231295A 1995-03-22 1995-03-22 セラミック多層基板及びその製造方法 Expired - Lifetime JP3076215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6231295A JP3076215B2 (ja) 1995-03-22 1995-03-22 セラミック多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6231295A JP3076215B2 (ja) 1995-03-22 1995-03-22 セラミック多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08264946A true JPH08264946A (ja) 1996-10-11
JP3076215B2 JP3076215B2 (ja) 2000-08-14

Family

ID=13196499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6231295A Expired - Lifetime JP3076215B2 (ja) 1995-03-22 1995-03-22 セラミック多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3076215B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903375B1 (en) 1999-07-13 2005-06-07 Matsushita Electric Industrial Co., Ltd. Solid-state image device, camera using the same, and method of manufacturing the same
JP2005159094A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 配線基板
JP2007123786A (ja) * 2005-10-31 2007-05-17 Kyocera Kinseki Corp シート基板
JP2011096868A (ja) * 2009-10-30 2011-05-12 Ngk Insulators Ltd グリーンシートの処理方法、および被印刷物の配置状態判定方法
JP2013004580A (ja) * 2011-06-13 2013-01-07 Ngk Spark Plug Co Ltd セラミック多層基板
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板
WO2014148162A1 (ja) * 2013-03-19 2014-09-25 日産自動車株式会社 位置決め方法および位置決め装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903375B1 (en) 1999-07-13 2005-06-07 Matsushita Electric Industrial Co., Ltd. Solid-state image device, camera using the same, and method of manufacturing the same
JP2005159094A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 配線基板
JP2007123786A (ja) * 2005-10-31 2007-05-17 Kyocera Kinseki Corp シート基板
JP2011096868A (ja) * 2009-10-30 2011-05-12 Ngk Insulators Ltd グリーンシートの処理方法、および被印刷物の配置状態判定方法
JP2013004580A (ja) * 2011-06-13 2013-01-07 Ngk Spark Plug Co Ltd セラミック多層基板
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板
WO2014148162A1 (ja) * 2013-03-19 2014-09-25 日産自動車株式会社 位置決め方法および位置決め装置

Also Published As

Publication number Publication date
JP3076215B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
JP3547327B2 (ja) セラミック多層基板の製造方法
US7652213B2 (en) Internal conductor connection structure and multilayer substrate
CN115798864B (zh) 一种片式电感器及其制造方法
JP3076215B2 (ja) セラミック多層基板及びその製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP3251862B2 (ja) セラミック多層基板の製造方法
JP2007165540A (ja) 多層セラミック基板の製造方法及び多層セラミック集合基板
JP2008028065A (ja) セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2003273526A (ja) セラミック多層基板及びその製造方法
JP5051513B2 (ja) 多層セラミック集合基板の製造方法
JPH1131881A (ja) セラミック多層基板
JP2002171035A (ja) 大型回路基板
JP4645962B2 (ja) 多層セラミック基板
JP2015005532A (ja) 連結配線基板の製造方法および連結配線基板
JPH08298362A (ja) 表面実装用回路基板
JP2004207592A (ja) 多層セラミック基板の製造方法
KR100519813B1 (ko) 다층기판의 단자구조 및 그 형성방법
JP3301927B2 (ja) 分割溝を有するセラミック基板の製造方法
JPH10294562A (ja) セラミック多層回路基板の製造方法
JP2003298233A (ja) セラミック多層基板及びその製造方法
JP2005072416A (ja) 複数個取り用母基板
JP2001339160A (ja) セラミック多層配線基板の製造方法
JP2011187756A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 13

EXPY Cancellation because of completion of term