JPH08265059A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPH08265059A JPH08265059A JP8036515A JP3651596A JPH08265059A JP H08265059 A JPH08265059 A JP H08265059A JP 8036515 A JP8036515 A JP 8036515A JP 3651596 A JP3651596 A JP 3651596A JP H08265059 A JPH08265059 A JP H08265059A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- power amplifier
- amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路を用いて２状態タイプの電力増幅
器の高調波歪みを低くするとともに高い安定性を達成す
る。 【解決手段】 Ｄ級増幅器は、信号源に結合する第１入
力端子ＩＮ１及び第２入力端子ＩＮ２と、パルス変調信
号を復調フィルタに伝達する出力端子ＯＵＴとを有す
る。第１抵抗Ｒ１を、出力端子ＯＵＴと、第２入力端子
ＩＮ２に接続した入力ノードＮとの間に帰還接続する。
第２抵抗Ｒ２を、入力ノードＮと第２入力端子ＩＮ２と
の間に接続する。キャパシタＣを、回路ノードＮと第１
入力端子ＩＮ１との間に接続する。
器の高調波歪みを低くするとともに高い安定性を達成す
る。 【解決手段】 Ｄ級増幅器は、信号源に結合する第１入
力端子ＩＮ１及び第２入力端子ＩＮ２と、パルス変調信
号を復調フィルタに伝達する出力端子ＯＵＴとを有す
る。第１抵抗Ｒ１を、出力端子ＯＵＴと、第２入力端子
ＩＮ２に接続した入力ノードＮとの間に帰還接続する。
第２抵抗Ｒ２を、入力ノードＮと第２入力端子ＩＮ２と
の間に接続する。キャパシタＣを、回路ノードＮと第１
入力端子ＩＮ１との間に接続する。
Description
【０００１】
【発明の属する技術分野】本発明はＤ級すなわち２状態
増幅器に関するものであり、より詳細にはオーディオ用
途のためにモノリシックに集積させるのに適合したＤ級
増幅器に関するものである。
増幅器に関するものであり、より詳細にはオーディオ用
途のためにモノリシックに集積させるのに適合したＤ級
増幅器に関するものである。
【０００２】
【従来の技術】高調波歪みを発生させることなく、可聴
周波増幅器の効率を従来のＢ又はＡＢ級段の効率より上
に向上させることはオーディオ用途には好適である。ま
た、従来のモノリシックに集積されたタイプの可聴周波
増幅器の電力消失に対する制限が存在する。この問題
は、高切替速度で飽和状態及びカットオフ状態に交互に
駆動されるスイッチのような能動電力回路素子を用いた
Ｄ級増幅器を設けることにより解決される。
周波増幅器の効率を従来のＢ又はＡＢ級段の効率より上
に向上させることはオーディオ用途には好適である。ま
た、従来のモノリシックに集積されたタイプの可聴周波
増幅器の電力消失に対する制限が存在する。この問題
は、高切替速度で飽和状態及びカットオフ状態に交互に
駆動されるスイッチのような能動電力回路素子を用いた
Ｄ級増幅器を設けることにより解決される。
【０００３】通常の増幅器の動作に対して、（飽和状態
が生じない場合）入力信号の波形を著しく変えることな
く入力信号の電圧及び電流の増加を制限する間、Ｄ級増
幅器は、適切な増幅前に、特定のパルス変調システムに
よって情報すなわち音声信号の符号化に備える。この場
合、ラウドスピーカを駆動するのに要求されるアナログ
信号は、増幅器の最終段の下流において適切なフィルタ
処理を行うことによって得られる。変調段階では、増幅
されるべき音声信号は、入力信号の瞬時の振幅に比例す
るパルス持続時間を有する方形波タイプのパルスのシー
ケンスに変換される。
が生じない場合）入力信号の波形を著しく変えることな
く入力信号の電圧及び電流の増加を制限する間、Ｄ級増
幅器は、適切な増幅前に、特定のパルス変調システムに
よって情報すなわち音声信号の符号化に備える。この場
合、ラウドスピーカを駆動するのに要求されるアナログ
信号は、増幅器の最終段の下流において適切なフィルタ
処理を行うことによって得られる。変調段階では、増幅
されるべき音声信号は、入力信号の瞬時の振幅に比例す
るパルス持続時間を有する方形波タイプのパルスのシー
ケンスに変換される。
【０００４】このタイプのパルス変調はＰＷＭ（パルス
幅変調）としても既知であり、非常に高い効率レベル
に、原理的には効率レベルを１００％にまですることが
できる。元の波形とは非常に異なる波形を有する結果的
に得られる信号は、完全に全ての情報を有する。Ｄ級す
なわち２状態増幅技術は当業者には十分既知であり、こ
れが含む問題は、例えば１９６６年９月にIEEE Transac
tions on Audio and ElectroacousticsのVol.AU-14,No.
3のH.R.Camenzind による論文"Modulated Pulse Audio
Power Amplifier for Integral Circuits" で取り扱わ
れている。
幅変調）としても既知であり、非常に高い効率レベル
に、原理的には効率レベルを１００％にまですることが
できる。元の波形とは非常に異なる波形を有する結果的
に得られる信号は、完全に全ての情報を有する。Ｄ級す
なわち２状態増幅技術は当業者には十分既知であり、こ
れが含む問題は、例えば１９６６年９月にIEEE Transac
tions on Audio and ElectroacousticsのVol.AU-14,No.
3のH.R.Camenzind による論文"Modulated Pulse Audio
Power Amplifier for Integral Circuits" で取り扱わ
れている。
【０００５】音声の用途の２状態増幅器を使用するに当
たっての主な制限要因は、切替速度を非常に高速にする
ようなシステムを複雑にする特別な手段を講じない場合
音声信号に発生する歪みが高品質の音響再生に調和しな
いおそれがあることである。さらに、増幅器の下流に存
在し、負荷を駆動するに用いられる復調フィルタは、代
表的にはＬＣフィルタすなわち２以上の極を有するロー
パスフィルタである。歪み及びオフセットを減少させる
ために、負帰還がシステムに設けられている。
たっての主な制限要因は、切替速度を非常に高速にする
ようなシステムを複雑にする特別な手段を講じない場合
音声信号に発生する歪みが高品質の音響再生に調和しな
いおそれがあることである。さらに、増幅器の下流に存
在し、負荷を駆動するに用いられる復調フィルタは、代
表的にはＬＣフィルタすなわち２以上の極を有するロー
パスフィルタである。歪み及びオフセットを減少させる
ために、負帰還がシステムに設けられている。
【０００６】
【発明が解決しようとする課題】図１は当業者に用いら
れる従来の解決を示すブロックダイヤグラムである。こ
の場合、負帰還が復調フィルタの下流から取り出され
る。しかしながら、ある適切な補償を帰還ループに設け
る必要もある。その理由は、既に説明したように復調フ
ィルタは少なくとも二つの極を有するからである。この
技術は、例えばUnitrode Power Supply Design Seminar
(SEM-700)の文献P.C1-1C1-31 に記載されている。
れる従来の解決を示すブロックダイヤグラムである。こ
の場合、負帰還が復調フィルタの下流から取り出され
る。しかしながら、ある適切な補償を帰還ループに設け
る必要もある。その理由は、既に説明したように復調フ
ィルタは少なくとも二つの極を有するからである。この
技術は、例えばUnitrode Power Supply Design Seminar
(SEM-700)の文献P.C1-1C1-31 に記載されている。
【０００７】図２は、帰還の程度を自動的に変える発振
器を得る他の方法を示す。この解決は、ボーズ(Bose)社
による米国特許明細書3294981 号に記載されているが、
これによれば、積分器により生じた歪みを抑制すること
ができない。復調フィルタの２極の問題に対するより最
近の解決がボーズ(Bose)社による他の米国特許明細書44
56872 号に記載されており、これによればＤ級増幅器に
電流帰還が設けられている。
器を得る他の方法を示す。この解決は、ボーズ(Bose)社
による米国特許明細書3294981 号に記載されているが、
これによれば、積分器により生じた歪みを抑制すること
ができない。復調フィルタの２極の問題に対するより最
近の解決がボーズ(Bose)社による他の米国特許明細書44
56872 号に記載されており、これによればＤ級増幅器に
電流帰還が設けられている。
【０００８】しかしながら実際上、この解決には、ノイ
ズ及び切替グリッチに応答する小信号が処理されるとい
う不都合がある。
ズ及び切替グリッチに応答する小信号が処理されるとい
う不都合がある。
【０００９】本発明の目的は、非常に簡単な回路を用い
て低い高調波歪み及び高い安定性を提供しうる２状態タ
イプで負帰還の増幅器を提供することである。
て低い高調波歪み及び高い安定性を提供しうる２状態タ
イプで負帰還の増幅器を提供することである。
【００１０】
【課題を解決するための手段】本発明の一例では、電力
増幅器は、信号源からの入力信号を受信する第１及び第
２入力部と、出力信号を送信する出力部とを有する。こ
の電力増幅器は、入力信号を、入力信号の振幅に比例す
るパルス持続時間を有するパルス信号に変換する変調回
路と、増幅器の出力部と第２入力回路ノードとの間に接
続した予め設定されたインピーダンスを有する第１回路
素子と、第２入力回路ノードと増幅器の第２入力部との
間に接続した予め設定されたインピーダンスを有する第
２回路素子と、増幅器の第１入力部と第２入力回路ノー
ドとの間に接続された容量性素子とを含む。
増幅器は、信号源からの入力信号を受信する第１及び第
２入力部と、出力信号を送信する出力部とを有する。こ
の電力増幅器は、入力信号を、入力信号の振幅に比例す
るパルス持続時間を有するパルス信号に変換する変調回
路と、増幅器の出力部と第２入力回路ノードとの間に接
続した予め設定されたインピーダンスを有する第１回路
素子と、第２入力回路ノードと増幅器の第２入力部との
間に接続した予め設定されたインピーダンスを有する第
２回路素子と、増幅器の第１入力部と第２入力回路ノー
ドとの間に接続された容量性素子とを含む。
【００１１】本発明の他の例では、２状態タイプの電力
増幅器は、信号源から入力信号を受信する第１及び第２
入力部を有する。この電力増幅器は、差動段と、差動段
に結合した双安定タイプのマルチバイブレータ回路と、
マルチバイブレータ回路に結合したレベル変換段と、レ
ベル変換段の出力端子と差動段の第２入力端子との間に
接続した予め設定されたインピーダンスを有する第１回
路素子と、電力増幅器の第２入力部と差動段の第２入力
端子との間に接続した第２回路素子と、増幅器の第１入
力部と差動段の第２入力端子との間に接続した容量性素
子とを含む。
増幅器は、信号源から入力信号を受信する第１及び第２
入力部を有する。この電力増幅器は、差動段と、差動段
に結合した双安定タイプのマルチバイブレータ回路と、
マルチバイブレータ回路に結合したレベル変換段と、レ
ベル変換段の出力端子と差動段の第２入力端子との間に
接続した予め設定されたインピーダンスを有する第１回
路素子と、電力増幅器の第２入力部と差動段の第２入力
端子との間に接続した第２回路素子と、増幅器の第１入
力部と差動段の第２入力端子との間に接続した容量性素
子とを含む。
【００１２】本発明のさらに別の例では、オーディオシ
ステムは入力信号を受信する第１及び第２入力部を有す
る。このオーディオシステムは、入力信号を受信すると
ともに増幅された出力信号を送信する増幅回路と、増幅
回路の出力部と増幅回路の第２入力部との間に接続した
予め設定されたインピーダンスを有する第１回路素子
と、増幅回路の第２入力部と音声システムの第２入力部
との間に接続した予め設定されたインピーダンスを有す
る第２回路素子と、オーディオシステムの第１入力部と
増幅回路の第２入力部との間に接続した容量性素子と、
フィルタ処理された増幅信号を出力するとともに増幅回
路に結合した復調フィルタと、復調フィルタに結合した
オーディオ負荷とを含む。
ステムは入力信号を受信する第１及び第２入力部を有す
る。このオーディオシステムは、入力信号を受信すると
ともに増幅された出力信号を送信する増幅回路と、増幅
回路の出力部と増幅回路の第２入力部との間に接続した
予め設定されたインピーダンスを有する第１回路素子
と、増幅回路の第２入力部と音声システムの第２入力部
との間に接続した予め設定されたインピーダンスを有す
る第２回路素子と、オーディオシステムの第１入力部と
増幅回路の第２入力部との間に接続した容量性素子と、
フィルタ処理された増幅信号を出力するとともに増幅回
路に結合した復調フィルタと、復調フィルタに結合した
オーディオ負荷とを含む。
【００１３】本発明のさらに別の例では、２状態タイプ
の電力増幅器は、入力信号を受信する第１及び第２入力
部と、出力信号を送信する出力部とを有する。この電力
増幅器は、入力信号を、入力信号の振幅に比例するパル
ス持続時間を有するパルス信号に変換する変調回路と、
電力増幅器の出力部から変調回路の第１及び第２入力部
に帰還信号を供給する帰還手段とを含む。
の電力増幅器は、入力信号を受信する第１及び第２入力
部と、出力信号を送信する出力部とを有する。この電力
増幅器は、入力信号を、入力信号の振幅に比例するパル
ス持続時間を有するパルス信号に変換する変調回路と、
電力増幅器の出力部から変調回路の第１及び第２入力部
に帰還信号を供給する帰還手段とを含む。
【００１４】
【発明の実施の形態】図３は、本発明による負帰還のＤ
級すなわち２状態増幅器の一般構成を示す。この場合も
個々のブロックを、増幅器の下流の復調フィルタと、オ
ーディオ用途ではラウドスピーカとすることができる負
荷とを示すのに用いる。図示した帰還配置を汎用のもの
とし、したがってこれを回路構成及びその用途に関係な
く適用することができる。
級すなわち２状態増幅器の一般構成を示す。この場合も
個々のブロックを、増幅器の下流の復調フィルタと、オ
ーディオ用途ではラウドスピーカとすることができる負
荷とを示すのに用いる。図示した帰還配置を汎用のもの
とし、したがってこれを回路構成及びその用途に関係な
く適用することができる。
【００１５】Ｄ級増幅器ＡＭＰ−Ｄは、信号源に結合す
る第１及び第２入力端子ＩＮ１及びＩＮ２と、パルス変
調信号を出力する出力端子ＯＵＴとを有し、このパルス
変調信号は復調用のローパス復調フィルタでアナログ負
荷駆動信号に変換される。第１抵抗Ｒ１を、増幅器の出
力端子ＯＵＴと入力ノードＮとの間に帰還結合する。第
２抵抗Ｒ２を、ノードＮと第２入力端子ＩＮ２との間に
接続する。
る第１及び第２入力端子ＩＮ１及びＩＮ２と、パルス変
調信号を出力する出力端子ＯＵＴとを有し、このパルス
変調信号は復調用のローパス復調フィルタでアナログ負
荷駆動信号に変換される。第１抵抗Ｒ１を、増幅器の出
力端子ＯＵＴと入力ノードＮとの間に帰還結合する。第
２抵抗Ｒ２を、ノードＮと第２入力端子ＩＮ２との間に
接続する。
【００１６】本発明の実施の形態によれば、適切なキャ
パシタンスのキャパシタＣを第１入力端子ＩＮ１と入力
ノードＮとの間に接続する。より一般的には、予め設定
されたインピーダンスを有する第１及び第２回路素子に
加えて好適な容量性素子を、特定の設計の要求に適合す
るように用いることができる。
パシタンスのキャパシタＣを第１入力端子ＩＮ１と入力
ノードＮとの間に接続する。より一般的には、予め設定
されたインピーダンスを有する第１及び第２回路素子に
加えて好適な容量性素子を、特定の設計の要求に適合す
るように用いることができる。
【００１７】この新規の配置により帰還されるＤ級増幅
器を用いることにより、以下の結果を得ることができ
る。 ループ利得は単一極
器を用いることにより、以下の結果を得ることができ
る。 ループ利得は単一極
【数１】ｐ＝（Ｒ１／／Ｒ２）* Ｃ を有し、これにより原理的には不安定の問題を生じるこ
となく所望に応じてループ利得を増大させることができ
る。増幅器の周波数応答に悪影響を及ぼすことなくルー
プ利得の極を設計段階で音声周波数帯域内に配置するこ
とができ、出力方形波によって生じた残余のリップルを
減少させるとともに帰還抵抗Ｒ１によって帰還入力され
る。当業者はこれを容易に確認することができる。
となく所望に応じてループ利得を増大させることができ
る。増幅器の周波数応答に悪影響を及ぼすことなくルー
プ利得の極を設計段階で音声周波数帯域内に配置するこ
とができ、出力方形波によって生じた残余のリップルを
減少させるとともに帰還抵抗Ｒ１によって帰還入力され
る。当業者はこれを容易に確認することができる。
【００１８】実際にはＤ級増幅器の開ループ利得Ａ
0 を、増幅器ＡＭＰＬ−Ｄの切替周波数ｆswより下であ
る入力信号の周波数の値ｆi に対する周波数でほぼ一定
とみなすことができ、重大な極が存在しない。増幅器か
らの変調出力信号の平均値
0 を、増幅器ＡＭＰＬ−Ｄの切替周波数ｆswより下であ
る入力信号の周波数の値ｆi に対する周波数でほぼ一定
とみなすことができ、重大な極が存在しない。増幅器か
らの変調出力信号の平均値
【数２】 を考察すると、増幅器を、同一利得Ａ0 を有するととも
に重大な極を有しない通常の演算増幅器と同様とするこ
とができる。
に重大な極を有しない通常の演算増幅器と同様とするこ
とができる。
【００１９】図３の構成にも関連する反転タイプの形態
を考察する場合、そのうちの一つでは入力端子ＩＮ２を
演算増幅器の反転入力端子とみなし、ＩＮ１を接地する
間入力信号Ｖi が供給される。また、開ループ利得Ａo
が十分高い場合、回路ノードＮを信号に対する仮想接地
点とみなすことができ、入力電流がＩ＝Ｖ１／Ｒ２であ
るので、
を考察する場合、そのうちの一つでは入力端子ＩＮ２を
演算増幅器の反転入力端子とみなし、ＩＮ１を接地する
間入力信号Ｖi が供給される。また、開ループ利得Ａo
が十分高い場合、回路ノードＮを信号に対する仮想接地
点とみなすことができ、入力電流がＩ＝Ｖ１／Ｒ２であ
るので、
【数３】 となる。キャパシタＣを接地点と仮想接地点との間に配
置し、したがって信号電流がキャパシタＣを流れない。
利得は実際には、キャパシタＣの値に関係なくＲ１／Ｒ
２の値を有する。
置し、したがって信号電流がキャパシタＣを流れない。
利得は実際には、キャパシタＣの値に関係なくＲ１／Ｒ
２の値を有する。
【００２０】ループ利得を計算するために、帰還の間に
電圧発生器Ｖｔを接続することにより帰還を開放する場
合、テブナンの定理を適用することにより、入力端子の
差動誤差電圧は以下の値となることが容易にわかる。
電圧発生器Ｖｔを接続することにより帰還を開放する場
合、テブナンの定理を適用することにより、入力端子の
差動誤差電圧は以下の値となることが容易にわかる。
【数４】 また、Ｖo ＝Ａo ・Ｖｄであるので、ループ利得は次の
ように与えられる。
ように与えられる。
【数５】 したがって、ループ利得は
【数６】ｗp ＝（Ｒ１／／Ｒ２）・Ｃ の単一極を有する。これを、入力部と出力部との間の伝
達関数を変えることなく、抵抗及びキャパシタの値を適
切に決めることにより音声周波数帯域内にすることがで
きる。
達関数を変えることなく、抵抗及びキャパシタの値を適
切に決めることにより音声周波数帯域内にすることがで
きる。
【００２１】図４は、アナログ信号のパルス変調を行う
ことができる非常に簡単な回路図を示す。本発明のこの
実施の形態の帰還Ｄ級増幅器は、二つのトランジスタＴ
１及びＴ２を具えた差動入力構造と、定電流発生器Ｇと
を含む。
ことができる非常に簡単な回路図を示す。本発明のこの
実施の形態の帰還Ｄ級増幅器は、二つのトランジスタＴ
１及びＴ２を具えた差動入力構造と、定電流発生器Ｇと
を含む。
【００２２】差動構造の二つの脚部を、双安定マルチバ
イブレータＭＶＩＢＲの入力部Ｓ及びＲに接続する。こ
の双安定マルチバイブレータＭＶＩＢＲは、二つの脚部
を流れる電流を変動させることによって駆動して、パル
ス変調出力信号を発生させる。能動電力素子レベル変換
回路ＰＳＷは、負荷に給電しうる方形波信号ＰＷＭを出
力する。図４には、双安定マルチバイブレータの切替周
波数を一定に維持するよう作動する周波数補償装置ＣＲ
ＴＦも示す。
イブレータＭＶＩＢＲの入力部Ｓ及びＲに接続する。こ
の双安定マルチバイブレータＭＶＩＢＲは、二つの脚部
を流れる電流を変動させることによって駆動して、パル
ス変調出力信号を発生させる。能動電力素子レベル変換
回路ＰＳＷは、負荷に給電しうる方形波信号ＰＷＭを出
力する。図４には、双安定マルチバイブレータの切替周
波数を一定に維持するよう作動する周波数補償装置ＣＲ
ＴＦも示す。
【００２３】少なくとも一つの本発明の実施の形態を説
明したので、当業者にはこれら形態の変更、変形及び改
善を容易に行うことができる。これら変更、変形及び改
善は本発明の範囲を限定するものではない。したがっ
て、以上説明したことは一例にすぎず、限定を意図する
ものではない。
明したので、当業者にはこれら形態の変更、変形及び改
善を容易に行うことができる。これら変更、変形及び改
善は本発明の範囲を限定するものではない。したがっ
て、以上説明したことは一例にすぎず、限定を意図する
ものではない。
【図１】Ｄ級増幅器に生じる不都合を解決するための従
来の方法である。
来の方法である。
【図２】Ｄ級増幅器に生じる不都合を解決するための従
来の他の方法である。
来の他の方法である。
【図３】本発明の一実施の形態の負帰還２状態増幅器の
一般的な構成を示す図である。
一般的な構成を示す図である。
【図４】図３に示す一般的な構成の好適実施の形態を示
す図である。
す図である。
ＡＭＰＬ−Ｄ Ｄ級増幅器 Ｃ キャパシタ ＣＲＴＦ 周波数補償装置 Ｇ 定電流発生器 ＩＮ１ 第１入力端子 ＩＮ２ 第２入力端子 ＭＶＩＢＲ 双安定マルチバイブレータ Ｎ 入力ノード ＯＵＴ 出力端子 ＰＳＷ 能動電力素子レベル変換回路 Ｒ，Ｓ 入力部 Ｒ１ 第１抵抗 Ｒ２ 第２抵抗 Ｔ１，Ｔ２ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステファニア ボイオッチ イタリア国 パビア イー−27012 セル トサ ヴィア ビヴィオ サムペロネ ３ (72)発明者 エドアルド ボッティ イタリア国 パビア イー−27029 ヴィ ゲバノ ヴィア バッツゥ 16／ディ
Claims (4)
- 【請求項１】 ２状態タイプの電力増幅器（ＡＭＰ−
Ｄ）であって、電気的な入力信号を方形波タイプのパル
ス信号に変換するように作動する変調回路を具え、この
パルスの持続時間が前記入力信号の瞬時の振幅に比例
し、前記変調回路を、前記増幅器の出力端子（ＯＵＴ）
に接続した出力回路ノード（Ｐ）と、信号源に結合する
ように前記増幅器の第１（ＩＮ１）及び第２（ＩＮ２）
入力端子にそれぞれ接続した第１（Ｍ）及び第２（Ｎ）
入力回路ノードとの間に接続した電力増幅器において、
予め設定されたインピーダンスを有する第１回路素子
（Ｒ１）を、前記出力回路ノード（Ｐ）と前記第２入力
回路ノード（Ｎ）との間に接続し、予め設定されたイン
ピーダンスを有する第２回路素子（Ｒ２）を、前記第２
入力回路ノード（Ｎ）と前記第２入力端子（ＩＮ２）と
の間に接続し、容量性素子（Ｃ）を、前記第１及び第２
（Ｎ）入力ノード間に接続したことを特徴とする電力増
幅器。 - 【請求項２】 前記第１及び第２回路素子を抵抗とし、
前記容量性素子をキャパシタとしたことを特徴とする請
求項１記載の電力増幅器。 - 【請求項３】 ２状態タイプの電力増幅器であって、信
号源に結合する第１（ＩＮ１）及び第２（ＩＮ２）入力
端子を有する差動入力段を具え、前記第１及び第２出力
端子をそれぞれ、双安定タイプのマルチバイブレータ回
路（ＭＶＩＢＲ）の第１（Ｓ）及び第２（Ｒ）入力端子
に接続し、このマルチバイブレータ回路が、前記マルチ
バイブレータ回路によって発生した信号に対するレベル
変換出力段（ＰＳＷ）に接続する少なくとも一つの出力
端子を有する電力増幅器において、予め設定されたイン
ピーダンスを有する第１回路素子（Ｒ１）を、前記レベ
ル変換段の出力端子と前記差動段の入力回路ノードとの
間に帰還接続し、第２回路素子（Ｒ２）を、前記差動段
の前記回路ノードと前記第２入力端子との間に接続し、
容量性素子（Ｃ）を、前記差動段の前記回路ノードと前
記第１入力端子との間に接続したことを特徴とする電力
増幅器。 - 【請求項４】 前記第１及び第２回路素子を抵抗とし、
前記容量性素子をキャパシタとしたことを特徴とする請
求項３記載の電力増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT95830063:4 | 1995-02-28 | ||
| EP95830063A EP0730344B1 (en) | 1995-02-28 | 1995-02-28 | Single pole negative feedback for class-D amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265059A true JPH08265059A (ja) | 1996-10-11 |
Family
ID=8221860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8036515A Pending JPH08265059A (ja) | 1995-02-28 | 1996-02-23 | 電力増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5796302A (ja) |
| EP (1) | EP0730344B1 (ja) |
| JP (1) | JPH08265059A (ja) |
| DE (1) | DE69522092T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545533B2 (en) | 2000-12-18 | 2003-04-08 | Texas Instruments Incorporated | Class D audio speaker amplifier circuit with pseudo noise modulation |
| JPWO2003005570A1 (ja) | 2001-07-03 | 2004-10-28 | 新潟精密株式会社 | 音声再生装置および方法、オーディオアンプ、オーディオアンプ用集積回路 |
| DE10300195A1 (de) * | 2003-01-08 | 2004-07-22 | Althoff, Jürgen, Dipl.-Ing. | Class D Röhrenverstärker |
| US7046727B2 (en) | 2004-05-05 | 2006-05-16 | Monolithic Power Systems, Inc. | Method and apparatus for self-oscillating differential feedback class-D amplifier |
| US7554391B1 (en) | 2008-01-11 | 2009-06-30 | Freescale Semiconductor, Inc. | Amplifier having a virtual ground and method thereof |
| US8553909B2 (en) | 2011-04-29 | 2013-10-08 | Smsc Holdings S.A.R.L. | Low-power class D amplifier using multistate analog feedback loops |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537022A (en) * | 1968-01-10 | 1970-10-27 | Hewlett Packard Co | Signal translating circuit |
| US4403196A (en) * | 1981-04-22 | 1983-09-06 | The United States Of America As Represented By The Secretary Of The Air Force | Pulse width modulated power amplifier with differential connecting line voltage drop comparators |
| US5218315A (en) * | 1992-01-06 | 1993-06-08 | Infinity Systems, Inc. | Switching amplifier |
-
1995
- 1995-02-28 EP EP95830063A patent/EP0730344B1/en not_active Expired - Lifetime
- 1995-02-28 DE DE69522092T patent/DE69522092T2/de not_active Expired - Fee Related
-
1996
- 1996-02-23 JP JP8036515A patent/JPH08265059A/ja active Pending
- 1996-02-27 US US08/607,601 patent/US5796302A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0730344A1 (en) | 1996-09-04 |
| DE69522092T2 (de) | 2002-04-11 |
| EP0730344B1 (en) | 2001-08-08 |
| DE69522092D1 (de) | 2001-09-13 |
| US5796302A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247581A (en) | Class-d bicmos hearing aid output amplifier | |
| US7750731B2 (en) | PWM loop filter with minimum aliasing error | |
| JP4434557B2 (ja) | 電力増幅回路 | |
| US7446603B2 (en) | Differential input Class D amplifier | |
| JP5253413B2 (ja) | Ｄ級電力段のためのエラー修正システム | |
| US20030058039A1 (en) | Self-operating PWM amplifier | |
| US7456685B2 (en) | Class D audio amplifier with PWM and feedback | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JPH06319197A (ja) | Ｄ級ｂｉｃｍｏｓ補聴器出力増幅器用出力リミター | |
| JP2001515694A (ja) | Ｐｗｍ増幅器 | |
| KR20030066847A (ko) | Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기 | |
| KR100995268B1 (ko) | 동기 제어 발진 변조기 | |
| WO2023155600A1 (zh) | 共模电压动态调制电路、方法和d类音频功率放大器 | |
| JP2954299B2 (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
| CN1835393B (zh) | 高效大功率的音频放大器及其控制方法 | |
| JPS60127805A (ja) | 歪打消増幅回路 | |
| JP3106795B2 (ja) | パルス幅変調増幅器 | |
| JP2004503123A (ja) | 出力トランスを有する増幅器 | |
| JPH08265059A (ja) | 電力増幅器 | |
| JPH07231226A (ja) | Ｄ級電力増幅器 | |
| JP3106718B2 (ja) | スピーカ駆動装置 | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JP2002198798A (ja) | 出力回路 | |
| US20240243704A1 (en) | Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit | |
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040409 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |