JPH08273002A - ラスタ処理の方法及びコンピュータ・グラフィックス・システム - Google Patents

ラスタ処理の方法及びコンピュータ・グラフィックス・システム

Info

Publication number
JPH08273002A
JPH08273002A JP8035108A JP3510896A JPH08273002A JP H08273002 A JPH08273002 A JP H08273002A JP 8035108 A JP8035108 A JP 8035108A JP 3510896 A JP3510896 A JP 3510896A JP H08273002 A JPH08273002 A JP H08273002A
Authority
JP
Japan
Prior art keywords
pixel
pixels
depth value
visible
visibility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8035108A
Other languages
English (en)
Inventor
John Alan Gerth
ジョン・アラン・ガース
Shawn Anthony Hall
ショーン・アンソニー・ホール
William L Luken
ウィリアム・ルイス・ルーケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08273002A publication Critical patent/JPH08273002A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three-dimensional [3D] modelling for computer graphics
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—Three-dimensional [3D] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal
    • G06T15/405—Hidden part removal using Z-buffer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【課題】 レンダリング処理において演算的にさらに効
率がよくかつ多数の不必要なシェーディング計算を低減
するようなコンピュータ・グラフィクス・システムを提
供する。 【解決手段】 ラスタ処理プロセスが２つのモード、す
なわち検査モードと正規モードとに分離されることによ
り、完全に隠された三角形に関するシェーディング計算
を除くことができる。これにより、従来のラスタ処理方
式よりも優れた効率が実現される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、３次元オブジェク
トを表現する図形データを処理しかつ表示するためのコ
ンピュータ・グラフィクス・システムに関し、特に、オ
ブジェクトの表示のためのラスタ処理(rastarization)
に関する。
【０００２】
【従来の技術】コンピュータ・グラフィクス・システム
は、３次元のオブジェクトを含むシーン(scene：画像状
況)をモデル化し、そしてそのシーンを陰極線管（ＣＲ
Ｔ）又は液晶表示等の２次元の表示装置上に表示するた
めにしばしば利用される。通常、シーンの３次元オブジ
ェクトは、各々、そのオブジェクトの形状を近似する多
数のポリゴン(polygon:多角形すなわち基本形)により表
現される。シーンを２次元の表示装置上に表示させるた
めのレンダリング（rendering:描出）は、演算的に負荷
のかかるプロセスである。従ってこのプロセスは、現在
のマイクロプロセッサや図形処理装置を用いてさえ、遅
いプロセスとなることがしばしばである。
【０００３】ラスタ処理は、図形基本形の単純な幾何学
的記述を、表示のための画素へと変換するプロセスであ
る。典型的な基本形は、図１に示すような三角形Ｔ1で
ある。他の領域基本形すなわち面基本形は、ラスタ処理
に先立って汎用的に１又は複数の三角形へと変換され
る。この結果、汎用的なラスタ処理プロセスでは、三角
形を取り扱うことのみが必要となる。三角形Ｔ1は、そ
の各頂点の(ｘ，ｙ，ｚ)座標及び他の特性（例えば、色
及びテクスチャ座標等）により表現される。頂点の
(ｘ，ｙ)座標は、表示面内におけるその場所を表す。ｚ
座標は、その頂点が三次元シーンの選択された視点から
どれだけ離れているか表す。ラスタ処理は、３つのタス
クに分割することができる。すなわち、走査変換、シェ
ーディング(陰影付け)、及び可視性決定である。
【０００４】走査変換では、各三角形の頂点の(ｘ，ｙ)
座標を利用することにより、その三角形を覆う一組の画
素Ｓを演算する。
【０００５】シェーディングでは、画素の組Ｓの中の各
画素の色を演算する。色の演算には多くの方式がある
が、そのいくつかは、テクスチャ・マッピング等の演算
的に負荷の大きい技術を含む。
【０００６】可視性決定では、各画素のｚ座標（「深度
値(depth value)」とも称される）を利用することによ
り、その三角形における「可視」である一組の画素Ｓv
（Ｓのサブセット）を演算する。各画素のｚ座標は、三
角形の各頂点について特定されたｚ座標間を補間するこ
とにより決定することができる。画素の組Ｓの中のいず
れかの画素が、選択された視点に対してより近いｚ座標
値をもつような、先にラスタ処理された三角形に重なっ
ている場合、画素の組Ｓvは、画素の組Ｓとは異なるこ
とになる。従って、シーン中の各三角形について、所与
の画素がＳvの中にあるならばその画素は「可視」であ
り、所与の画素がＳの中にあるがＳvの中にないならば
その画素は「隠され」ている。さらに、ＳvがＳと同一
であるならば三角形は「全体が可視」であり、ＳvがＳ
と同一ではなくかつＳvが空でなければ三角形は「部分
的に隠され」ており、そしてＳvが空であれば三角形は
「全体が隠され」ている。例えば、図２は２つの三角形
Ｔ1及びＴ2を示しており、三角形Ｔ1は、三角形Ｔ2によ
り部分的に隠されている。
【０００７】さらに、ラスタ処理プロセスには、シーン
の三角形の表面に対する光源の効果をシミュレートする
照明計算を含めることができる。通常、各三角形の位置
は、３つの頂点の組の(ｘ，ｙ，ｚ)座標により識別さ
れ、各頂点がその原点におけるその頂点についての反射
率法線ベクトルを有する。各三角形の反射率法線ベクト
ルは、光源の位置についての情報と共に、各三角形のシ
ェーディング計算中に決定される色値に対する光源の影
響を計算するために用いられる。
【０００８】ラスタ処理は、一組の可視画素Ｓvの色を
表示用画像バッファへ書き込み、そして一組の可視画素
のｚ座標をｚバッファへ書き込むことにより完了する。
【０００９】ラスタ処理は、通常、レンダリング・プロ
セスにおけるボトルネックである。従って、ラスタ処理
プロセスの効率、特にシェーディング・オペレーション
の効率は極めて重要である。通常、シェーディング・オ
ペレーションは、一組の画素Ｓ内の各画素の色を計算す
る、すなわちその画素が実際に「可視」であるか否かを
計算する。その後、可視性検査においてその画素が可視
であると判断されたならば、その画素の色が画像バッフ
ァへ書き込まれる。全体が隠されている三角形について
は、画素毎のシェーディング計算は無駄であり、ラスタ
処理プロセスの効率を低下させることになる。
【００１０】
【発明が解決しようとする課題】以上により、レンダリ
ング処理において演算的にさらに効率がよくかつ多数の
不必要なシェーディング計算を低減するようなコンピュ
ータ・グラフィクス・システムが必要とされている。
【００１１】
【課題を解決するための手段】従来技術における上記の
課題及び関連する課題は、本発明の原理すなわち効率的
ラスタ処理を実現する方法及び装置により解決される。
ラスタ処理は、２つのモードに分割される。２つのモー
ドとは、検査モード及び正規モードである。検査モード
においては、三角形が、１又は複数の画素をもつ各走査
ラインへと分解される。第１の走査ラインに含まれる各
画素は、可視性について検査される。第１の可視画素が
見出された場合、処理フローは正規モードへと分岐す
る。見出されない場合、処理フローは、全ての走査ライ
ンが可視性について検査されるまで次の走査ラインへと
続く。
【００１２】本発明の第１の実施形態では、正規モード
において、三角形を覆う各走査ラインの各画素に対して
シェーディング計算と可視性検査とが行われる。画素が
可視であるならば、それに従ってｚバッファ及びフレー
ム・バッファが更新される。画素が可視でなければ、処
理フローは次の画素へと続く。
【００１３】第２の実施形態では、検査モード中に、現
在検査されている走査ラインを識別するＩＤが記憶され
る。第１の実施形態と同様に、第１の可視画素が見出さ
れた場合、オペレーションは正規モードへと分岐する。
しかしながら正規モードにおいては第１の実施形態と異
なり、シェーディング計算及び可視性検査は三角形の各
走査ラインに対して行われ、しかもシェーディング計算
及び可視性検査は、記憶されたＩＤにより識別される走
査ライン及びそれに続くもの対してのみ行われる。これ
らの走査ラインに含まれる各画素について、その画素が
可視であるか否かを決定するためにシェーディング計算
及び可視性検査が行われる。画素が可視であれば、それ
に従ってｚバッファ及びフレーム・バッファが更新され
る。画素が可視でなければ、処理フローは次の画素へと
続く。
【００１４】これらのラスタ処理方式は、可視画素が見
出された場合にのみ各三角形についてのシェーディング
計算を実行する。これにより、「全体が隠され」た三角
形についてシェーディング計算が実行されるのを避ける
ことができ、ラスタ処理の効率が向上する。
【００１５】
【発明の実施の形態】図３は、本発明の全体的アーキテ
クチャを示す。図示の通り、グラフィクス・システム１
００は、システム・バス１０６を介してシステム・メモ
リ１０４へ接続されるホスト・プロセッサ１０２を含
む。システム・メモリ１０４は、ランダム・アクセス・
メモリ(ＲＡＭ)からなり、１又は複数の３次元モデルに
含まれるオブジェクトを規定する図形データを記憶す
る。各オブジェクトを規定する図形データは、基本形の
座標及び属性（例えば、色、反射率、テクスチャ等）か
ら構成される。基本形は、多角形、直線、又は面等の幾
何学的エンティティである。通常、基本形は、３つの頂
点の組の座標及び他の特性（色、法線、テクスチャ）に
より規定される三角形である。この場合、システム・メ
モリ１０４は、３次元シーンを形成するオブジェクトの
表面を規定するための、三角形の頂点の配列リストを含
む。さらに、システム・メモリ１０４は、各々の三角形
に対応する三角形識別子のリスト及び三角形をどのよう
にシーン内に位置させてどのように向けるかを指定する
変換行列を記憶することもできる。 入出力（Ｉ／Ｏ）
装置１０８は、システム・バス１０６を介してホスト・
プロセッサ１０２へインタフェースする。Ｉ／Ｏ装置と
しては、文字入力用のキーボード、テンプレート、若し
くはタッチ・パッド及び／又はユーザ入力用のマウス、
トラックボール、スペースボール、若しくはライト・ペ
ン等の位置指示装置が含まれる。
【００１６】さらに、グラフィクス・システム１００
は、システム・バス１０６を介してシステム・メモリ１
０４へインタフェースするグラフィクス・サブシステム
１１０を含むことができる。一般的に、グラフィクス・
サブシステム１１０は、表示画面１１２上に表示するた
めにシステム・メモリ１０４に記憶された図形データを
レンダリングするべく動作する。グラフィクス・サブシ
ステムは、グラフィクス・ワークステーションの部分と
して示されているが、本発明の範囲はこれに限定されな
い。さらに必要であれば、後述する本発明のグラフィク
ス・サブシステム１１０は、少なくとも１つのプログラ
ム可能シーケンサと、メモリと、少なくとも１つの整数
処理ユニットと、少なくとも１つの浮動小数点処理ユニ
ットとを含むゲート・アレイ又はチップ・セット等のハ
ードウェアで実施することができる。加えて、グラフィ
クス・サブシステム１１０は、本願出願人による米国特
許第４８７６６４４号に開示されたパラレル及び／又は
パイプライン・アーキテクチャを含んでもよく、ここに
当該特許全体を参照する。別の手段として、グラフィク
ス・サブシステム１１０の部分をプロセッサと共にソフ
トウェアで実施することができる。プロセッサは、汎用
プロセッサ、ホスト・プロセッサ１２８の一部、又はホ
スト・プロセッサ１２８と統合されたコプロセッサであ
ってもよい。
【００１７】さらに具体的には、図４に示すようにグラ
フィクス・サブシステム１１０は、グラフィクス・サブ
システム１００のオペレーションを監視する制御ユニッ
ト２００を備える。制御ユニット２００は、システム・
メモリ１０４に記憶された１又は複数の三角形に関係す
る図形データを選択し、システム・バス１０６を介して
その図形データをレンダリング・パイプラインへと渡
す。
【００１８】レンダリング・パイプラインは、変換機構
２０８と、クリップ処理機構２１０と、ラスタ処理機構
２１２と、ｚバッファ２１４と、フレーム・バッファ２
１６とを含む。ｚバッファ２１４は、通常、表示１１２
の各画素についての深度値を記憶するために十分なメモ
リを備える。慣用的に深度値は、各画素について２４ビ
ット整数として記憶される。フレーム・バッファ２１６
は、通常、表示１１２の各画素についての色データを記
憶するために十分なメモリを備える。慣用的に色データ
は、各画素について赤、緑及び青(ｒ，ｇ，ｂ)の色値を
表す３つの８ビット整数からなる。さらに、レンダリン
グ・パイプラインは、テクスチャ・マップを記憶するた
めのテクスチャ・メモリ（図示せず）を含んでもよい。
【００１９】変換機構２０８は、モデルにおける本来の
座標系から正規化された装置座標系へと図形データを変
換する。図形データが３次元シーンのオブジェクトを規
定する三角形の頂点の座標からなる場合、変換機構２０
８は、正規化装置座標系における頂点の座標を出力す
る。変換オペレーションについてのさらに詳細な説明に
ついては、Foley、Van Dam、Feiner、及びHughesの「Co
mputer Graphics Principles and Practice」(pp. 124-
127, 2nd Ed. 1990)を参照されたい。
【００２０】クリップ処理機構２１０は、変換された三
角形の中の可視と考えられる部分を規定するために所定
のクリップ・ボリュームに対して変換された三角形をク
リップする。このステップの結果は、正規化装置座標系
における頂点のリストであり、これは三角形の中の可視
と考えられる部分を記述する。クリップ・オペレーショ
ンについての詳細な説明については、Foley、Van Dam、
Feiner、及びHughesの「Computer Graphics Principles
and Practice」(pp. 124-127, 2nd Ed. 1990)を参照さ
れたい。
【００２１】ラスタ処理機構２１２は、クリップ処理機
構２１０により出力された三角形の可視と考えられる部
分を分解し、各三角形を覆う可視の画素の色を計算して
フレーム・バッファ２１６へ記憶する。この処理におい
て、ラスタ処理機構２１２は、次のオペレーションを実
行する。すなわち、変換、可視性の決定、及びシェーデ
ィングである。
【００２２】本発明によれば、可視と考えられる部分を
もつ各三角形について、ラスタ処理機構２１２のオペレ
ーションが２つのモードに分かれる。２つのモードと
は、検査モード及び正規モードである。検査モードにお
いては、ラスタ処理機構２１２は、三角形を０個又はそ
れ以上の画素をもつ走査ラインへと分解する。各走査ラ
インに含まれる各画素について、ラスタ処理機構２１２
はその画素のｚ座標（深度値）を計算し、その計算され
たｚ座標をｚバッファ２１４内の対応するエントリと比
較することによりその画素が可視であるか否かを検査す
る。第１の可視の画素が見出された場合、ラスタ処理機
構２１２の処理フローは正規モードへと分岐し、そして
可視の画素が見出されない場合、全ての走査ラインが可
視性について検査されるまで処理フローは次の走査ライ
ンへと続く。
【００２３】本発明の第１の実施形態では、正規モード
においてラスタ処理機構２１２が、三角形の覆う走査ラ
インの各画素についてのシェーディング計算及び可視性
検査を実行する。画素が可視であれば、ラスタ処理機構
２１２は、それに従ってｚバッファ２１４及びフレーム
・バッファ２１６を更新する。画素が可視でなければ、
処理フローは次の画素へと続く。この方法によりシェー
ディング計算は、可視の画素が見出された場合にのみ三
角形に対して実行される。こうして、隠された三角形に
ついてシェーディング計算を実行することが避けられ、
ラスタ処理プロセスの効率が向上する。
【００２４】第２の実施形態においては、検査モード中
にラスタ処理機構２１２が、現在走査されている走査ラ
インを識別するＩＤを記憶する。第１の実施形態と同様
に、第１の可視画素が見出されたとき、オペレーション
は正規モードへ分岐する。しかしながら、第１の実施形
態においてラスタ処理機構２１２が三角形の各走査ライ
ンに対してシェーディング計算及び可視性検査を行うの
とは異なり、第２の実施形態の正規モードにおいては、
ラスタ処理機構２１２が、記憶されたＩＤにより識別さ
れた走査ライン及びそれに続くものに対してのみシェー
ディング計算及び可視性検査を行う。これらの走査ライ
ン内の各画素に対して、ラスタ処理機構は、シェーディ
ング計算及びその画素が可視であるか否かを決定するた
めの可視性検査を行う。画素が可視であれば、ラスタ処
理機構２１２は、それに従ってｚバッファ２１４及びフ
レーム・バッファ２１６を更新する。画素が可視でなけ
れば、処理フローは次の画素へと続く。さらにこの方法
は、可視の画素が見出された場合にのみ各三角形に対し
てシェーディング計算を実行する。これにより、隠され
た三角形に対してシェーディング計算が行われるのを避
けることができ、ラスタ処理プロセスの効率が向上す
る。
【００２５】図５は、第１の実施形態におけるラスタ処
理機構２１２に特有のオペレーションを示す。シーン内
の各三角形についてラスタ処理機構２１２は先ず検査モ
ードに入り、走査変換に必要なセットアップ・オペレー
ション（三角形の最高頂点から出る２つの辺に沿う微分
dx/dy計算等）及び可視性検査に必要なセットアップ・
オペレーション（三角形の面上の微分dz/dx及びdz/dyの
計算等）を実行する。次に、後続の計算において三角形
の可視性を示すことになるallHiddenフラグが定義され
る。例えば、真の値をもつallHiddenフラグは、三角形
Ｔの全体が隠されていることを示し、偽の値をもつallH
iddenフラグは、三角形Ｔが部分的に隠されているか又
はその全体が可視であることを示す。その後、allHidde
nフラグは、三角形Ｔの全体が隠されていることを示す
ために、例えばallHiddenフラグの値を真にセットする
ことにより初期化される。
【００２６】その後、ラスタ処理機構２１２は、三角形
Ｔを１又は複数の走査ラインへと分解する。三角形Ｔを
覆う第１の走査ラインＬについてラスタ処理機構２１２
は、Ｔを覆う走査ラインＬに対する画素の組ＳLを決定
する。三角形Ｔを走査ライン及び関連する画素へ分解す
る際に実行されるステップのさらに詳細な記述について
は、Foleym, Van Dam, Feiner and Hughesの「Computer
Graphics Principlesand Practice」(p. 884, 2nd Ed.
1990)をここに参照する。その後、ラスタ処理機構２１
２は、画素の組ＳL内の各画素の可視性を検査すること
により検査モードを続行する。汎用的であるが、可視性
検査は、組ＳLの画素の深度値をｚバッファ２１４に記
憶された深度値と比較することにより実行される。走査
ラインＬ上に可視画素が見出されたならば、ラスタ処理
機構２１２は、allHiddenフラグを偽にセットすること
により検査モードを終了し、正規モードへと分岐する。
しかしながら、走査ラインＬ上に可視画素が見出されな
ければ、オペレーションは、次の走査ラインに対して走
査変換及び可視性検査を続行する。検査モードにおい
て、三角形Ｔの全ての走査ラインが走査変換及び可視性
検査を実行されても可視画素が見出されなかった（すな
わち、allHiddenフラグが未だ真である）ならば、その
三角形の正規モードのオペレーションは省かれて、ラス
タ処理機構２１２のオペレーションは次の三角形へと続
く。これは、その３次元シーン内の全ての三角形がラス
タ処理機構２１２により処理されるまで続けられる。
【００２７】図５に示すように、正規モードにおいてラ
スタ処理機構２１２は、所与の三角形の頂点の(ｒ，
ｇ，ｂ)色値及び(ｘ，ｙ)座標に基づいて偏微分∂r/∂
x、∂r/∂y、∂g/∂x、∂g/∂y、∂b/∂x、∂b/∂yの計算等
のシェーディング計算に必要なセットアップ・オペレー
ションを実行することにより開始する。類似のセットア
ップ・オペレーションは、テクスチャ座標について必要
な場合もある。各走査ラインＬについて、ラスタ処理機
構２１２は、Ｔを覆う画素の組ＳLを決定する。可視性
検査中にラスタ処理機構２１２が、組ＳL内の特定の画
素において三角形Ｔが可視であると判断したならば、そ
の特定の画素に対応するｚバッファ２１２内のアドレス
に記憶された深度値が、その特定の画素における三角形
Ｔの深度値により更新される。さらに、シェーディング
中に計算されたその特定の画素における三角形Ｔの
(ｒ，ｇ，ｂ)値が、その特定の画素に対応するフレーム
・バッファ内のアドレスへ書き込まれる。
【００２８】しかしながら、可視性検査中にラスタ処理
機構２１２が、三角形Ｔは画素の組ＳL内の特定の画素
において可視でないと判断したならば、処理フローは、
組ＳL内の全ての画素が処理されるまで次の画素に対し
て可視性検査及びシェーディングを続ける。組ＳL内の
全ての画素に対するループを終えると、ラスタ処理機構
２１２は、次の走査ラインについて上述のオペレーショ
ンを続ける。三角形Ｔの全ての走査ラインが正規モード
で処理されたならば、ラスタ処理機構２１２のオペレー
ションは、３次元シーン内の全ての三角形がラスタ処理
機構２１２により処理されるまで次の三角形へと続けら
れる。
【００２９】先に述べたシェーディング計算は、当業者
には既知の多くの技術、例えばフラット・シェーディン
グ(flat shading)やフォング・シェーディング(Phong s
hading)の１つである。別の汎用的なシェーディング技
術としては、グーロード・シェーディング(Gouraud sha
ding)が知られており、これによれば、三角形Ｔ内の各
画素における色の赤、緑、及び青の要素(ｒ，ｇ，ｂ)
が、三角形Ｔを規定する三頂点における色の単純な線形
補間により計算される。グーロード・シェーディングで
は、色値は次のように計算することができる。 Ｒ＝Ａrｘ＋Ｂrｙ＋Ｃrｚ Ｇ＝Ａgｘ＋Ｂgｙ＋Ｃgｚ Ｂ＝Ａbｘ＋Ｂbｙ＋Ｃbｚ 上式中、(ｘ，ｙ)は、整数であって画素のラスタ座標で
あり、そして(Ａr，Ｂr，Ｃr，...)は、三角形の頂点座
標及び頂点色に依存する定数である。
【００３０】しかしながら、上式により各画素の色を計
算することは、演算的に非効率的である。その代わり
に、次のような上式の差分形を利用することが好まし
い。 ΔＲ＝ＡrΔｘ＋ＢrΔｙ ΔＧ＝ＡgΔｘ＋ＢgΔｙ ΔＢ＝ＡbΔｘ＋ＢbΔｙ 上式中、(Δｘ，Δｙ)は、前の画素から現在の画素まで
の整数のラスタ変位である。この場合、前の画素から
(Δｘ，Δｙ)だけ変位している現在の画素における色値
は、次式のように計算される。 Ｒcurrent＝Ｒprevious＋ΔＲ＝Ｒprevious＋ＡrΔｘ＋
ＢrΔｙ Ｇcurrent＝Ｇprevious＋ΔＧ＝Ｇprevious＋ＡgΔｘ＋
ＢgΔｙ Ｂcurrent＝Ｂprevious＋ΔＢ＝Ｂprevious＋ＡbΔｘ＋
ＢbΔｙ この差分形は有用である。なぜならラスタ処理は、１つ
の画素から走査ラインを通って次の画素へと続けられる
からである。(Δｘ，Δｙ)＝(１，０)とした場合、上式
の差分形は次のように簡略化される。 Ｒcurrent＝Ｒprevious＋ Ａr Ｇcurrent＝Ｇprevious＋ Ａg Ｂcurrent＝Ｂprevious＋ Ａb このように、前述の完全形の式の各々について２つの乗
算オペレーション及び２つの加算オペレーションを減ら
して１つの加算オペレーションとすることができる。こ
の効率は極めて重要である。なぜならこれらの演算オペ
レーションは、複雑なシーンをレンダリングする際に通
常数百万回も行われるラスタ処理の「内部ループ」の中
核を構成するからである。
【００３１】上記のように、第１の実施形態のラスタ処
理機構２１２は、演算的に負荷のかかるシェーディング
計算を、可視画素が見出された場合にのみ三角形に対し
て実行する。これにより全体が隠れた三角形に対してシ
ェーディング計算が実行されるのを避けることができ
る。この方法においてラスタ処理プロセスの「内部ルー
プ」は、さらに効率的となる。その上、全体が可視の三
角形についての性能は、僅かに低下するのみである。な
ぜならラスタ処理機構２１２は、第１の画素が可視であ
ることを判断するべく１回だけ検査モードを実行した
後、直ぐに正規モードへ分岐し、そこで第１の画素の可
視性が再び検査されるからである。しかしながら、全体
が隠れた三角形についてのシェーディング計算をほぼ避
けることができることは、全体が可視の三角形について
のこの僅かな冗長性を補って余りあるものである。
【００３２】部分的に隠れた三角形については、ラスタ
処理機構２１２の性能が大きく低下する場合がある。な
ぜなら、検査モードにおいて可視の画素が見出されるま
でに多くの画素が検査されること、及び同じ画素が正規
モードにおいて冗長的に再び走査されることがあるから
である。しかしながらこの点は、実際的にはそれほど問
題ない。その理由は、通常のシーンでは、部分的に隠れ
た三角形は比較的まれだからである。さらに、この問題
点は、本発明の第２の実施形態により最小限とすること
ができる。
【００３３】図６は、本発明の第２の実施形態を示す。
第２の実施形態は、第１の実施形態よりもやや複雑であ
るが、ラスタ処理プロセスの効率を格段に向上させる。
図示の通りラスタ処理機構２１２は、シーン内の各三角
形について先ず検査モードに入り、走査変換及び可視性
検査に必要なセットアップ・オペレーションを実行す
る。次に、allHiddenフラグが真にセットされる。第１
の実施形態と同様に、allHiddenフラグの値は、その三
角形の可視性を示す。例えば、allHiddenフラグが真の
値であれば、三角形Ｔはその全体が隠されており、allH
iddenフラグが偽の値であれば、三角形Ｔは部分的に隠
されているか又は全体が可視である。その後、ラスタ処
理機構２１２は三角形Ｔを１又は複数の走査ラインへ分
解し、そして第１の走査ラインＬについて三角形Ｔを覆
う画素の組ＳLを決定する。三角形を走査ライン及び関
連する画素へ分解する際に実行されるステップの詳細な
記述については、Foley, Van Dam, Feiner and Hughse
の「Computer Graphics Principles and Practice」(p.
884, 2nd Ed. 1990)をここに参照する。
【００３４】三角形Ｔを覆う走査ラインＬ上の画素の組
ＳLを決定した後、ラスタ処理機構２１２は、画素の組
ＳL内の各画素の可視性を検査することにより検査モー
ドを続行する。汎用的であるが、可視性検査は、画素の
組ＳLの深度値を、ｚバッファ２１４に記憶された深度
値と比較することにより実行される。走査ラインＬ上に
可視画素が見出されたならば、ラスタ処理機構２１２
は、allHiddenフラグを偽にセットすると共にその走査
ラインを識別するＩＤを記憶することにより検査モード
を終了し、正規モードへ分岐する。しかしながら、走査
ラインＬ上に可視画素が見出されなければ、オペレーシ
ョンは、次の走査ラインについての走査変換及び可視性
検査へと続く。三角形Ｔの全ての走査ラインが、検査モ
ードにおいて走査変換されかつ可視検査されたならば、
その３次元シーン内の全ての三角形がラスタ処理機構２
１２により処理されるまで、オペレーションが次の三角
形に対して続けられる。
【００３５】図５に示す通り、正規モードにおいて第２
の実施形態のラスタ処理機構２１２は、シェーディング
計算に必要なセットアップ・オペレーションを実行する
ことにより開始する。その際、ラスタ処理機構２１２
は、検査モードにおいて記憶されたＩＤに対応する走査
ラインから開始することにより、三角形Ｔを覆う画素の
組ＳLを決定する。走査ライン上の画素の組ＳLを決定し
た後、ラスタ処理機構２１２は、画素の組ＳL内の各画
素について可視性検査及びシェーディングを実行するこ
とにより正規モードを続行する。可視性検査中に、組Ｓ
L内の特定の画素において三角形Ｔが可視であると判断
したならば、ｚバッファ２１４のその特定の画素に対応
するアドレスに記憶された深度値が、その特定の画素に
おける三角形Ｔの深度値で更新され、そして、シェーデ
ィング中に計算されたその特定の画素における三角形の
(ｒ，ｇ，ｂ)値が、フレーム・バッファ２１６のその特
定の画素に対応するアドレスに書込まれる。
【００３６】しかしながら、可視性検査においてラスタ
処理機構２１２が、組ＳL内の特定の画素において三角
形Ｔが可視でないと判断したならば、処理フローは、組
ＳL内の全ての画素が処理されるまで、次の画素に対し
て上記の可視性検査及びシェーディングを続行する。組
ＳL内の全ての画素の処理が完了したならば、ラスタ処
理機構２１２は、次の走査ラインについて上記のオペレ
ーションを続行する。正規モードにおいて三角形Ｔの全
ての走査ラインが処理されたならば、ラスタ処理機構２
１２のオペレーションは、その３次元シーンの全ての三
角形が処理されるまで、次の三角形について続行され
る。
【００３７】第２の実施形態の正規モードは、第１の実
施形態の正規モードと比較して効率が向上している。こ
れは、第１の可視走査ライン（すなわち、検査モード中
に記憶されたＩＤにより識別される走査ライン）より以
前の走査ラインについての冗長計算が除かれていること
による。
【００３８】さらに、図７に示される別の実施形態にお
いて本発明は、各三角形を基本とするのではなく、各走
査ラインを基本として実施することができる。具体的に
は、シーン内の各三角形についてラスタ処理機構２１２
が、先ず走査変換、可視性検査及びシェーディング計算
に必要なセットアップ・オペレーションを実行する。そ
の後、ラスタ処理機構２１２は検査モードに入り、三角
形Ｔを１又は複数の走査ラインへと分解する。三角形Ｔ
を覆う第１の走査ラインＬについてラスタ処理機構２１
２は、その走査ラインＬ上の画素の組ＳLを決定する。
三角形を走査ライン及び関連する画素へ分解する際に実
行されるステップの詳細な記述については、Foley, Van
Dam, Feiner and Hughseの「Computer Graphics Princ
iples and Practice」(p. 884, 2nd Ed. 1990)をここに
参照する。次に、allHiddenフラグを真にセットする。
この場合、第１及び第２の実施形態と異なり、allHidde
nフラグの値は、走査ラインの画素の可視性を表す。例
えば、allHiddenフラグの値が真であれば、組ＳLの全て
の画素が隠されており、allHiddenフラグの値が偽であ
れば、１又は複数の画素の組ＳLが可視である。
【００３９】その後ラスタ処理機構２１２は、組ＳL内
の各画素の可視性を検査することにより検査モードを続
行する。汎用的であるが、可視性検査は、画素の組ＳL
の深度値を、ｚバッファ２１４に記憶された深度値と比
較することにより実行される。走査ラインＬ上に可視画
素が見出されたならば、ラスタ処理機構２１２は、allH
iddenフラグを偽にセットすることにより検査モードを
終了し、正規モードへ分岐する。しかしながら、検査モ
ードにおいて走査ラインＬの全ての画素の可視性検査の
後、可視画素が見出されなければ（すなわち、allHidde
nフラグは未だ真である）、走査ラインの正規モードは
省かれ、ラスタ処理機構２１２は、三角形Ｔの全ての走
査ラインが処理されるまで次の走査ラインについて上記
のオペレーションを繰り返す。
【００４０】図７に示す通り、正規モードにおいてラス
タ処理機構２１２は、各走査ラインについて三角形Ｔを
覆う画素の組ＳLを決定することにより開始する。走査
ラインＬ上の画素の組ＳLを決定した後、ラスタ処理機
構２１２は、組ＳLの各画素について可視性検査及びシ
ェーディングを実行することにより正規モードを続行す
る。可視性検査中にラスタ処理機構２１２が、組ＳL内
の特定の画素において三角形Ｔが可視であると判断した
ならば、ｚバッファ２１４のその特定の画素に対応する
アドレスに記憶された深度値が、その特定の画素におけ
る三角形Ｔの深度値で更新され、そして、シェーディン
グ中に計算されたその特定の画素における三角形の
(ｒ，ｇ，ｂ)値が、フレーム・バッファ２１６のその特
定の画素に対応するアドレスに書込まれる。
【００４１】しかしながら、可視性検査においてラスタ
処理機構２１２が、組ＳL内の特定の画素において三角
形Ｔが可視でないと判断したならば、処理フローは、組
ＳL内の全ての画素が処理されるまで、次の画素に対し
て上記の可視性検査及びシェーディングを続行する。組
ＳLの全ての画素に対するループが完了すると、ラスタ
処理機構２１２は、次の走査ラインについて上記のオペ
レーションを続ける。
【００４２】検査モード又は正規モードのいずれかにお
いて三角形Ｔの全ての走査ラインが処理されたならば、
ラスタ処理機構２１２のオペレーションは、その３次元
シーンの全ての三角形が処理されるまで、次の三角形に
ついて続行される。
【００４３】さらに、本発明のグラフィックス・サブシ
ステム１１０は、照明計算を実行することもできる。こ
の計算は、シーンの三角形の表面に対して光源の効果を
シミュレートする。通常、照明計算は、（ａ）観察者の
特性、（ｂ）レンダリングされる三角形の特性、及び
（ｃ）１又は複数の光源の特性に依存する。観察者の特
性には、レンダリングされる三角形に対する観察者の位
置及び向きが含まれる。三角形の特性には、考慮される
各点についての位置及び法線ベクトル、並びに一組の反
射係数が含まれる。光源の特性は、その種類（周囲光、
方向性光、局所光、スポット光等々）に依存し、強度、
色、方向、減衰要因、及びコーン角が含まれる。このよ
うな照明計算を実行するステップの詳細な記述について
は、Foley,Van Dam, Feiner and Hughseの「Computer G
raphics Principles and Practice」(p. 884, 2nd Ed.
1990)を参照する。
【００４４】通常、これらの照明計算は、シーン内の各
三角形の頂点毎のレンダリング・プロセス中に一回だけ
実行される。グーロード・シェーディングが用いられる
とき、照明計算は変換機構２０８又はクリップ処理機構
２１０により実行することができる。従って、前述のよ
うにラスタ処理機構２１２のオペレーションについては
そのままである。
【００４５】しかしながら、照明計算は、画素毎に計算
することもできる。通常、これはフォング・シェーディ
ングと連携させて実行される。この場合、照明計算は、
図５及び図６のシェーディング計算へ含めることがで
き、ラスタ処理機構２１２により実行される。
【００４６】以上をまとめると、本発明は、ラスタ処理
プロセスを２つのモード、すなわち検査モードと正規モ
ードとに分離することにより、隠された三角形に関する
シェーディング計算を除くことができるので従来のラス
タ処理方式よりも優れた効率を実現する。
【００４７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４８】（１）基本形によりオブジェクトを表すコ
ンピュータ・グラフィックス・システムにおいて該１又
は複数の基本形を表示するべく各基本形Ｔに対して連続
的に適用されるステップを含むラスタ処理の方法であっ
て、検査モードのオペレーションにて前記基本形Ｔを覆
う画素の可視性を検査し、そして第１の可視の画素を検
出したならば正規モードのオペレーションへと分岐する
ステップと、前記検査モードのオペレーションから分岐
した前記正規モードのオペレーションにて前記基本形Ｔ
を覆う画素における該基本形Ｔの色を演算するべくシェ
ーディング計算を実行しかつ各画素の可視性を検査し、
そして可視の画素について前記演算された色を表示のた
めにフレーム・バッファへ書込むステップとを含むラス
タ処理の方法。 （２）前記検査モードのオペレーションにおける前記基
本形Ｔを覆う前記画素の可視性を検査するステップが、
検査される各画素に対して適用される、前記画素の深度
値を演算するステップと、前記演算された前記画素の深
度値を、ｚバッファに記憶された深度値と比較すること
により該画素が可視であるか否かを判断するステップ
と、前記画素が可視であると判断された場合に前記演算
された深度値を前記ｚバッファに記憶するステップとを
含み、さらに、前記正規モードのオペレーションにおけ
る各画素の可視性を検査するステップが、検査される各
画素に対して適用される、前記画素の深度値を演算する
ステップと、前記演算された前記画素の深度値を、ｚバ
ッファに記憶された深度値と比較することにより該画素
が可視であるか否かを判断するステップと、前記画素が
可視であると判断された場合に前記演算された深度値を
前記ｚバッファに記憶するステップとを含む上記（１）
に記載のラスタ処理の方法。 （３）前記検査モードのオペレーションが、前記基本形
Ｔを覆う連続する走査ラインの組Ｌを決定し、前記走査
ラインの組Ｌ内の第１の走査ラインについて該基本形Ｔ
を覆う該第１の走査ライン内の画素の組ＳLを決定し、
そして該画素の組ＳL内の第１の画素ｐの可視性を検査
するステップと、前記第１の画素ｐが可視である場合に
前記正規モードのオペレーションへ分岐するステップ
と、前記第１の画素ｐが可視でない場合に前記画素の組
ＳL内の全ての画素が可視性について検査されるまで、
該画素の組ＳL内の次の画素の可視性を該第１の画素ｐ
と同様に検査するステップと、前記画素の組ＳL内の全
ての画素が可視性を検査されたならば、前記走査ライン
の組Ｌ内の全ての走査ラインが処理されるまで、該走査
ラインの組Ｌ内の次の走査ラインについて前記検査モー
ドを続行するステップとを含み、さらに、前記正規モー
ドのオペレーションが、前記走査ラインの組Ｌ内の前記
第１の走査ラインについて前記基本形Ｔを覆う該第１の
走査ライン内の画素の組ＳLを決定するステップと、前
記画素の組ＳL内の各画素についてその画素における前
記基本形Ｔの色を演算するべくシェーディング計算を実
行し、その画素の可視性を検査し、そしてその画素が可
視である場合に前記演算された色を表示のために前記フ
レーム・バッファに書込むステップと、前記画素の組Ｓ
L内の全ての画素について前記シェーディング計算及び
前記可視性の検査が実行された後、前記走査ラインの組
Ｌ内の全ての走査ラインが処理されるまで該走査ライン
の組Ｌ内の次の走査ラインについて正規モードのオペレ
ーションを続行するステップとを含む上記（１）に記載
のラスタ処理の方法。 （４）前記検査モードのオペレーションにおける前記画
素の組ＳL内の前記第１の画素ｐの可視性を検査するス
テップが、前記第１の画素ｐの深度値を演算するステッ
プと、前記演算された前記第１の画素ｐの深度値を、ｚ
バッファに記憶された深度値と比較することにより該第
１の画素ｐが可視であるか否かを判断するステップと、
前記第１の画素ｐが可視であると判断された場合に前記
演算された深度値を前記ｚバッファに記憶するステップ
とを含み、さらに、前記正規モードのオペレーションに
おける前記画素の組ＳL内の各画素の可視性を検査する
ステップが、検査される各画素に対して適用される、前
記画素の深度値を演算するステップと、前記演算された
前記画素の深度値を、ｚバッファに記憶された深度値と
比較することにより該画素が可視であるか否かを判断す
るステップと、前記画素が可視であると判断された場合
に前記演算された深度値を前記ｚバッファに記憶するス
テップとを含む上記（３）に記載のラスタ処理の方法。 （５）前記検査モードのオペレーションが、前記基本形
Ｔを覆う連続する走査ラインの組Ｌを決定し、前記走査
ラインの組Ｌ内の第１の走査ラインについて該基本形Ｔ
を覆う該第１の走査ライン内の画素の組ＳLを決定し、
そして該画素の組ＳL内の第１の画素ｐの可視性を検査
するステップと、前記第１の画素ｐが可視である場合に
前記第１の走査ラインを識別するＩＤを記憶すると共に
正規モードのオペレーションへと分岐するステップと、
前記第１の画素ｐが可視でない場合に前記画素の組ＳL
内の全ての画素が可視性について検査されるまで、該画
素の組ＳL内の次の画素の深度値を演算すると共に該次
の画素の可視性を該第１の画素ｐと同様に検査するステ
ップと、前記画素の組ＳL内の全ての画素が可視性を検
査されたならば、前記走査ラインの組Ｌ内の全ての走査
ラインが処理されるまで、該走査ラインの組Ｌ内の次の
走査ラインについて前記検査モードを続行するステップ
とを含み、さらに、前記正規モードのオペレーション
が、前記検査モードにおいて記憶されたＩＤにより識別
される走査ラインについて前記基本形Ｔを覆う該走査ラ
イン内の画素の組を決定するステップと、前記ＩＤによ
り識別される前記走査ライン内の各画素についてその画
素における前記基本形Ｔの色を演算するべくシェーディ
ング計算を実行し、その画素の可視性を検査し、そして
その画素が可視である場合に前記演算された色を表示の
ために前記フレーム・バッファに書込むステップと、前
記ＩＤにより識別される前記走査ライン内の全ての画素
について前記シェーディング計算及び前記可視性の検査
が実行された後、前記走査ラインの組Ｌ内の全ての走査
ラインが処理されるまで該走査ラインの組Ｌ内の次の走
査ラインについて正規モードのオペレーションを続行す
るステップとを含む上記（１）に記載のラスタ処理の方
法。 （６）前記検査モードのオペレーションにおける前記画
素の組ＳL内の第１の画素の組ｐの可視性を検査するス
テップが、前記第１の画素ｐの深度値を演算するステッ
プと、前記演算された前記第１の画素ｐの深度値を、ｚ
バッファに記憶された深度値と比較することにより該第
１の画素ｐが可視であるか否かを判断するステップと、
前記第１の画素ｐが可視であると判断された場合に前記
演算された深度値を前記ｚバッファに記憶するステップ
とを含み、さらに、前記正規モードのオペレーションに
おける前記記憶されたＩＤにより識別される前記走査ラ
イン内の各画素を検査するステップが、前記画素の深度
値を演算するステップと、前記演算された前記画素の深
度値を、ｚバッファに記憶された深度値と比較すること
により該画素が可視であるか否かを判断するステップ
と、前記画素が可視であると判断された場合に前記演算
された深度値を前記ｚバッファに記憶するステップとを
含む上記（５）に記載のラスタ処理の方法。 （７）前記基本形Ｔを覆う連続する走査ラインの組Ｌを
決定するステップを含み、前記検査モードのオペレーシ
ョンが、前記走査ラインの組Ｌ内の各走査ラインに対し
て連続的に適用される、前記基本形Ｔを覆う前記走査ラ
イン内の画素の組ＳLを決定するステップと、前記画素
の組ＳL内の第１の画素ｐの可視性を検査するステップ
と、前記第１の画素ｐが可視である場合に前記正規モー
ドのオペレーションへ分岐するステップと、前記第１の
画素ｐが可視でない場合に前記画素の組ＳL内の全ての
画素が可視性について検査されるまで、該画素の組ＳL
内の次の画素の可視性を該第１の画素ｐと同様に検査す
るステップとを含み、さらに、前記正規モードのオペレ
ーションが、前記画素の組ＳL内の各画素についてその
画素における前記基本形Ｔの色を演算するべくシェーデ
ィング計算を実行し、その画素の可視性を検査し、そし
てその画素が可視である場合に前記演算された色を表示
のために前記フレーム・バッファに書込むステップを含
む上記（１）に記載のラスタ処理の方法。 （８）前記検査モードのオペレーションにおける前記画
素の組ＳL内の前記第１の画素ｐの可視性を検査するス
テップが、前記第１の画素ｐの深度値を演算するステッ
プと、前記演算された前記第１の画素ｐの深度値を、ｚ
バッファに記憶された深度値と比較することにより該第
１の画素ｐが可視であるか否かを判断するステップと、
前記第１の画素ｐが可視であると判断された場合に前記
演算された深度値を前記ｚバッファに記憶するステップ
とを含み、さらに、前記正規モードのオペレーションに
おける前記画素の組ＳL内の各画素の可視性を検査する
ステップが、検査される各画素に対して適用される、前
記画素の深度値を演算するステップと、前記演算された
前記画素の深度値を、ｚバッファに記憶された深度値と
比較することにより該画素が可視であるか否かを判断す
るステップと、前記画素が可視であると判断された場合
に前記演算された深度値を前記ｚバッファに記憶するス
テップとを含む上記（７）に記載のラスタ処理の方法。 （９）基本形により表されるオブジェクトを表示するコ
ンピュータ・グラフィックス・システムにおいて、表示
のために各基本形Ｔを連続的にラスタ処理するラスタ処
理機構を有し、検査モードのオペレーションにおいて前
記ラスタ処理機構が、前記基本形Ｔを覆う画素の可視性
を検査し、そして第１の可視の画素が見出された場合に
正規モードのオペレーションへ分岐し、前記検査モード
のオペレーションから分岐した正規モードのオペレーシ
ョンにおいて前記ラスタ処理機構が、前記基本形Ｔを覆
う画素における該基本形Ｔの色を演算するべくシェーデ
ィング計算を実行し、そして可視の画素について前記演
算された色を表示のためにフレーム・バッファへ書込む
コンピュータ・グラフィックス・システム。 （１０）前記検査モードのオペレーションにおいて前記
基本形Ｔを覆う画素の可視性を検査する際に、検査され
る各画素について前記ラスタ処理機構が、前記画素の深
度値を演算し、前記演算された前記画素の深度値を、ｚ
バッファに記憶された深度値と比較することにより該画
素が可視であるか否かを判断し、前記画素が可視である
と判断された場合に前記演算された深度値を前記ｚバッ
ファに記憶し、さらに、前記正規モードのオペレーショ
ンにおいて各画素の可視性を検査する際に、検査される
各画素について前記ラスタ処理機構が、前記画素の深度
値を演算し、前記演算された前記画素の深度値を、ｚバ
ッファに記憶された深度値と比較することにより該画素
が可視であるか否かを判断し、前記画素が可視であると
判断された場合に前記演算された深度値を前記ｚバッフ
ァに記憶する上記（９）に記載のコンピュータ・グラフ
ィックス・システム。 （１１）前記検査モードのオペレーションにおいて前記
ラスタ処理機構が、前記基本形Ｔを覆う連続する走査ラ
インの組Ｌを決定し、前記走査ラインの組Ｌ内の第１の
走査ラインについて該基本形Ｔを覆う該第１の走査ライ
ン内の画素の組ＳLを決定し、そして該画素の組ＳL内の
第１の画素ｐの可視性を検査し、前記第１の画素ｐが可
視である場合に前記正規モードのオペレーションへ分岐
し、前記第１の画素ｐが可視でない場合に前記画素の組
ＳL内の全ての画素が可視性について検査されるまで、
該画素の組ＳL内の次の画素の可視性を該第１の画素ｐ
と同様に検査し、前記画素の組ＳL内の全ての画素が可
視性を検査されたならば、前記走査ラインの組Ｌ内の全
ての走査ラインが処理されるまで、該走査ラインの組Ｌ
内の次の走査ラインについて前記検査モードを続行し、
さらに、前記正規モードのオペレーションにおいて前記
ラスタ処理機構が、前記走査ラインの組Ｌ内の前記第１
の走査ラインについて前記基本形Ｔを覆う該第１の走査
ライン内の画素の組ＳLを決定し、前記画素の組ＳL内の
各画素についてその画素における前記基本形Ｔの色を演
算するべくシェーディング計算を実行し、その画素の可
視性を検査し、そしてその画素が可視である場合に前記
演算された色を表示のために前記フレーム・バッファに
書込み、前記画素の組ＳL内の全ての画素について前記
シェーディング計算及び前記可視性の検査が実行された
後、前記走査ラインの組Ｌ内の全ての走査ラインが処理
されるまで該走査ラインの組Ｌ内の次の走査ラインにつ
いて正規モードのオペレーションを続行する上記（９）
に記載のコンピュータ・グラフィックス・システム。 （１２）前記検査モードのオペレーションにおける前記
画素の組ＳL内の前記第１の画素ｐの可視性を検査する
際に、前記ラスタ処理機構が、前記第１の画素ｐの深度
値を演算し、前記演算された前記第１の画素ｐの深度値
を、ｚバッファに記憶された深度値と比較することによ
り該第１の画素ｐが可視であるか否かを判断し、前記第
１の画素ｐが可視であると判断された場合に前記演算さ
れた深度値を前記ｚバッファに記憶し、さらに、前記正
規モードのオペレーションにおける前記画素の組ＳL内
の各画素の可視性を検査する際に、検査される各画素に
ついて前記ラスタ処理機構が、前記画素の深度値を演算
し、前記演算された前記画素の深度値を、ｚバッファに
記憶された深度値と比較することにより該画素が可視で
あるか否かを判断し、前記画素が可視であると判断され
た場合に前記演算された深度値を前記ｚバッファに記憶
する上記（１１）に記載のコンピュータ・グラフィック
ス・システム。 （１３）前記検査モードのオペレーションにおいて前記
ラスタ処理機構が、前記基本形Ｔを覆う連続する走査ラ
インの組Ｌを決定し、前記走査ラインの組Ｌ内の第１の
走査ラインについて該基本形Ｔを覆う該第１の走査ライ
ン内の画素の組ＳLを決定し、そして該画素の組ＳL内の
第１の画素ｐの可視性を検査し、前記第１の画素ｐが可
視である場合に前記第１の走査ラインを識別するＩＤを
記憶すると共に正規モードのオペレーションへと分岐
し、前記第１の画素ｐが可視でない場合に前記画素の組
ＳL内の全ての画素が可視性について検査されるまで、
該画素の組ＳL内の次の画素の深度値を演算すると共に
該次の画素の可視性を該第１の画素ｐと同様に検査し、
前記画素の組ＳL内の全ての画素が可視性を検査された
ならば、前記走査ラインの組Ｌ内の全ての走査ラインが
処理されるまで、該走査ラインの組Ｌ内の次の走査ライ
ンについて前記検査モードを続行し、さらに、前記正規
モードのオペレーションにおいて前記ラスタ処理機構
が、前記検査モードにおいて記憶されたＩＤにより識別
される走査ラインについて前記基本形Ｔを覆う該走査ラ
イン内の画素の組を決定し、前記ＩＤにより識別される
前記走査ライン内の各画素についてその画素における前
記基本形Ｔの色を演算するべくシェーディング計算を実
行し、その画素の可視性を検査し、そしてその画素が可
視である場合に前記演算された色を表示のために前記フ
レーム・バッファに書込み、前記ＩＤにより識別される
前記走査ライン内の全ての画素について前記シェーディ
ング計算及び前記可視性の検査が実行された後、前記走
査ラインの組Ｌ内の全ての走査ラインが処理されるまで
該走査ラインの組Ｌ内の次の走査ラインについて正規モ
ードのオペレーションを続行する上記（９）に記載のコ
ンピュータ・グラフィックス・システム。 （１４）前記検査モードのオペレーションにおいて前記
画素の組ＳL内の第１の画素の組ｐの可視性を検査する
際に、前記ラスタ処理機構が、前記第１の画素ｐの深度
値を演算し、前記演算された前記第１の画素ｐの深度値
を、ｚバッファに記憶された深度値と比較することによ
り該第１の画素ｐが可視であるか否かを判断し、前記第
１の画素ｐが可視であると判断された場合に前記演算さ
れた深度値を前記ｚバッファに記憶し、さらに、前記正
規モードのオペレーションにおいて前記記憶されたＩＤ
により識別される前記走査ライン内の各画素を検査する
際に、前記ラスタ処理機構が、前記画素の深度値を演算
し、前記演算された前記画素の深度値を、ｚバッファに
記憶された深度値と比較することにより該画素が可視で
あるか否かを判断し、前記画素が可視であると判断され
た場合に前記演算された深度値を前記ｚバッファに記憶
する上記（１３）に記載のコンピュータ・グラフィック
ス・システム。 （１５）前記ラスタ処理機構が先ず前記基本形Ｔを覆う
連続する走査ラインの組Ｌを決定した後、前記走査ライ
ンの組Ｌ内の各走査ラインについて前記検査モードのオ
ペレーションに入り、該検査モードのオペレーションに
おいて前記ラスタ処理機構が、前記基本形Ｔを覆う前記
走査ライン内の画素の組ＳLを決定し、前記画素の組ＳL
内の第１の画素ｐの可視性を検査し、前記第１の画素ｐ
が可視である場合に前記正規モードのオペレーションへ
分岐し、前記第１の画素ｐが可視でない場合に前記画素
の組ＳL内の全ての画素が可視性について検査されるま
で、該画素の組ＳL内の次の画素の可視性を該第１の画
素ｐと同様に検査し、さらに、前記正規モードのオペレ
ーションにおいて前記ラスタ処理機構が、前記画素の組
ＳL内の各画素についてその画素における前記基本形Ｔ
の色を演算するべくシェーディング計算を実行し、その
画素の可視性を検査し、そしてその画素が可視である場
合に前記演算された色を表示のために前記フレーム・バ
ッファに書込む上記（９）に記載のコンピュータ・グラ
フィックス・システム。 （１６）前記検査モードのオペレーションにおいて前記
画素の組ＳL内の前記第１の画素ｐの可視性を検査する
際に、前記ラスタ処理機構が、前記第１の画素ｐの深度
値を演算し、前記演算された前記第１の画素ｐの深度値
を、ｚバッファに記憶された深度値と比較することによ
り該第１の画素ｐが可視であるか否かを判断し、前記第
１の画素ｐが可視であると判断された場合に前記演算さ
れた深度値を前記ｚバッファに記憶し、さらに、前記正
規モードのオペレーションにおいて前記画素の組ＳL内
の各画素の可視性を検査する際、検査される各画素につ
いて前記ラスタ処理機構が、前記画素の深度値を演算
し、前記演算された前記画素の深度値を、ｚバッファに
記憶された深度値と比較することにより該画素が可視で
あるか否かを判断し、前記画素が可視であると判断され
た場合に前記演算された深度値を前記ｚバッファに記憶
する上記（１５）に記載のコンピュータ・グラフィック
ス・システム。
【図面の簡単な説明】
【図１】三角形Ｔのラスタ処理を表現した図である。
【図２】三角形Ｔ１が三角形Ｔ２により部分的に隠され
ている場合の三角形Ｔ１及びＴ２のラスタ処理を表現し
た図である。
【図３】グラフィックス・ワークステーションの機能ブ
ロック図である。
【図４】図３のグラフィックス・ワークステーションの
グラフィックス・サブシステムの機能ブロック図であ
る。
【図５】本発明の第１の実施形態による図４のラスタ処
理機構のオペレーションを示す疑似コードである。
【図６】本発明の第２の実施形態による図４のラスタ処
理機構のオペレーションを示す疑似コードである。
【図７】本発明の別の実施形態による図４のラスタ処理
機構のオペレーションを示す疑似コードである。
【符号の説明】
１００ コンピュータ・グラフィックス・システム １０２ ホストＣＰＵ １０４ システム・メモリ １０６ システム・バス １０８ Ｉ／Ｏ装置 １１０ グラフィックス・サブシステム １１２ 表示装置 ２００ 制御ユニット ２０８ 変換機構 ２１０ クリップ処理機構 ２１２ ラスタ処理機構 ２１４ ｚバッファ ２１６ フレーム・バッファ
フロントページの続き (72)発明者 ショーン・アンソニー・ホール アメリカ合衆国10570、ニューヨーク州、 プレザントビル、マウンテン・ロード 141 (72)発明者 ウィリアム・ルイス・ルーケン アメリカ合衆国10598、ニューヨーク州、 ヨークタウン・ハイツ、ファーム・ウォー ク・ロード 2924

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】基本形によりオブジェクトを表すコンピュ
    ータ・グラフィックス・システムにおいて基本形を表示
    するべく各基本形Ｔに対して連続的に適用されるステッ
    プを含むラスタ処理の方法であって、 検査モードのオペレーションにて前記基本形Ｔを覆う画
    素の可視性を検査し、そして第１の可視の画素を検出し
    たならば正規モードのオペレーションへと分岐するステ
    ップと、 前記検査モードのオペレーションから分岐した前記正規
    モードのオペレーションにて前記基本形Ｔを覆う画素に
    おける該基本形Ｔの色を演算するべくシェーディング計
    算を実行しかつ各画素の可視性を検査し、そして可視の
    画素について前記演算された色を表示のためにフレーム
    ・バッファへ書込むステップとを含むラスタ処理の方
    法。
  2. 【請求項２】前記検査モードのオペレーションにおける
    前記基本形Ｔを覆う前記画素の可視性を検査するステッ
    プが、検査される各画素に対して適用される、 前記画素の深度値を演算するステップと、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断するステップと、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶するステップとを含
    み、さらに、 前記正規モードのオペレーションにおける各画素の可視
    性を検査するステップが、検査される各画素に対して適
    用される、 前記画素の深度値を演算するステップと、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断するステップと、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶するステップとを含む
    請求項１に記載のラスタ処理の方法。
  3. 【請求項３】前記検査モードのオペレーションが、 前記基本形Ｔを覆う連続する走査ラインの組Ｌを決定
    し、前記走査ラインの組Ｌ内の第１の走査ラインについ
    て該基本形Ｔを覆う該第１の走査ライン内の画素の組Ｓ
    Lを決定し、そして該画素の組ＳL内の第１の画素ｐの可
    視性を検査するステップと、 前記第１の画素ｐが可視である場合に前記正規モードの
    オペレーションへ分岐するステップと、 前記第１の画素ｐが可視でない場合に前記画素の組ＳL
    内の全ての画素が可視性について検査されるまで、該画
    素の組ＳL内の次の画素の可視性を該第１の画素ｐと同
    様に検査するステップと、 前記画素の組ＳL内の全ての画素が可視性を検査された
    ならば、前記走査ラインの組Ｌ内の全ての走査ラインが
    処理されるまで、該走査ラインの組Ｌ内の次の走査ライ
    ンについて前記検査モードを続行するステップとを含
    み、さらに、 前記正規モードのオペレーションが、 前記走査ラインの組Ｌ内の前記第１の走査ラインについ
    て前記基本形Ｔを覆う該第１の走査ライン内の画素の組
    ＳLを決定するステップと、 前記画素の組ＳL内の各画素についてその画素における
    前記基本形Ｔの色を演算するべくシェーディング計算を
    実行し、その画素の可視性を検査し、そしてその画素が
    可視である場合に前記演算された色を表示のために前記
    フレーム・バッファに書込むステップと、 前記画素の組ＳL内の全ての画素について前記シェーデ
    ィング計算及び前記可視性の検査が実行された後、前記
    走査ラインの組Ｌ内の全ての走査ラインが処理されるま
    で該走査ラインの組Ｌ内の次の走査ラインについて正規
    モードのオペレーションを続行するステップとを含む請
    求項１に記載のラスタ処理の方法。
  4. 【請求項４】前記検査モードのオペレーションにおける
    前記画素の組ＳL内の前記第１の画素ｐの可視性を検査
    するステップが、 前記第１の画素ｐの深度値を演算するステップと、 前記演算された前記第１の画素ｐの深度値を、ｚバッフ
    ァに記憶された深度値と比較することにより該第１の画
    素ｐが可視であるか否かを判断するステップと、 前記第１の画素ｐが可視であると判断された場合に前記
    演算された深度値を前記ｚバッファに記憶するステップ
    とを含み、さらに、 前記正規モードのオペレーションにおける前記画素の組
    ＳL内の各画素の可視性を検査するステップが、検査さ
    れる各画素に対して適用される、 前記画素の深度値を演算するステップと、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断するステップと、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶するステップとを含む
    請求項３に記載のラスタ処理の方法。
  5. 【請求項５】前記検査モードのオペレーションが、 前記基本形Ｔを覆う連続する走査ラインの組Ｌを決定
    し、前記走査ラインの組Ｌ内の第１の走査ラインについ
    て該基本形Ｔを覆う該第１の走査ライン内の画素の組Ｓ
    Lを決定し、そして該画素の組ＳL内の第１の画素ｐの可
    視性を検査するステップと、 前記第１の画素ｐが可視である場合に前記第１の走査ラ
    インを識別するＩＤを記憶すると共に正規モードのオペ
    レーションへと分岐するステップと、 前記第１の画素ｐが可視でない場合に前記画素の組ＳL
    内の全ての画素が可視性について検査されるまで、該画
    素の組ＳL内の次の画素の深度値を演算すると共に該次
    の画素の可視性を該第１の画素ｐと同様に検査するステ
    ップと、 前記画素の組ＳL内の全ての画素が可視性を検査された
    ならば、前記走査ラインの組Ｌ内の全ての走査ラインが
    処理されるまで、該走査ラインの組Ｌ内の次の走査ライ
    ンについて前記検査モードを続行するステップとを含
    み、さらに、 前記正規モードのオペレーションが、 前記検査モードにおいて記憶されたＩＤにより識別され
    る走査ラインについて前記基本形Ｔを覆う該走査ライン
    内の画素の組を決定するステップと、 前記ＩＤにより識別される前記走査ライン内の各画素に
    ついてその画素における前記基本形Ｔの色を演算するべ
    くシェーディング計算を実行し、その画素の可視性を検
    査し、そしてその画素が可視である場合に前記演算され
    た色を表示のために前記フレーム・バッファに書込むス
    テップと、 前記ＩＤにより識別される前記走査ライン内の全ての画
    素について前記シェーディング計算及び前記可視性の検
    査が実行された後、前記走査ラインの組Ｌ内の全ての走
    査ラインが処理されるまで該走査ラインの組Ｌ内の次の
    走査ラインについて正規モードのオペレーションを続行
    するステップとを含む請求項１に記載のラスタ処理の方
    法。
  6. 【請求項６】前記検査モードのオペレーションにおける
    前記画素の組ＳL内の第１の画素の組ｐの可視性を検査
    するステップが、 前記第１の画素ｐの深度値を演算するステップと、 前記演算された前記第１の画素ｐの深度値を、ｚバッフ
    ァに記憶された深度値と比較することにより該第１の画
    素ｐが可視であるか否かを判断するステップと、 前記第１の画素ｐが可視であると判断された場合に前記
    演算された深度値を前記ｚバッファに記憶するステップ
    とを含み、さらに、 前記正規モードのオペレーションにおける前記記憶され
    たＩＤにより識別される前記走査ライン内の各画素を検
    査するステップが、 前記画素の深度値を演算するステップと、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断するステップと、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶するステップとを含む
    請求項５に記載のラスタ処理の方法。
  7. 【請求項７】前記基本形Ｔを覆う連続する走査ラインの
    組Ｌを決定するステップを含み、 前記検査モードのオペレーションが、前記走査ラインの
    組Ｌ内の各走査ラインに対して連続的に適用される、 前記基本形Ｔを覆う前記走査ライン内の画素の組ＳLを
    決定するステップと、 前記画素の組ＳL内の第１の画素ｐの可視性を検査する
    ステップと、 前記第１の画素ｐが可視である場合に前記正規モードの
    オペレーションへ分岐するステップと、 前記第１の画素ｐが可視でない場合に前記画素の組ＳL
    内の全ての画素が可視性について検査されるまで、該画
    素の組ＳL内の次の画素の可視性を該第１の画素ｐと同
    様に検査するステップとを含み、さらに、 前記正規モードのオペレーションが、 前記画素の組ＳL内の各画素についてその画素における
    前記基本形Ｔの色を演算するべくシェーディング計算を
    実行し、その画素の可視性を検査し、そしてその画素が
    可視である場合に前記演算された色を表示のために前記
    フレーム・バッファに書込むステップを含む請求項１に
    記載のラスタ処理の方法。
  8. 【請求項８】前記検査モードのオペレーションにおける
    前記画素の組ＳL内の前記第１の画素ｐの可視性を検査
    するステップが、 前記第１の画素ｐの深度値を演算するステップと、 前記演算された前記第１の画素ｐの深度値を、ｚバッフ
    ァに記憶された深度値と比較することにより該第１の画
    素ｐが可視であるか否かを判断するステップと、 前記第１の画素ｐが可視であると判断された場合に前記
    演算された深度値を前記ｚバッファに記憶するステップ
    とを含み、さらに、 前記正規モードのオペレーションにおける前記画素の組
    ＳL内の各画素の可視性を検査するステップが、検査さ
    れる各画素に対して適用される、 前記画素の深度値を演算するステップと、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断するステップと、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶するステップとを含む
    請求項７に記載のラスタ処理の方法。
  9. 【請求項９】基本形により表されるオブジェクトを表示
    するコンピュータ・グラフィックス・システムにおい
    て、 表示のために各基本形Ｔを連続的にラスタ処理するラス
    タ処理機構を有し、 検査モードのオペレーションにおいて前記ラスタ処理機
    構が、前記基本形Ｔを覆う画素の可視性を検査し、そし
    て第１の可視の画素が見出された場合に正規モードのオ
    ペレーションへ分岐し、 前記検査モードのオペレーションから分岐した正規モー
    ドのオペレーションにおいて前記ラスタ処理機構が、前
    記基本形Ｔを覆う画素における該基本形Ｔの色を演算す
    るべくシェーディング計算を実行し、そして可視の画素
    について前記演算された色を表示のためにフレーム・バ
    ッファへ書込むコンピュータ・グラフィックス・システ
    ム。
  10. 【請求項１０】前記検査モードのオペレーションにおい
    て前記基本形Ｔを覆う画素の可視性を検査する際に、検
    査される各画素について前記ラスタ処理機構が、 前記画素の深度値を演算し、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断し、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶し、さらに、 前記正規モードのオペレーションにおいて各画素の可視
    性を検査する際に、検査される各画素について前記ラス
    タ処理機構が、 前記画素の深度値を演算し、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断し、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶する請求項９に記載の
    コンピュータ・グラフィックス・システム。
  11. 【請求項１１】前記検査モードのオペレーションにおい
    て前記ラスタ処理機構が、 前記基本形Ｔを覆う連続する走査ラインの組Ｌを決定
    し、前記走査ラインの組Ｌ内の第１の走査ラインについ
    て該基本形Ｔを覆う該第１の走査ライン内の画素の組Ｓ
    Lを決定し、そして該画素の組ＳL内の第１の画素ｐの可
    視性を検査し、 前記第１の画素ｐが可視である場合に前記正規モードの
    オペレーションへ分岐し、 前記第１の画素ｐが可視でない場合に前記画素の組ＳL
    内の全ての画素が可視性について検査されるまで、該画
    素の組ＳL内の次の画素の可視性を該第１の画素ｐと同
    様に検査し、 前記画素の組ＳL内の全ての画素が可視性を検査された
    ならば、前記走査ラインの組Ｌ内の全ての走査ラインが
    処理されるまで、該走査ラインの組Ｌ内の次の走査ライ
    ンについて前記検査モードを続行し、さらに、 前記正規モードのオペレーションにおいて前記ラスタ処
    理機構が、 前記走査ラインの組Ｌ内の前記第１の走査ラインについ
    て前記基本形Ｔを覆う該第１の走査ライン内の画素の組
    ＳLを決定し、 前記画素の組ＳL内の各画素についてその画素における
    前記基本形Ｔの色を演算するべくシェーディング計算を
    実行し、その画素の可視性を検査し、そしてその画素が
    可視である場合に前記演算された色を表示のために前記
    フレーム・バッファに書込み、 前記画素の組ＳL内の全ての画素について前記シェーデ
    ィング計算及び前記可視性の検査が実行された後、前記
    走査ラインの組Ｌ内の全ての走査ラインが処理されるま
    で該走査ラインの組Ｌ内の次の走査ラインについて正規
    モードのオペレーションを続行する請求項９に記載のコ
    ンピュータ・グラフィックス・システム。
  12. 【請求項１２】前記検査モードのオペレーションにおけ
    る前記画素の組ＳL内の前記第１の画素ｐの可視性を検
    査する際に、前記ラスタ処理機構が、 前記第１の画素ｐの深度値を演算し、 前記演算された前記第１の画素ｐの深度値を、ｚバッフ
    ァに記憶された深度値と比較することにより該第１の画
    素ｐが可視であるか否かを判断し、 前記第１の画素ｐが可視であると判断された場合に前記
    演算された深度値を前記ｚバッファに記憶し、さらに、 前記正規モードのオペレーションにおける前記画素の組
    ＳL内の各画素の可視性を検査する際に、検査される各
    画素について前記ラスタ処理機構が、 前記画素の深度値を演算し、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断し、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶する請求項１１に記載
    のコンピュータ・グラフィックス・システム。
  13. 【請求項１３】前記検査モードのオペレーションにおい
    て前記ラスタ処理機構が、 前記基本形Ｔを覆う連続する走査ラインの組Ｌを決定
    し、前記走査ラインの組Ｌ内の第１の走査ラインについ
    て該基本形Ｔを覆う該第１の走査ライン内の画素の組Ｓ
    Lを決定し、そして該画素の組ＳL内の第１の画素ｐの可
    視性を検査し、 前記第１の画素ｐが可視である場合に前記第１の走査ラ
    インを識別するＩＤを記憶すると共に正規モードのオペ
    レーションへと分岐し、 前記第１の画素ｐが可視でない場合に前記画素の組ＳL
    内の全ての画素が可視性について検査されるまで、該画
    素の組ＳL内の次の画素の深度値を演算すると共に該次
    の画素の可視性を該第１の画素ｐと同様に検査し、 前記画素の組ＳL内の全ての画素が可視性を検査された
    ならば、前記走査ラインの組Ｌ内の全ての走査ラインが
    処理されるまで、該走査ラインの組Ｌ内の次の走査ライ
    ンについて前記検査モードを続行し、さらに、 前記正規モードのオペレーションにおいて前記ラスタ処
    理機構が、 前記検査モードにおいて記憶されたＩＤにより識別され
    る走査ラインについて前記基本形Ｔを覆う該走査ライン
    内の画素の組を決定し、 前記ＩＤにより識別される前記走査ライン内の各画素に
    ついてその画素における前記基本形Ｔの色を演算するべ
    くシェーディング計算を実行し、その画素の可視性を検
    査し、そしてその画素が可視である場合に前記演算され
    た色を表示のために前記フレーム・バッファに書込み、 前記ＩＤにより識別される前記走査ライン内の全ての画
    素について前記シェーディング計算及び前記可視性の検
    査が実行された後、前記走査ラインの組Ｌ内の全ての走
    査ラインが処理されるまで該走査ラインの組Ｌ内の次の
    走査ラインについて正規モードのオペレーションを続行
    する請求項９に記載のコンピュータ・グラフィックス・
    システム。
  14. 【請求項１４】前記検査モードのオペレーションにおい
    て前記画素の組ＳL内の第１の画素の組ｐの可視性を検
    査する際に、前記ラスタ処理機構が、 前記第１の画素ｐの深度値を演算し、 前記演算された前記第１の画素ｐの深度値を、ｚバッフ
    ァに記憶された深度値と比較することにより該第１の画
    素ｐが可視であるか否かを判断し、 前記第１の画素ｐが可視であると判断された場合に前記
    演算された深度値を前記ｚバッファに記憶し、さらに、 前記正規モードのオペレーションにおいて前記記憶され
    たＩＤにより識別される前記走査ライン内の各画素を検
    査する際に、前記ラスタ処理機構が、 前記画素の深度値を演算し、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断し、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶する請求項１３に記載
    のコンピュータ・グラフィックス・システム。
  15. 【請求項１５】前記ラスタ処理機構が先ず前記基本形Ｔ
    を覆う連続する走査ラインの組Ｌを決定した後、前記走
    査ラインの組Ｌ内の各走査ラインについて前記検査モー
    ドのオペレーションに入り、該検査モードのオペレーシ
    ョンにおいて前記ラスタ処理機構が、 前記基本形Ｔを覆う前記走査ライン内の画素の組ＳLを
    決定し、 前記画素の組ＳL内の第１の画素ｐの可視性を検査し、 前記第１の画素ｐが可視である場合に前記正規モードの
    オペレーションへ分岐し、 前記第１の画素ｐが可視でない場合に前記画素の組ＳL
    内の全ての画素が可視性について検査されるまで、該画
    素の組ＳL内の次の画素の可視性を該第１の画素ｐと同
    様に検査し、さらに、 前記正規モードのオペレーションにおいて前記ラスタ処
    理機構が、 前記画素の組ＳL内の各画素についてその画素における
    前記基本形Ｔの色を演算するべくシェーディング計算を
    実行し、その画素の可視性を検査し、そしてその画素が
    可視である場合に前記演算された色を表示のために前記
    フレーム・バッファに書込む請求項９に記載のコンピュ
    ータ・グラフィックス・システム。
  16. 【請求項１６】前記検査モードのオペレーションにおい
    て前記画素の組ＳL内の前記第１の画素ｐの可視性を検
    査する際に、前記ラスタ処理機構が、 前記第１の画素ｐの深度値を演算し、 前記演算された前記第１の画素ｐの深度値を、ｚバッフ
    ァに記憶された深度値と比較することにより該第１の画
    素ｐが可視であるか否かを判断し、 前記第１の画素ｐが可視であると判断された場合に前記
    演算された深度値を前記ｚバッファに記憶し、さらに、 前記正規モードのオペレーションにおいて前記画素の組
    ＳL内の各画素の可視性を検査する際、検査される各画
    素について前記ラスタ処理機構が、 前記画素の深度値を演算し、 前記演算された前記画素の深度値を、ｚバッファに記憶
    された深度値と比較することにより該画素が可視である
    か否かを判断し、 前記画素が可視であると判断された場合に前記演算され
    た深度値を前記ｚバッファに記憶する請求項１５に記載
    のコンピュータ・グラフィックス・システム。
JP8035108A 1995-03-22 1996-02-22 ラスタ処理の方法及びコンピュータ・グラフィックス・システム Pending JPH08273002A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/408,513 US5649078A (en) 1995-03-22 1995-03-22 Efficient two-pass rasterization scheme utilizing visibility information
US408513 1995-03-22

Publications (1)

Publication Number Publication Date
JPH08273002A true JPH08273002A (ja) 1996-10-18

Family

ID=23616593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8035108A Pending JPH08273002A (ja) 1995-03-22 1996-02-22 ラスタ処理の方法及びコンピュータ・グラフィックス・システム

Country Status (4)

Country Link
US (1) US5649078A (ja)
EP (1) EP0733997A1 (ja)
JP (1) JPH08273002A (ja)
KR (1) KR960035350A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078335A (en) * 1998-06-01 2000-06-20 Ati Technologies, Inc. Method and apparatus for determining level of detail for texture filtering
US6259454B1 (en) * 1998-08-11 2001-07-10 S3 Graphics Co., Ltd. Method and apparatus for interpolative, adaptive illumination in 3D graphics
DE60126387D1 (de) * 2000-10-27 2007-03-22 Canon Kk Bilderzeugungsverfahren und Bilderzeugungsgerät
US7800631B2 (en) 2003-03-18 2010-09-21 Qualcomm Incorporated Triangle rendering using direct evaluation
TW201401225A (zh) * 2012-06-22 2014-01-01 湯姆生特許公司 異質參與媒體之一點所接收光量之估計方法及所構成裝置
JP6965518B2 (ja) * 2017-01-17 2021-11-10 カシオ計算機株式会社 描画方法、描画装置、及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876644A (en) * 1987-10-30 1989-10-24 International Business Machines Corp. Parallel pipelined processor
US4951232A (en) * 1988-09-12 1990-08-21 Silicon Graphics, Inc. Method for updating pipelined, single port Z-buffer by segments on a scan line
US5123085A (en) * 1990-03-19 1992-06-16 Sun Microsystems, Inc. Method and apparatus for rendering anti-aliased polygons
US5220646A (en) * 1990-04-30 1993-06-15 International Business Machines Corporation Single pass hidden line removal using z-buffers
JPH06309425A (ja) * 1990-10-12 1994-11-04 Internatl Business Mach Corp <Ibm> グラフィックディスプレイ装置及び方法
JPH07120435B2 (ja) * 1990-12-06 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 高速ｚバッファの初期化および更新方法ならびにそのシステム
JPH07122908B2 (ja) * 1991-03-12 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション ３次元のソリッド物体を表す表示可能情報を生成する装置と方法
US5357599A (en) * 1992-07-30 1994-10-18 International Business Machines Corporation Method and apparatus for rendering polygons

Also Published As

Publication number Publication date
KR960035350A (ko) 1996-10-24
EP0733997A1 (en) 1996-09-25
US5649078A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
US7081895B2 (en) Systems and methods of multi-pass data processing
US7280121B2 (en) Image processing apparatus and method of same
CN1033058C (zh) 图形显示系统中将选择的点与物体关联的装置与方法
US7292242B1 (en) Clipping with addition of vertices to existing primitives
US7239319B2 (en) Rendering outline fonts
JP2769427B2 (ja) 一連のグラフィック・プリミティブ用のデータを処理するための方法
US6184891B1 (en) Fog simulation for partially transparent objects
US5790134A (en) Hardware architecture for image generation and manipulation
US6118452A (en) Fragment visibility pretest system and methodology for improved performance of a graphics system
US6891533B1 (en) Compositing separately-generated three-dimensional images
US6518968B1 (en) Method and apparatus for performing H-space bump mapping suitable for implementation with H-space lighting in a graphics pipeline of a computer graphics display system
US5926182A (en) Efficient rendering utilizing user defined shields and windows
US6384824B1 (en) Method, system and computer program product for multi-pass bump-mapping into an environment map
US6573893B1 (en) Voxel transfer circuit for accelerated volume rendering of a graphics image
US6292192B1 (en) System and method for the direct rendering of curve bounded objects
EP1519317B1 (en) Depth-based antialiasing
US6791544B1 (en) Shadow rendering system and method
US6567098B1 (en) Method and apparatus in a data processing system for full scene anti-aliasing
JP3086426B2 (ja) オブジェクトのラスタ化方法及び装置
US5649078A (en) Efficient two-pass rasterization scheme utilizing visibility information
US5926183A (en) Efficient rendering utilizing user defined rooms and windows
JP3035571B2 (ja) 画像処理装置
US7256796B1 (en) Per-fragment control for writing an output buffer
US7385604B1 (en) Fragment scattering
US11908069B2 (en) Graphics processing