JPH08274199A

JPH08274199A - 不揮発性半導体記憶装置およびその製造方法

Info

Publication number: JPH08274199A
Application number: JP7099948A
Authority: JP
Inventors: Yoshihiko Yano; 義彦矢野; Takao Noguchi; 隆男野口; Katsuto Nagano; 克人長野
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1995-03-31
Filing date: 1995-03-31
Publication date: 1996-10-18

Abstract

(57)【要約】【目的】劣化の少ない材料の酸化物薄膜を基本セルの
トンネル酸化膜に用いることにより、高信頼性を可能と
する浮遊ゲート型不揮発性半導体記憶装置およびその製
造方法を提供する。【構成】本発明の不揮発性半導体記憶装置は、Ｓｉ単
結晶基板、このＳｉ単結晶基板上に形成されたトンネル
酸化膜と、このトンネル酸化膜上に形のされた浮遊ゲー
トとを備える不揮発性半導体記憶装置において、前記ト
ンネル酸化膜は、組成Ｚｒ_1-xＲ_xＯ_2-δ（ここで、Ｒ
はＹを含む希土類金属であり、ｘ＝０〜０．７５であ
る。また、δは０〜０．５である。）のエピタキシャル
膜である酸化物薄膜により構成されていることを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不揮発性半導体記憶装
置およびその製造方法に関する。

【０００２】

【従来の技術】大容量の磁気メモリーに替わり、電気的
にデータの書き込みと消去ができるフラッシュメモリー
が実用化されはじめ、現在、その高集積化、データの書
き換え回数増加への要求がいっそう高まっている。しか
しながら、ハードディスクの書き換え回数が１０⁷回以
上であるのに対し、フラッシュメモリーでは、１０⁵ 回
程度にとどまっている。フラッシュメモリーの基本セル
は、FAMOS ( Floating Gate Avalanche Injection MOS
) 構造をしている。１０⁵回程度にとどまっているの
は、従来のメモリーセル用いるトンネル酸化膜（ＳｉＯ
₂ ）が劣化してしまうためであった。

【０００３】

【発明によって解決される問題点】従来のメモリーセル
において、書き込み時および消去時に、ＳｉＯ₂トンネ
ル酸化膜に高電圧を印加する。書き込み時には、ホット
エレクトロンを発生させ、エネルギーを持った電子をト
ンネル酸化膜をとおして、浮遊ゲートに注入する方法、
または、高電界が印加されたトンネル酸化膜中に発生す
るファウラー・ノールドハイム電流により電子を注入す
る方法が用いられる。消去には、主に、ファウラー・ノ
ールドハイム電子注入が用いられる。このように、書き
込み、消去を繰り返すことはＳｉＯ₂膜に高電圧を繰り
返し印加することに他ならない。高電界によるホットエ
レクトロンは、電子・正孔対を発生し、電子以外に正孔
もＳｉＯ₂膜に注入される。注入された正孔は、セルの
電流利得を低下させ、浮遊ゲートへの電子の注入効率の
低下、およびＳｉＯ₂トンネル酸化膜中のリーク電流の
増大をまねく。また、高電界のＳｉＯ₂への印加によ
り、ＳｉＯ₂膜はストレスをうけ、この高電界ストレス
がすすむと低い電圧を印加しただけでリーク電流が増加
する現象が現れる。このように、高電界によりＳｉＯ₂
膜は劣化し、メモリー動作が不能になる。

【０００４】したがって、繰り返しのデータ書き換えか
に耐える高信頼性のメモリセルをえるためには、高電界
で劣化しない材料で膜質の優れるトンネル酸化膜が必要
である。

【０００５】以上に鑑み、本発明は、劣化の少ない材料
の酸化物薄膜を基本セルのトンネル酸化膜に用いること
により、高信頼性を可能とする浮遊ゲート型不揮発性半
導体記憶装置を提供することを目的としている。

【０００６】

【問題点を解決するための手段】このような目的は、下
記（１）〜（２４）の本発明により達成される。（１）Ｓｉ単結晶基板、このＳｉ単結晶基板上に形成さ
れたトンネル酸化膜と、このトンネル酸化膜上に形成さ
れた浮遊ゲートとを備える不揮発性半導体記憶装置にお
いて、前記トンネル酸化膜は、組成Ｚｒ_1-xＲ_xＯ_2-δ
（ここで、ＲはＹを含む希土類金属であり、ｘ＝０〜
０．７５である。また、δは０〜０．５である。）のエ
ピタキシャル膜である酸化物薄膜により構成されている
ことを特徴とする不揮発性半導体記憶装置。（２）前記エピタキシャル膜の（００２）面または（１
１１）面の反射のロッキングカーブの半値幅が１．５°
以下である上記（１）の不揮発性半導体記憶装置。（３）前記エピタキシャル膜の表面の少なくとも８０％
が、基準長さ５００nmでの十点平均粗さＲ_zが０．６０
nm以下である上記（１）または（２）の不揮発性半導体
記憶装置。（４）Ｓｉ単結晶基板、このＳｉ単結晶基板上に形成さ
れたトンネル酸化膜と、このトンネル酸化膜上に形成さ
れた浮遊ゲートとを備える不揮発性半導体記憶装置にお
いて、前記トンネル酸化膜が、ＺｒＯ₂を主成分とする
エピタキシャル膜により構成されていることを特徴とす
る不揮発性半導体記憶装置。（５）前記ＺｒＯ₂を主成分とするエピタキシャル膜が
単一配向エピタキシャル膜である上記（４）の不揮発性
半導体記憶装置。（６）前記ＺｒＯ₂を主成分とするエピタキシャル膜が
酸素を除く構成元素のみに換算してＺｒを９３％以上含
有する上記（４）または（５）の不揮発性半導体記憶装
置。（７）前記ＺｒＯ₂を主成分とするエピタキシャル膜の
（００２）面または（１１１）面の反射のロッキングカ
ーブの半値幅が１．５°以下である上記（４）ないし
（６）のいずれかの不揮発性半導体記憶装置。（８）前記ＺｒＯ₂を主成分とするエピタキシャル膜
は、その表面の少なくとも８０％が、基準長さ５００nm
での十点平均粗さＲｚが２nm以下である上記（４）ない
し（７）のいずれかの不揮発性半導体記憶装置。（９）前記Ｓｉ単結晶基板として、その基板表面が、Ｚ
ｒ金属またはＺｒ金属および少なくとも１種の希土類金
属（Ｙを含む）と、酸素とにより形成された１×１の表
面構造を有するＳｉ表面処理基板を用いる上記（１）な
いし（８）のいずれかの不揮発性半導体記憶装置。（１０）前記単結晶基板として、Ｓｉ単結晶を、その
（１００）面または（１１１）面が基板表面となるよう
に用いる上記（１）ないし（９）のいずれかの不揮発性
半導体記憶装置。（１１）前記浮遊ゲート電極がＳｉ金属のエピタキシャ
ル膜で構成されている上記（１）ないし（10）のいずれ
かの不揮発性半導体記憶装置。（１２）Ｓｉ単結晶基板、このＳｉ単結晶基板上に形成
されたトンネル酸化膜と、このトンネル酸化膜上に形成
された浮遊ゲートとを備える不揮発性半導体記憶装置の
製造方法において、真空槽内を当初１×１０^-5Torr以上
の真空にし、この状態で、Ｓｉの単結晶基板を所定温度
に加熱し、次いで、Ｚｒと、少なくとも１種の希土類金
属（Ｙを含む）の各金属元素とのうち少なくともＺｒを
別々の蒸発源からＺｒと希土類金属の比を制御しつつ同
時に蒸発させて単結晶基板の基板表面に金属を供給し、
この金属の供給と同時もしくは所定時間以内遅れて、上
記真空槽内に酸化性ガスを導入し、真空槽内の少なくと
も単結晶基板近傍の雰囲気を１×１０^-4〜１×１０^-2To
rrとして、前記単結晶基板の基板表面に、組成Ｚｒ_1-x
Ｒ_xＯ_2-δ（ここで、ＲはＹを含む希土類金属であり、
ｘ＝０〜０．７５である。また、δは０〜０．５であ
る。）の酸化物薄膜をエピタキシャル成長させ、これを
前記トンネル酸化膜とする不揮発性半導体記憶装置の製
造方法。（１３）前記金属の蒸発による供給からの前記酸化性ガ
ス導入までの所定時間が、前記単結晶基板に形成される
金属薄膜の膜厚換算で、５nm以下に相当する時間である
上記（12）の不揮発性半導体記憶装置の製造方法。（１４）蒸発源からの希土類金属（Ｙを含む）／Ｚｒの
モル比を０から３に制御しつつ同時に蒸発させる上記
（12）または（13）の不揮発性半導体記憶装置の製造方
法。（１５）蒸発源からの希土類金属（Ｙを含む）／Ｚｒの
モル比を０．２５から１．０に制御しつつ同時に蒸発さ
せる上記（14）の不揮発性半導体記憶装置の製造方法。（１６）Ｓｉ単結晶基板、このＳｉ単結晶基板上に形成
されたトンネル酸化膜と、このトンネル酸化膜上に形成
された浮遊ゲートとを備える不揮発性半導体記憶装置の
製造方法において、真空層内で、Ｓｉ単結晶基板の加
熱、真空層内への酸化性ガスの導入、およびＺｒまたは
Ｚｒと少なくとも１種の希土類金属（Ｙを含む）の単結
晶基板表面への蒸発による供給を行い、前記単結晶基板
の基板表面に、前記酸化物薄膜をエピタキシャル成長さ
せて組成Ｚｒ_1-xＲ_xＯ_2-δ（ここで、ＲはＹを含む希
土類金属であり、ｘ＝０〜０．７５である。また、δは
０〜０．５である。）の単一配向エピタキシャル膜を形
成し、これをトンネル酸化膜とする不揮発性半導体記憶
装置の製造方法。（１７）前記Ｓｉ単結晶基板として、その基板表面が、
ＺｒまたはＺｒおよび少なくとも１種の希土類金属（Ｙ
を含む）と、酸素とにより形成された１×１の表面構造
を有するＳｉ表面処理基板を用いる上記（16）の不揮発
性半導体記憶装置の製造方法。（１８）前記Ｓｉ表面処理基板として、その前記基板表
面に０．２〜１０nmのＳｉ酸化物層を形成し、この後、
基板温度を６００〜１２００℃に設定するとともに、前
記真空槽内に酸化性ガスを導入して少なくとも基板近傍
の雰囲気を１×１０^-4〜１×１０^-1Torrとし、この状態
で、前記Ｓｉ酸化物層が形成された基板表面に、Ｚｒま
たはＺｒと少なくとも１種の希土類金属（Ｙを含む）と
を蒸発により供給して、前処理したＳｉ単結晶基板を用
いる上記（12）ないし（17）のいずれかの不揮発性半導
体記憶装置の製造方法。（１９）前記Ｓｉ酸化物を形成する際、酸化性ガスを導
入した真空槽内で、Ｓｉ単結晶基板を３００〜７００℃
に加熱し、真空槽内の少なくとも基板近傍の雰囲気の酸
素分圧を１×１０^-4Torr以上として、Ｓｉ酸化物層を形
成する上記（18）の不揮発性半導体記憶装置の製造方
法。（２０）前記Ｓｉ単結晶基板として、Ｓｉ単結晶を、そ
の（１００）面または（１１１）面が基板表面となるよ
うに用いる上記（12）ないし（19）のいずれかの不揮発
性半導体記憶装置の製造方法。（２１）前記Ｓｉ単結晶基板の表面に、その近傍から酸
化性ガスを噴射し、この前記単結晶基板近傍だけ他の部
分より酸化性ガス分圧の高い雰囲気を作る上記（12）な
いし（20）のいずれかの不揮発性半導体記憶装置の製造
方法。（２２）前記Ｓｉ単結晶基板を、基板表面面積が１０cm
²以上のものとするとともに、基板内で回転することに
より、前記酸化性ガス高分圧雰囲気を前記単結晶基板の
全体にわたって供し、この単結晶基板の全基板表面にわ
たって実質的に均一な酸化物薄膜を形成する上記（12）
ないし（21）のいずれかの不揮発性半導体記憶装置の製
造方法。（２３）前記エピタキシャル膜を形成する際、前記Ｓｉ
単結晶基板を７５０℃以上に加熱する上記（12）ないし
（22）のいずれかの不揮発性半導体記憶装置の製造方
法。（２４）前記エピタキシャル膜を形成したのち、このエ
ピタキシャル膜上にＳｉをエピタキシャル成長させ、こ
のＳｉエピタキシャル膜を浮遊ゲート電極とする上記
（12）ないし（23）のいずれかの不揮発性半導体記憶装
置の製造方法。

【０００７】

【発明の作用・効果】本発明の不揮発性半導体記憶装置
は、Ｓｉ単結晶基板、このＳｉ単結晶基板上に形成さ
れ、組成Ｚｒ_1-xＲ_xＯ_2-δのエピタキシャル膜をトン
ネル酸化膜として備えたセル構造により、ＦＡＭＯＳ素
子を構成すると、繰り返しの高電界で、リークを生じさ
せることなく、良好なメモリ特性を得ることができる。
本発明では、高純度のＺｒＯ₂ を高結晶性、高表面性で
形成しているため繰り返しの高電界で、リークをほとん
ど生じない。

【０００８】さらに、本発明の不揮発性半導体記憶装置
においては、組成Ｚｒ_1-xＲ_xＯ_2-δのエピタキシャル
膜のトンネル酸化膜上にエピタキシャルＳｉを成長させ
ることができるので、これを浮遊ゲート電極に用いるこ
とにより、さらに特性および耐久性を向上させることが
できる。

【０００９】

【具体的構成】本発明の不揮発性半導体記憶装置は、例
えば図１に示すような構造とすることができる。本発明
の不揮発性半導体記憶装置Ｍは、基本的な構造は、Ｓｉ
単結晶基板１と、このＳｉ単結晶基板１上に形成された
トンネル酸化膜２と、このトンネル酸化膜２の上に形成
された浮遊ゲート電極３と、絶縁膜４と、制御電極５
と、ソースおよびドレイン領域６と、上記制御電極５な
らびにソースおよびドレイン領域６に接続されたメタル
配線７（なお、図においては、上記制御電極５に接続さ
れたメタル配線は示されていない）とを備えている。な
お、上記上記制御電極５およびメタル配線７は、通常の
半導体プロセスにおいてＡｌが使用される。

【００１０】本発明の不揮発性半導体記憶装置における
上記トンネル酸化膜は、Ｓｉ単結晶基板表面に形成され
た組成Ｚｒ_1-xＲ_xＯ_2-δ（ここで、ＲはＹを含む希土
類金属であり、ｘ＝０〜０．７５好ましくは０．２〜
０．５０である）のエピタキシャル膜で構成される。

【００１１】この酸化物エピタキシャル膜の結晶性はｘ
の範囲に依存し、一般に、ｘが０．２未満の小さい領域
ではＺｒ_1-xＲ_xＯ_2-δは正方晶の結晶になる。それ以
上では、立方晶になる。この酸化物薄膜をトンネル酸化
膜として用いるには、上記のように単一の結晶性を有し
ていることが望ましい。これは、複数の結晶面を有する
薄膜においては粒界が存在し、薄膜に高電界を加えると
粒界に局所的電界集中が起り、薄膜が劣化しやすいため
である。また、このトンネル酸化膜の結晶は、立方晶で
あることが好ましい。本発明の不揮発性半導体記憶装置
では、トンネル酸化膜の表面上に、エピタキシャルＳｉ
を浮遊ゲート電極として設けることが好ましいが、トン
ネル酸化膜表面の結晶が正方晶より立方晶の方が規則正
しく配列しているため、その上に形成されるＳｉをエピ
タキシャル成長させやすいからである。

【００１２】一方、ｘが０．７５を越える領域では立方
晶であるが目的とする結晶面以外の面が混入する。例え
ばＺｒ_1-xＲ_xＯ_2-δの（１００）エピタキシャル膜を
得ようとすると、この範囲では（１１１）の結晶が混入
する。

【００１３】すなわち、正方晶および立方晶のできる範
囲と、目的とする結晶面が得られる範囲からＺｒ_1-xＲ
_xＯ_2-δにおいてｘは０〜０．７５、好ましくは０．２
〜０．５０の範囲でトンネル酸化膜として優れたエピタ
キシャル膜が得られる。

【００１４】希土類金属は、酸化物薄膜の上に形成され
る機能膜の格子定数と、該酸化物薄膜の格子定数とを好
ましくマッチングさせるため、その種類が選択される。
例えば、希土類金属としてＹを用いたＺｒ_0.7Ｒ_0.3Ｏ
_2-δの格子定数は０．５１５nmであった。この値はｘの
値により変化させることができる。この膜上に機能膜で
ある後述のＹＢＣＯ膜（格子定数０．３８６nm）を設け
ると、Ｚｒ_0.7Ｒ_0.3Ｏ_2-δ膜表面の格子に対し４５°
回転することにより、格子はマッチングし、さらにｘの
値により調整可能である。しかしながら、マッチングの
調整可能領域がｘの範囲内では限界がある。そこで希土
類の種類を変えることにより、マッチングを可能にする
ことができる。例えばＹの代わりに希土類のＰｒを用い
る。このときＺｒ_1-xＲ_xＯ_2-δの格子定数を大きくす
ることが可能で、Ｓｉ結晶とのマッチングを最適化する
ことができる。このように希土類の種類と量を選択する
ことにより機能膜の格子と好ましくマッチングすること
ができる。

【００１５】なお、酸素欠陥を含まない酸化ジルコニウ
ムは、化学式ＺｒＯ₂で表わせられるが、Ｙを含む希土
類を添加した酸化ジルコニウムは、添加した金属元素の
種類、量および価数により酸素の量が変化するため、本
発明の酸化物薄膜の組成を化学式Ｚｒ_1-xＲ_xＯ_2-δと
δを用いて表わした。δは通常０〜０．５程度である。

【００１６】本発明の上記酸化物薄膜の（００２）面ま
たは（１１１）面の反射のロッキングカーブの半値幅は
１．５０°以下であることが好ましく、また、表面の８
０％以上、好ましくは９０％以上、特に９５％以上のＡ
ＦＭによる表面粗さ（十点平均粗さＲ_z）が基準長さ５
００nmで０．６０nm以下である。なお、上記のパーセン
テージは、薄膜の全面にわたって平均に分布した任意の
１０ケ所以上を測定しての値である。また、酸化物薄膜
のＲＨＥＥＤ像もストリーク性が高い。すなわち、ＲＨ
ＥＥＤ像がストリークであって、しかもシャープであ
る。以上により、本発明の酸化物薄膜は、結晶性、およ
びその表面性がともに良好である。なお、上記ロッキン
グカーブの半値幅および基準長さ５００nmでの十点平均
粗さＲ_zの下限値は特にないが、小さければ小さいほど
好ましい。現在のところ、下限値は、ロッキングカーブ
の半値幅が０．７°程度、基準長さ５００nmでの十点平
均粗さＲ_zが０．１０nm程度である。

【００１７】また、特に上記酸化物薄膜が、酸素を除く
構成元素のみに換算してＺｒが９３mol%以上の高純度の
組成ＺｒＯ₂のエピタキシャル膜である場合には、単一
配向エピタキシャル膜であることが好ましい。従来は、
Ｚｒが９３mol%以上の高純度の組成ＺｒＯ₂のエピタキ
シャル膜である場合には、従来、単一配向のものが得ら
れていなかったが、本発明者らにより初めて酸素を除く
構成元素のみに換算してＺｒが９３mol%以上の高純度の
組成ＺｒＯ₂のエピタキシャル膜の単一配向膜がえられ
た。

【００１８】上記ＺｒＯ₂薄膜は、酸素を除く構成元素
に換算してＺｒを９３mol%以上、特に９５mol%以上、さ
らに９８mol%以上、さらに９９．５mol%以上であること
が好ましい。純度が高ければ高いほど絶縁抵抗も高くな
り、リーク電流も小さくなることから、トンネル酸化膜
に用いて特に好ましい。

【００１９】上記Ｚｒの含有量の上限は、現在のところ
９９．９９％である。

【００２０】上記酸化薄膜は、７mol%未満で希土類合金
やＰ等の不純物を含んでいてもよい。

【００２１】上記ＺｒＯ₂薄膜の結晶は、単一の配向面
のみ有し、その表面の８０％以上、好ましくは９０％以
上、特に９５％以上が、基準長さ５００nmでの十点平均
粗さＲｚが２nm以下であることが望ましい。また、上記
のように単一の配向面のみを有し、表面性が良好な場合
には、その上に形成されるエピタキシャルＳｉ膜等との
界面が良好である。したがって、界面特性を向上させる
ことができるので、満足のゆく絶縁性を保持し、良好な
デバイス特性を得ることができる。なお、ロッキングカ
ーブの半値巾としては、前記と同等の値が得られる。

【００２２】上記ＺｒＯ₂薄膜のＲＨＥＥＤ像は、その
ストリーク性が特に高い。すなわち、ＲＨＥＥＤ像がス
トリークであって、しかもシャープである。以上によ
り、このＺｒＯ₂薄膜は、単結晶となり、不揮発性半導
体装置の誘電体層等に用いると、粒界による物理量の撹
乱等がなくなり、良好な機能を発揮する。

【００２３】なお、本発明の不揮発性半導体記憶装置に
おいては、Ｓｉ単結晶基板の基板表面、すなわち薄膜形
成表面側が浅く（例えば、５nm程度以下）酸化され、Ｓ
ｉＯ₂等の層が形成されていてもよい。これは、ＺｒＯ
₂薄膜中の酸素がＳｉ単結晶基板の基板表面に拡散する
場合があるからである。また、成膜の方法によっては、
ＺｒＯ₂薄膜形成時にＳｉ基板表面にＳｉ酸化層が残留
する場合がある。

【００２４】Ｚｒ_1-xＲ_xＯ_2-δ薄膜の膜厚は、０．５
〜５００nm、好ましくは１〜３００nm程度で、書き込み
に用いる方法（ホットエレクトロンによる方法またはフ
ァウラー・ノールドハイム電子注入による方法）により
最適膜厚が選択される。一般にホットエレクトロンによ
る方式を採用したセルでは、５０〜１５０nm程度、ファ
ウラー・ノールドハイム電子注入による方式を採用した
セルでは、５〜２０nm程度である。

【００２５】本発明の不揮発性半導体記憶装置のトンネ
ル酸化膜として、以上説明した組成Ｚｒ_1-xＲ_xＯ_2-δ
エピタキシャル膜として用いると、粒界による物理量の
撹乱等がなくなり、良好な機能を発揮する。

【００２６】すなわち、この発明によるトンネル酸化膜
は、結晶性が高く均一な結晶が配列しているので、高電
界を印可した際、粒界などが無いため局所的に電界が加
わること無く、結晶に均一に電界ストレスを加えること
ができる。そのため劣化を少なくすることが可能にな
る。

【００２７】また、高電界を加えたとき、トンネル酸化
膜界面における電極形状の鋭角部に、電界集中が加わる
が、本発明によるトンネル酸化膜の表面は、分子レベル
で平坦であり電極および半導体界面に表面凹凸による鋭
角部がないため電界が均一に加わる。したがって、高電
界印可によるトンネル酸化膜の劣化を防ぐ効果をもつ。

【００２８】特に組成を高純度ＺｒＯ₂とした場合に
は、不純物が少なく、絶縁性も高い。不純物が含まれる
と高電界による電子の注入を繰り返すと、ＺｒＯ₂中の
不純物によるトラップによる導電性が生まれリークを生
じる場合がある。

【００２９】上記トンネル酸化膜である酸化物薄膜の上
に形成される浮遊ゲート電極は、Ｓｉ電極等が好ましく
用いられる。本発明においては、上記Ｓｉ電極のＳｉが
エピタキシャルＳｉであることが好ましい。浮遊ゲート
電極がエピタキシャルＳｉ膜で形成されると、トンネル
酸化膜と浮遊ゲート電極の界面は、原子レベルで平坦な
界面となりかつそれぞれの結晶が原子レベルで連続した
構造になる。したがって、高電界に対して、界面がディ
スターブされること無く、経時変化の少ない界面が得ら
れる。なお、浮遊ゲート電極は従来多結晶−Ｓｉが用い
られていたが、本発明ではトンネル酸化膜がエピタキシ
ャル膜で形成されているため、その上に構成される浮遊
ゲート電極をエピタキシャルSiで構成することが可能に
なる。

【００３０】なお、浮遊ゲート電極を構成するエピタキ
シャル膜は、通常５０nm程度の膜厚とされる。

【００３１】次に、本発明の不揮発性半導体記憶装置の
製造方法を、上記トンネル酸化膜を構成する酸化物薄膜
の形成方法を中心として詳細に説明する。

【００３２】なお、本発明の形成方法を実施するにあた
っては、図２に示したような蒸着装置１を用いることが
望ましい。

【００３３】蒸着装置１１は、真空槽１１ａを有し、こ
の真空槽１１ａ内には、下部に単結晶基板１２を保持す
るホルダ１３が配置されている。このホルダ１３は、回
転軸１４を介してモータ１５に接続されており、このモ
ータ１５によって回転され、上記単結晶基板１２をその
基板面内で回転させることができるようになっている。
上記ホルダ１３内には、単結晶基板１２を加熱するヒー
タ１６が内蔵されている。

【００３４】蒸着装置１１は、また、酸化性ガス供給装
置１７を備えており、この酸化性ガス供給装置１７の酸
化性ガス供給口１８は、上記ホルダ１３の直ぐ下方に配
置されている。これによって、酸化性ガスは、単結晶基
板１２近傍でその分圧が高くされるようになっている。
ホルダ１３の更に下方には、Ｚｒ蒸発部１９および希土
類金属蒸発部２０が配置されている。これらのＺｒ蒸発
部１９および希土類金属蒸発部２０には、それぞれの金
属源の他に、電子線発生装置等の金属源に蒸発のための
エネルギを供給するためのエネルギ供給装置が配置され
ている。なお、図において、Ｐは、真空ポンプである。

【００３５】以下、まず、酸化物薄膜の第１形成方法に
ついて説明し、次に、第２形成方法について説明する。

【００３６】本発明の第１形成方法においては、まず、
上記ホルダに単結晶基板をセットする。このとき、単結
晶基板としては、Ｓｉの単結晶基板が用いられ、目的の
酸化物薄膜が形成される基板表面として、（１００）面
あるいは（１１１）面が選択される。本発明の製造方法
に用いるＳｉ単結晶基板は、例えば１０cm²以上の基板
面積を持つことができる。これにより、半導体装置を従
来に比べて極めて安価なものとすることができる。な
お、基板の面積の上限は特にないが、現状では４００cm
²程度である。これにより、現在２インチ〜８インチの
Ｓｉウエハーを用いた半導体プロセス、特に６インチタ
イプが主流で、これに対応が可能である。基板表面上に
形成される機能膜をエピタキシャル成長させた単結晶と
し、しかも結晶を適切な方位とするためである。なお、
基板表面は、鏡面仕上げのウエハーを用い表面をエッチ
ング洗浄しておくことが好ましい。エッチング洗浄は４
０％フッ化アンモニウム水溶液等によりおこなう。

【００３７】次に、真空槽内を真空ポンプにより１０^-5
Torr程度以上に排気したのち、単結晶基板を加熱する。
昇温中は単結晶基板の酸化をさけるため、できるだけ高
真空に排気する。真空度の上限は特にないが、作業性を
考えると通常５×１０^-6Torr程度である。加熱温度はＺ
ｒＯ₂の結晶化のために４００℃以上が望ましく、さら
に、約７５０℃以上が結晶性が優れ、特に分子レベル膜
結晶表面平坦性を得るためには８５０℃以上が好まし
い。なお、単結晶基板の加熱温度の上限は、１３００℃
程度である。

【００３８】次いで、Ｚｒおよび希土類の金属（ここで
はＹを例にとる）のうち少なくともＺｒを電子ビーム等
で加熱し蒸発を行う。このとき、後記する酸化性ガスの
真空槽への導入は未だ行なっていない。

【００３９】ＺｒおよびＹと酸化性ガスの単結晶基板へ
供給するタイミングは、決して酸化性ガスを先にしては
ならない。酸化性ガスを先に供給すると、基板表面と酸
化性ガスが反応し酸化物層を形成する。これにより基板
の結晶格子情報はＺｒＯ₂を主成分とする膜に伝わら
ず、エピタキシャル成長は不可能となる。最適な酸素の
供給タイミングは、Ｚｒおよび希土類金属のうち少なく
ともＺｒを、基板表面へ到達した金属元素がすべて金属
薄膜を形成するとしたときの厚みに換算して、総量で５
nm以下、特に０．０１〜５nm供給した後が特に望まし
い。このＺｒと希土類金属の供給は、成膜前に微量生成
している酸化物を還元除去し、基板格子情報をＺｒＯ₂
を主成分とする膜に伝わらせ、エピタキシャル成長をス
ムーズに行わせる。

【００４０】例えば、Ｓｉ基板にＹＳＺ膜を形成する場
合を例にとると、Ｚｒ金属およびＹ金属の酸化反応は１
０００K においてＺｒ＋Ｏ₂＝ＺｒＯ₂ △Ｇ＝−１８７．６（kcal/mol）４／３Ｙ＋Ｏ₂＝２／３Ｙ₂Ｏ₃ △Ｇ＝−２２７．１（kcal/mol）自由エネルギー変化はともに負で大きい。すなわち、Ｚ
ｒおよびＹは酸化しやすく、還元剤として働くことを示
している。Ｓｉ基板表面のＳｉＯ₂との固相反応を想定
するとＳｉＯ₂＋Ｚｒ＝ＺｒＯ₂＋Ｓｉ △Ｇ＝−４３．１２９（kcal/mol） △Ｇから考えるとＳｉＯ₂がＺｒにより還元されること
を示している。Ｙについても同様である。この反応によ
り、成膜直前での基板表面の酸化膜除去が可能となる。
すなわち、ＹＳＺの成膜前にＺｒ＋Ｙ金属を供給し、そ
の後、酸素、Ｚｒ、Ｙを供給し、ＹＳＺを成長させるこ
とにより良好なＹＳＺのエピタキシャル成長が実現でき
る。なお、基板表面の非酸化度が良好な場合等において
は、金属の蒸発による基板への供給と酸化性ガスの供給
を同時に行ってもよい。

【００４１】次に、Ｚｒ金属、希土類金属（以下の説明
ではＹで代表して説明する）および酸化性ガスを単結晶
基板に供給し、ＺｒＯ₂を主成分とする薄膜を得る。こ
こで、成膜速度は、０．０５〜１．００nm/s、好ましく
は０．１００〜０．５００nm/sとすることが望ましい。
その理由は、遅すぎると、基板の酸化が起こり、また早
すぎると形成される薄膜の結晶性が悪く表面に凸凹が生
じる。したがって、成膜速度は導入される酸素量で最適
値が決定される。このため、ＺｒＯ₂を主成分とする薄
膜の蒸着に先立ち、Ｚｒ、Ｙの各金属が蒸着源に加えた
電力量条件により、単位時間あたりどの程度蒸発し、Ｚ
ｒ、Ｙ、ＺｒＯ₂、Ｙ₂Ｏ₃の蒸着膜を形成するかを真
空蒸着槽内の基板近傍に設置した膜厚計により金属ごと
に測定し校正しておく。上記酸化性ガスとしては、酸
素、オゾン、原子状酸素、ＮＯ₂を用いることができ
る。ここでは、以下酸素を用いることとして説明する。
酸素は真空ポンプで継続的に槽内を排気しつつ真空蒸着
槽内に設けられたノズルにより、２〜５０cc／分、好ま
しくは５〜２５cc／分の酸素ガスを継続的に噴射させ、
真空槽内の少なくとも単結晶基板近傍に１０^-4〜１０^-2
Torr程度の酸素雰囲気を作る。最適酸素量は、チャンバ
ーの大きさ、ポンプの排気速度その他の要因により決ま
り、あらかじめ適当な流量を求めておく。ここで酸素ガ
ス圧の上限を１０^-2Torrとしたのは、同真空槽内にある
蒸発源中の金属源を劣化させることなく、かつその蒸発
速度を一定に蒸着させるためである。さらに真空蒸着槽
に酸素ガスを導入するに際しては、単結晶基板の表面に
その近傍から酸素ガスを噴射し、単結晶基板近傍付近に
だけ高い酸素分圧の雰囲気をつくるとよく、これにより
少ない酸素導入量で基板上での反応をより促進させるこ
とができる。この時、真空槽内は継続的に排気されてい
るので真空槽のほとんどの部分は１０^-4−１０^-6Torrの
低い圧力になっている。また単結晶基板の１cm²程度の
狭い領域では、この方法で単結晶基板上で酸化反応を促
進することができるが、基板面積が１０cm²以上、たと
えば直径２インチの大きな単結晶基板面積に成膜するた
めには図２のように基板を回転させ、高酸素分圧を基板
全面に供給することにより、大面積での膜作製が可能と
なる。このとき、基板の回転数は、１０rpm 以上である
ことが望ましい。回転数が遅いと膜厚方向および面内で
Ｚｒ、Ｙ、Ｏのそれぞれの組成分布が生じるためであ
る。この基板の回転数の上限は特にないが、通常は真空
装置の機構上１２０rpm 程度である。

【００４２】上記ＺｒＯ₂への希土類金属（Ｙを含む）
の添加は以下の効果がある。

【００４３】ＺｒＯ₂単体は高温から立方晶→正方晶→
室温で単斜晶と相転移を起こす。立方晶を安定化するた
めに、希土類金属（Ｙを含む）を添加したものが安定化
ジルコニアである。ＺｒＯ₂をペロブスカイト結晶成長
用のバッファ層として用いるためには対称性の高い立方
晶の膜を用いる方が好ましい。そのため、Ｚｒ、希土類
金属（Ｙを含む）の各金属元素を別々の蒸発源からＺｒ
／希土類金属の比を制御しつつ同時に蒸発させて単結晶
基板に蒸着せしめる。ここで、蒸発源からの希土類金属
（Ｙを含む）／Ｚｒのモル比は、０〜３．０、好ましく
は０．２５〜１．０であることが好ましい。これによ
り、上記好ましい組成比の酸化物薄膜を得ることができ
る。

【００４４】次に第２形成方法について説明する。この
方法においては、まず、上記ホルダに単結晶基板をセッ
トする。このとき、単結晶基板としては、Ｓｉの単結晶
基板が用いられ、目的の酸化物薄膜が形成される基板表
面として、（１００）面あるいは（１１１）面が選択さ
れる。基板表面上に形成される機能膜をエピタキシャル
成長させた単結晶とし、しかも結晶を適切な方位とする
ためである。なお、基板表面は、鏡面仕上げのウエハー
を用い表面をエッチング洗浄しておくことが好ましい。
エッチング洗浄は４０％フッ化アンモニウム水溶液等に
より行う。このとき、Ｓｉ単結晶基板は、例えば１０cm
²以上の基板面積を持つことができる。これにより、Ｍ
ＩＳキャパシタを従来に比べて極めて安価なものとする
ことができる。なお、基板の面積の上限は特にないが、
現状では４００cm²程度である。これにより、現在２イ
ンチ〜８インチのＳｉウエハーを用いた半導体プロセ
ス、特に６インチタイプが主流で、これに対応が可能で
ある。

【００４５】清浄化されたＳｉ単結晶基板は、極めて反
応性が高いため、これを保護する目的と、Ｚｒ_1-xＲ_x
Ｏ_2-δを主成分とする良好なエピタキシャル膜を成長さ
せる目的で、Ｓｉ単結晶基板の基板表面を次のようにし
て表面処理する。

【００４６】まず、基板表面が清浄化されたＳｉ単結晶
基板を真空槽中に配置し、酸化性ガスを導入しつつ加熱
して、Ｓｉ単結晶基板表面に、Ｓｉ酸化物層を形成す
る。酸化性ガスとしては、酸素、オゾン、原子状酸素、
ＮＯ₂等を用いることができる。清浄化されたＳｉ単結
晶基板の基板表面は、上記したように極めて反応性に富
むため、これを保護膜として用い、Ｓｉ単結晶基板表面
を再配列、汚染などから保護する。上記Ｓｉ酸化物層の
層厚は、０．２〜１０nm程度とすることが好ましい。
０．２nm未満ではＳｉ表面の保護が不完全であるからで
ある。上限を１０nmとした理由は、後述する。

【００４７】上記の加熱は、３００〜７００℃の温度
に、０〜１０分程度保持して行う。このとき、昇温速度
は、３０〜７０℃／分程度とする。温度が高すぎたり、
昇温速度が早すぎると、Ｓｉ酸化膜の形成が不十分にな
り、逆に、温度が低すぎたり、保持時間が長すぎると、
Ｓｉ酸化膜が厚すぎてしまう。

【００４８】酸化性ガスの導入は、例えば酸化性ガスと
して酸素を用いる場合、真空槽内を当初１×１０^-7〜１
×１０^-4Torr程度の真空にし、酸化性ガスの導入によ
り、少なくともＳｉ単結晶基板の近傍の雰囲気の酸素分
圧が１×１０^-4となるようにして行うことが好ましい。
この雰囲気の酸素分圧が上限となる状態は純酸素状態で
あるが、空気であってもよく、特に１×１０^-1Torr程度
以下であることが好ましい。

【００４９】上記工程後、真空中で加熱する。Ｓｉ表面
結晶は、保護膜により、保護されているので、残留ガス
である炭化水素と反応してＳｉＣ膜が形成される等の汚
染がない。

【００５０】加熱温度は、６００〜１２００℃、特に７
００〜１１００℃とすることが好ましい。６００℃未満
であると、Ｓｉ単結晶基板表面に後述する１×１構造が
得られない。１２００℃を超えると、保護膜によるＳｉ
表面結晶の保護が十分でなくＳｉ単結晶基板の結晶性が
乱れてしまう。

【００５１】ついで、Ｚｒと酸化性ガスまたはＺｒおよ
び希土類（Ｙを含む）金属と酸化性ガスを表面に供給す
る。この過程でＺｒ等の金属は、前工程で形成したＳｉ
酸化物による保護膜を還元し、除去する。同時に露出し
たＳｉ表面結晶表面にＺｒと酸素またはＺｒと希土類金
属（Ｙを含む）および酸素により、１×１の表面構造が
形成される。

【００５２】表面構造は、反射高速電子線回折（ Refle
ction High Energy Electron Diffraction：以下、ＲＨ
ＥＥＤと称する）による像のパターンで調べることがで
きる。例えば、本発明が目的とする１×１の表面構造の
場合、電子線入射方向が［１１０］で図１７の（ａ）に
示したような１倍周期Ｃ１の完全なストリークパターン
となり、入射方向を［１-1０］にしても全く同じパター
ンとなる。一方、Ｓｉ単結晶清浄表面は、たとえば（１
００）面の場合１×２、２×１、または、１×２と２×
１が混在している表面構造となる。このような場合に
は、ＲＨＥＥＤ像のパターンは、電子線の入射方向［１
１０］または［１-1０］のいずれか、または両方で図１
７の（ｂ）に示したような、１倍周期Ｃ１と２倍周期Ｃ
２を持つパターンになる。本発明の１×１の表面構造に
おいては、上記ＲＨＥＥＤのパターンでみて、入射方向
が［１１０］および［１-1０］両方で、図１７の（ｂ）
の２倍周期Ｃ２が見られない。

【００５３】またＳｉ（１００）清浄表面は、１×１構
造を示す場合がある。われわれの実験でも何度か観察さ
れたが、１×１を示す条件は、不明確で安定に再現性よ
く１×１をＳｉ清浄面で得ることは、現状では不可能で
ある。

【００５４】１×２、２×１、１×１いずれの構造のＳ
ｉ清浄面は、真空中、高温で汚染されやすく、特に残留
ガス中に含まれる炭化水素と反応し表面にＳｉＣを形成
し、基板表面の結晶が乱れる。したがって、Ｓｉ基板上
に酸化膜を結晶成長させる際に適した１×１構造を安定
に形成することがこれまで不可能であった。

【００５５】以上、Ｓｉ（１００）面を例に説明したが
（１１１）面においても、清浄面の構造は異なるが、基
本的に同様な現象があらわれ、Ｓｉ基板上に酸化膜を結
晶成長させる際に適した１×１構造を安定に形成するこ
とはこれまで不可能であった。

【００５６】ＺｒまたはＺｒおよび希土類（Ｙを含む）
金属の供給量は、その酸化物換算で、０．３〜１０nm、
特に３〜７程度が好ましい。０．３nm未満では、Ｓｉ酸
化物の還元の効果が十分に発揮できず、１０nmを超える
と表面に原子レベルの凹凸が発生し易くなり、表面の結
晶の配列は、凹凸により、１×１構造でなくなることが
あるためである。なお、上記Ｓｉ酸化物層の層厚の上限
の好ましい値を１０nmとした理由は、１０nmを超える
と、上記のように金属を供給してもＳｉ酸化物層を十分
に還元できなくなる可能性がでてくるからである。

【００５７】酸化性ガスとして酸素を用いる場合は、２
〜５０cc／分程度供給することが好ましい。最適酸素量
は、真空槽の大きさ、ポンプの排気速度その他の要因で
決まり、あらかじめ最適な流量を求めておく。

【００５８】以上のＳｉ基板表面処理は以下の効果があ
る。

【００５９】結晶表面の数原子層における表面構造は、
バルク（３次元的な大きな結晶）の結晶構造を切断した
ときに考えられる仮想的な表面の原子配列構造とは一般
に異なる。それは片側の結晶がなくなくなることにより
表面に現れた原子の周囲の状況が変化し、これに対応し
てエネルギーのより低い安定な状態になろうとするから
である。その構造変化は、主として、原子位置の緩和に
留まる場合と、原子の組み換えが生じ、再配列構造を形
成する場合とがある。前者はほとんどの結晶表面で存在
する。後者は一般に表面の超格子構造を形成する。バル
クの表面構造の単位ベクトルの大きさをａ、ｂとすると
き、ｍａ、ｎｂの大きさの超格子構造が生じた場合これ
をｍ×ｎ構造とよぶ。清浄化されたＳｉ（１００）の表
面は、１×２または２×１構造、Ｓｉ（１１１）表面
は、７×７または２×８構造の大きな単位メッシュをも
つ複雑な超構造となる。また、これら、清浄化されたＳ
ｉ表面は、反応性に富み、とくに、酸化物薄膜をエピタ
キシャル形成する温度（７００℃以上）では、真空中の
残留ガス、とくに炭化水素と反応をおこし、表面にＳｉ
Ｃが形成されることにより基板表面が汚染され、表面結
晶が乱れる。

【００６０】Ｓｉ基板上に酸化物をエピタキシャル成長
させるためには、Ｓｉ表面の構造が安定で、かつ結晶構
造情報を成長させる酸化物膜へ伝える役割を果たさなけ
ればならない。酸化物エピタキシャル膜結晶において、
バルク結晶構造を切断したときに考えられる原子配列構
造は１×１構造となるので、酸化物をエピタキシャル成
長させるための基板の表面構造は、１×２、２×１、７
×７または２×８構造の大きな単位メッシュをもつ複雑
な超構造は好ましくなく、安定な１×１構造が必要であ
る。また、エピタキシャル成長は、７００℃以上の温度
で行うため、反応性に富んだＳｉ表面を保護する必要が
ある。

【００６１】次に、以上のように、表面が処理されたＳ
ｉ単結晶基板を用いてＺｒＯ₂を主成分とする単一配向
エピタキシャル膜を形成する。

【００６２】このＺｒＯ₂を主成分とする単一配向エピ
タキシャル膜の形成にあたっては、まず、表面を処理し
たＳｉ単結晶基板を加熱する。成膜時における加熱温度
はＺｒＯ₂の結晶化のために４００℃以上が望ましく、
さらに、約７５０℃以上が結晶性が優れ、特に分子レベ
ル膜結晶表面平坦性を得るためには８５０℃以上が好ま
しい。なお、単結晶基板の加熱温度の上限は、１３００
℃程度である。

【００６３】次いで、Ｚｒを電子ビーム等で加熱し蒸発
を行う。Ｚｒ金属、および酸化性ガスを単結晶基板に供
給する。必要に応じ希土類（Ｙを含む）も同様な方法で
供給する。ＺｒＯ₂を主成分とする薄膜を得る。ここ
で、成膜速度は、０．０５〜１．００nm/s、好ましくは
０．１００〜０．５００nm/sとすることが望ましい。そ
の理由は、遅すぎると、基板の酸化が起こり、また早す
ぎると形成される薄膜の結晶性が悪く表面に凸凹が生じ
る。したがって、成膜速度は導入される酸素量で最適値
が決定される。このため、ＺｒＯ₂薄膜の蒸着に先立
ち、Ｚｒ金属および希土類金属（Ｙを含む）が蒸着源に
加えた電力量条件により、単位時間あたりどの程度蒸発
し、それらの金属および酸化物の蒸着膜を形成するかを
真空蒸着槽内の基板近傍に設置した膜厚計により測定し
校正しておく。上記酸化性ガスとしては、酸素、オゾ
ン、原子状酸素、ＮＯ₂等を用いることができる。ここ
では、以下酸素を用いることとして説明する。酸素は真
空ポンプで継続的に槽内を排気しつつ真空蒸着槽内に設
けられたノズルにより、２〜５０cc／分、好ましくは５
〜２５cc／分の酸素ガスを継続的に噴射させ、真空槽内
の少なくとも単結晶基板近傍に１０^-3〜１０^-1Torr程度
の酸素雰囲気を作る。最適酸素量は、チャンバーの大き
さ、ポンプの排気速度その他の要因により決まり、あら
かじめ適当な流量を求めておく。ここで酸素ガス圧の上
限を１０^-1Torrとしたのは、同真空槽内にある蒸発源中
の金属源を劣化させることなく、かつその蒸発速度を一
定に蒸着させるためである。さらに真空蒸着槽に酸素ガ
スを導入するに際しては、単結晶基板の表面にその近傍
から酸素ガスを噴射し、単結晶基板近傍付近にだけ高い
酸素分圧の雰囲気をつくるとよく、これにより少ない酸
素導入量で基板上での反応をより促進させることができ
る。この時、真空槽内は継続的に排気されているので真
空槽のほとんどの部分は１０^-4〜１０^-6Torrの低い圧力
になっている。

【００６４】また単結晶基板の１cm²程度の狭い領域で
は、この方法で単結晶基板上で酸化反応を促進すること
ができるが、基板面積が１０cm²以上、たとえば直径２
インチの大きな単結晶基板面積に成膜するためには図１
のように基板を回転させ、高酸素分圧を基板全面に供給
することにより、大面積での膜作製が可能となる。この
とき、基板の回転数は、１０rpm 以上であることが望ま
しい。回転数が遅いと基板面内で膜厚の分布が生じるた
めである。この基板の回転数の上限は特にないが、通常
は真空装置の機構上１２０rpm 程度である。

【００６５】以上、製造方法の詳細を説明したが、この
製造方法は、従来の真空蒸着法、スパッタリング法、レ
ーザーアブレーション法の比較において特に明確なごと
く、不純物の介在の余地のない、しかも制御しやすい操
作条件化で実施しうるため、再現性よく完全性が高い目
的物を大面積で得るのに好適である。さらに本方法をＭ
ＢＥ装置を用いても、全く同様にして目的薄膜を得るこ
とができる。

【００６６】以上のようにして得られた単一配向エピタ
キシャル膜は、不揮発性半導体記憶装置のトンネル酸化
膜として用いるため、この後、通常の半導体製造技術を
用いて浮遊ゲート電極等が形成されて不揮発性半導体記
憶装置とされる。

【００６７】本発明においては、特に上記浮遊ゲート電
極をエピタキシャルＳｉ膜で形成することが好ましい。
このエピタキシャルＳｉ膜は、真空蒸着法、スパッタリ
ング法、レーザーアブレーション法、ＣＶＤ法、ＭＢＥ
法等のいずれを用いても形成できるが、上記の酸化物薄
膜を形成する方法を、酸化性ガスの導入を除いてほぼそ
のまま使用することができる。

【００６８】この場合、真空槽内の真空度を１０^-9Torr
以下の超高真空により通常のＭＢＥ成長条件をそのまま
用いて成膜可能である。１０^-7Torr程度においてでもよ
いが、この場合基板温度は１０００℃程度に高くし、成
膜速度も０．０５nm／秒程度に遅くする必要がある。

【００６９】

【実施例】以下、本発明の具体的実施例を示し、本発明
をさらに詳細に説明する。

【００７０】図３は、本発明の実施例の不揮発性半導体
記憶装置の製造過程を説明するための説明図である。

【００７１】実施例１図３の（ａ）に示すように、単結晶基板３−１として、
その表面が（１００）面となるように切断、鏡面研磨
したＳｉ単結晶、その表面が（１１１）となるように
切断、鏡面研磨した単結晶Ｓｉを用いた。鏡面表面は購
入後４０％フッ化アンモニウム水溶液により、エッチン
グ洗浄を行った。なお、上記単結晶基板は、すべて直径
２インチの円形基板を用いた。

【００７２】真空槽内に設置された回転および加熱機構
を備えた基板ホルダーに上記単結晶基板を固定し、真空
蒸着槽を１０^-6Torrまで油拡散ポンプにより排気した
後、基板を８５０℃に加熱し、回転させる。回転数は、
２０rpm とした。

【００７３】その後、金属ＺｒおよびＹをそれぞれ独立
した蒸発源からＹ／Ｚｒモル比で０．４５に制御しつつ
同時に供給した。この時は酸素は導入しない。供給量を
Ｚｒ＋Ｙ合金の膜厚に換算して１nmに達したならば、ノ
ズルから酸素ガスを１０cc／分の割合で導入し、金属と
酸素を反応させ約１０nmのＹＳＺ膜である酸化物薄膜３
−２を得た。

【００７４】本実施例で得られた薄膜３−２について測
定したＸＲＤ（ＣｕＫα線）の結果を図４に示す。図４
（ａ）は基板としてを用いた場合、図４（ｂ）は基板
を用いた場合のＸ線回折図である。図４（ａ）にはＹ
ＳＺの蛍石構造の（００２）ピークが明瞭に観察されて
おり、また図４（ｂ）には蛍石構造の（１１１）ピーク
が明瞭に観察されており、基板の結晶構造、対称性を反
映した方位に強く配向した結晶膜が得られていることが
わかる。

【００７５】さらに、図５に基板を用いた場合の薄膜
の結晶構造を示す電子線回析パターンを示す。ここで図
５（ａ）はＳｉの［１００］方向から電子線を入射した
場合、図５（ｂ）はＳｉ基板の［１１０］方向から入射
した場合の回折パターンである。この結果からわかるよ
うに、ＹＳＺはその回折パターンはシャープなストリー
ク状になっていることから膜は単結晶で、その表面は原
子レベルで平坦であることがわかる。また、上記基板
を用いた場合の薄膜を、その中心を含む直線上におい
て、５×５mm角の試料を切り出し、ＡＦＭ（ Atomic Fo
rce Microscopy :原子間力顕微鏡）により観察した。表
面像を図６に示す。粒界などは観察されない。これは、
基板を用いた場合も同様であった。原子レベルで平坦
であることがわかる。また、すべての試料の薄膜表面像
を用い、ＪＩＳＢ０６１０による十点平均粗さＲ
_z（基準長さＬ：５００nm）を測定したところ、平均で
０．１７nm、最低で０．１２m であった。また、ロッキ
ングカーブの半値幅は、平均で１．０°、最小で０．９
°であった。これらから試料全面において、表面性、結
晶性に優れた試料であることを確認した。

【００７６】実施例２また、単結晶基板３−１として、上記と同様に、その
表面が（１００）面となるように切断、鏡面研磨したＳ
ｉ単結晶、その表面が（１１１）となるように切断、
鏡面研磨したＳｉ単結晶ウエハーを用いた。鏡面表面は
購入後４０％フッ化アンモニウム水溶液により、エッチ
ング洗浄を行った。なお、Ｓｉ基板は、直径２インチの
円形基板を用いた。

【００７７】真空槽内に設置された回転および加熱機構
を備えた基板ホルダーに上記単結晶基板を固定し、真空
蒸着槽を１０^-6Torrまで油拡散ポンプにより排気した
後、基板洗浄面Ｓｉ酸化物を用いて保護するため、基板
を２０rpm で回転させ、酸素を基板付近にノズルから２
５cc／分の割合で導入しつつ、６００℃にて加熱した。
ここで、基板で表面にＳｉ酸化物膜が熱酸化で形成され
る。この方法で約１nmのＳｉ酸化物膜を形成した。

【００７８】次いで、その後、基板を９００℃に加熱し
回転させた。回転数は２０rpm とした。このとき、ノズ
ルから酸素ガスを２５cc／分の割合で導入し、ａ前記
基板上に金属Ｚｒを蒸発源から蒸発させることにより、
Ｚｒ金属酸化物の膜厚に換算して５nm供給し、１×１の
表面構造を備えるＳｉ表面処理基板を得た。ｂ前記基
板上に金属Ｚｒを蒸発源から蒸発させることにより、Ｚ
ｒ金属酸化物の膜厚に換算して５nm供給し、１×１の表
面構造を備えるＳｉ表面処理基板を得た。ｃ前記基板
上に金属ＺｒとＹをＹ／Ｚｒのモル比で０．２２に抑制
しつつ蒸発させることにより酸化物膜厚に換算して５nm
供給し、１×１の表面構造を備えるＳｉ表面処理基板を
得た。これらの表面をＲＨＥＥＤにより測定した図を図
７〜９に示す。

【００７９】これらはすべて入射方向［１１０］で測定
したものであるが９０°回転しても全くおなじパターン
であった。すなわち、安定な１×１の表面構造をしたＳ
ｉ表面処理基板が得られていることが確認される。

【００８０】さらに、このＳｉ表面処理基板上に、基板
温度９００℃、回転数は２０rpm 、ノズルから酸素ガス
を２５cc／分の割合で導入した状態で金属Ｚｒを蒸発源
から供給することにより、膜厚１０nmのＺｒＯ₂膜を、
前記ａ、ｂの処理基板上に得た。また、前記ｃ処理基板
上に同様な条件でＺｒとＹを蒸発源から供給することに
より、膜厚１０nmのＹＳＺ（Ｚｒ_0.92Ｙ_0.18Ｏ_2-δ）膜
を得た。

【００８１】得られた３種類の薄膜について測定したＸ
線回折の結果を図１０〜１２に示す。図にはＺｒＯ₂の
（００２）ピーク（図１０）、ＹＳＺ（００２）ピーク
（図１２）に観察されている。図１１ではＺｒＯ₂ の
（１１１）ピークはＳｉ基板のピークと完全に重なって
いる。ＺｒＯ₂およびＹＳＺの結晶構造、対称性を反映
した方位に強く配向した結晶膜が得られていることがわ
かる。とくにこれらのピークは、それぞれ一つの反射面
のみからの反射であり、特にＺｒＯ₂膜においては従来
例ではみられない単一配向性の高結晶性の膜であること
がわかる。さらにこの反射のロッキングカーブの半値幅
はそれぞれ０．８°（実測値）、０．９°（実測値）、
０．８°（Ｓｉ基板を含む実測値）であり配向性に優れ
ることも確認できた。

【００８２】さらに、図１３〜１５にこの薄膜のＲＨＥ
ＥＤ ( Reflection High Energy Electron Diffraction
)パターンを示す。電子線の入射方向はＳｉ基板の［１
１０］方向からのものを示した。この結果からわかるよ
うに、この構造の薄膜表面の回折パターンは、完全にス
トリークであるパターンであり、従来例でみられたスト
リークが部分的にスポットに近いパターンとは全く異な
る。この完全にストリークであるパターンは、ＺｒＯ₂
が結晶性、表面性に優れるものであることを表わすもの
である。またＺｒＯ₂膜およびＹＳＺ膜の抵抗率を測定
した結果、ＺｒＯ₂はＹＳＺにくらべ５倍の高抵抗を示
し、絶縁性に優れることが判明した。また、３種類の膜
について、それぞれの表面のほぼ全体にわたって１０か
所、ＪＩＳＢ０６１０による十点平均粗さＲｚ（基準
長さＬ：５００nm）を測定したところ、

【００８３】Ｓｉ（１００）基板上のＺｒＯ₂膜では平
均で０．７５nm、最大で０．９５nm、最小で０．１２、
Ｓｉ（１１１）基板上のＺｒＯ₂膜では平均で０．８５
nm、最大で１．２nm、最小で０．０８、そして、Ｓｉ
（１００）基板上のＹＳＺ膜では平均で０．８０nm、最
大で１．００nm、最小で０．１２と分子レベルで平坦で
あった。

【００８４】なお、ＹＳＺ膜のＹをＰｒ、Ｃｅ、Ｎｄ、
Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ等にかえたところ、上記
と同等の結果が得られた。

【００８５】ついで、上記実施例１および２の６種類の
酸化物薄膜（トンネル酸化膜となる）上に、浮遊ゲート
電極のためのＳｉ膜の成膜を行う。ここでは、上記酸化
物薄膜を取り出さずに製造する工程を説明する。真空槽
内をさらに１×１０ー７Torrまで排気し、９００℃で、
図３（ｃ）に示すように、Ｓｉ膜３−３を蒸着により形
成した。形成されたＳｉ電極は、下地がエピタキシャル
膜であるために、エピタキシャルのＳｉ電極が形成され
た。図１６にＺｒ（００１）の像の上に形成したＳｉ電
極のＲＨＥＥＤを示す。ＺｒＯ₂ 膜上にエピタキシャル
成長していることが確認できる。その他の試料について
も同様にＲＨＥＥＤによりＳｉのエピタキシャル成長を
確認した。トンネル酸化膜３−２と浮遊ゲート電極３−
３の界面は、原子レベルで平坦な界面となる。

【００８６】次に、この浮遊ゲート膜を、図３（ｄ）に
示したように、フォトリソグラフィによりパターニング
し、エッチングを行った。さらに、その上に、図３
（ｅ）に示したように、ＳｉＯ₂による厚い（５０nm程
度の厚さ）絶縁膜３−４をＣＶＤにより形成し、浮遊ゲ
ートを埋め込んだ形状を作製した。つぎに、図３（ｆ）
に示したように、スパッタリングによりAl膜３−５を成
膜した。この膜を、図３（ｇ）に示したように、フォト
リソグラフィによりパターニング、エッチングし、制御
電極を作製した。ついで、図（ｈ）に示すように、ＲＩ
Ｅ（リアクティブ・イオン・エッチング）により、エッ
チングし、Ｓｉ基板を露出させた。引き続き、図３
（ｉ）に示したように、イオン注入法により、Ｐを注入
し、ソースおよびドレイン３−６を形成し、さらに、図
３（ｊ）に示したように、Ａｌ電極３−７による配線を
行い完成させた。このような半導体素子の加工方法にお
ける一般的な事項は本実施例に係る不揮発性半導体記憶
装置をえるための一具体例であり、とくに限定されるも
のでない。

【００８７】作製した本発明の実施例による不揮発性半
導体記憶装置と、従来のＳｉＯ₂をトンネル酸化膜に用
いた装置との比較実験を行った。それぞれのセルに対
し、書き込みと読み出しを１×１０⁵回繰り返したの
ち、制御電極−ソース間に電圧を印可し、トンネル酸化
膜に6MV/cmの電界をかけリーク電流を測定した。従来装
置におけるリーク電流が１×10^-6A/cm²であったとこ
ろ、実施例の素子では、０．５〜５．０×10^-8A/cm²と
リーク電流が少なかった。特に、トンネル酸化膜とし
て、ＺｒＯ₂エピタキシャル膜を用いたものは、０．５
〜１．５×10^-8A/cm²とリーク電流が極めて少なかっ
た。また、書き込みのしきい値電圧の初期値からの変化
を比較しところ、従来例では、５０％変化するに対し、
実施例では、２０％程度の変化のみであった。

【００８８】

【発明の効果】以上説明したように、本発明の不揮発性
半導体記憶装置は、Ｓｉ単結晶基板、このＳｉ単結晶基
板上に形成され、組成Ｚｒ_1-xＲ_xＯ_2-δのエピタキシ
ャル膜をトンネル酸化膜として備えたセル構造により、
繰り返しの高電界で、リークを生じさせることなく、良
好なメモリ特性を得ることができる。特に、高純度のＺ
ｒＯ₂を用いる場合には、高結晶性、高表面性で形成さ
れる繰り返しの高電界で、リーク特性、メモリも劣化特
性に優れる。

【図面の簡単な説明】

【図１】本発明の不揮発性半導体記憶装置の基本的セル
構造をモデル的に示す断面図である。

【図２】本発明の不揮発性半導体記憶装置の製造方法に
用いられる蒸着装置の１例を示す図である。

【図３】本発明の実施例の不揮発性半導体記憶装置の各
製造工程をモデル的に示した断面図である。

【図４】単結晶基板上に得られたＹＳＺ薄膜のＸ線回折
図であって、（ａ）および（ｂ）は、それぞれ単結晶基
板としてＳｉ単結晶（（１００）面使用）単結晶基板お
よびＳｉ単結晶（（１１１）面使用）単結晶基板を用い
たものである。

【図５】薄膜の結晶構造を示す図面代用写真であって、
図２の（ａ）に示したＹＳＺ膜の反射高速電子線回折パ
ターンを示すものであり、（ａ）はＳｉ単結晶基板の
［１００］方向から電子線を入射した場合、（ｂ）はＳ
ｉ単結晶基板の［１１０］方向から電子線を入射した場
合の回折パターンである。

【図６】薄膜の結晶構造を示す図面代用写真であって、
図２の（ａ）に示したＹＳＺ膜の原子間力顕微鏡による
薄膜表面像である。

【図７】Ｚｒ金属と酸素により形成された１×１の表面
構造を有する実施例２におけるａのＳｉ基板の表面構造
を示す図面代用写真であって、ＲＨＥＥＤパターンを示
すものであり、Ｓｉ単結晶［１１０］方向から電子線を
入射した回折パターンである。

【図８】Ｚｒ金属と酸素により形成された１×１の表面
構造を有する実施例２におけるｂのＳｉ基板の表面構造
を示す図面代用写真であって、ＲＨＥＥＤパターンを示
すものであり、Ｓｉ単結晶［１１０］方向から電子線を
入射した回折パターンである。

【図９】Ｚｒ金属とＹ金属と酸素とにより形成された１
×１の表面構造を有する実施例２におけるｃのＳｉ基板
の表面構造を示す図面代用写真であって、ＲＨＥＥＤパ
ターンを示すものであり、Ｓｉ単結晶［１１０］方向か
ら電子線を入射した回折パターンである。

【図１０】Ｓｉ（１００）基板上に得られたＺｒＯ₂の
膜構造のＸ線回折図である。

【図１１】Ｓｉ（１１１）基板上に得られたＺｒＯ₂の
膜構造のＸ線回折図である。

【図１２】Ｓｉ（１００）基板上に得られたＹＳＺの膜
構造のＸ線回折図である。

【図１３】Ｓｉ（１００）基板上に得られたＺｒＯ₂の
結晶構造を示す図面代用写真であって、Ｓｉ単結晶基板
の［１１０］から電子線を入射した場合のＲＨＥＥＤ回
折パターンを示す図である。

【図１４】Ｓｉ（１１１）基板上に得られたＺｒＯ₂の
結晶構造を示す図面代用写真であって、Ｓｉ単結晶基板
の［１１０］から電子線を入射した場合のＲＨＥＥＤ回
折パターンを示す図である。

【図１５】Ｓｉ（１００）基板上に得られたＹＳＺの結
晶構造を示す図面代用写真であって、Ｓｉ単結晶基板の
［１１０］から電子線を入射した場合のＲＨＥＥＤ回折
パターンを示す図である。

【図１６】実施例２におけるａの試料上にＳｉ電極を形
成した際のＳｉ膜表面構造を示す図面代用写真であっ
て、ＲＨＥＥＤパターンを示すものであり、Ｓｉ単結晶
基板の［１１０］から電子線を入射した場合の回折パタ
ーンを示す図である。

【図１７】（ａ）は、１×１の表面構造のＲＨＥＥＤパ
ターンを示す模式図であり、（ｂ）は、２×１、１×
２、あるいはこれらが混合している場合の表面構造のＲ
ＨＥＥＤパターンを示す模式図である。

【符号の説明】

１Ｓｉ単結晶基板２トンネル酸化膜３浮遊ゲート電極４絶縁膜５制御電極６ソース、ドレイン領域７メタル配線１１蒸着装置１１ａ真空槽１２単結晶基板１３ホルダ１４回転軸１５モータ１６ヒータ１７酸化性ガス供給装置１８酸化性ガス供給口１９Ｚｒ蒸発部２０希土類金属蒸発部３−１Ｓｉ基板３−２ＺｒＯ₂ エピタキシャルトンネル酸化膜３−３Ｓｉエピタキシャル浮遊ゲート電極３−４ＳｉＯ₂ 絶縁膜３−５Ａｌ制御電極３−６ソース、ドレイン領域３−７Ａｌメタル配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｃ３０Ｂ 29/16 Ｈ０１Ｌ 27/10 ４３４ 29/22 Ｈ０１Ｌ 27/115

Claims

【特許請求の範囲】

【請求項１】Ｓｉ単結晶基板、このＳｉ単結晶基板上
に形成されたトンネル酸化膜と、このトンネル酸化膜上
に形成された浮遊ゲートとを備える不揮発性半導体記憶
装置において、前記トンネル酸化膜は、組成Ｚｒ_1-xＲ
_xＯ_2-δ（ここで、ＲはＹを含む希土類金属であり、ｘ
＝０〜０．７５である。また、δは０〜０．５であ
る。）のエピタキシャル膜である酸化物薄膜により構成
されていることを特徴とする不揮発性半導体記憶装置。
【請求項２】前記エピタキシャル膜の（００２）面ま
たは（１１１）面の反射のロッキングカーブの半値幅が
１．５°以下である請求項１の不揮発性半導体記憶装
置。
【請求項３】前記エピタキシャル膜の表面の少なくと
も８０％が、基準長さ５００nmでの十点平均粗さＲ_zが
０．６０nm以下である請求項１または２の不揮発性半導
体記憶装置。
【請求項４】Ｓｉ単結晶基板、このＳｉ単結晶基板上
に形成されたトンネル酸化膜と、このトンネル酸化膜上
に形成された浮遊ゲートとを備える不揮発性半導体記憶
装置において、前記トンネル酸化膜が、ＺｒＯ₂を主成
分とするエピタキシャル膜により構成されていることを
特徴とする不揮発性半導体記憶装置。
【請求項５】前記ＺｒＯ₂を主成分とするエピタキシ
ャル膜が単一配向エピタキシャル膜である請求項４の不
揮発性半導体記憶装置。
【請求項６】前記ＺｒＯ₂を主成分とするエピタキシ
ャル膜が酸素を除く構成元素のみに換算してＺｒを９３
％以上含有する請求項４または５の不揮発性半導体記憶
装置。
【請求項７】前記ＺｒＯ₂を主成分とするエピタキシ
ャル膜の（００２）面または（１１１）面の反射のロッ
キングカーブの半値幅が１．５°以下である請求項４な
いし６のいずれかの不揮発性半導体記憶装置。
【請求項８】前記ＺｒＯ₂を主成分とするエピタキシ
ャル膜は、その表面の少なくとも８０％が、基準長さ５
００nmでの十点平均粗さＲｚが２nm以下である請求項４
ないし７のいずれかの不揮発性半導体記憶装置。
【請求項９】前記Ｓｉ単結晶基板として、その基板表
面が、Ｚｒ金属またはＺｒ金属および少なくとも１種の
希土類金属（Ｙを含む）と、酸素とにより形成された１
×１の表面構造を有するＳｉ表面処理基板を用いる請求
項１ないし８のいずれかの不揮発性半導体記憶装置。
【請求項１０】前記単結晶基板として、Ｓｉ単結晶
を、その（１００）面または（１１１）面が基板表面と
なるように用いる請求項１ないし９のいずれかの不揮発
性半導体記憶装置。
【請求項１１】前記浮遊ゲート電極がＳｉ金属のエピ
タキシャル膜で構成されている請求項１ないし１０のい
ずれかの不揮発性半導体記憶装置。
【請求項１２】Ｓｉ単結晶基板、このＳｉ単結晶基板
上に形成されたトンネル酸化膜と、このトンネル酸化膜
上に形成された浮遊ゲートとを備える不揮発性半導体記
憶装置の製造方法において、真空槽内を当初１×１０^-5
Torr以上の真空にし、この状態で、Ｓｉの単結晶基板を
所定温度に加熱し、次いで、Ｚｒと、少なくとも１種の
希土類金属（Ｙを含む）の各金属元素とのうち少なくと
もＺｒを別々の蒸発源からＺｒと希土類金属の比を制御
しつつ同時に蒸発させて単結晶基板の基板表面に金属を
供給し、この金属の供給と同時もしくは所定時間以内遅
れて、上記真空槽内に酸化性ガスを導入し、真空槽内の
少なくとも単結晶基板近傍の雰囲気を１×１０^-4〜１×
１０^-2Torrとして、前記単結晶基板の基板表面に、組成
Ｚｒ_1-xＲ_xＯ_2-δ（ここで、ＲはＹを含む希土類金属
であり、ｘ＝０〜０．７５である。また、δは０〜０．
５である。）の酸化物薄膜をエピタキシャル成長させ、
これを前記トンネル酸化膜とする不揮発性半導体記憶装
置の製造方法。
【請求項１３】前記金属の蒸発による供給からの前記
酸化性ガス導入までの所定時間が、前記単結晶基板に形
成される金属薄膜の膜厚換算で、５nm以下に相当する時
間である請求項１２の不揮発性半導体記憶装置の製造方
法。
【請求項１４】蒸発源からの希土類金属（Ｙを含む）
／Ｚｒのモル比を０から３に制御しつつ同時に蒸発させ
る請求項１２または１３の不揮発性半導体記憶装置の製
造方法。
【請求項１５】蒸発源からの希土類金属（Ｙを含む）
／Ｚｒのモル比を０．２５から１．０に制御しつつ同時
に蒸発させる請求項１４の不揮発性半導体記憶装置の製
造方法。
【請求項１６】Ｓｉ単結晶基板、このＳｉ単結晶基板
上に形成されたトンネル酸化膜と、このトンネル酸化膜
上に形成された浮遊ゲートとを備える不揮発性半導体記
憶装置の製造方法において、真空層内で、Ｓｉ単結晶基
板の加熱、真空層内への酸化性ガスの導入、およびＺｒ
またはＺｒと少なくとも１種の希土類金属（Ｙを含む）
の単結晶基板表面への蒸発による供給を行い、前記単結
晶基板の基板表面に、前記酸化物薄膜をエピタキシャル
成長させて組成Ｚｒ_1-xＲ_xＯ_2-δ（ここで、ＲはＹを
含む希土類金属であり、ｘ＝０〜０．７５である。ま
た、δは０〜０．５である。）の単一配向エピタキシャ
ル膜を形成し、これをトンネル酸化膜とする不揮発性半
導体記憶装置の製造方法。
【請求項１７】前記Ｓｉ単結晶基板として、その基板
表面が、ＺｒまたはＺｒおよび少なくとも１種の希土類
金属（Ｙを含む）と、酸素とにより形成された１×１の
表面構造を有するＳｉ表面処理基板を用いる請求項１６
の不揮発性半導体記憶装置の製造方法。
【請求項１８】前記Ｓｉ表面処理基板として、その前
記基板表面に０．２〜１０nmのＳｉ酸化物層を形成し、
この後、基板温度を６００〜１２００℃に設定するとと
もに、前記真空槽内に酸化性ガスを導入して少なくとも
基板近傍の雰囲気を１×１０^-4〜１×１０^-1Torrとし、
この状態で、前記Ｓｉ酸化物層が形成された基板表面
に、ＺｒまたはＺｒと少なくとも１種の希土類金属（Ｙ
を含む）とを蒸発により供給して、前処理したＳｉ単結
晶基板を用いる請求項１２ないし１７のいずれかの不揮
発性半導体記憶装置の製造方法。
【請求項１９】前記Ｓｉ酸化物を形成する際、酸化性
ガスを導入した真空槽内で、Ｓｉ単結晶基板を３００〜
７００℃に加熱し、真空槽内の少なくとも基板近傍の雰
囲気の酸素分圧を１×１０^-4Torr以上として、Ｓｉ酸化
物層を形成する請求項１８の不揮発性半導体記憶装置の
製造方法。
【請求項２０】前記Ｓｉ単結晶基板として、Ｓｉ単結
晶を、その（１００）面または（１１１）面が基板表面
となるように用いる請求項１２ないし１９のいずれかの
不揮発性半導体記憶装置の製造方法。
【請求項２１】前記Ｓｉ単結晶基板の表面に、その近
傍から酸化性ガスを噴射し、この前記単結晶基板近傍だ
け他の部分より酸化性ガス分圧の高い雰囲気を作る請求
項１２ないし２０のいずれかの不揮発性半導体記憶装置
の製造方法。
【請求項２２】前記Ｓｉ単結晶基板を、基板表面面積
が１０cm²以上のものとするとともに、基板内で回転す
ることにより、前記酸化性ガス高分圧雰囲気を前記単結
晶基板の全体にわたって供し、この単結晶基板の全基板
表面にわたって実質的に均一な酸化物薄膜を形成する請
求項１２ないし２１のいずれかの不揮発性半導体記憶装
置の製造方法。
【請求項２３】前記エピタキシャル膜を形成する際、
前記Ｓｉ単結晶基板を７５０℃以上に加熱する請求項１
２ないし２２のいずれかの不揮発性半導体記憶装置の製
造方法。
【請求項２４】前記エピタキシャル膜を形成したの
ち、このエピタキシャル膜上にＳｉをエピタキシャル成
長させ、このＳｉエピタキシャル膜を浮遊ゲート電極と
する請求項１２ないし２３のいずれかの不揮発性半導体
記憶装置の製造方法。