JPH08274231A - リードフレームおよびリードフレームの製造方法 - Google Patents

リードフレームおよびリードフレームの製造方法

Info

Publication number
JPH08274231A
JPH08274231A JP7097461A JP9746195A JPH08274231A JP H08274231 A JPH08274231 A JP H08274231A JP 7097461 A JP7097461 A JP 7097461A JP 9746195 A JP9746195 A JP 9746195A JP H08274231 A JPH08274231 A JP H08274231A
Authority
JP
Japan
Prior art keywords
lead frame
plating
lead
silver
electrolytic polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7097461A
Other languages
English (en)
Inventor
Teruhisa Momose
輝寿 百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP7097461A priority Critical patent/JPH08274231A/ja
Publication of JPH08274231A publication Critical patent/JPH08274231A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置をプリント基板等へ実装する際に
リードフレームの外形加工後のエッジ部形状に起因して
発生していた封止樹脂のクラックを発生させないリード
フレームを提供しようとするものである。同時に、電着
レジストによりマスキングを行い、インナーリード先端
部等に貴金属めっきをする際、めっき不要箇所への異常
析出をなくし、樹脂封止した後の各種信頼性に耐えるリ
ードフレームを提供しようとするものである。 【構成】 半導体素子を搭載するダイパッド、半導体素
子の端子部と電気的に結線するためのインナーリード、
インナーリードに一体的に連結し外部回路と電気接続す
るためのアウターリード等を有するリードフレームであ
って、外形加工された際のエッジ部が、電解研磨処理に
より研磨して面取りされている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,樹脂封止型半導体装置
用のリードフレームに関し、特に、パターンニングされ
た電着レジストをめっき用マスク(耐めっき保護膜)と
して、ワイヤボンデイング用等の貴金属めっきが施され
たリードフレームとその製造方法に関する。
【0002】
【従来の技術】従来より、樹脂封止型の半導体装置(プ
ラスチックパッケージ半導体装置)は、一般に、図6
(a)に示されるような構造であり、半導体装置610
は、半導体素子611をリードフレームのダイパッド6
12に搭載し、半導体素子611の端子部(電極パッ
ド)616とリードフレームのインナーリード613の
先端部とをワイヤ(金線)617で接続し、樹脂615
により封止したもので、アウターリード614により外
部回路と電気的接続をはかるものである。そして、この
樹脂封止型の半導体装置の組立部材として用いられる
(単層)リードフレームは、プレス法もしくはエッチン
グ法により外形加工され、一般には図6(b)に示すよ
うに、半導体素子を搭載するためのダイパッド622
と、ダイパッド622の周囲に設けられた半導体素子と
結線するためのインナーリード623と、該インナーリ
ードに連続して外部回路との結線を行うためのアウター
リード624、樹脂封止する際のダムとなるダムバー6
25、リードフレーム620全体を支持するフレーム
(枠)部626等を備えている。このようなリードフレ
ーム(単層リードフレームと言う)は、通常、コバー
ル、42合金(42%ニッケル−鉄合金)、銅系合金の
ような導電性に優れた金属を用いており、ダイパッドに
半導体素子を搭載後、半導体素子とインナーリード先端
部とを金などのワイヤで結線を行う。このために、導電
性に優れ、該ワイヤとの結合力を備えた金、銀、パラジ
ウム及びこれらを含む合金等の貴金属からなる薄膜を半
導体素子搭載側のインナーリード先端部に形成していた
が、銀の使用率が高く、銀の部分めっき法により半導体
素子搭載側のインナーリード先端部に銀の薄膜を形成し
ていた。
【0003】この部分銀めっきは、めっき部分以外をマ
スキング治具により覆いめっきするもので、通常は、図
5に示すようにして行われていた。一般には、このめっ
き方法をスパージャ式の治具めっきと言っている。この
めっき方法は、図5に示すように、リードフレーム51
をマスキング治具52上に載せ、プレス用治具53との
間に挾みながら、マスキング治具52面側からめっき液
58を吹きつけながら、リードフレーム51側を陰極、
めっき液58を噴射するノズル(開口部)54側を陽極
として、この間に所定の電圧をかけ、めっきを行うもの
である。尚、図5において、53Aはプレス材、53B
は弾性材、55は定電流源、56は陽極電極、57は陰
極電極である。
【0004】このマスキング治具を用いためっき方法で
は、リードフレーム毎に治具を必要とし、めっき品質に
おいても、リードフレームの側面や裏面に不必要なめっ
きが付き易く、調整するためにも高度な経験的技術を必
要とされていた。特に、最近の半導体素子の入出力端子
の増大、また半導体装置のパッケージサイズのシュリン
ク化によるインナーリード部の狭ピッチ化により、めっ
き部の寸法精度(位置精度)が厳しくなってきた。この
為、スパージャ式のマスキング治具を用いためっきで
は、品質的に充分に対応できなくなってきた。また、こ
のめっき方法においては、マスキング治具は、製作に長
時間を要し、使用するにつれて摩耗や疲労を生じるため
に交換が必要で、生産性でもコスト面でも問題となって
いた。
【0005】これらの問題に対応するため、最近では、
上記マスキング治具によるめっき方法に換え、めっき液
への耐性を備えた感光性レジストを用いてめっきのマス
キングを行う方法も検討され始めてきた。例えば、感光
性電着レジストをリードフレーム全面に被膜し、露光、
現像することによりめっき必要箇所のみを露出させて、
電着レジストを耐めっき液保護膜として銀めっきを行っ
た後、レジストを剥離することにより、所定の箇所のみ
に高い精度で銀めっきを行うことができるリードフレー
ムの部分めっき方法が、特開平1−261852等によ
り提案されている。
【0006】この、電着レジストを用いマスキングする
方法の場合は、感光性電着レジストを形成するための前
処理として、電解脱脂、酸洗い、化学研磨等の表面処理
を行うが、リードフレームのエッジ部にバリがあった
り、エッジ部が鋭角であると、電着レジスト膜を成膜、
乾燥したときに、エッジ部の膜厚が薄くなり、めっきパ
ターンを形成してめっきを行ったときに、エッジのレジ
スト膜上やレジスト膜下にめっきの異常析出(付着)が
発生する。これらの異常析出した金属は、半導体装置作
製のための樹脂封止後に各種信頼性に悪影響を及ぼして
いた。一方、半導体装置をプリンド基板に半田接続する
際に、プリント基板上の接続ランドに半田ペーストを溶
融させ、リードフレームとランドとを半田接続するが、
この時に樹脂封止リードフレームは、半田溶融温度より
高温に加熱されることによって、封止樹脂中にクラック
の発生することがある。このクラックの発生は、半導体
素子、樹脂、およびリードフレームの熱膨張係数の差に
より、部分的に応力が集中することによって生じる為と
されている。応力集中の大きい箇所としては、半導体素
子を搭載しているダイパッドであり、特にエッジ部にバ
リがあったり、角が鋭角であったりするとクラックの起
点となり易く、実装後の各種不良の発生原因になるとい
う問題があった。
【0007】
【発明が解決しようとする課題】このように、スパージ
ャ式のマスキング治具を用いためっき方法の場合は、生
産性、コスト面、品質面に問題があり、電着レジストを
用いマスキングする方法の場合にも、半導体素子を搭載
し樹脂封止された際に品質面に問題があった。本発明
は、これらの問題を解決するためのものであり、特に、
マスキング治具を用いず、電着レジストによりマスキン
グを行いインナーリードのワイヤボンデイング部等へ貴
金属のめっきを行ったリードフレームにおいて、めっき
不要箇所へのめっき貴金属の異常析出をなくし、樹脂封
止した後の各種信頼性に耐えるようにするとともに、半
導体装置をプリント基板等へ実装する際にリードフレー
ムの外形加工後のエッジ部形状に起因して発生していた
封止樹脂のクラックを発生させなくしようとするもので
ある。同時に、その製造方法を提供しようとするもので
ある。
【0008】
【課題を解決するための手段】本発明のリードフレーム
は、少なくとも半導体素子の端子部と電気的に結線する
ためのインナーリードと該インナーリードに一体的に連
結し外部回路と電気的に接続するためのアウターリード
とを有するリードフレームであって、外形加工された際
のエッジ部が、電解研磨処理により研磨して面取りされ
ていることを特徴とするものである。そして上記リード
フレームはエッチング加工により外形加工されたもの
で、電解研磨処理による研磨量が0.2μm以上である
ことを特徴とするものである。そしてまた、上記リード
フレームは、外形加工された際のエッジ部を電解研磨処
理により研磨して面取りした後に、電着レジストにより
リードフレームの所定の部分をマスキングして、めっき
必要箇所に、銀、金、パラジウムもしくはこれらの合金
からなる貴金属にて、めっきを施したものであることを
特徴とするものである。本発明のリードフレームの製造
方法は、少なくとも半導体素子の端子部と電気的に結線
するためのインナーリードと該インナーリードに一体的
に連結し外部回路と電気的に接続するためのアウターリ
ードとを有するリードフレームの、めっき必要箇所(イ
ンナーリード部やダイパッド部)に貴金属部分をめっき
形成する方法であって、エッチング加工等により外形加
工されたリードフレームに対し、電解研磨処理を施し、
リードフレームのエッジ部の面取りを行った後に、感光
性電着レジストをリードフレームに塗膜し、所定の形状
にパターニングしてリードフレームの所定の部分をマス
キングして、該パターニングされた感光性電着レジスト
を耐めっき保護膜(めっきマスク)としてリードフレー
ムのめっき必要箇所に貴金属のめっきを施すことを特徴
とするものである。そして、上記リードフレームの製造
方法において、リードフレームはエッチング加工により
外形加工されたもので、電解研磨処理による研磨量が
0.2μm以上であることを特徴とするものである。そ
してまた、上記リードフレームの製造方法において、貴
金属が銀、金、パラジウムもしくはこれらの合金である
ことを特徴とするものである。
【0009】電解研磨処理とは、被処理物であるリード
フレームを陽極とし、対極に陰極を設けて、電気的にリ
ードフレームを溶解させることによって、該リードフレ
ームのエッジを選択的に面取りすることで、化学研磨よ
りもエッジの研磨量を選択的に大きくできることを特徴
とする。電解研磨液としては、各種導電塩、pH調整剤
を含み、電流密度が任意に設定できる浴組成であれば使
用できる。導電塩としては、各種無機化合物もしくは有
機化合物が使用できる。また、pH調整剤としては、各
種pH緩衝剤が使用できる。リードフレームの材質によ
っては、各種キレート剤を添加することによって、処理
条件を広範囲にしたり、浴を安定化させて使用すること
もできる。特に、エッチング加工により外形加工された
リードフレームに対しては、この電着レジストをめっき
レジストに使用するプロセスにおいて、電解研磨処理に
よるリードフレーム断面のエッジを0.2μm以上研磨
することによってリードフレーム上の電着レジスト膜に
部分的に薄い箇所が発生しにくくなる。
【0010】
【作用】本発明のリードフレームは、このような構造に
することにより、半導体装置作製のために樹脂封止され
た際、各種信頼性に耐え、且つ、半導体装置を実装する
際に封止樹脂中にクラックを発生させないリードフレー
ムを提供しようとするものである。詳しくは、外形加工
された際のエッジ部が、電解研磨処理により研磨して面
取りされていることより、該面取りされた箇所が、樹脂
封止された後の、半導体装置を実装する際のクラック発
生の起点とならないようにしている。そしてリードフレ
ームはエッチング加工により外形加工されたもので、電
解研磨処理による研磨量が0.2μm以上であることに
より、この効果を充分なものとしている。そしてまた、
リードフレームが、外形加工された際のエッジ部を電解
研磨処理により研磨して面取りした後に、電着レジスト
によりリードフレームの所定の部分をマスキングして、
めっき必要箇所に、銀、金、パラジウムもしくはこれら
の合金からなる貴金属にて、めっきを施したものである
ことにより、従来の面取りしないでめっきした場合にエ
ッジ部でみられた、電着レジストが局部的に薄くなるこ
とに起因するめっきの異常析出(付着)発生を防止して
いる。これにより、異常析出した金属に起因した樹脂封
止後の各種信頼性への悪影響を除くことができる。本発
明のリードフレームの製造方法は、このような構成にす
ることにより、上記本発明のリードフレームを製造する
ことを可能とするもので、従来のスパージャ式のマスキ
ング治具を用いためっき方法の場合における、治具を用
いることによる生産性、コスト面、品質面の問題を解決
し、同時に、従来の電着レジストを用いたマスキング方
法の場合における、リードフレームのエッジ部における
不要のめっき析出(付着)とそれに起因する樹脂封止後
の信頼性の問題を解決するものである。詳しくは、電着
レジストを形成する前処理として、電解研磨処理を用い
ることにより、エッジ部に電着レジストの薄い膜厚の箇
所が発生し難いものとしており、めっきの異常析出がな
くなり、樹脂封止後の各種信頼性を向上させている。特
に、銀めっきにおいては、アウターリード部に銀が析出
がないことから銀のマイグレーションによるリード間の
リーク電流の増加やショートを無くしている。
【0011】
【実施例】本発明のリードフレームの実施例を挙げ、図
に基づいて説明する。図1(a)は、本実施例リードフ
レームの要部を示した断面図であり、図1(b)はリー
ドフレーム全体の平面図である。図1中、10はリード
フレーム、11はダイパッド、12はインナーリード、
13はアウターリード、14はダムバー、15はフレー
ム(枠)部であり、17、17Aは銀めっき、18は面
取り部である。本実施例のリードフレーム10はQFP
(Quad Flat Package)半導体装置用
の単層リードフレームで、0.15mm厚の42合金
(42%ニッケル−鉄合金)からなり、エッチング加工
により外形加工されたものである。ダイパッド11とイ
ンナーリード12の先端部の、半導体素子(図示してい
ない)搭載側には銀めっき17が施されている。本実施
例のリードフレームは、エッチング加工により外形加工
されたもので、外形加工後、電解研磨により約0.3μ
mだけ、リードフレーム全体を研磨してエッジ部を面取
りした後に、電着レジストをリードフレーム全面に塗布
し、電着レジストを所定形状に製版してめっき必要箇所
のみに銀めっきを施して形成されており、図1(b)に
示すように面取り部18を設けている。本実施例のリー
ドフレームは、このように外形加工後に電解研磨して面
取り部18を設けているため、感光性電着レジストを用
い所定の部分をマスキングして銀めっきを行う際、面取
り部18で電着レジストの厚さが薄くなることはなく、
従来の外形加工後に電解研磨しないでそのまま電着レジ
ストを用いめっきする方法の場合に見られた銀の異常析
出(付着)が無いものである。これにより、樹脂封止後
に、銀の異常析出(付着)による各種特性への悪影響が
ないものとしている。尚、銀めっき17は半導体素子
(図示していない)の端子部(電極パッド)とインナー
リード先端部とをワイヤボンデイングするために設けた
もので、銀めっき17Aは半導体素子をダイパッド11
へ搭載するダイボンデイングのために設けたものであ
る。そして、面取り部18を設けていることにより、半
導体装置を実装する際、この部分への応力集中を減らし
クラックの起点となり難くしている。実際に、本実施例
を用いた半導体装置を用い、実装してみたが、面取り部
18を起点とするクラックは見られなかった。
【0012】比較例として、電解研磨による研磨量を5
μm、0.25μm、0.20μm、0.15μm、
0.10μmのとして面取り部18を形成したリードフ
レームを作り、半導体装置を作製し、実装してみたが、
5μm、0.25μm、0.20μmのものは、実施例
1と同様に、面取り部を起点とするクラックは見られな
かったが、0.15μmのものと0.10μmのものの
場合には、若干面取り部を起点とするクラックが見られ
た。これより、電解研磨による研磨量は0.20μm以
上必要と判断される。尚、上記5μm、0.25μm、
0.20μm、0.15μm、0.10μmのものはい
ずれも面取り部には、不要のめっき付着(析出)が見ら
れなかった。実施例1においては、ワイヤボンデイング
ワイヤの結線のために銀めっきを施したが、これに限定
はされず、銀の他、金、パラジウムもしくはこれらの合
金でも良い。
【0013】次いで、上記実施例リードフレームの作製
工程を図2を用いて簡単に説明する。先ず、リードフレ
ーム素材21に対し洗浄処理等を施した後、重クロム酸
アンモニウムを添加したカゼインレジスト22をリード
フレーム素材21の両表面に塗布、乾燥し(図2
(a))、露光、現像等の工程を経て、所定の形状のレ
ジストパターン22Aを形成した。(図2(b)) 次いで、塩化第二鉄水溶液により、レジストパターン2
2Aを耐エッチング保護膜として、エッチング加工を行
った後、レジストパターン22Aの剥離、洗浄処理等を
経てリードフレーム20を得た。(図2(c)) 次いで、リードフレーム20を電解脱脂し、酸洗いした
後に電解研磨を行い、面取り部28Aを形成した。(図
2(d)) 電解研磨液としては電導度250mS/cmの液を用
い、pHを7に調整し、電流密度を5A/dm2 として
5秒間だけ導通し、約0.30μmだけ全体を研磨し
た。図3は、電解研磨処理を分かりやすく説明するため
の図で、図3(a)は図2(c)に示すインナーリード
24断面図であり、図3(b)は図3(a)に示すエッ
ジ部28を電解研磨処理した際の形状変化を分かり易く
拡大して示したものである。電解研磨処理によりリード
フレーム20のエッジ28が面取りされ、面取り部28
Aが形成される。尚、電解研磨の研磨量は、エッチング
加工のリードフレームの場合には0.2μm以上必要
で、スタンピング加工の場合には、そのバリ量に合わせ
た研磨量が必要となる。次いで電着レジスト槽に浸漬
し、導通することにより、リードフレーム20表面全体
に電着レジスト26を被膜した。(図2(e)) この電着レジスト26が被膜されたリードフレーム20
Aに対し、所定のパターン版を用い、所定部分のみを露
光し、現像し、めっき必要箇所のみが露出するようにし
た後、露出しためっき必要箇所のみを脱脂洗浄処理し、
電着レジストの残渣を除去した後、銀めっきを施した。
(図2(f)) 銀めっきは、リードフレーム20Aを銀めっき液中に浸
漬し、攪拌しながら所定の電流密度10A/dm2 で5
0秒間行った。次いで、この電着レジストを剥離液で剥
離除去し、洗浄処理を経て、必要な箇所のみに銀めっき
27が施されたリードフレーム20Bを得た。(図2
(g))
【0014】次いで、比較例として、エッチング加工に
て外形加工されたリードフレーム40に対し、電解研磨
をしないで、電着レジストにて所定の部分のみマスキン
グを行い、銀めっきを浸漬にて行う方法の場合につい
て、図4に基づいて説明する。先ず、図2に示す方法と
同様にして、図4(a)、図4(b)に示す工程を経
て、エッチングにより外形加工されたリードフレーム4
0を得た。(図4(c)) 次いで、エッチング加工にて外形加工されたリードフレ
ーム40に洗浄処理等を施した後、電着レジスト46を
図2に示す方法と同様にしてリードフレーム40全体に
被膜し(図4(c))、所定部分のみを露光した後、現
像し、めっき必要箇所のみが露出させ、この部分に銀め
っきを施した。(図4(d)) リードフレーム40のエッジ48は鋭角であるため、こ
の部分で電着レジスト46は、他の部分よりも厚さが薄
くなり、めっきの際、図4(e)に示すように、不要の
銀49が付着(析出)してしまった。次いで、電着レジ
スト46を剥離液にて除去し、洗浄処理等を経て、所望
の箇所に銀めっきが施されたリードフレーム40Bを得
た。(図4(e)) 前述のようにこのリードフレーム40Bには、エッジ部
48に不要の銀49が付着しており、樹脂封止した際に
は、これが不安定要因となる。
【0015】上記実施例においては、リードフレーム素
材として42合金(42%ニッケル−鉄合金)を用いた
が、銅合金を素材として用いた場合についても同様の効
果を得ることができる。銅合金を素材とした場合には、
電解研磨液としては電導度350mS/cmの液を用
い、PHを7に調整し、電流密度を5A/dm2 として
5秒間だけ導通することにより、約0.30μm全体を
研磨できる。
【0016】
【発明の効果】本発明のリードフレームは、上記のよう
に、面取り部を設けていることにより、半導体装置を実
装する際、この部分への応力集中を減らしクラックの起
点となり難くすることができるもので、面取り部を設け
た後に、ワイヤボンデイングやダイボンデイングのため
の貴金属のめっきを施し形成することにより、面取り部
への貴金属の異常析出(付着)を無くし、従来問題とな
っていた、電着レジストを用いた場合のエッジ部での貴
金属の異常析出(付着)による、樹脂封止した後の各種
不安定性を解消しているものである。
【図面の簡単な説明】
【図1】本発明のリードフレーム図
【図2】本発明のリードフレームの製造方法を説明する
ための工程図
【図3】電解研磨を説明するための図
【図4】従来の電着レジストを用いためっき方法を説明
するための工程図
【図5】部分めっき方法を説明するための図
【図6】樹脂封止型半導体装置および(単層)リードフ
レームの図
【符号の説明】
10 リードフレーム 11 ダイパッド 12 インナーリード 13 アウターリード 14 ダムバー 15 フレーム(枠)部 17、17A 銀めっき 18 面取り部 20、20A、20B 40、40B リードフレ
ーム 21、41 リードフレーム素材 22、42 カゼインレジスト 22A、42A レジストパターン 23、43 ダイパッド 24、44 インナーリード 25、45 アウターリード 26、46 電着レジスト 27、47 銀めっき 28、48 エッジ部 28A 面取り部 51 リードフレーム 52 マスキング治具 53 プレス用治具 53A プレス材 53B 弾性材 54 ノズル(開口部) 55 定電源 56 陰極電極 57 陽極電極 58 めっき液 610 半導体装置 611 半導体素子 612 ダイパッド 613 インナーリード 614 アウターリード 615 樹脂 616 端子部(電極パッ
ド) 617 ワイヤ 620 (単層)リードフレ
ーム 622 ダイパッド 623 インナーリード 624 アウターリード 625 ダムバー 626 フレーム部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも半導体素子の端子部と電気的
    に結線するためのインナーリードと該インナーリードに
    一体的に連結し外部回路と電気的に接続するためのアウ
    ターリードとを有するリードフレームであって、外形加
    工された際のエッジ部が、電解研磨処理により研磨して
    面取りされていることを特徴とするリードフレーム。
  2. 【請求項2】 請求項1記載のリードフレームはエッチ
    ング加工により外形加工されたもので、電解研磨処理に
    よる研磨量が0.2μm以上であることを特徴とするリ
    ードフレーム。
  3. 【請求項3】 請求項1ないし2記載のリードフレーム
    は、外形加工された際のエッジ部を電解研磨処理により
    研磨して面取りした後に、電着レジストによりリードフ
    レームの所定の部分をマスキングして、めっき必要箇所
    に、銀、金、パラジウムもしくはこれらの合金からなる
    貴金属にて、めっきを施したものであることを特徴とす
    るリードフレーム。
  4. 【請求項4】 少なくとも半導体素子の端子部と電気的
    に結線するためのインナーリードと該インナーリードに
    一体的に連結し外部回路と電気的に接続するためのアウ
    ターリードとを有するリードフレームの、めっき必要箇
    所に貴金属部分をめっき形成するリードフレームの製造
    方法であって、エッチング加工等により外形加工された
    リードフレームに対し、電解研磨処理を施し、リードフ
    レームのエッジ部の面取りを行った後に、感光性電着レ
    ジストをリードフレームに塗膜し、所定の形状にパター
    ニングしてリードフレームの所定の部分をマスキングし
    て、該パターニングされた感光性電着レジストを耐めっ
    き保護膜としてリードフレームのめっき必要箇所に貴金
    属のめっきを施すことを特徴とするリードフレームの製
    造方法。
  5. 【請求項5】 請求項4記載のリードフレームの製造方
    法において、リードフレームはエッチング加工により外
    形加工されたもので、電解研磨処理による研磨量が0.
    2μm以上であることを特徴とするリードフレームの製
    造方法。
  6. 【請求項6】 請求項4ないし5記載のリードフレーム
    の製造方法において、貴金属が銀、金、パラジウムもし
    くはこれらの合金 であることを特徴とするリードフレ
    ームの製造方法。
JP7097461A 1995-03-31 1995-03-31 リードフレームおよびリードフレームの製造方法 Withdrawn JPH08274231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7097461A JPH08274231A (ja) 1995-03-31 1995-03-31 リードフレームおよびリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7097461A JPH08274231A (ja) 1995-03-31 1995-03-31 リードフレームおよびリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH08274231A true JPH08274231A (ja) 1996-10-18

Family

ID=14192949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7097461A Withdrawn JPH08274231A (ja) 1995-03-31 1995-03-31 リードフレームおよびリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH08274231A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082770A (ja) * 1998-06-11 2000-03-21 Internatl Rectifier Corp 高電流容量半導体装置のハウジング
KR20030061031A (ko) * 2002-01-07 2003-07-18 주식회사 나노맥 스탬핑한 리드프레임의 전해 연마 처리방법
JP2009099871A (ja) * 2007-10-18 2009-05-07 Toppan Printing Co Ltd リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
US9831162B2 (en) 2015-12-21 2017-11-28 Renesas Electronics Corporation Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface
JP2019140250A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082770A (ja) * 1998-06-11 2000-03-21 Internatl Rectifier Corp 高電流容量半導体装置のハウジング
KR20030061031A (ko) * 2002-01-07 2003-07-18 주식회사 나노맥 스탬핑한 리드프레임의 전해 연마 처리방법
JP2009099871A (ja) * 2007-10-18 2009-05-07 Toppan Printing Co Ltd リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
US9831162B2 (en) 2015-12-21 2017-11-28 Renesas Electronics Corporation Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface
US10153230B2 (en) 2015-12-21 2018-12-11 Renesas Electronics Corporation Method of manufacturing a semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface
JP2019140250A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5454929A (en) Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US6132588A (en) Method for plating independent conductor circuit
US2909833A (en) Printed circuits and method of soldering the same
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
US6203690B1 (en) Process of reworking pin grid array chip carriers
JPH09195068A (ja) リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
JP2019114738A (ja) リードフレームの製造方法、リードフレーム、樹脂付きリードフレームおよび半導体装置
JPS61183950A (ja) 半導体用リ−ドフレ−ムの製造方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JPH0964264A (ja) リードフレームの部分めっき方法
JPH09199654A (ja) リードフレームの加工方法およびリードフレーム
JPH09213862A (ja) リードフレームの部分めっき方法
JP2001007268A (ja) 半導体装置及びその製造方法
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
US12327728B2 (en) Method for manufacturing a pre-mold substrate
JPH09331009A (ja) リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
JPH10135391A (ja) 電着レジスト皮膜の製版方法
KR100769966B1 (ko) 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법
JPH02281749A (ja) リードフレームの製造方法
JP2024061820A (ja) 半導体装置用基板及び半導体装置
JPH07302872A (ja) 半導体装置用リードフレーム及び半導体装置用リードフレームの製造方法
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JP4258869B2 (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604