JPH08274590A - デジタル・アナログ共用受信装置 - Google Patents
デジタル・アナログ共用受信装置Info
- Publication number
- JPH08274590A JPH08274590A JP8028772A JP2877296A JPH08274590A JP H08274590 A JPH08274590 A JP H08274590A JP 8028772 A JP8028772 A JP 8028772A JP 2877296 A JP2877296 A JP 2877296A JP H08274590 A JPH08274590 A JP H08274590A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital
- analog
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】共用化された回路によりデジタル・アナログの
両信号を受信でき、アナログ信号受信時の周波数のズレ
を補正できる受信装置を提供すること。 【解決手段】受信装置Ｂでは、入力端子ＩＮに入力され
た受信信号ｆａは、第１混合回路７にてアップコンバー
トされ、その第１中間周波数ｆｃは、第２混合回路１２
にて第２局部周波数ｆｄを用いてダウンコンバートさ
れ、第２中間周波数ｆｅを得る。第２局部周波数ｆｄ
は、ＰＬＬ回路１４と、第２局部発信回路１０およびロ
ーパスフィルタ回路ＬＰＦとを有するＡＦＣ回路１５に
より調整される。マイクロコンピュータ１６は、受信信
号ｆａのアナログ／デジタルの別を判別し、アナログ信
号受信時には、ローパスフィルタ回路ＬＰＦを不作動と
し、ＡＦＣ信号で第２局部発信回路１０を制御し、デジ
タル信号受信時には、ＰＬＬ回路１４とローパスフィル
タ回路ＬＰＦとで第２局部発信回路１０を制御する。
両信号を受信でき、アナログ信号受信時の周波数のズレ
を補正できる受信装置を提供すること。 【解決手段】受信装置Ｂでは、入力端子ＩＮに入力され
た受信信号ｆａは、第１混合回路７にてアップコンバー
トされ、その第１中間周波数ｆｃは、第２混合回路１２
にて第２局部周波数ｆｄを用いてダウンコンバートさ
れ、第２中間周波数ｆｅを得る。第２局部周波数ｆｄ
は、ＰＬＬ回路１４と、第２局部発信回路１０およびロ
ーパスフィルタ回路ＬＰＦとを有するＡＦＣ回路１５に
より調整される。マイクロコンピュータ１６は、受信信
号ｆａのアナログ／デジタルの別を判別し、アナログ信
号受信時には、ローパスフィルタ回路ＬＰＦを不作動と
し、ＡＦＣ信号で第２局部発信回路１０を制御し、デジ
タル信号受信時には、ＰＬＬ回路１４とローパスフィル
タ回路ＬＰＦとで第２局部発信回路１０を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＡＦＣ回路
を備えたダブルコンバージョンタイプのＣＡＴＶコンバ
ータとして適用されるデジタル・アナログ共用受信装置
に関する。
を備えたダブルコンバージョンタイプのＣＡＴＶコンバ
ータとして適用されるデジタル・アナログ共用受信装置
に関する。
【０００２】
【従来の技術】近年、有線テレビジョン（ＣＡＴＶ）放
送システムにおける多チャンネル化の方法として、アナ
ログ信号の伝送に加え、デジタル画像信号の伝送を行う
ことが検討されている。この種のＣＡＴＶ放送システム
における受信装置は、アナログ信号の受信部とデジタル
信号の受信部とが独立して設置されていた。
送システムにおける多チャンネル化の方法として、アナ
ログ信号の伝送に加え、デジタル画像信号の伝送を行う
ことが検討されている。この種のＣＡＴＶ放送システム
における受信装置は、アナログ信号の受信部とデジタル
信号の受信部とが独立して設置されていた。
【０００３】ところで、従来のＣＡＴＶ放送システムに
おける受信装置の回路構成は、図２に示す構成となって
いる。図２は、従来のＣＡＴＶ放送システムの受信装置
を示すブロック図であり、この受信装置Ａでは、有線ケ
ーブルを介して供給された所定の周波数帯域の受信信号
ｆａ（この場合はｆａ＝５０〜５５０ＭＨｚの周波数
帯）が入力端子ＩＮに入力される。
おける受信装置の回路構成は、図２に示す構成となって
いる。図２は、従来のＣＡＴＶ放送システムの受信装置
を示すブロック図であり、この受信装置Ａでは、有線ケ
ーブルを介して供給された所定の周波数帯域の受信信号
ｆａ（この場合はｆａ＝５０〜５５０ＭＨｚの周波数
帯）が入力端子ＩＮに入力される。
【０００４】受信装置Ａは、入力端子ＩＮに入力された
信号ｆａから低周波成分を通過させるローパスフィルタ
１と、その出力を入力し、強い電波のときはゲインを下
げ、弱い電波のときはゲインを上げて出力を一定に保つ
働きをする、いわゆる受信機の増幅度を自動的に制御し
受信電波の強弱にかかわらず出力を一定にするＡＧＣ回
路２と、ＡＧＣ回路２からの出力をハイ（Ｈｉｇｈ）バ
ンドとロー（Ｌｏｗ）バンドとに周波数変換を行わしめ
るために、５０〜５５０ＭＨｚの入力レンジに対応して
構成された同調型ローパスフィルタ３と、その出力を増
幅する増幅器４と、第１局部発信回路５と、バッファ増
幅器６と、第１局部発信回路５からバッファ増幅器６を
介して供給された第１局部周波数ｆｂの信号と受信信号
ｆａとを混合することによりビートとして双方の周波数
の差の第１中間周波数ｆｃを得る第１混合回路（ミキサ
回路）７と、その出力の所定の帯域を通過させるＩＦ
（中間周波数）バンドパスフィルタ８と、ＩＦ増幅回路
９と、第２局部発信回路１０ａと、バッファ増幅器１１
と、第２局部発信回路１０ａからバッファ増幅器１１を
介して供給された第２局部周波数ｆｄの信号と第１中間
周波数ｆｃの信号とを混合することによりビートとして
双方の周波数の差の第２中間周波数ｆｅを得る第２混合
回路１２と、ＩＦバンドパスフィルタ１３とを有してお
り、ＩＦバンドパスフィルタ１３からの出力を出力端子
ＯＵＴから取り出すように構成されている。
信号ｆａから低周波成分を通過させるローパスフィルタ
１と、その出力を入力し、強い電波のときはゲインを下
げ、弱い電波のときはゲインを上げて出力を一定に保つ
働きをする、いわゆる受信機の増幅度を自動的に制御し
受信電波の強弱にかかわらず出力を一定にするＡＧＣ回
路２と、ＡＧＣ回路２からの出力をハイ（Ｈｉｇｈ）バ
ンドとロー（Ｌｏｗ）バンドとに周波数変換を行わしめ
るために、５０〜５５０ＭＨｚの入力レンジに対応して
構成された同調型ローパスフィルタ３と、その出力を増
幅する増幅器４と、第１局部発信回路５と、バッファ増
幅器６と、第１局部発信回路５からバッファ増幅器６を
介して供給された第１局部周波数ｆｂの信号と受信信号
ｆａとを混合することによりビートとして双方の周波数
の差の第１中間周波数ｆｃを得る第１混合回路（ミキサ
回路）７と、その出力の所定の帯域を通過させるＩＦ
（中間周波数）バンドパスフィルタ８と、ＩＦ増幅回路
９と、第２局部発信回路１０ａと、バッファ増幅器１１
と、第２局部発信回路１０ａからバッファ増幅器１１を
介して供給された第２局部周波数ｆｄの信号と第１中間
周波数ｆｃの信号とを混合することによりビートとして
双方の周波数の差の第２中間周波数ｆｅを得る第２混合
回路１２と、ＩＦバンドパスフィルタ１３とを有してお
り、ＩＦバンドパスフィルタ１３からの出力を出力端子
ＯＵＴから取り出すように構成されている。
【０００５】出力端子ＯＵＴの後段には、図示されてい
ないが、ＩＦ増幅回路と、第２中間周波数ｆｅから音声
信号を抽出する検波復調回路と、音声ローパスフィルタ
と、秘話回路と、音声増幅回路と、送信時に振幅が圧縮
された波形を元に戻す伸長回路と、出力増幅回路とが順
次接続されている。
ないが、ＩＦ増幅回路と、第２中間周波数ｆｅから音声
信号を抽出する検波復調回路と、音声ローパスフィルタ
と、秘話回路と、音声増幅回路と、送信時に振幅が圧縮
された波形を元に戻す伸長回路と、出力増幅回路とが順
次接続されている。
【０００６】これらの回路を介して、有線ケーブルを経
て受信されたｆａ中心の搬送波から音声信号が抽出され
る。なお、図２中のＣａはＡＧＣ回路２へ入力される制
御信号、Ｖｔはアップダウンコンバータ３への供給電圧
である。
て受信されたｆａ中心の搬送波から音声信号が抽出され
る。なお、図２中のＣａはＡＧＣ回路２へ入力される制
御信号、Ｖｔはアップダウンコンバータ３への供給電圧
である。
【０００７】このような受信装置Ａにおいては、第１混
合回路７では、２つの周波数が重ね合わされ混合された
高周波信号（ＲＦ信号）が入力されると、すなわち入力
端子ＩＮを経て送られてくる受信信号ｆａと、第１局部
発信回路５を介して供給された第１局部周波数ｆｂの信
号とが混合されて入力されると、同調トランスすなわち
ＩＦトランスとコンデンサからなる同調回路（並列共振
回路）で同調させ、双方の周波数ｆａとｆｂの差の第１
中間周波数ｆｃを得るように作動し、次段のＩＦバンド
パスフィルタ８に送られる。
合回路７では、２つの周波数が重ね合わされ混合された
高周波信号（ＲＦ信号）が入力されると、すなわち入力
端子ＩＮを経て送られてくる受信信号ｆａと、第１局部
発信回路５を介して供給された第１局部周波数ｆｂの信
号とが混合されて入力されると、同調トランスすなわち
ＩＦトランスとコンデンサからなる同調回路（並列共振
回路）で同調させ、双方の周波数ｆａとｆｂの差の第１
中間周波数ｆｃを得るように作動し、次段のＩＦバンド
パスフィルタ８に送られる。
【０００８】この同調回路の選択度Ｑによって特性の良
し悪しが定まり、選択度Ｑが高くなると信号分のみを増
幅し、それ以外を減衰させるので、通常Ｑの値が高くな
るように設計する必要があるが、この際、同調回路は、
その選択度Ｑが後段のＩＦバンドフィルタ８を含む回路
とインピーダンスマッチングが図れるように設定され
る。
し悪しが定まり、選択度Ｑが高くなると信号分のみを増
幅し、それ以外を減衰させるので、通常Ｑの値が高くな
るように設計する必要があるが、この際、同調回路は、
その選択度Ｑが後段のＩＦバンドフィルタ８を含む回路
とインピーダンスマッチングが図れるように設定され
る。
【０００９】このようなダブルコンバージョンタイプ
（アップ・ダウンコンバートタイプ）のアナログＣＡＴ
Ｖコンバータにおいては、第１局部発信回路５を位相検
出器（ＰＤ）、低域フィルタ（ＬＰＦ）および電圧制御
発信器（ＶＣＯ）から構成される周波数追尾を行うため
のＰＬＬ（位相同期ループ：ｐｈａｓｅ−ｌｏｃｋｅｄ
ｌｏｏｐ）回路で構成し、第２局部発信回路１０ａを周
波数の変動を一定基準値内に自動的に抑えるためにＳＡ
Ｗレゾネータまたはインダクター等によるＡＦＣ（自動
周波数制御：ａｕｔｏｍａｔｉｃ ｆｒｅｑｕｅｎｃｙ
ｃｏｎｔｒｏｌ）回路で構成するのが主流となってい
る。
（アップ・ダウンコンバートタイプ）のアナログＣＡＴ
Ｖコンバータにおいては、第１局部発信回路５を位相検
出器（ＰＤ）、低域フィルタ（ＬＰＦ）および電圧制御
発信器（ＶＣＯ）から構成される周波数追尾を行うため
のＰＬＬ（位相同期ループ：ｐｈａｓｅ−ｌｏｃｋｅｄ
ｌｏｏｐ）回路で構成し、第２局部発信回路１０ａを周
波数の変動を一定基準値内に自動的に抑えるためにＳＡ
Ｗレゾネータまたはインダクター等によるＡＦＣ（自動
周波数制御：ａｕｔｏｍａｔｉｃ ｆｒｅｑｕｅｎｃｙ
ｃｏｎｔｒｏｌ）回路で構成するのが主流となってい
る。
【００１０】これに対し、６４０ＫＨｚ〜２５６０ＫＨ
ｚまでの周波数（中波）の電波を使用して、搬送波の振
幅を信号波の振幅に応じて変化させる振幅変調（ＡＭ：
ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ）方式によ
り音声その他の音響を送る、ＶＳＢ−ＡＭ方式等を用い
たデジタルＣＡＴＶコンバータがある。このデジタルＣ
ＡＴＶコンバータは、非線形ひずみや受信側のＳ／Ｎ比
などから多重度と伝送距離は制約されるものの、信号形
式が同軸ケーブル方式で、受信機との整合性が良いとい
う特徴を持つ。このデジタルＣＡＴＶコンバータにおい
ては、第１局部発信回路５および第２局部発信回路１０
ａとも、ＰＬＬ回路にて選局し、２次側のＰＬＬ周波数
ステップを小さくして、入力信号のズレを、デジタル復
調部からの信号を検知し補正制御している。
ｚまでの周波数（中波）の電波を使用して、搬送波の振
幅を信号波の振幅に応じて変化させる振幅変調（ＡＭ：
ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ）方式によ
り音声その他の音響を送る、ＶＳＢ−ＡＭ方式等を用い
たデジタルＣＡＴＶコンバータがある。このデジタルＣ
ＡＴＶコンバータは、非線形ひずみや受信側のＳ／Ｎ比
などから多重度と伝送距離は制約されるものの、信号形
式が同軸ケーブル方式で、受信機との整合性が良いとい
う特徴を持つ。このデジタルＣＡＴＶコンバータにおい
ては、第１局部発信回路５および第２局部発信回路１０
ａとも、ＰＬＬ回路にて選局し、２次側のＰＬＬ周波数
ステップを小さくして、入力信号のズレを、デジタル復
調部からの信号を検知し補正制御している。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の受信装置をデジタル信号およびアナログ信号
の両方を受信するＣＡＴＶコンバータに適用する場合、
次のような問題点があった。
うな従来の受信装置をデジタル信号およびアナログ信号
の両方を受信するＣＡＴＶコンバータに適用する場合、
次のような問題点があった。
【００１２】すなわち、デジタル信号およびアナログ信
号の両方を受信するため、両方の複調器を個別に備えて
いなければならず、そのため、従来のそのままの構成で
は、共用化されていないため、回路構成が複雑となり、
製造コストが上昇し高価となるとともに、小型、軽量化
できないという欠点があった。
号の両方を受信するため、両方の複調器を個別に備えて
いなければならず、そのため、従来のそのままの構成で
は、共用化されていないため、回路構成が複雑となり、
製造コストが上昇し高価となるとともに、小型、軽量化
できないという欠点があった。
【００１３】この発明の目的は、前記従来の問題点を解
消し、周波数精度の悪いアナログ送信系による周波数の
ズレおよび周囲環境による周波数のズレを補正すること
ができる、デジタル信号およびアナログ信号の両方を受
信するための共用化されたシステムを、簡易で安価な回
路構成で実現したデジタル・アナログ共用受信装置を提
供することにある。
消し、周波数精度の悪いアナログ送信系による周波数の
ズレおよび周囲環境による周波数のズレを補正すること
ができる、デジタル信号およびアナログ信号の両方を受
信するための共用化されたシステムを、簡易で安価な回
路構成で実現したデジタル・アナログ共用受信装置を提
供することにある。
【００１４】
【課題を解決するための手段】このような目的は、下記
（１）〜（13）の本発明により達成される。
（１）〜（13）の本発明により達成される。
【００１５】（１） アナログ信号またはデジタル信号
による受信信号を周波数変換するコンバータと、前記コ
ンバータの出力を取り出す出力端子とを有するデジタル
・アナログ共用受信装置において、前記コンバータは、
該コンバータより出力される信号の周波数を安定させる
ためのＡＦＣ（自動周波数制御）回路を有し、前記ＡＦ
Ｃ回路は、発振周波数が可変の局部発信回路と、受信信
号がアナログ信号である場合に前記局部発信回路を制御
する信号と、受信信号がデジタル信号である場合に前記
局部発信回路を制御する信号との、共通の入力端子（Ｖ
ｓ）を有するものであることを特徴とするデジタル・ア
ナログ共用受信装置。
による受信信号を周波数変換するコンバータと、前記コ
ンバータの出力を取り出す出力端子とを有するデジタル
・アナログ共用受信装置において、前記コンバータは、
該コンバータより出力される信号の周波数を安定させる
ためのＡＦＣ（自動周波数制御）回路を有し、前記ＡＦ
Ｃ回路は、発振周波数が可変の局部発信回路と、受信信
号がアナログ信号である場合に前記局部発信回路を制御
する信号と、受信信号がデジタル信号である場合に前記
局部発信回路を制御する信号との、共通の入力端子（Ｖ
ｓ）を有するものであることを特徴とするデジタル・ア
ナログ共用受信装置。
【００１６】（２） アナログ信号またはデジタル信号
が入力される入力端子と、前記入力端子に入力された受
信信号を高域の第１中間周波数に周波数変換するアップ
コンバータと、前記第１中間周波数を低域の第２中間周
波数に周波数変換するダウンコンバータと、前記ダウン
コンバータの出力を取り出す出力端子とを有するデジタ
ル・アナログ共用受信装置において、前記ダウンコンバ
ータは、該ダウンコンバータより出力される前記第２中
間周波数を安定させるためのＡＦＣ（自動周波数制御）
回路を有し、前記ＡＦＣ回路は、発振周波数が可変の局
部発信回路と、受信信号がアナログ信号である場合に前
記局部発信回路を制御する信号と、受信信号がデジタル
信号である場合に前記局部発信回路を制御する信号と
の、共通の入力端子（Ｖｓ）を有するものであることを
特徴とするデジタル・アナログ共用受信装置。
が入力される入力端子と、前記入力端子に入力された受
信信号を高域の第１中間周波数に周波数変換するアップ
コンバータと、前記第１中間周波数を低域の第２中間周
波数に周波数変換するダウンコンバータと、前記ダウン
コンバータの出力を取り出す出力端子とを有するデジタ
ル・アナログ共用受信装置において、前記ダウンコンバ
ータは、該ダウンコンバータより出力される前記第２中
間周波数を安定させるためのＡＦＣ（自動周波数制御）
回路を有し、前記ＡＦＣ回路は、発振周波数が可変の局
部発信回路と、受信信号がアナログ信号である場合に前
記局部発信回路を制御する信号と、受信信号がデジタル
信号である場合に前記局部発信回路を制御する信号と
の、共通の入力端子（Ｖｓ）を有するものであることを
特徴とするデジタル・アナログ共用受信装置。
【００１７】（３） 受信信号のアナログ／デジタルの
別に応じて、前記入力端子（Ｖｓ）へ入力される信号を
選択するよう制御する制御手段を有する上記（１）また
は（２）に記載のデジタル・アナログ共用受信装置。
別に応じて、前記入力端子（Ｖｓ）へ入力される信号を
選択するよう制御する制御手段を有する上記（１）また
は（２）に記載のデジタル・アナログ共用受信装置。
【００１８】（４） 前記制御手段は、受信信号のアナ
ログ／デジタルの別を判別する判別手段を有する上記
（３）に記載のデジタル・アナログ共用受信装置。
ログ／デジタルの別を判別する判別手段を有する上記
（３）に記載のデジタル・アナログ共用受信装置。
【００１９】（５） 前記制御手段は、受信信号のアナ
ログ／デジタルの別に関するデータを記憶したメモリー
を有し、前記判別手段は、前記メモリーに記憶されたデ
ータに基づいて受信信号のアナログ／デジタルの別を判
別する上記（４）に記載のデジタル・アナログ共用受信
装置。
ログ／デジタルの別に関するデータを記憶したメモリー
を有し、前記判別手段は、前記メモリーに記憶されたデ
ータに基づいて受信信号のアナログ／デジタルの別を判
別する上記（４）に記載のデジタル・アナログ共用受信
装置。
【００２０】（６） アナログ信号またはデジタル信号
が入力される入力端子と、第１局部発信回路と、前記入
力端子に入力された受信信号と前記第１局部発信回路か
ら供給された第１局部周波数の信号とを混合することに
よりビートとして双方の周波数の第１中間周波数を得る
第１混合回路と、ローパスフィルタ回路、該ローパスフ
ィルタ回路の出力側に接続された第２局部発信回路およ
び該第２局部発信回路を制御するＡＦＣ信号を入力する
ＡＦＣ信号入力部を備えるＡＦＣ回路と、前記ＡＦＣ回
路に接続されたＰＬＬ回路と、受信信号のアナログ／デ
ジタルの別に応じて、前記ＰＬＬ回路の出力を制御し、
前記ＡＦＣ信号入力部へのＡＦＣ信号の入力と、前記ロ
ーパスフィルタ回路の作動とを選択する制御手段と、前
記第２局部発信回路から供給された第２局部周波数の信
号と前記第１中間周波数の信号とを混合することにより
ビートとして双方の周波数の差の第２中間周波数を得る
第２混合回路と、前記第２混合回路の出力を取り出す出
力端子とを有することを特徴とするデジタル・アナログ
共用受信装置。
が入力される入力端子と、第１局部発信回路と、前記入
力端子に入力された受信信号と前記第１局部発信回路か
ら供給された第１局部周波数の信号とを混合することに
よりビートとして双方の周波数の第１中間周波数を得る
第１混合回路と、ローパスフィルタ回路、該ローパスフ
ィルタ回路の出力側に接続された第２局部発信回路およ
び該第２局部発信回路を制御するＡＦＣ信号を入力する
ＡＦＣ信号入力部を備えるＡＦＣ回路と、前記ＡＦＣ回
路に接続されたＰＬＬ回路と、受信信号のアナログ／デ
ジタルの別に応じて、前記ＰＬＬ回路の出力を制御し、
前記ＡＦＣ信号入力部へのＡＦＣ信号の入力と、前記ロ
ーパスフィルタ回路の作動とを選択する制御手段と、前
記第２局部発信回路から供給された第２局部周波数の信
号と前記第１中間周波数の信号とを混合することにより
ビートとして双方の周波数の差の第２中間周波数を得る
第２混合回路と、前記第２混合回路の出力を取り出す出
力端子とを有することを特徴とするデジタル・アナログ
共用受信装置。
【００２１】（７） 前記制御手段は、受信信号のアナ
ログ／デジタルの別を判別する判別手段を有する上記
（６）に記載のデジタル・アナログ共用受信装置。
ログ／デジタルの別を判別する判別手段を有する上記
（６）に記載のデジタル・アナログ共用受信装置。
【００２２】（８） 前記制御手段は、受信信号のアナ
ログ／デジタルの別に関するデータを記憶したメモリー
を有し、前記判別手段は、前記メモリーに記憶されたデ
ータに基づいて受信信号のアナログ／デジタルの別を判
別する上記（７）に記載のデジタル・アナログ共用受信
装置。
ログ／デジタルの別に関するデータを記憶したメモリー
を有し、前記判別手段は、前記メモリーに記憶されたデ
ータに基づいて受信信号のアナログ／デジタルの別を判
別する上記（７）に記載のデジタル・アナログ共用受信
装置。
【００２３】（９） アナログ信号またはデジタル信号
が入力される入力端子と、第１局部発信回路と、前記入
力端子に入力された受信信号と前記第１局部発信回路か
ら供給された第１局部周波数の信号とを混合することに
よりビートとして双方の周波数の第１中間周波数を得る
第１混合回路と、第２局部発信回路を有するＡＦＣ（自
動周波数制御）回路と、前記ＡＦＣ回路に接続されたＰ
ＬＬ回路と、受信信号のアナログ／デジタルの別に応じ
て、前記ＰＬＬ回路の出力を制御する制御手段と、前記
第２局部発信回路から供給された第２局部周波数の信号
と前記第１中間周波数の信号とを混合することによりビ
ートとして双方の周波数の差の第２中間周波数を得る第
２混合回路と、前記第２混合回路の出力を取り出す出力
端子とを有するデジタル・アナログ共用受信装置であっ
て、前記ＡＦＣ回路は、前記ＰＬＬ回路のＰＬＬチャー
ジポンプ出力部に接続されたローパスフィルタ回路と、
該ローパスフィルタ回路の出力側に接続された前記第２
局部発信回路と、前記ローパスフィルタ回路と前記第２
局部発信回路との間に接続され、前記第２局部発信回路
を制御するＡＦＣ信号を入力するＡＦＣ信号入力部とを
有しており、前記制御手段は、アナログ信号受信時に
は、前記ＰＬＬチャージポンプ出力部より前記ローパス
フィルタ回路を不作動状態とする信号を出力して、前記
ＡＦＣ信号入力部から入力されるＡＦＣ信号により前記
第２局部周波数を調整するよう制御し、デジタル信号受
信時には、前記ＰＬＬチャージポンプ出力部より前記ロ
ーパスフィルタ回路を作動させる信号を出力して、前記
ＰＬＬ回路と前記ローパスフィルタ回路とにより前記第
２局部周波数を設定するよう制御するものであることを
特徴とするデジタル・アナログ共用受信装置。
が入力される入力端子と、第１局部発信回路と、前記入
力端子に入力された受信信号と前記第１局部発信回路か
ら供給された第１局部周波数の信号とを混合することに
よりビートとして双方の周波数の第１中間周波数を得る
第１混合回路と、第２局部発信回路を有するＡＦＣ（自
動周波数制御）回路と、前記ＡＦＣ回路に接続されたＰ
ＬＬ回路と、受信信号のアナログ／デジタルの別に応じ
て、前記ＰＬＬ回路の出力を制御する制御手段と、前記
第２局部発信回路から供給された第２局部周波数の信号
と前記第１中間周波数の信号とを混合することによりビ
ートとして双方の周波数の差の第２中間周波数を得る第
２混合回路と、前記第２混合回路の出力を取り出す出力
端子とを有するデジタル・アナログ共用受信装置であっ
て、前記ＡＦＣ回路は、前記ＰＬＬ回路のＰＬＬチャー
ジポンプ出力部に接続されたローパスフィルタ回路と、
該ローパスフィルタ回路の出力側に接続された前記第２
局部発信回路と、前記ローパスフィルタ回路と前記第２
局部発信回路との間に接続され、前記第２局部発信回路
を制御するＡＦＣ信号を入力するＡＦＣ信号入力部とを
有しており、前記制御手段は、アナログ信号受信時に
は、前記ＰＬＬチャージポンプ出力部より前記ローパス
フィルタ回路を不作動状態とする信号を出力して、前記
ＡＦＣ信号入力部から入力されるＡＦＣ信号により前記
第２局部周波数を調整するよう制御し、デジタル信号受
信時には、前記ＰＬＬチャージポンプ出力部より前記ロ
ーパスフィルタ回路を作動させる信号を出力して、前記
ＰＬＬ回路と前記ローパスフィルタ回路とにより前記第
２局部周波数を設定するよう制御するものであることを
特徴とするデジタル・アナログ共用受信装置。
【００２４】（10） ローパスフィルタ回路は、トラン
ジスタを備え、デジタル信号受信時に、前記ＰＬＬチャ
ージポンプ出力部より出力された信号が前記トランジス
タのベースを駆動することにより前記ローパスフィルタ
回路が作動する上記（９）に記載のデジタル・アナログ
共用受信装置。
ジスタを備え、デジタル信号受信時に、前記ＰＬＬチャ
ージポンプ出力部より出力された信号が前記トランジス
タのベースを駆動することにより前記ローパスフィルタ
回路が作動する上記（９）に記載のデジタル・アナログ
共用受信装置。
【００２５】（11） 前記制御手段は、受信信号のアナ
ログ／デジタルの別を判別する判別手段を有する上記
（９）または（10）に記載のデジタル・アナログ共用受
信装置。
ログ／デジタルの別を判別する判別手段を有する上記
（９）または（10）に記載のデジタル・アナログ共用受
信装置。
【００２６】（12） 前記制御手段は、受信信号のアナ
ログ／デジタルの別に関するデータを記憶したメモリー
を有し、前記判別手段は、前記メモリーに記憶されたデ
ータに基づいて受信信号のアナログ／デジタルの別を判
別する上記（11）に記載のデジタル・アナログ共用受信
装置。
ログ／デジタルの別に関するデータを記憶したメモリー
を有し、前記判別手段は、前記メモリーに記憶されたデ
ータに基づいて受信信号のアナログ／デジタルの別を判
別する上記（11）に記載のデジタル・アナログ共用受信
装置。
【００２７】（13） 前記制御手段は、受信局のチャン
ネル番号とそのチャンネル番号に対応する受信信号のア
ナログ／デジタルの別に関するチャンネルプランデータ
を記憶したメモリーを有し、前記判別手段は、前記メモ
リーに記憶されたデータに基づいて、指定されたチャン
ネル番号に対応する受信信号のアナログ／デジタルの別
を判別するよう構成されている上記（11）に記載のデジ
タル・アナログ共用受信装置。
ネル番号とそのチャンネル番号に対応する受信信号のア
ナログ／デジタルの別に関するチャンネルプランデータ
を記憶したメモリーを有し、前記判別手段は、前記メモ
リーに記憶されたデータに基づいて、指定されたチャン
ネル番号に対応する受信信号のアナログ／デジタルの別
を判別するよう構成されている上記（11）に記載のデジ
タル・アナログ共用受信装置。
【００２８】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は、本発明のデジタル・アナロ
グ共用受信装置をＣＡＴＶ放送システムの受信装置（Ｃ
ＡＴＶコンバータ）に適用した場合の実施例を示すブロ
ック図である。
て詳細に説明する。図１は、本発明のデジタル・アナロ
グ共用受信装置をＣＡＴＶ放送システムの受信装置（Ｃ
ＡＴＶコンバータ）に適用した場合の実施例を示すブロ
ック図である。
【００２９】図１において、図２と同一符号は同等物を
示す。本発明の受信装置Ｂは、ＰＬＬ（位相同期ルー
プ）回路１４、ＡＦＣ（自動周波数制御）回路１５を有
している。
示す。本発明の受信装置Ｂは、ＰＬＬ（位相同期ルー
プ）回路１４、ＡＦＣ（自動周波数制御）回路１５を有
している。
【００３０】ＰＬＬ回路１４は、ＩＣチップで構成さ
れ、位相比較回路ＰＣＳ、チャージポンプ等（図示せ
ず）から構成されている。
れ、位相比較回路ＰＣＳ、チャージポンプ等（図示せ
ず）から構成されている。
【００３１】ＰＬＬ回路１４におけるＶｆｉは、周波数
信号入力端子、Ｖｆｏは、ＰＬＬチャージポンプ出力端
子である。
信号入力端子、Ｖｆｏは、ＰＬＬチャージポンプ出力端
子である。
【００３２】ＡＦＣ回路１５は、ＮＰＮトランジスタＱ
１、抵抗Ｒ１、コンデンサＣ１から構成されるローパス
フィルタ回路ＬＰＦと、バラクタダイオード（可変容量
ダイオード）Ｄ１、抵抗Ｒ４、Ｒ５、コンデンサＣ２、
発振器ＯＳＣから構成される第２局部発信回路１０と、
抵抗Ｒ２、Ｒ３とにより構成されている。また、ＡＦＣ
回路１５のＡＦＣ−ＩＮは、チューナのＡＦＣ端子に接
続されるＡＦＣ信号入力部である。
１、抵抗Ｒ１、コンデンサＣ１から構成されるローパス
フィルタ回路ＬＰＦと、バラクタダイオード（可変容量
ダイオード）Ｄ１、抵抗Ｒ４、Ｒ５、コンデンサＣ２、
発振器ＯＳＣから構成される第２局部発信回路１０と、
抵抗Ｒ２、Ｒ３とにより構成されている。また、ＡＦＣ
回路１５のＡＦＣ−ＩＮは、チューナのＡＦＣ端子に接
続されるＡＦＣ信号入力部である。
【００３３】この受信装置Ｂでは、有線ケーブルを介し
て供給された所要の周波数帯域（本実施例の場合は、ｆ
ａ＝５０〜８６０ＭＨｚの周波数帯）の受信信号ｆａが
入力端子ＩＮに入力される。この場合、信号ｆａは、ア
ナログ信号、デジタル信号の双方の場合を含む。
て供給された所要の周波数帯域（本実施例の場合は、ｆ
ａ＝５０〜８６０ＭＨｚの周波数帯）の受信信号ｆａが
入力端子ＩＮに入力される。この場合、信号ｆａは、ア
ナログ信号、デジタル信号の双方の場合を含む。
【００３４】受信装置Ｂは、入力端子ＩＮに入力された
信号ｆａから低周波成分を通過させるローパスフィルタ
１と、その出力を入力し、強い電波のときはゲインを下
げ、弱い周波のときはゲインを上げて出力を一定に保つ
働きをする、いわゆる受信機回増幅度を自動的に制御し
受信電波の強弱にかかわらず出力を一定にするＡＧＣ回
路２と、ＡＧＣ回路２からの出力をハイ（Ｈｉｇｈ）バ
ンドとロー（Ｌｏｗ）バンドとに周波数変換を行わしめ
るために、５０〜５５０ＭＨｚの入力レンジに対応して
構成された同調型ローパスフィルタ３と、その出力を増
幅する増幅器４と、第１局部発信回路５と、バッファ増
幅器６と、第１局部発信回路５からバッファ増幅器６を
介して供給された第１局部周波数ｆｂの信号と受信信号
ｆａとを混合することによりビートとして双方の周波数
の差の第１中間周波数ｆｃを得る第１混合回路（ミキサ
回路）７と、その出力の所定の帯域を通過させるＩＦ
（中間周波数）バンドパスフィルタ８と、ＩＦ増幅回路
９と、第２局部発信回路１０を含むＡＦＣ回路１５と、
バッファ増幅器１１と、第２局部発信回路１０からバッ
ファ増幅器１１を介して供給された第２局部周波数ｆｄ
の信号と第１中間周波数ｆｃの信号とを混合することに
よりビートとして双方の周波数の差の第２中間周波数ｆ
ｅを得る第２混合回路１２と、ＩＦバンドパスフィルタ
１３とを有しており、ＩＦバンドパスフィルタ１３から
の出力を出力端子ＯＵＴから取り出すように構成されて
いる。
信号ｆａから低周波成分を通過させるローパスフィルタ
１と、その出力を入力し、強い電波のときはゲインを下
げ、弱い周波のときはゲインを上げて出力を一定に保つ
働きをする、いわゆる受信機回増幅度を自動的に制御し
受信電波の強弱にかかわらず出力を一定にするＡＧＣ回
路２と、ＡＧＣ回路２からの出力をハイ（Ｈｉｇｈ）バ
ンドとロー（Ｌｏｗ）バンドとに周波数変換を行わしめ
るために、５０〜５５０ＭＨｚの入力レンジに対応して
構成された同調型ローパスフィルタ３と、その出力を増
幅する増幅器４と、第１局部発信回路５と、バッファ増
幅器６と、第１局部発信回路５からバッファ増幅器６を
介して供給された第１局部周波数ｆｂの信号と受信信号
ｆａとを混合することによりビートとして双方の周波数
の差の第１中間周波数ｆｃを得る第１混合回路（ミキサ
回路）７と、その出力の所定の帯域を通過させるＩＦ
（中間周波数）バンドパスフィルタ８と、ＩＦ増幅回路
９と、第２局部発信回路１０を含むＡＦＣ回路１５と、
バッファ増幅器１１と、第２局部発信回路１０からバッ
ファ増幅器１１を介して供給された第２局部周波数ｆｄ
の信号と第１中間周波数ｆｃの信号とを混合することに
よりビートとして双方の周波数の差の第２中間周波数ｆ
ｅを得る第２混合回路１２と、ＩＦバンドパスフィルタ
１３とを有しており、ＩＦバンドパスフィルタ１３から
の出力を出力端子ＯＵＴから取り出すように構成されて
いる。
【００３５】このうち、第１局部発信回路５と、バッフ
ァ増幅器６と、第１混合回路７とにより、アップコンバ
ータが構成される。すなわち、第１局部周波数ｆｂの帯
域は、１０１０〜１５１０ＭＨｚとされ、受信信号ｆａ
は、第１混合回路７によって高域周波数に周波数変換
（アップコンバート）され、例えば９６０ＭＨｚの第１
中間周波数ｆｃを得る。
ァ増幅器６と、第１混合回路７とにより、アップコンバ
ータが構成される。すなわち、第１局部周波数ｆｂの帯
域は、１０１０〜１５１０ＭＨｚとされ、受信信号ｆａ
は、第１混合回路７によって高域周波数に周波数変換
（アップコンバート）され、例えば９６０ＭＨｚの第１
中間周波数ｆｃを得る。
【００３６】また、ＡＦＣ回路１５と、バッファ増幅器
１１と、第２混合回路１２とにより、ダウンコンバータ
が構成される。すなわち、第２混合回路１２では、第１
中間周波数ｆｃが低域周波数に周波数変換（ダウンコン
バート）され、例えば４４ＭＨｚの第２中間周波数ｆｅ
を得るように構成されている。そして、このような第２
中間周波数ｆｅが得られるように、第２局部周波数ｆｄ
がＰＬＬ回路１４およびＡＦＣ回路１５によりコントロ
ールされる。特に、アナログ信号受信時には、第２中間
周波数ｆｅのズレ（変動）が生じないように、バラクタ
ダイオードＤ１の容量を変えて第２局部周波数ｆｄをコ
ントロールする。
１１と、第２混合回路１２とにより、ダウンコンバータ
が構成される。すなわち、第２混合回路１２では、第１
中間周波数ｆｃが低域周波数に周波数変換（ダウンコン
バート）され、例えば４４ＭＨｚの第２中間周波数ｆｅ
を得るように構成されている。そして、このような第２
中間周波数ｆｅが得られるように、第２局部周波数ｆｄ
がＰＬＬ回路１４およびＡＦＣ回路１５によりコントロ
ールされる。特に、アナログ信号受信時には、第２中間
周波数ｆｅのズレ（変動）が生じないように、バラクタ
ダイオードＤ１の容量を変えて第２局部周波数ｆｄをコ
ントロールする。
【００３７】出力端子ＯＵＴの後段には、復調部１８が
接続されている。この復調部は、例えば、ＩＦ増幅回路
と、第２中間周波数ｆｅから音声信号を抽出する検波復
調回路と、音声ローパスフィルタと、秘話回路と、音声
増幅回路と、送信時に振幅が圧縮された波形を元に戻す
伸長回路と、出力増幅回路とを有し、これらが順次接続
された構成となっている。
接続されている。この復調部は、例えば、ＩＦ増幅回路
と、第２中間周波数ｆｅから音声信号を抽出する検波復
調回路と、音声ローパスフィルタと、秘話回路と、音声
増幅回路と、送信時に振幅が圧縮された波形を元に戻す
伸長回路と、出力増幅回路とを有し、これらが順次接続
された構成となっている。
【００３８】これらの回路を介して有線ケーブルを通し
て受信されたｆａ中心の搬送波から音声信号が抽出され
る。なお、図１中のＣａはＡＧＣ回路２へ入力される制
御信号、Ｖｔはアップダウンコンバータ３への供給電圧
である。
て受信されたｆａ中心の搬送波から音声信号が抽出され
る。なお、図１中のＣａはＡＧＣ回路２へ入力される制
御信号、Ｖｔはアップダウンコンバータ３への供給電圧
である。
【００３９】次に、第２局部発信回路１０の出力を自動
的に制御するためのＰＬＬ回路１４およびＡＦＣ回路１
５の構成および動作について説明する。
的に制御するためのＰＬＬ回路１４およびＡＦＣ回路１
５の構成および動作について説明する。
【００４０】ＰＬＬ回路１４のＰＬＬチャージポンプ出
力端子Ｖｆｏは、ＡＦＣ回路１５の入力端子ｔ１を介し
てＮＰＮトランジスタＱ１のベースに接続され、そのエ
ミッタは地気（グラウンド）に接続されるとともに、そ
のコレクタは結合点Ｖｓ（共通の端子）に接続されてい
る。
力端子Ｖｆｏは、ＡＦＣ回路１５の入力端子ｔ１を介し
てＮＰＮトランジスタＱ１のベースに接続され、そのエ
ミッタは地気（グラウンド）に接続されるとともに、そ
のコレクタは結合点Ｖｓ（共通の端子）に接続されてい
る。
【００４１】そして、ＮＰＮトランジスタＱ１のベース
とコレクタ間には、コンデンサＣ１と抵抗Ｒ１との直列
回路が並列接続されている。結合点Ｖｓは、抵抗Ｒ２を
介して電源＋Ｂに接続されるとともに、抵抗Ｒ３を介し
てチューナ端子ＡＦＣ−ＩＮに接続されている。このチ
ューナ端子ＡＦＣ−ＩＮには、復調部１８からの制御信
号（ＡＦＣ信号）が入力される。
とコレクタ間には、コンデンサＣ１と抵抗Ｒ１との直列
回路が並列接続されている。結合点Ｖｓは、抵抗Ｒ２を
介して電源＋Ｂに接続されるとともに、抵抗Ｒ３を介し
てチューナ端子ＡＦＣ−ＩＮに接続されている。このチ
ューナ端子ＡＦＣ−ＩＮには、復調部１８からの制御信
号（ＡＦＣ信号）が入力される。
【００４２】また、結合点Ｖｓは、抵抗Ｒ４を介してバ
ラクタダイオードＤ１のアノード側に接続され、そのカ
ソード側は、抵抗Ｒ５を介して電源＋Ｂに接続されてい
る。バラクタダイオードＤ１のアノード側とカソード側
の間には、コンデンサＣ２を介して発振器ＯＳＣが並列
接続されている。そして、第２局部発信回路１０の出力
は第２局部周波数ｆｄとしてバッファ増幅器１１に供給
される。
ラクタダイオードＤ１のアノード側に接続され、そのカ
ソード側は、抵抗Ｒ５を介して電源＋Ｂに接続されてい
る。バラクタダイオードＤ１のアノード側とカソード側
の間には、コンデンサＣ２を介して発振器ＯＳＣが並列
接続されている。そして、第２局部発信回路１０の出力
は第２局部周波数ｆｄとしてバッファ増幅器１１に供給
される。
【００４３】バラクタダイオードＤ１は、ＡＦＣ信号や
ローパスフィルタ回路ＬＰＦの出力等の制御信号の結合
点Ｖｓへの入力に応じて、その容量を変え、第２局部発
信回路１０の発振周波数、すなわち第２局部周波数ｆｄ
を調整する。
ローパスフィルタ回路ＬＰＦの出力等の制御信号の結合
点Ｖｓへの入力に応じて、その容量を変え、第２局部発
信回路１０の発振周波数、すなわち第２局部周波数ｆｄ
を調整する。
【００４４】一般に、デジタル信号およびアナログ信号
の両方の信号を受信するＣＡＴＶコンバータにおいて
は、デジタル信号およびアナログ信号の両方の複調器を
備えなければならないが、本発明のこの実施例では、ア
ナログ信号受信時は従来から用いられてきたアナログ複
調器を用いて検知するＡＦＣ回路をそのまま利用できる
ようにするために、ＡＦＣ信号の入力部であるチューナ
端子ＡＦＣ−ＩＮと、第２局部発信回路１０の発振器Ｏ
ＳＣの端子とを共通の結合点Ｖｓとし、さらに、この結
合点Ｖｓにローパスフィルタ回路ＬＰＦの出力側を結線
した。
の両方の信号を受信するＣＡＴＶコンバータにおいて
は、デジタル信号およびアナログ信号の両方の複調器を
備えなければならないが、本発明のこの実施例では、ア
ナログ信号受信時は従来から用いられてきたアナログ複
調器を用いて検知するＡＦＣ回路をそのまま利用できる
ようにするために、ＡＦＣ信号の入力部であるチューナ
端子ＡＦＣ−ＩＮと、第２局部発信回路１０の発振器Ｏ
ＳＣの端子とを共通の結合点Ｖｓとし、さらに、この結
合点Ｖｓにローパスフィルタ回路ＬＰＦの出力側を結線
した。
【００４５】ＰＬＬ回路１４には、ＰＬＬ回路の出力を
制御する制御手段であるマイクロコンピュータ１６が接
続され、さらに、このマイクロコンピュータ１６には、
チャンネルキー入力部１７が接続されている。
制御する制御手段であるマイクロコンピュータ１６が接
続され、さらに、このマイクロコンピュータ１６には、
チャンネルキー入力部１７が接続されている。
【００４６】マイクロコンピュータ１６にはメモリーが
内蔵され、このメモリーには、ＣＡＴＶのチャンネルの
チャンネルプランに関するデータ（チャンネルプランデ
ータ）が予め記憶されている。このチャンネルプランデ
ータは、例えば、チャンネル番号１〜１０は、受信され
る信号がアナログ変調信号、チャンネル番号１１〜２０
は、受信される信号がデジタル変調信号というように、
受信局のチャンネル番号とそのチャンネル番号に対応す
る受信信号のアナログ／デジタルの別とが対応付けられ
ているものである。
内蔵され、このメモリーには、ＣＡＴＶのチャンネルの
チャンネルプランに関するデータ（チャンネルプランデ
ータ）が予め記憶されている。このチャンネルプランデ
ータは、例えば、チャンネル番号１〜１０は、受信され
る信号がアナログ変調信号、チャンネル番号１１〜２０
は、受信される信号がデジタル変調信号というように、
受信局のチャンネル番号とそのチャンネル番号に対応す
る受信信号のアナログ／デジタルの別とが対応付けられ
ているものである。
【００４７】そして、チャンネル番号が選択され、それ
に対応した信号がチャンネルキー入力部１７からマイク
ロコンピュータ１６に入力されると、マイクロコンピュ
ータ１６は、前記チャンネルプランデータに基づいて、
内蔵する判別手段（判別のためのプログラム）により、
受信信号ｆａのアナログ／デジタルの別を判別する。そ
して、マイクロコンピュータ１６は、この判別結果に基
づいて、ＰＬＬ回路１４の出力を制御する。
に対応した信号がチャンネルキー入力部１７からマイク
ロコンピュータ１６に入力されると、マイクロコンピュ
ータ１６は、前記チャンネルプランデータに基づいて、
内蔵する判別手段（判別のためのプログラム）により、
受信信号ｆａのアナログ／デジタルの別を判別する。そ
して、マイクロコンピュータ１６は、この判別結果に基
づいて、ＰＬＬ回路１４の出力を制御する。
【００４８】すなわち、この判別の結果、受信信号ｆａ
がアナログ信号である場合には、マイクロコンピュータ
１６は、ＰＬＬ回路１４が最小周波数となるような周波
数データを出力し、これを入力端子Ｖｆｉに入力する。
その結果、チャージポンプ出力端子Ｖｆｏの出力（ＮＰ
ＮトランジスタＱ１のベース駆動電圧）が０となり、Ｎ
ＰＮトランジスタＱ１の駆動を阻止する（ＯＦＦとす
る）。これにより、端子ＡＦＣ−ＩＮはオープンとな
り、電源＋Ｂにプルアップされた状態でＡＦＣ回路１５
が作動する。すなわち、ＡＦＣ回路１５動作時は、チュ
ーナ端子ＡＦＣ−ＩＮより入力されるＡＦＣ信号に基づ
いて、第２局部発信回路１０から出力される信号の第２
局部周波数ｆｄがコントロールされる。
がアナログ信号である場合には、マイクロコンピュータ
１６は、ＰＬＬ回路１４が最小周波数となるような周波
数データを出力し、これを入力端子Ｖｆｉに入力する。
その結果、チャージポンプ出力端子Ｖｆｏの出力（ＮＰ
ＮトランジスタＱ１のベース駆動電圧）が０となり、Ｎ
ＰＮトランジスタＱ１の駆動を阻止する（ＯＦＦとす
る）。これにより、端子ＡＦＣ−ＩＮはオープンとな
り、電源＋Ｂにプルアップされた状態でＡＦＣ回路１５
が作動する。すなわち、ＡＦＣ回路１５動作時は、チュ
ーナ端子ＡＦＣ−ＩＮより入力されるＡＦＣ信号に基づ
いて、第２局部発信回路１０から出力される信号の第２
局部周波数ｆｄがコントロールされる。
【００４９】つまり、本発明では、ＡＦＣ回路１５の負
極性動作（出力端子Ｖｆｏの出力とＡＦＣ信号の入力と
の極性が反対となっていること）に合わせて、チャージ
ポンプ出力端子Ｖｆｏの出力がなされるようにＰＬＬ回
路１４へ最小周波数データを入力し、ＮＰＮトランジス
タＱ１を不作動の状態として、第２局部発信回路１０の
ローパスフィルタ回路ＬＰＦとの接続を実質的に遮断す
ることにより、第２局部発信回路１０から出力される第
２局部周波数ｆｄを調整するための制御信号であるＡＦ
Ｃ信号が、チューナ端子ＡＦＣ−ＩＮおよび結合点Ｖｓ
端子を介して直接バラクタダイオードＤ１に加わるよう
にしている。このため周波数精度の悪いアナログ送信系
による周波数のズレ（第２中間周波数ｆｅの変動）を補
正することができ、さらに、周囲環境による周波数のズ
レも同様に補正することができる。そして、この補正に
よって、出力端子ＯＵＴから、安定した適正な周波数の
信号が出力される。
極性動作（出力端子Ｖｆｏの出力とＡＦＣ信号の入力と
の極性が反対となっていること）に合わせて、チャージ
ポンプ出力端子Ｖｆｏの出力がなされるようにＰＬＬ回
路１４へ最小周波数データを入力し、ＮＰＮトランジス
タＱ１を不作動の状態として、第２局部発信回路１０の
ローパスフィルタ回路ＬＰＦとの接続を実質的に遮断す
ることにより、第２局部発信回路１０から出力される第
２局部周波数ｆｄを調整するための制御信号であるＡＦ
Ｃ信号が、チューナ端子ＡＦＣ−ＩＮおよび結合点Ｖｓ
端子を介して直接バラクタダイオードＤ１に加わるよう
にしている。このため周波数精度の悪いアナログ送信系
による周波数のズレ（第２中間周波数ｆｅの変動）を補
正することができ、さらに、周囲環境による周波数のズ
レも同様に補正することができる。そして、この補正に
よって、出力端子ＯＵＴから、安定した適正な周波数の
信号が出力される。
【００５０】また、前記判別の結果、受信信号ｆａがデ
ジタル信号である場合には、マイクロコンピュータ１６
は、ＰＬＬ回路１４へ所定の周波数データ（１つの固定
された第２局部周波数ｆｄが得られるようなデータ）を
出力し、ＰＬＬ回路１４を作動させる。このとき、チャ
ージポンプ出力端子Ｖｆｏの出力により、ローパスフィ
ルタ回路ＬＰＦのＮＰＮトランジスタＱ１のベースが駆
動し、ローパスフィルタ回路ＬＰＦが作動する。そし
て、ローパスフィルタ回路ＬＰＦを経て結合点Ｖｓに入
力された信号により、前記と同様の原理で、第２局部発
信回路１０の制御、すなわち第２局部周波数ｆｄの設定
がなされる。
ジタル信号である場合には、マイクロコンピュータ１６
は、ＰＬＬ回路１４へ所定の周波数データ（１つの固定
された第２局部周波数ｆｄが得られるようなデータ）を
出力し、ＰＬＬ回路１４を作動させる。このとき、チャ
ージポンプ出力端子Ｖｆｏの出力により、ローパスフィ
ルタ回路ＬＰＦのＮＰＮトランジスタＱ１のベースが駆
動し、ローパスフィルタ回路ＬＰＦが作動する。そし
て、ローパスフィルタ回路ＬＰＦを経て結合点Ｖｓに入
力された信号により、前記と同様の原理で、第２局部発
信回路１０の制御、すなわち第２局部周波数ｆｄの設定
がなされる。
【００５１】このデジタル信号受信時には、復調部１８
からＡＦＣ信号は出力されず、よって、ＰＬＬ回路１４
およびローパスフィルタ回路ＬＰＦのみにより第２局部
発信回路の制御がなされる。このような構成により、デ
ジタル信号受信時には、出力端子ＯＵＴから、安定した
周波数の信号が出力される。
からＡＦＣ信号は出力されず、よって、ＰＬＬ回路１４
およびローパスフィルタ回路ＬＰＦのみにより第２局部
発信回路の制御がなされる。このような構成により、デ
ジタル信号受信時には、出力端子ＯＵＴから、安定した
周波数の信号が出力される。
【００５２】以上、本発明を図示の実施例に基づいて説
明したが、本発明は、これに限定されるものではない。
明したが、本発明は、これに限定されるものではない。
【００５３】例えば第１局部発信回路５においても、前
述したようなＰＬＬ回路１４およびＡＦＣ回路１５を設
け、これにより第１局部周波数ｆｂを調整するような構
成とすることができる。
述したようなＰＬＬ回路１４およびＡＦＣ回路１５を設
け、これにより第１局部周波数ｆｂを調整するような構
成とすることができる。
【００５４】また、本発明は、ＣＡＴＶ放送システムに
限らず、例えば衛星放送システムにも適用することがで
き、さらには、その他のアナログ信号・デジタル信号を
共通に受信できる受信機にも適用することができる。
限らず、例えば衛星放送システムにも適用することがで
き、さらには、その他のアナログ信号・デジタル信号を
共通に受信できる受信機にも適用することができる。
【００５５】
【発明の効果】以上の説明から明らかなように、本発明
のデジタル・アナログ共用受信装置は、アナログ信号と
デジタル信号の両方を受信することができ、そのための
回路構成において、共用された部分が多く、回路構成が
簡易で、部品点数削減等により、小型化が図れると共に
安価に製造できる。
のデジタル・アナログ共用受信装置は、アナログ信号と
デジタル信号の両方を受信することができ、そのための
回路構成において、共用された部分が多く、回路構成が
簡易で、部品点数削減等により、小型化が図れると共に
安価に製造できる。
【００５６】しかも、このようなアナログ信号とデジタ
ル信号の両方を受信することができる共用化された回路
構成において、周波数の安定した出力信号を得ることが
でき、特に、周波数精度の悪いアナログ送信系による周
波数のズレや周囲環境による周波数のズレを適正に補正
することができる。
ル信号の両方を受信することができる共用化された回路
構成において、周波数の安定した出力信号を得ることが
でき、特に、周波数精度の悪いアナログ送信系による周
波数のズレや周囲環境による周波数のズレを適正に補正
することができる。
【００５７】また、制御手段を有する場合、特に、受信
信号のアナログ／デジタルの別を判別する判別手段を有
する場合には、受信信号に応じた制御や周波数の補正を
自動的かつ適正に行うことできる。
信号のアナログ／デジタルの別を判別する判別手段を有
する場合には、受信信号に応じた制御や周波数の補正を
自動的かつ適正に行うことできる。
【図１】本発明の実施例を示すＣＡＴＶコンバータの回
路構成を示すブロック図である。
路構成を示すブロック図である。
【図２】従来のＣＡＴＶコンバータの回路構成を示すブ
ロック図である。
ロック図である。
１ ローパスフィルタ ２ ＡＧＣ回路 ３ アップダウンコンバータ ４ 増幅器 ５ 第１局部発信回路 ６ バッファ増幅器 ７ 第１混合回路（ミキサ回路） ８ ＩＦ（中間周波数）バンドパスフィルタ ９ ＩＦ増幅回路 １０ａ 第２局部発信回路 １０ 第２局部発信回路 １１ バッファ増幅器 １２ 第２混合回路（ミキサ回路） １３ ＩＦバンドパスフィルタ １４ ＰＬＬ回路 １５ ＡＦＣ回路 １６ マイクロコンピュータ １７ チャンネルキー入力部 １８ 復調部 Ａ、Ｂ 受信装置 Ｖｔ 電源電圧 ＩＮ 入力端子 ＯＵＴ 出力端子 Ｑ１ ＮＰＮトランジスタ Ｒ１〜Ｒ５ 抵抗 Ｃ１、Ｃ２ コンデンサ Ｄ１ バラクタダイオード Ｃａ ＡＧＣ制御信号 Ｖｆｉ 周波数信号入力端子 Ｖｆｏ ＰＬＬチャージポンプ出力端子 Ｖｓ 結合点 ＯＳＣ 発振器 ＡＦＣ−ＩＮ チューナ端子 ＬＰＦ ローパスフィルタ
Claims (13)
- 【請求項１】 アナログ信号またはデジタル信号による
受信信号を周波数変換するコンバータと、前記コンバー
タの出力を取り出す出力端子とを有するデジタル・アナ
ログ共用受信装置において、 前記コンバータは、該コンバータより出力される信号の
周波数を安定させるためのＡＦＣ（自動周波数制御）回
路を有し、 前記ＡＦＣ回路は、 発振周波数が可変の局部発信回路と、 受信信号がアナログ信号である場合に前記局部発信回路
を制御する信号と、受信信号がデジタル信号である場合
に前記局部発信回路を制御する信号との、共通の入力端
子（Ｖｓ）を有するものであることを特徴とするデジタ
ル・アナログ共用受信装置。 - 【請求項２】 アナログ信号またはデジタル信号が入力
される入力端子と、 前記入力端子に入力された受信信号を高域の第１中間周
波数に周波数変換するアップコンバータと、 前記第１中間周波数を低域の第２中間周波数に周波数変
換するダウンコンバータと、 前記ダウンコンバータの出力を取り出す出力端子とを有
するデジタル・アナログ共用受信装置において、 前記ダウンコンバータは、該ダウンコンバータより出力
される前記第２中間周波数を安定させるためのＡＦＣ
（自動周波数制御）回路を有し、 前記ＡＦＣ回路は、 発振周波数が可変の局部発信回路と、 受信信号がアナログ信号である場合に前記局部発信回路
を制御する信号と、受信信号がデジタル信号である場合
に前記局部発信回路を制御する信号との、共通の入力端
子（Ｖｓ）を有するものであることを特徴とするデジタ
ル・アナログ共用受信装置。 - 【請求項３】 受信信号のアナログ／デジタルの別に応
じて、前記入力端子（Ｖｓ）へ入力される信号を選択す
るよう制御する制御手段を有する請求項１または２に記
載のデジタル・アナログ共用受信装置。 - 【請求項４】 前記制御手段は、受信信号のアナログ／
デジタルの別を判別する判別手段を有する請求項３に記
載のデジタル・アナログ共用受信装置。 - 【請求項５】 前記制御手段は、受信信号のアナログ／
デジタルの別に関するデータを記憶したメモリーを有
し、前記判別手段は、前記メモリーに記憶されたデータ
に基づいて受信信号のアナログ／デジタルの別を判別す
る請求項４に記載のデジタル・アナログ共用受信装置。 - 【請求項６】 アナログ信号またはデジタル信号が入力
される入力端子と、 第１局部発信回路と、 前記入力端子に入力された受信信号と前記第１局部発信
回路から供給された第１局部周波数の信号とを混合する
ことによりビートとして双方の周波数の第１中間周波数
を得る第１混合回路と、 ローパスフィルタ回路、該ローパスフィルタ回路の出力
側に接続された第２局部発信回路および該第２局部発信
回路を制御するＡＦＣ信号を入力するＡＦＣ信号入力部
を備えるＡＦＣ回路と、 前記ＡＦＣ回路に接続されたＰＬＬ回路と、 受信信号のアナログ／デジタルの別に応じて、前記ＰＬ
Ｌ回路の出力を制御し、前記ＡＦＣ信号入力部へのＡＦ
Ｃ信号の入力と、前記ローパスフィルタ回路の作動とを
選択する制御手段と、 前記第２局部発信回路から供給された第２局部周波数の
信号と前記第１中間周波数の信号とを混合することによ
りビートとして双方の周波数の差の第２中間周波数を得
る第２混合回路と、 前記第２混合回路の出力を取り出す出力端子とを有する
ことを特徴とするデジタル・アナログ共用受信装置。 - 【請求項７】 前記制御手段は、受信信号のアナログ／
デジタルの別を判別する判別手段を有する請求項６に記
載のデジタル・アナログ共用受信装置。 - 【請求項８】 前記制御手段は、受信信号のアナログ／
デジタルの別に関するデータを記憶したメモリーを有
し、前記判別手段は、前記メモリーに記憶されたデータ
に基づいて受信信号のアナログ／デジタルの別を判別す
る請求項７に記載のデジタル・アナログ共用受信装置。 - 【請求項９】 アナログ信号またはデジタル信号が入力
される入力端子と、 第１局部発信回路と、 前記入力端子に入力された受信信号と前記第１局部発信
回路から供給された第１局部周波数の信号とを混合する
ことによりビートとして双方の周波数の第１中間周波数
を得る第１混合回路と、 第２局部発信回路を有するＡＦＣ（自動周波数制御）回
路と、 前記ＡＦＣ回路に接続されたＰＬＬ回路と、 受信信号のアナログ／デジタルの別に応じて、前記ＰＬ
Ｌ回路の出力を制御する制御手段と、 前記第２局部発信回路から供給された第２局部周波数の
信号と前記第１中間周波数の信号とを混合することによ
りビートとして双方の周波数の差の第２中間周波数を得
る第２混合回路と、 前記第２混合回路の出力を取り出す出力端子とを有する
デジタル・アナログ共用受信装置であって、 前記ＡＦＣ回路は、 前記ＰＬＬ回路のＰＬＬチャージポンプ出力部に接続さ
れたローパスフィルタ回路と、該ローパスフィルタ回路
の出力側に接続された前記第２局部発信回路と、前記ロ
ーパスフィルタ回路と前記第２局部発信回路との間に接
続され、前記第２局部発信回路を制御するＡＦＣ信号を
入力するＡＦＣ信号入力部とを有しており、 前記制御手段は、 アナログ信号受信時には、前記ＰＬＬチャージポンプ出
力部より前記ローパスフィルタ回路を不作動状態とする
信号を出力して、前記ＡＦＣ信号入力部から入力される
ＡＦＣ信号により前記第２局部周波数を調整するよう制
御し、 デジタル信号受信時には、前記ＰＬＬチャージポンプ出
力部より前記ローパスフィルタ回路を作動させる信号を
出力して、前記ＰＬＬ回路と前記ローパスフィルタ回路
とにより前記第２局部周波数を設定するよう制御するも
のであることを特徴とするデジタル・アナログ共用受信
装置。 - 【請求項１０】 ローパスフィルタ回路は、トランジス
タを備え、デジタル信号受信時に、前記ＰＬＬチャージ
ポンプ出力部より出力された信号が前記トランジスタの
ベースを駆動することにより前記ローパスフィルタ回路
が作動する請求項９に記載のデジタル・アナログ共用受
信装置。 - 【請求項１１】 前記制御手段は、受信信号のアナログ
／デジタルの別を判別する判別手段を有する請求項９ま
たは１０に記載のデジタル・アナログ共用受信装置。 - 【請求項１２】 前記制御手段は、受信信号のアナログ
／デジタルの別に関するデータを記憶したメモリーを有
し、前記判別手段は、前記メモリーに記憶されたデータ
に基づいて受信信号のアナログ／デジタルの別を判別す
る請求項１１に記載のデジタル・アナログ共用受信装
置。 - 【請求項１３】 前記制御手段は、受信局のチャンネル
番号とそのチャンネル番号に対応する受信信号のアナロ
グ／デジタルの別に関するチャンネルプランデータを記
憶したメモリーを有し、前記判別手段は、前記メモリー
に記憶されたデータに基づいて、指定されたチャンネル
番号に対応する受信信号のアナログ／デジタルの別を判
別するよう構成されている請求項１１に記載のデジタル
・アナログ共用受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8028772A JPH08274590A (ja) | 1995-01-31 | 1996-01-24 | デジタル・アナログ共用受信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-34436 | 1995-01-31 | ||
| JP3443695 | 1995-01-31 | ||
| JP8028772A JPH08274590A (ja) | 1995-01-31 | 1996-01-24 | デジタル・アナログ共用受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274590A true JPH08274590A (ja) | 1996-10-18 |
Family
ID=26366918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8028772A Pending JPH08274590A (ja) | 1995-01-31 | 1996-01-24 | デジタル・アナログ共用受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274590A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307599B1 (en) | 1997-03-10 | 2001-10-23 | Alps Electric Co., Ltd. | Analog-digital broadcast shared receiving tuner |
| JP2010281718A (ja) * | 2009-06-05 | 2010-12-16 | Koden Electronics Co Ltd | 魚群探知機 |
| US9008227B2 (en) | 2011-07-29 | 2015-04-14 | Bae Systems Plc | Radio frequency communication |
-
1996
- 1996-01-24 JP JP8028772A patent/JPH08274590A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307599B1 (en) | 1997-03-10 | 2001-10-23 | Alps Electric Co., Ltd. | Analog-digital broadcast shared receiving tuner |
| JP2010281718A (ja) * | 2009-06-05 | 2010-12-16 | Koden Electronics Co Ltd | 魚群探知機 |
| US9008227B2 (en) | 2011-07-29 | 2015-04-14 | Bae Systems Plc | Radio frequency communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881272A (en) | Multi-band FM receiver for receiving FM broadcasting signals and TV broadcasting sound signals | |
| US5825833A (en) | Digital and analog reception apparatus | |
| EP0428173B1 (en) | Radio frequency signal amplifying circuit in radio receiver | |
| US6763230B2 (en) | Frequency-lock filtering receiver | |
| JP2542955B2 (ja) | 自動選局回路における信号強度のピ―ク検出回路 | |
| US6211925B1 (en) | Video intermediate-frequency signal processing device capable of receiving FM broadcasts | |
| KR880002406B1 (ko) | 마아크로포닉 제거회로를 가진 기계식 튜너 | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| JP2001177779A (ja) | 映像中間周波処理装置 | |
| CA1277373C (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| JP2000324186A (ja) | 受信装置および方法 | |
| EP0426175B1 (en) | Am radio receiver | |
| JPH10276112A (ja) | ラジオ受信機 | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JPS5831052B2 (ja) | ジユシンソウチ | |
| AU603216B2 (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| KR830000365B1 (ko) | Rf 신호 수신기의 중심 주파수 동조 시스템 | |
| JP3048995U (ja) | 受信機の温度ドリフト制御装置 | |
| JP3334292B2 (ja) | Ａｆｃ装置 | |
| JP2003101388A (ja) | デジタル放送選局装置、デジタル放送の選局方法 | |
| JPH11205167A (ja) | Ｆｍ受信機 | |
| JP2007006127A (ja) | 選局装置およびその方法 | |
| JPH0662341A (ja) | 衛星放送受信用復調回路 | |
| JPH0746497A (ja) | 受信装置 | |
| JPH06188768A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050926 |