JPH08275060A - 受光素子回路、受光素子回路アレイ及び受光素子回路の構成方法 - Google Patents

Abstract

(57)【要約】 【目的】 受光感度を可変にできかつ受光素子からの出
力極性を制御できる感度可変機能を有する受光素子回路
の両極性の出力の大きさを一致させることのできる受光
素子回路を得る。 【構成】 受光素子３の電位は、非反転出力回路内のMO
Sトランジスタ15、及び反転出力回路内のMOSトランジス
タ17に導かれ、それぞれの回路のコンダクタンスを制御
する。ここで選択スイッチ16がオンすれば電源電圧端子
６から出力端子５へと電流が流れ込み（非反転出力）、
選択スイッチ18がオンすれば出力端子５から接地端子４
へと電流が流れ出す（反転出力）。ここで出力端子５の
電位は、MOSトランジスタ15と17の閾値電圧の差とし、
電源電圧は出力端子電位を特定することにより、両回路
からの出力電流の大きさを同じにするような、非反転、
反転出力回路の設計が容易になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、制御回路により受光
素子の受光感度を可変にするとともに高感度化を可能と
する受光素子回路の特に回路構成と、その受光素子回路
を複数配置した受光素子回路アレイ及び受光素子回路の
構成方法に関するものである。

【０００２】

【従来の技術】従来の画像処理装置においては、受光素
子から得た信号を処理装置内の計算機によって加工し、
膨大な計算時間を要して所望の画像処理を行っていた。
そのため、画像処理時間の短縮が期待されていた。一
方、画像処理の中には、信号として負の極性が必要であ
るものがあり、負の極性の信号を得るために受光素子の
制御電源として負電源を用いることは、費用と精度の点
で難しかった。このような背景の下で、受光素子に制御
回路を設けその制御回路により受光素子の感度を可変に
し、さらに極性まで制御できる感度可変機能を有する受
光素子回路は上記のような問題を解決した受光素子回路
として期待されている。

【０００３】以下、従来の感度可変機能を有する受光素
子回路について説明する。図１４は、特願平６−１２５
１３２号に記載の受光素子回路の構成図である。図にお
いて受光素子103からの出力電位は、トライステートス
イッチ104を通じて、一端が電源電圧109の端子に接続さ
れたｐＭＯＳトランジスタ105、あるいは一端が接地108
の端子に接続されたｎＭＯＳトランジスタ106のゲート
端子に接続される。

【０００４】上記のように構成されていた従来の受光素
子回路の動作について説明する。まず、一端が接地108
された受光素子103はリセットスイッチ用ＭＯＳトラン
ジスタ102を通じてバイアス端子101によりバイアスされ
る。次に、リセットスイッチ102をオフした後、光入射
により受光素子103に蓄積された電荷を、トライステー
トスイッチ104を通じてｐＭＯＳトランジスタ105、ある
いはｎＭＯＳトランジスタ106のゲート端子に入力す
る。この電荷量（電位）に応じて各ゲートはバイアスさ
れ出力端子107に電流を出力する。このとき、トライス
テートスイッチ104をｐＭＯＳトランジスタ105側にオン
すれば電流は流れ出す方向に、ｎＭＯＳトランジスタ10
6側にオンすれば流れ込む方向に制御することができ
る。以上のように、受光素子の電位を電流に変換して、
その大きさと極性を制御することが可能となり、負電源
を用いることなく感度を正負に制御可能な受光素子回路
を実現していた。また、非反転出力回路では、低いゲ−
ト電圧でも電流値を取り出しやすくするために、また反
転出力回路では高いゲ−ト電圧でも電流値を取り出しや
すくするためにそれぞれｐＭＯＳ、ｎＭＯＳトランジス
タを備えている。

【０００５】

【発明が解決しようとする課題】受光素子回路では、該
回路から得られた出力信号情報を用いて、後段で画像処
理を行うため、同じ光の強さ、即ち同じ受光素子電位に
対して反転、非反転の出力の絶対値を等しくし、１つの
受光素子回路からの出力の演算或は複数の受光素子間の
出力の演算（画素間の演算）等ができることが必要であ
る。即ち、反転、非反転の出力が相殺できなくてはなら
ない。なぜなら、ある受光素子回路において、反転出力
信号を選択した時と非反転出力信号を選択した時とで、
信号の大きさが異なると画素間の演算ができないからで
ある。

【０００６】一方、図１５は図１４の受光素子回路の、
反転出力及び非反転出力の大きさを、受光素子電位の関
数としてプロットした例である。受光素子回路として理
想的には二つの曲線は完全に一致するべきであるが、両
者の大きさは大きく異なり、受光素子電位の変化に対し
てｐＭＯＳとｎＭＯＳを使用している以上両出力を一致
せることはできない。そのため、このままでは全く相殺
がうまくいかず、即ち、画素間演算ができず、受光素子
回路として十分な性能を有していないことが分かる。

【０００７】このように、従来の受光素子回路では、受
光素子出力を増幅し、反転、非反転の二通りで出力を取
り出すことはできるが、例えば、上記のような構造とな
っているため、ｐＭＯＳトランジスタはゲート電位が低
い程出力電流値は大きくなるが、ｎＭＯＳトランジスタ
はゲート電位が高い程出力電流値が大きくなる等の回路
の非対称性や使用するトランジスタの特性等に起因し
て、反転出力及び非反転出力の大きさが異なってしまう
という問題があった。また、反転、非反転の出力の大き
さを等しくするような回路構成方法もなかった。そのた
め、画素間演算の精度が低い等、受光素子回路として十
分な機能を果たすことができなかった。

【０００８】さらに、トライステートスイッチ104を用
いた回路選択のスイッチングでは、スイッチをオフにす
るだけではトランジスタ105、及び106のゲートに電位が
残ってしまうため、トライステートスイッチ104とトラ
ンジスタ105及びトライステートスイッチ104とトランジ
スタ106の間の容量のために、受光素子の電位としてゲ
−トに与える電位の精度が低くなる。そのため、トライ
ステートスイッチ104によりトランジスタ105をオンし、
トランジスタ105をＨにしてリセットし、次にトライス
テートスイッチ104によりトランジスタ106をオンし、ト
ランジスタ106をＬにしてリセットし、最後に受光素子1
03をリセットするという繁雑なリセット動作を電荷の蓄
積毎に行わなくてはならないという問題があった。

【０００９】この発明は、上記のような問題点を解決す
るためになされたものであり、受光素子回路を構成する
トランジスタの利得係数や閾値電圧を特定することによ
り、同じ受光素子電位に対して反転、非反転出力の絶対
値が同じになり、出力の相殺等画素間の演算が行えるよ
うな高性能な受光素子回路を提供すること、該受光素子
回路を複数個配置した高性能な受光素子回路アレイを提
供すること及び、該受光素子回路を構成する方法を提供
することを目的としている。

【００１０】また、反転、非反転出力の絶対値が同じ受
光素子回路において、ノイズや誤動作のない、光蓄積容
量の大きい等高性能な受光素子回路を提供することを目
的とする。

【００１１】さらに、反転、非反転出力回路を選択する
際に簡便な動作の選択スイッチを提供することを目的と
する。

【００１２】

【課題を解決するための手段】請求項１の発明に係わる
受光素子回路は、受光素子と、受光素子の電位を電流に
変換して得た信号の大きさと極性を制御して外部へと出
力する制御回路とを基板上に備えた受光素子回路におい
て、制御回路が、受光素子の電位によって電源電圧端子
から出力端子へ流れ込む電流値を制御するＭＯＳトラン
ジスタから構成される回路（非反転出力回路）と、受光
素子の電位によって出力端子から接地端子へ流れ出る電
流値を制御するＭＯＳトランジスタから構成される回路
（反転出力回路）とを備えた受光素子回路であって、該
受光素子回路を構成するＭＯＳトランジスタの利得係数
と閾値電圧、出力端子の電位及び電源電圧の電位のうち
少なくとも１つが前記非反転出力回路と反転出力回路か
らの出力信号の大きさが同じ受光素子電位に対して等し
くなるように特定された値を有するものである。

【００１３】請求項２の発明に係わる受光素子回路は、
請求項１において、ＭＯＳトランジスタが該トランジス
タのゲート幅とゲート長との比によって制御され特定さ
れた利得係数を有することを規定するものである。

【００１４】請求項３の発明に係わる受光素子回路は、
請求項１または２において、受光素子の電位によって電
流値を制御するＭＯＳトランジスタを備えた回路がｎＭ
ＯＳあるいはｐＭＯＳのトランジスタを備えたことを規
定するものである。

【００１５】請求項４の発明に係わる受光素子回路は、
請求項１乃至３のいずれか１項において、非反転出力回
路及び反転出力回路に、それぞれの回路を選択するため
のスイッチングトランジスタを備えたことを規定するも
のである。

【００１６】請求項５の発明に係わる受光素子回路は、
請求項４において、非反転出力回路及び反転出力回路
が、受光素子の電位によって電流値を制御するＭＯＳト
ランジスタとそれぞれの回路を選択するためのスイッチ
ングトランジスタとが直列に接続された回路から構成さ
れることを規定するものである。

【００１７】請求項６の発明に係わる受光素子回路は、
請求項１乃至５のいずれか１項において、非反転出力回
路及び反転出力回路に備えた受光素子の電位によって電
流値を制御するＭＯＳトランジスタ閾値電圧の差を、出
力端子の電位としたことを規定するものである。

【００１８】請求項７の発明に係わる受光素子回路は、
請求項１乃至６のいずれか１項において、電源電圧端子
の電位が出力端子の電位の２倍であることを規定するも
のである。

【００１９】請求項８の発明に係わる受光素子回路は、
請求項７において、非反転出力回路及び反転出力回路に
おいて、受光素子の電位によって電流値を制御するＭＯ
Ｓトランジスタとそれぞれの回路を選択するためのスイ
ッチングトランジスタとの配置が電位的に相対的に等し
く配置されることを規定するものである。

【００２０】請求項９の発明に係わる受光素子回路は、
請求項８において、非反転出力回路及び反転出力回路に
おいて、それぞれの回路を選択するためのスイッチング
トランジスタが前記両回路に備えた受光素子の電位によ
って電流値を制御するＭＯＳトランジスタよりもそれぞ
れ低電位側に配置したことを規定するものである。

【００２１】請求項１０の発明に係わる受光素子回路
は、請求項７乃至９のいずれか１項において、非反転出
力回路及び反転出力回路に備えた、受光素子の電位によ
って電流値を制御するＭＯＳトランジスタ及び、それぞ
れの回路を選択するためのスイッチングトランジスタが
非反転出力回路及び反転出力回路の間でそれぞれ等しい
利得係数を有することを規定するものである。

【００２２】請求項１１の発明に係わる受光素子回路
は、請求項１乃至５のいずれか１項において、非反転出
力回路において、電源電圧端子と受光素子の電位によっ
て電流値を制御するＭＯＳトランジスタとの間にダイオ
ード接続したトランジスタを直列に配置したことを規定
するものである。

【００２３】請求項１２の発明に係わる受光素子回路
は、請求項１１において、反転回路において、該反転回
路を選択するためのスイッチングトランジスタを受光素
子の電位によって電流値を制御するＭＯＳトランジスタ
より高電位側に配置したことを規定するものである。

【００２４】請求項１３の発明に係わる受光素子回路
は、請求項１１または１２において、ダイオード接続し
たトランジスタの閾値電圧が、反転回路に備えた受光素
子の電位によって電流値を制御するＭＯＳトランジスタ
の閾値電圧あるいは、非反転回路に備えた受光素子の電
位によって電流値を制御するＭＯＳトランジスタの閾値
電圧のいずれかに一致することを規定するものである。

【００２５】請求項１４の発明に係わる受光素子回路
は、請求項１１乃至１３のいずれか１項において、ダイ
オード接続したトランジスタ及び非反転回路選択用スイ
ッチングトランジスタの利得係数が受光素子回路を構成
する他のいずれのトランジスタの利得係数よりも大きい
ことを規定するものである。

【００２６】請求項１５の発明に係わる受光素子回路
は、請求項１３乃至１５のいずれか１項において、受光
素子回路を構成するトランジスタが、各トランジスタ間
の電流駆動能力の比に対する利得係数比の値が各トラン
ジスタ間のゲート幅とゲート長との比の比となる関係を
有するトランジスタであることを規定するものである。

【００２７】請求項１６の発明に係わる受光素子回路
は、請求項１乃至１５のいずれか１項において、受光素
子がｐｎフォトダイオードであることを規定するもので
ある。

【００２８】請求項１７の発明に係わる受光素子回路
は、請求項１６において、ｐｎフォトダイオードがｐ型
基板に形成されたｎ型層を備えた或はｎ型基板に形成さ
れたｐ型層を備えたことを規定するものである。

【００２９】請求項１８の発明に係わる受光素子回路
は、請求項１７において、ｐｎフォトダイオードのｎ型
層またはｐ型層にｐｎフォトダイオードのリセット用の
スイッチングトランジスタを接続したことを規定するも
のである。

【００３０】請求項１９の発明に係わる受光素子回路
は、請求項１６乃至１８のいずれか１項において、受光
素子と制御回路とを形成する基板のドーピング濃度が１
×10¹³cm^-3より高く１×10¹⁶cm^-3より低いことを規定す
るものである。

【００３１】請求項２０の発明に係わる受光素子回路
は、請求項１９において、受光素子と制御回路とを形成
する基板がｐ型基板であり、該ｐ型基板内の受光素子形
成部分が、ドーピング濃度が 1×10¹⁵cm^-3 以上のｐ型
層とその中に前記ｐ型層のドーピング濃度よりも高い濃
度でドーピングされたｎ型層とを備えた受光素子である
こと、あるいは受光素子と制御回路とを形成する基板が
ｎ型基板であり、該ｎ型基板内の受光素子形成部分が、
ドーピング濃度が 1×10¹⁵cm^-3 以上のｎ型層とその中
に前記ｎ型層のドーピング濃度よりも高い濃度でドーピ
ングされたｐ型層とを備えた受光素子であることを規定
するものである。

【００３２】請求項２１の発明に係わる受光素子回路
は、請求項１乃至２０のいずれか１項において、受光素
子と制御回路との間に受光素子からの出力を蓄積するコ
ンデンサを並列に接続したものである。

【００３３】請求項２２の発明に係わる受光素子回路
は、請求項１乃至２１のいずれか１項において、トラン
ジスタ回路を構成する部分に、金属膜を備えたものであ
る。

【００３４】請求項２３の発明に係わる受光素子回路ア
レイは、請求項１乃至２２のいずれか１項に記載の受光
素子回路を、一次元または二次元のアレイ状に配置した
ものである。

【００３５】請求項２４の発明に係わる受光素子回路ア
レイは、請求項２３において、アレイ状に配置した複数
の受光素子回路の水平方向の一つのライン上に並ぶ受光
素子回路のスイッチ用端子を共通にし、垂直方向の一つ
のライン上に並ぶ受光素子回路の出力端子を共通にした
ことを規定するものである。

【００３６】請求項２５の発明に係わる受光素子回路ア
レイは、請求項２３または２４において、受光素子回路
内の接地ラインに、受光素子回路を形成する基板を接地
するための基板コンタクトを受光素子回路毎に設けたこ
とを規定するものである。

【００３７】請求項２６の発明に係わる受光素子回路の
構成方法は、受光素子と、受光素子の電位を電流に変換
して得た信号の大きさと極性を制御して外部へと出力す
る制御回路とを基板上に備えた受光素子回路であって、
前記制御回路が受光素子の電位によって電源電圧端子か
ら出力端子へ流れ込む電流値を制御するＭＯＳトランジ
スタから構成される回路（非反転出力回路）と、受光素
子からの電位によって出力端子から接地端子へ流れ出る
電流値を制御するＭＯＳトランジスタから構成される回
路（反転出力回路）とを備えた受光素子回路を構成する
方法において、前記非反転出力回路を選択して外部へ出
力する信号即ち出力端子へ流れ込む電流の大きさを計測
または計算する第１のステップと、前記反転出力回路を
選択して外部へ出力する信号即ち出力端子から流れ出る
電流の大きさを計測または計算する第２のステップと、
第１及び第２のステップの結果を比較する第３のステッ
プと、前記同じ受光素子電位に対して前記非反転出力回
路と反転出力回路からの出力信号の大きさが同じになる
ように、制御回路を構成するＭＯＳトランジスタの利得
係数及び閾値電圧、出力端子の電位及び、電源電圧の電
位のうち少なくとも１つを制御する第４のステップとを
備えたものである。

【００３８】請求項２７の発明に係わる受光素子回路の
構成方法は、請求項２６において、第４のステップにお
いて制御回路を構成するＭＯＳトランジスタの利得係数
が制御されることが選択され設定された場合、第４のス
テップの後に、設定されたＭＯＳトランジスタの利得係
数をそれぞれのＭＯＳトランジスタのゲート幅とゲート
長との比で制御する第５のステップを備えたことを規定
するものである。

【００３９】請求項２８の発明に係わる受光素子回路の
構成方法は、請求項２７において、第５のステップにお
いて、設定するトランジスタ間のゲート幅とゲート長と
の比の比を該トランジスタ間の電流駆動能力の比に対す
る利得係数の比となるようにＭＯＳトランジスタの利得
係数を制御することを規定するものである。

【００４０】

【作用】この発明の請求項１の受光素子回路は、特定の
利得係数あるいは閾値電圧を有するＭＯＳトランジス
タ、電位を特定された出力端子、電位を特定された電源
電圧を備えたので、非反転・反転出力回路の出力の絶対
値を利得係数によって制御できる。また、非反転・反転
出力回路を設けたことで、負電源なしに信号の極性が制
御可能となる。

【００４１】この発明の請求項２の受光素子回路は、請
求項１において、ＭＯＳトランジスタの利得係数をトラ
ンジスタのゲート幅とゲート長との比で制御したので、
簡便にＭＯＳトランジスタの利得係数を制御できる。

【００４２】この発明の請求項３の受光素子回路は、請
求項１または２において、受光素子の電位によって電流
値を制御するＭＯＳトランジスタを備えた回路としてｎ
ＭＯＳ或はｐＭＯＳトランジスタを用いたので、他のト
ランジスタと同じ種類のトランジスタで形成すれば、同
一のプロセスで簡便な工程で、回路を単純化できる。ま
た、一画素（一受光素子回路）の中にｐ、ｎ二つのウエ
ルを作る必要がないので、画素の大きさを小さくでき
る。さらに、ｎＭＯＳであれば、受光素子として、光が
照射されるほど電位が上がるような素子を用いた場合、
光が照射されなければ出力電流が０で、入射光が強いほ
ど出力電流が増えるような構成にすることができ、ｐＭ
ＯＳであれば受光素子として、光が照射されるほど電位
が下がるような素子を用いた場合、光が照射されなけれ
ば出力電流が０で、入射光が強いほど出力電流が増える
ような構成にすることができる。

【００４３】この発明の請求項４の受光素子回路は、請
求項１乃至３のいずれか１項において、非反転出力回路
及び反転出力回路にそれぞれの回路を選択するスイッチ
ングトランジスタを備えたので、出力の向きを外から簡
便に選択できる。また、スイッチングトランジスタの開
閉による各回路の導通により回路を選択できるため、受
光素子電位に対して影響を及ぼさず、繁雑なリセット動
作が不要となる。さらにスイッチングトランジスタのゲ
ート電圧をアナログ的に制御することにより、一定の受
光素子電位に対する出力電流値をアナログ的に変化させ
ることができる。

【００４４】この発明の請求項５の受光素子回路は、請
求項４において、非反転出力回路及び反転出力回路にお
いて、それぞれの回路で受光素子の電位によって電流値
を制御するトランジスタと、スイッチ用トランジスタの
二つを直列に接続された構成にすることにより、回路が
単純になり、受光素子回路を小さくすることができる。

【００４５】この発明の請求項６の受光素子回路は、請
求項１乃至５のいずれか１項において、非反転出力回路
及び反転出力回路に備えた受光素子の電位によって電流
値を制御するＭＯＳトランジスタ閾値電圧の差を、出力
端子の電位としたので、受光素子電位によって電源電圧
端子から出力端子へ流れる電流値を制御する回路を構成
するトランジスタと、受光素子電位によって出力端子か
ら接地端子へ流れ出る電流値を制御する回路を構成する
トランジスタとを電気的に等価になるように配置できる
ので、両回路からの出力の大きさが同じになるような設
計をするのが容易になる。

【００４６】この発明の請求項７の受光素子回路は、請
求項１乃至６のいずれか１項において、電源電圧端子の
電位が出力端子の電位の２倍としたので、非反転出力回
路の電源電圧端子から出力端子への電位差が、反転出力
回路の出力端子から接地端子への電位差と等しくなるた
め、両回路が電気的に等価になるようにして、両回路か
らの出力の大きさが同じになるような設計をするのが容
易になる。

【００４７】この発明の請求項８の受光素子回路は、請
求項７において、受光素子の電位によって電流値を制御
するトランジスタとスイッチ用トランジスタの、高電位
側、低電位側の位置関係を同じになるように配置したの
で、両回路を電気的に対称な構造にすることができ、両
回路からの出力の大きさが同じになるような設計をする
のが容易になる。

【００４８】この発明の請求項９の受光素子回路は、請
求項８において、非反転回路及び反転回路において、受
光素子の電位によって電流値を制御するトランジスタよ
りも、スイッチ用トランジスタを低電位側に配置するこ
とにより、スイッチ用トランジスタを高電位側に置いた
場合よりもドレイン電圧の変動が少ないため線形性が良
くなる。

【００４９】この発明の請求項１０の受光素子回路は、
請求項７乃至９のいずれか１項において、非反転回路及
び反転回路において、受光素子電位によって電流値を制
御するＭＯＳトランジスタの利得係数が等しく且つそれ
ぞれの回路を選択するスイッチングトランジスタの利得
係数が等しいので、両回路が電気的に等価になり、両回
路からの出力の大きさを一致、制御させることができ
る。

【００５０】この発明の請求項１１の受光素子回路は、
請求項１乃至５のいずれか１項において、非反転出力回
路の電源電圧端子と受光素子電位によって電流値を制御
するＭＯＳトランジスタとの間にダイオード接続したト
ランジスタを配置したので、前記ＭＯＳトランジスタに
伝達される電源電圧端子の電位が実質的に下がり、電源
電圧端子の電位が出力端子に比べて十分大きい場合で
も、非反転・反転出力回路からの出力の大きさが同じに
なるような制御が容易になる。

【００５１】この発明の請求項１２の受光素子回路は、
反転回路に備えた受光素子の電位によって電流値を制御
するトランジスタよりも、スイッチ用トランジスタを高
電位側に置くことにより、請求項１１において、ダイオ
ード接続したトランジスタを配置したことによる非反転
回路での線形特性を同様にすることができ、両回路の出
力の大きさが同じになるような設計をすることができ
る。

【００５２】この発明の請求項１３の受光素子回路は、
請求項１１または１２において、ダイオード接続したト
ランジスタの閾値電圧を、反転回路あるいは非反転回路
に備えた受光素子電位によって電流値を制御するＭＯＳ
トランジスタの閾値電圧のいずれかに一致させたので、
トランジスタの閾値電圧が二種類となり、作製プロセス
の工程数が少なくてすむ。

【００５３】この発明の請求項１４の受光素子回路は、
請求項１１乃至１３のいずれか１項において、非反転回
路の方が反転回路よりも構成するトランジスタが多い分
出力が低下するのを、ダイオード接続したトランジスタ
及び非反転回路選択用スイッチングトランジスタの利得
係数が受光素子回路を構成する他のいずれのトランジス
タの利得係数よりも大きくすることで、非反転・反転出
力回路からの出力の大きさを同じにできるように設計し
やすくする。

【００５４】この発明の請求項１５の受光素子回路は、
請求項１３乃至１５のいずれか１項において、受光素子
回路を構成するトランジスタが、各トランジスタ間の電
流駆動能力の比に対する利得係数比の値が各トランジス
タ間のゲート幅／ゲート長比の比となる関係を有するト
ランジスタであるので、閾値電圧が異なることあるいは
基板バイアス効果により閾値電圧が変動することによる
ＭＯＳトランジスタ間の電流駆動能力の違いを補うこと
ができる。

【００５５】この発明の請求項１６の受光素子回路は、
請求項１乃至１５のいずれか１項において、受光素子が
ｐｎフォトダイオードであるので、光電荷の発生が容易
となり、簡便な受光素子を用いて回路構成ができる。

【００５６】この発明の請求項１７の受光素子回路は、
請求項１６において、ｐｎフォトダイオードがｐ型基板
に形成されたｎ型層を備えた或はｎ型基板に形成された
ｐ型層を備えたものであるので、制御回路部のｎＭＯＳ
またはｐＭＯＳトランジスタと同一の工程で作成でき
る。

【００５７】この発明の請求項１８の受光素子回路は、
請求項１７において、ｐｎフォトダイオードのｎ型層ま
たはｐ型層にｐｎフォトダイオードのリセット用のスイ
ッチングトランジスタを接続したので、ｐｎフォトダイ
オードの光蓄積時間の制御が可能となる。

【００５８】この発明の請求項１９の受光素子回路は、
請求項１６乃至１８のいずれか１項において、受光素子
と制御回路とを形成する基板のドーピング濃度を１×10
¹³cm^-3より高く１×10¹⁶cm^-3より低くしたので、基板の
ドーピング濃度が充分に低く、基板バイアス効果が無視
できるため、制御回路の非反転・反転出力回路の電気的
な等価性を維持することができる。

【００５９】この発明の請求項２０の受光素子回路は、
請求項１９において、受光素子と制御回路とを形成する
基板がｐ型基板であり、該ｐ型基板内の受光素子形成部
分が、ドーピング濃度が 1×10¹⁵cm^-3 以上のｐ型層と
その中に前記ｐ型層のドーピング濃度よりも高い濃度で
ドーピングされたｎ型層とを備えた受光素子であるこ
と、あるいは受光素子と制御回路とを形成する基板がｎ
型基板であり、該ｎ型基板内の受光素子形成部分が、ド
ーピング濃度が 1×10¹⁵cm^-3 以上のｎ型層とその中に
前記ｎ型層のドーピング濃度よりも高い濃度でドーピン
グされたｐ型層とを備えた受光素子であるので、基板濃
度が低い場合でも、ｐｎ接合部で空乏層が広がる部分の
濃度が充分に高くなるため、ｐｎ接合容量を大きくする
ことができる。

【００６０】この発明の請求項２１の受光素子回路は、
請求項１乃至２０のいずれか１項において、受光素子と
制御回路との間に受光素子からの出力を蓄積するコンデ
ンサを並列に接続したので、コンデンサにおいても光電
荷を蓄積できるので、基板濃度が低くてpn接合容量が小
さい場合でも、コンデンサを含めた受光素子部分での蓄
積容量を大きくすることができる。

【００６１】この発明の請求項２２の受光素子回路は、
請求項１乃至２１のいずれか１項において、トランジス
タ回路を構成する部分に、金属膜を備えたので、金属膜
によって光や電磁波がトランジスタ回路に入射するのを
防ぐので、ノイズや回路の誤動作を避けることができ
る。

【００６２】この発明の請求項２３の受光素子回路アレ
イは、請求項１乃至２２のいずれか１項に記載の受光素
子回路を、一次元または二次元のアレイ状に配置して構
成したので、一次元または二次元の光パターンを同時に
並列に受光し、所望の画像処理が可能となる。

【００６３】この発明の請求項２４の受光素子回路アレ
イは、請求項２３において、アレイ状に配置した複数の
受光素子回路の水平方向の一つのライン上に並ぶ受光素
子回路のスイッチ用端子を共通にし、垂直方向の一つの
ライン上に並ぶ受光素子回路の出力端子を共通にしたの
で、一次元または二次元の光パターンを同時に、並列
に、かつ画素間演算を行いながら取り出すことができ
る。

【００６４】この発明の請求項２５の受光素子回路アレ
イは、請求項２３または２４において、複数の受光素子
回路内の接地ラインに、基板コンタクトを受光素子回路
毎に設けたので、受光素子で過剰な光電荷が発生した場
合でも、コンタクト部から接地のラインに電荷が逃げる
ため、周囲の画素に回り込んでノイズ等の原因となるの
を防ぐ。さらに受光素子からの光電荷があふれた場合に
周囲の画素に回り込んでノイズ等の原因となるのを防
ぐ。

【００６５】この発明の請求項２６の受光素子回路の構
成方法は、受光素子と、受光素子の電位を電流に変換し
て得た信号の大きさと極性を制御して外部へと出力する
制御回路とを基板上に備えた受光素子回路であって、前
記制御回路が受光素子の電位によって電源電圧端子から
出力端子へ流れ込む電流値を制御するＭＯＳトランジス
タから構成される回路（非反転出力回路）と、受光素子
からの電位によって出力端子から接地端子へ流れ出る電
流値を制御するＭＯＳトランジスタから構成される回路
（反転出力回路）とを備えた受光素子回路を構成する方
法において、前記非反転出力回路を選択して外部へ出力
する信号即ち出力端子へ流れ込む電流の大きさを計測ま
たは計算する第１のステップと、前記反転出力回路を選
択して外部へ出力する信号即ち出力端子から流れ出る電
流の大きさを計測または計算する第２のステップと、第
１及び第２のステップの結果を比較する第３のステップ
と、前記同じ受光素子電位に対して前記非反転出力回路
と反転出力回路からの出力信号の大きさが同じになるよ
うに、制御回路を構成するＭＯＳトランジスタの利得係
数及び閾値電圧、出力端子の電位及び、電源電圧の電位
のうち少なくとも１つを制御する第４のステップとを備
えたので、非反転・反転出力回路の出力は制御回路を構
成するＭＯＳトランジスタの利得係数及び閾値電圧、出
力端子の電位及び、電源電圧の電位のそれぞれの回路の
ＭＯＳトランジスタの利得係数の関数で記述することが
できるため、このうち少なくとも１つを制御することに
より、非反転・反転出力回路の出力の絶対値を等しくす
るような設計が容易になる。

【００６６】この発明の請求項２７の受光素子回路の構
成方法は、請求項２６において、第４のステップにおい
て制御回路を構成するＭＯＳトランジスタの利得係数が
制御されることが選択され設定された場合、第４のステ
ップの後に、設定されたＭＯＳトランジスタの利得係数
をそれぞれのＭＯＳトランジスタのゲート幅／ゲート長
比で制御する第５のステップを備え、ＭＯＳトランジス
タの利得係数をトランジスタのゲート幅／ゲート長比で
制御するようにしたので、簡便にＭＯＳトランジスタの
利得係数を制御できる。

【００６７】この発明の請求項２８の受光素子回路の構
成方法は、請求項２７において、第５のステップにおい
て、設定するトランジスタ間のゲート幅／ゲート長比の
比を該トランジスタ間の電流駆動能力の比に対する利得
係数の比となるようにＭＯＳトランジスタの利得係数を
設定したので、閾値電圧が異なることあるいは基板バイ
アス効果によって閾値電圧が変動することによるＭＯＳ
トランジスタ間の電流駆動能力の違いを補うことができ
る。

【００６８】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の原理を説明するための回路構成
を模式的に示したものである。図において、受光素子３
の電位は、受光素子電位によって電源電圧端子６から出
力端子５へ流れ込む電流値を制御する（非反転出力）Ｍ
ＯＳトランジスタ回路７、および受光素子電位によって
出力端子５から接地端子４へ流れ出る電流値を制御する
（反転出力）ＭＯＳトランジスタ回路８に導かれる。

【００６９】次に動作について説明する。まず、一端が
基板コンタクト（図示せず）を介して接地４された受光
素子３はリセットスイッチ用ＭＯＳトランジスタ２を通
じてバイアス端子１によりバイアスされる。光入射によ
り受光素子３に電荷が蓄積されると、それに応じた電位
が反転、及び非反転出力回路７、８に入力される。非反
転出力回路７が選択され、該回路を介して出力される場
合の電流は、電源電圧端子６から出力端子５の向きに流
れ込み、一方、反転出力回路８が選択され、該回路を介
して出力される場合の電流は、出力端子５から接地端子
４へ流れ出るため、極性の制御が実現する。バイアス端
子１と、電源電圧端子６は共通にしてやれば、受光素子
回路（画素）の面積を小さくできる。

【００７０】ここでそれぞれの回路からの電流値は受光
素子電位によって制御されるから、受光素子出力は増幅
され、Ｓ／Ｎ比を向上することが可能となる。

【００７１】ここで出力回路７と８はＭＯＳトランジス
タにより構成されているから、これらの回路を構成する
ＭＯＳトランジスタの利得係数βや閾値電圧Ｖthを調整
したり、出力端子電位、電源電圧端子電位を調整するこ
とにより、出力回路７と８からの出力の大きさが、同じ
受光素子電位に対して同じになるようにすることができ
る。すなわち大きさが同じで向きのみが逆の出力を得る
ことが可能となるので、出力の相殺等画素間の演算が精
度よく可能となる。

【００７２】一方、ＭＯＳトランジスタの出力電流値Ｉ
は、（ある一定の条件の下では） Ｉ＝β／２・(Ｖ_G−Ｖｔｈ−Ｖ_S)² ・・・(1) で表わされる。ここで、βは利得係数、Ｖ_GはＭＯＳト
ランジスタのゲート電位、ＶｔｈはＭＯＳトランジスタ
の閾値電圧、Ｖ_SはＭＯＳトランジスタのソース電位で
ある。利得係数βは、 β＝με(ox)／ｔ(ox)・（Ｗ／Ｌ） ・・・(2)
で表わされる。ここで、μは実効表面移動度、ε(ox)は
酸化膜の誘電率、ｔ(ox)は酸化膜の厚さである。即ち、
ＭＯＳトランジスタの利得係数βは、チャネルでの電子
の実効表面移動度μと、ゲート絶縁体の単位面積当たり
の容量ε(ox)／ｔ(ox)と、ＭＯＳトランジスタのゲート
幅Ｗ／ゲート長Ｌ比（以降 (Ｗ／Ｌ) と略す）との積で
あるから、これらの値を操作することにより、利得係数
βは制御可能となる。また、Ｗ／Ｌの操作は回路設計時
にトランジスタのＷとＬとのサイズを決めるだけで容易
にβを制御できる。

【００７３】図２は、この発明の一実施例を示す具体的
な受光素子回路の構成図である。図において、受光素子
電位によって電流値を制御するトランジスタ９（９ａ、
９ｂ）、回路選択用トランジスタ１０（１０ａ、１０
ｂ）は、それぞれ非反転、及び反転出力回路に配置す
る。ここでは、スイッチングトランジスタ１０は各回路
のどこかに入ることのみを示しており、配置は任意とな
っている。図１においても説明したが、バイアス端子１
と、電源電圧端子６は共通にしてやれば、画素の面積を
小さくできる。

【００７４】次に動作について説明する。まず、一端が
基板コンタクトを介して接地４された受光素子３はリセ
ットスイッチ用ＭＯＳトランジスタ２を通じてバイアス
端子１によりバイアスされる。光入射により受光素子３
に電荷が蓄積されると、それに応じた電位がトランジス
タ９ａ、９ｂに入力される。上側のスイッチ１０ａがオ
ンすると、受光素子電位によって制御された電流が電源
電圧端子６から出力端子５の向きに流れ込み、下側のス
イッチ１０ｂがオンすると、受光素子電位によって制御
された電流が出力端子５から接地端子４へ流れ出る。こ
れにより、外部から極性の制御が実現する。

【００７５】また、反転、非反転の両回路を９、１０の
二つのトランジスタにより構成したので、回路が単純に
なり、画素を小さくすることが可能になる。さらにスイ
ッチングトランジスタのゲート電圧をアナログ的に変化
させれば、一定の受光素子電位に対する出力電流値をア
ナログ的に変化させることも可能となる。また、回路選
択用スイチングトランジスタをそれぞれの回路内に、配
置したので、受光素子の電位に影響を与えることはな
く、繁雑なリセット動作は必要ない。

【００７６】また、式(1)において、ＭＯＳトランジス
タの出力電流値ＩがＶ_G、Ｖｔｈ、Ｖ_Sで記述されること
がわかる。図２から分かるように、ＭＯＳトランジスタ
９のＶ_GあるいはＶ_Sは出力端子５の電位であり、非反転
回路のスイッチングトランジスタ１０がＭＯＳトランジ
スタ９より低電位の位置に配置されれば、ＭＯＳトラン
ジスタ９のＶ_Sは電源電圧６の電位となる。即ち、受光
素子回路において、該回路を構成するＭＯＳトランジス
タの利得係数だけでなく、閾値電圧や出力端子の電位、
電源電圧の電位を特定することにより非反転・反転回路
の出力の大きさを等しく制御することが可能となる。こ
れにより、精度の高い画素間の演算が可能となる。

【００７７】次に、非反転出力回路及び反転出力回路の
出力を一致あるいは制御する手順について説明する。ま
ず、あるβ、Ｖthを有するＭＯＳトランジスタ及び任意
の電源電圧ＶDD、出力端子の電位Ｖoutに設定した回路
から構成される受光素子回路において、非反転出力を選
択した時の出力電流を計測する。次に、反転出力を選択
した時の出力電流を計測する。両者の出力電流値の結果
と制御回路の構成から最適なＭＯＳトランジスタのβ、
Ｖth、及び任意の電源電圧ＶDD、出力端子の電位Ｖout
を算出する。この時、非反転・反転出力回路のどちらの
出力の大きさに合わせるかあるいは別の値に設定するか
はいずれでもよい。ＭＯＳトランジスタのβを制御する
場合、Ｗ／Ｌを調整するならば、上記出力電流値の比較
の結果設定されたβと式(2)から各トランジスタのＷ／
Ｌを決定すればよい。そして、受光素子回路形成プロセ
スにおいて、決定されたＷ／Ｌのサイズで回路設計を行
い、受光素子回路を形成する。

【００７８】上記の実施例のように、非反転出力回路及
び反転出力回路に備えた受光素子の電位によって電流値
を制御するＭＯＳトランジスタをｎＭＯＳ同志あるいは
ｐＭＯＳ同志で構成することで、受光素子回路の製造プ
ロセスが簡略化されるばかりでなく、該ＭＯＳトランジ
スタの閾値電圧や利得係数及び電源電圧の電位、出力端
子の電位を調整・制御して、両非反転出力・反転出力回
路からの出力を一致させることが容易に可能となる。

【００７９】なお、上記実施例では、受光素子につい
て、特に記載しなかったが、ｐｎフォトダイオード等光
電荷を感度良く変換蓄積できる受光素子であればよい。
ｐｎフォトダイオードを用いれば、ｐ型半導体基板上に
ｎ層あるいはｎ型半導体基板上にｐ層を形成して受光素
子を形成し、受光素子回路を実現できる。さらに、他の
トランジスタも同一基板に簡便なプロセスで形成でき、
トランジスタの種類をｎＭＯＳあるいはｐＭＯＳのいず
れかに合わせて基板の種類を選択できる。また、半導体
基板としてシリコンを用いれば、高度なシリコンプロセ
スで受光素子回路が形成できる。

【００８０】実施例２．以下、この発明の別の実施例を
図について説明する。図３は、この発明の一実施例を説
明するための回路の一部を展開した図で、例えば図２の
一部展開図である。図において、(a）は非反転出力回路
の一部を展開したもので、(b)は反転出力回路の一部を
展開したものである。図中(a)で、非反転出力回路は、
高電位側にあるＭＯＳトランジスタ１１、低電位側にあ
るＭＯＳトランジスタ１２により構成され、図中(b)
で、反転出力回路は、高電位側にあるＭＯＳトランジス
タ１３、低電位側にあるＭＯＳトランジスタ１４により
構成される。なお、ＭＯＳトランジスタ１１、１２はど
ちらが回路選択スイッチ用トランジスタ、受光素子の電
位によって電流値を制御するトランジスタのいずれでで
あってもよい。同様に、ＭＯＳトランジスタ１３、１４
はどちらが回路選択スイッチ用トランジスタ、受光素子
の電位によって電流値を制御するトランジスタのいずれ
かであってもよい。バイアス端子１と、電源電圧端子６
は共通にしてやれば、画素の面積を小さくできる。

【００８１】図中の記号は以下のことを表わしている。 Ｖth(n) ・・・非反転出力回路を構成するトランジス
タ１１及び１２の閾値電圧。 Ｖth(r) ・・・反転出力回路を構成するトランジスタ
１３及び１４の閾値電圧。 Ｖout ・・・出力端子５の電位。 ＶDD ・・・電源電圧端子６の電位。 Ｖgn1 ・・・トランジスタ１１のゲート電位。 Ｖgn2 ・・・トランジスタ１２のゲート電位。 Ｖgr1 ・・・トランジスタ１３のゲート電位。 Ｖgr2 ・・・トランジスタ１４のゲート電位。 Ｖmn ・・・トランジスタ１１と１２の間の電位。 Ｖmr ・・・トランジスタ１３と１４の間の電位。 すなわち、非反転出力回路を構成するトランジスタ１１
及び１２の閾値電圧は等しく、反転出力回路を構成する
トランジスタ１３及び１４の閾値電圧は等しいものとす
る。

【００８２】ＭＯＳトランジスタの動作で重要になるの
は、各トランジスタにおけるゲ−ト電位Ｖgate、ソ−ス
電位Ｖsource、ドレイン電位Ｖdrainの関係である。 Ｖgate−Ｖth−Ｖsource ・・・(3) Ｖdrain−Ｖsource ・・・(4) 式(3)(4)の大小関係をトランジスタ間で比較することに
よりそれらのトランジスタの動作特性を比較することに
なる。ここで、図３において、 ＶDD ＝２Ｖout ・・・(5) Ｖmr ＝Ｖmn−Ｖout ・・・(6) Ｖth(r) ＝Ｖth(n)＋Ｖout ・・・(7) という関係が成り立つような電位を与え、或はトランジ
スタの構成を考える。式(5)〜(7)の条件下ではトランジ
スタ１１、１３に対して、 Ｖgn1＝Ｖgr1 ・・・(8) であれば、 ＶDD−Ｖmn＝Ｖout−Ｖmr ・・・(9) Ｖgn1−Ｖth(n)−Ｖmn＝Ｖgr1−Ｖth(r)−Ｖmr ・・・(10) という関係が成立する。すなわち、トランジスタ１１、
１３は式(3)(4)が両方とも等しい関係を有する。一方、
トランジスタ１２、１４に対して、 Ｖgn2＝Ｖgr2 ・・・(11) であれば、 Ｖmn−Ｖout＝Ｖmr−０ ・・・(12) Ｖgn2−Ｖth(n)−Ｖout＝Ｖgr2−Ｖth(r)−０ ・・・(13) が成り立つ。すなわち、トランジスタ１２、１４も式
(3)(4)が両方とも等しい関係を有する。以上のことか
ら、トランジスタ１１と１３、１２と１４は、それぞれ
の回路において等価な位置にあることになる。式(8)(1
0)はトランジスタ１１と１３あるいは１２と１４のゲ−
ト電位が同じであること、即ち、同じ作用をするトラン
ジスタであることを意味する。従って反転、非反転出力
回路を構成する、受光素子電位によって電流値を制御す
るトランジスタと、スイッチ用トランジスタの、高電位
側、低電位側の位置関係を同じにしてやれば、両回路を
等価にすることができる。両回路が等価となれば、両回
路からの出力の大きさが同じになるような設計をするこ
とは容易になる。

【００８３】次にこの回路構成において、非反転出力回
路及び反転出力回路の出力を一致あるいは制御する手順
について、説明する。図３及び上記式(5)〜(13)の条件
を有するＭＯＳトランジスタ及び、電源電圧、出力端子
電位に設定された回路から構成される受光素子回路にお
いて、非反転出力を選択した時の出力電流を計測する。
次に、反転出力を選択した時の出力電流を計測する。両
者の出力電流値の結果を比較する。出力値を制御するに
はそれぞれの回路を構成するＭＯＳトランジスタの利得
係数βを最適化してやればよく、出力値を左右する他の
パラメ−タであるトランジスタの閾値電圧、電源電圧、
出力端子電位はすでに設定されている。

【００８４】なお、ＭＯＳトランジスタの利得係数βを
制御する場合、実施例１のように設定されたβと式(2)
から各トランジスタのＷ／Ｌを決定すればよい。

【００８５】実施例３．以下、この発明の他の実施例を
図について説明する。図４は、この発明の一実施例を示
す回路構成図で、実施例２において、説明した発明を具
体的な回路構成にした一例である。図において、受光素
子電位によって電流値を制御するＭＯＳトランジスタ１
５、１７は、非反転出力回路及び反転出力回路におい
て、それぞれスイッチ用ＭＯＳトランジスタ１６、１８
より高電位側に配置した構造である。ここで、バイアス
端子１と、電源電圧端子６は共通にしてやれば、画素の
面積を小さくできる。

【００８６】実施例２と同様に、 ＶDD＝２Ｖout ・・・(5) Ｖth(r)＝Ｖth(n)＋Ｖout ・・・(7) である。またその他図中に付した記号は以下の通りであ
る。 βVI-N ・・・非反転出力回路で、受光素子電位によっ
て電流値を制御するＭＯＳトランジスタ１５のβ βSN ・・・非反転出力選択用ＭＯＳトランジスタ１
６のβ βVI-R ・・・反転出力回路で、受光素子電位によって
電流値を制御するＭＯＳトランジスタ１７のβ βSR ・・・反転出力選択用ＭＯＳトランジスタ１８
のβ Ｖreset ・・・リセットスイッチ２を制御するゲート
電位。 Ｖnormal ・・・非反転出力選択用スイッチ１６を制御
するゲート電位。 Ｖreverse ・・・反転出力選択用スイッチ１８を制御
するゲート電位。

【００８７】スイッチ１６と１８を、受光素子電位によ
って電流値を制御するＭＯＳトランジスタ１５、１７よ
りも高電位側に置いた場合の受光素子回路の特性につい
て検討する。図５に、図４の回路でスイッチを高電位側
に配置した場合と低電位側に配置した場合の、受光素子
電位の変化に対する出力特性曲線を示す。図からもわか
るようにスイッチが低電位側にある場合の方が線形性は
よい。この理由は以下の通りである。スイッチが低電位
側にある場合は単に、非反転出力回路では受光素子電位
によって電源電位ＶDDから出力端子に、反転出力回路で
は受光素子電位によって出力端子から接地（ＧＮＤ）に
流れる電流を制御する。これに対し、スイッチが高電位
側にある場合は、非反転回路では受光素子電位が低いと
電流値を制御するＭＯＳトランジスタのドレイン電圧は
ほぼＶDDとなるが、受光素子電位が高くなると電流値を
制御するＭＯＳトランジスタのコンダクタンスが上が
り、スイッチ用トランジスタとのコンダクタンスとの関
係からＭＯＳトランジスタのドレイン電圧が下がってし
まい、このため、受光素子電位の高いところでは曲線が
飽和していき、線形性が劣る。反転回路においても同様
に、ドレイン電圧の低下により受光素子電位の高いとこ
ろでは曲線が飽和していき、線形性が劣る。

【００８８】さらに、各トランジスタの利得係数に関し
て、 βVI-N＝βVI-R ・・・(14) βSN＝βSR ・・・(15) とすれば、反転、非反転出力回路を完全に等価にするこ
とができるので、両回路からの出力の大きさを同じにす
ることができる。両出力回路の相殺の関係を保ったま
ま、出力を大きくしたり小さくしたりするときにも、こ
の関係を保っていればよい。

【００８９】例えば図６は βVI-N ＝βVI-R ＝βSN ＝βSR ・・・(16) の場合の、反転出力を非反転出力から引いた大きさを、
受光素子電位の関数としてプロットしたものの一例であ
る。反転出力を非反転出力から引いたグラフは理想的に
横軸に一致しており、確かに大きさが同じで向きのみが
逆の出力が得られていることが分かる。これにより、こ
の発明による感度可変受光素子回路同士の出力の差を取
る場合に、同じ受光素子電位に対して相殺させることが
でき、後段の画像処理の精度を向上させることができ
る。

【００９０】次に、この回路構成において、非反転出力
回路及び反転出力回路の出力を一致あるいは制御する手
順について、説明する。図４及び式(14)(15)の条件を有
するＭＯＳトランジスタ及び、電源電圧、出力端子電位
に設定された回路から構成される受光素子回路におい
て、非反転出力を選択した時の出力電流を計測する。次
に反転出力を選択した時の出力電流を計測する。両者の
出力電流値の結果を比較する。非反転出力回路からの出
力電流値が反転出力回路からの出力電流値よりも小さい
場合に出力の大きさを合わせる、または非反転出力回路
からの出力電流値を反転出力回路からの出力電流値より
も大きくするには、非反転出力回路を構成するどちらか
のトランジスタの利得係数を、反転出力回路を構成する
トランジスタの利得係数よりも大きくすればよい。すな
わち、 βVI-N ＞βVI-R または βSN ＞βSR とすればよい。

【００９１】一方、非反転出力回路からの出力電流値が
反転出力回路からの出力電流値よりも大きい場合に出力
の大きさを合わせる、または非反転出力回路からの出力
電流値を反転出力回路からの出力電流値よりも小さくす
るには、非反転出力回路を構成するどちらかのトランジ
スタの利得係数を、反転出力回路を構成するトランジス
タの利得係数よりも小さくすればよい。すなわち、βVI
-N ＜βVI-R または βSN ＜βSRとすればよい。この
ように受光素子回路を構成するＭＯＳトランジスタの利
得係数βを制御すればよく、ここで決定されたβに基づ
き、Ｗ／Ｌを設計してやれば受光素子回路は簡便に実現
する。

【００９２】実施例４．以下、この発明の他の実施例を
図について説明する。図７は、この発明の一実施例を示
す回路構成図である。図において、図４との違いは、バ
イアス端子１と電源電圧端子６を共通にしていること、
非反転出力回路と電源電圧端子６との間にダイオード接
続ＭＯＳトランジスタ１９を配置したこと、そして反転
出力回路の、スイッチ用ＭＯＳトランジスタ１８を、受
光素子電位によって電流値を制御するＭＯＳトランジス
タ１７よりも高電位側に配置したことである。ダイオー
ド接続ＭＯＳトランジスタ１９の利得係数をβdiode、
閾値電圧をVth(diode) とする。ここで、バイアス端子
を電源電圧端子６と共通にすると、画素の面積を小さく
できる。

【００９３】実施例３と同様、 Ｖth(r)＝Ｖth(n)＋Ｖout ・・・(7) である。

【００９４】このとき、受光素子のバイアス端子電位は
高くした方がダイナミックレンジが広がるが、通常バイ
アス端子を電源電圧端子６と共通にするため、バイアス
端子はＶDDであり、一方、式(5)(7)より、 ＶDD＝２Ｖout＝２［Ｖth(r)−Ｖth(n)］ ・・・(17) の関係があるため、無造作にバイアス端子を大きくする
ためにＶDDを大きくすることはできない。そのため、式
(17)を満たしたまま、バイアス端子電位が高くできない
場合がある。ここでダイオード接続トランジスタ19をト
ランジスタ15と電源電圧端子６との間に挿入すると、ト
ランジスタ15のドレイン電位は実質的に、VDD よりもVt
h(diode) だけ低い電位となる。これにより、反転、非
反転出力回路からの出力の大きさが同じになるようにし
たまま受光素子のバイアス端子電位を高くすることがで
きる。即ち、 ＶDD〜２Ｖout＋Ｖth(diode) ・・・(18) となり、ＶDDを増大させ、受光素子のダイナミックレン
ジを向上させることが可能となる。

【００９５】非反転出力回路では、ダイオード接続トラ
ンジスタ１９をトランジスタ１５と電源電圧端子６との
間に挿入すると、スイッチ用トランジスタを高電位側に
置いたときと同様、受光素子電位の変化によってＭＯＳ
トランジスタ１５のドレイン電圧が変化してしまうこと
になり、線形性が低下する。そこで反転出力回路でも、
スイッチ用ＭＯＳトランジスタ１８を、受光素子電位に
よって電流値を制御するＭＯＳトランジスタ１７よりも
高電位側に置いてやれば、線形性は両回路からの出力と
も劣るものの出力の特性曲線の形を同じようにすること
ができるため、各回路からの出力電流の大きさが等しく
なるような設計が容易になる。

【００９６】さらに、このような回路構成にすると、非
反転出力回路側のトランジスタ数が３、反転出力回路側
のトランジスタ数が２となって回路として非対称となる
ため、同じ利得係数のトランジスタを使うと、非反転出
力回路の方が出力が小さくなってしまう。そこで、ダイ
オード接続したトランジスタ１９とＭＯＳトランジスタ
１６の利得係数を他のトランジスタの利得係数より大き
く、即ち非反転出力回路を構成するトランジスタの利得
係数を大きくしてやれば、両回路からの出力の大きさが
同じになるような設計をすることが出来る。

【００９７】この回路構成において、非反転出力回路及
び反転出力回路を一致あるいは制御する手順について説
明する。図７で示されるＭＯＳトランジスタ及び、電源
電圧、出力端子電位に設定された回路から構成される受
光素子回路において、非反転出力を選択した時の出力電
流を計測する。次に反転出力を選択した時の出力電流を
計測する。ここで、両回路からの出力を比較し、両回路
の出力が一致するように両回路を構成するＭＯＳトラン
ジスタの利得係数を制御する。この時、非反転出力回路
側のトランジスタ数が３、反転出力回路側のトランジス
タ数が２となって回路として非対称であるので、非反転
出力回路を構成するトランジスタの利得係数を反転出力
回路を構成トランジスタの利得係数よりも大きくすれば
よい。

【００９８】また、図７の回路でなくても、例えば、図
４の回路においても、出力を計測した時に受光素子のダ
イナミックレンジを向上させる必要があると判断すれ
ば、その回路にダイオード接続したトランジスタ１９を
配置し、スイッチ用トランジスタとの配置等を考慮し
て、上記手順に従い、それぞれの回路を構成するトラン
ジスタの利得係数を決定すればよい。

【００９９】実施例５．以下、この発明の他の実施例に
ついて説明する。ＭＯＳトランジスタの利得係数βは、
式(2)で示したように、 β＝με(ox) ／ｔ(ox)・(Ｗ／Ｌ) ・・・(2) で記載される。本式(2)において、一般に閾値電圧が変
わるとμの値も変化する。ここでμはチャネルでの実効
表面移動度で、実質的にはトランジスタの電流駆動能力
を表わす。即ち同じ（Ｗ／Ｌ）に対する出力電流値が変
わる。そこで実施例５〜８のように、閾値電圧を特定し
て利得係数βの組み合わせを最適化し、さらに（Ｗ／
Ｌ）を制御するには、μの違いを考慮しなくては精密な
βの最適化はできない。そこで、実施例１〜４におい
て、反転出力回路と非反転出力回路との出力の大きさを
比較し、β及び（Ｗ／Ｌ）を決定する際に閾値電圧の異
なるトランジスタ間で、βの比をμの比で割った値を
（Ｗ／Ｌ） の比として用いてやればよい。閾値電圧の
高いトランジスタと低いトランジスタの間で同じβの値
にするときに、閾値電圧の高いトランジスタのμが閾値
電圧の低いトランジスタのμの半分になってしまうとし
たら、閾値電圧の高いトランジスタの （Ｗ／Ｌ）を閾
値電圧の低いトランジスタの（Ｗ／Ｌ）の倍にすればよ
い。

【０１００】例えば、βを決定すべき２つのＭＯＳトラ
ンジスタとして閾値電圧Ｖ1及びＶ2を有するものとす
る。それぞれのトランジスタの利得係数をβ1、β2、電
流駆動能力をμ1、μ2、ゲート幅／ゲート長の比をＷ／
Ｌ1、Ｗ／Ｌ2とすると、 （β1／β2）／（μ1／μ2）＝（Ｗ／Ｌ1）／（Ｗ／Ｌ2） ・・・(19) 式を満たすようにゲート幅／ゲート長の比Ｗ／Ｌを決定
すればよい。

【０１０１】さらに、ソース側の電位が異なると、基板
バイアス効果により閾値電圧が影響を受けるため、式
(1)からわかるようにＭＯＳトランジスタの出力電流値
Ｉも変化してしまう。特に実施例１〜４の構造では、反
転出力回路のソース電位は０、非反転出力回路のソース
電位はＶoutであるため、非反転出力回路のみが大きく
基板バイアス効果の影響を受けることになる。そこで実
施例１〜４のような動作を設計通り正常に実現するため
には、この基板バイアス効果を考慮し、電流値の下がっ
てしまうトランジスタのＷ／Ｌをその分大きくするか、
電流値の下がらないトランジスタのＷ／Ｌ をその分小
さくしてやればよい。

【０１０２】上記実施例１〜５で非反転出力回路及び反
転出力回路からの出力を一致あるいは制御するために、
仮の受光素子を形成し、その回路からの出力を計測する
ことによって、回路を構成するトランジスタのβ、Ｖth
及び電源電圧、出力端子の電位を計算により決定してい
たが、各実施例において模擬回路を想定し、その回路か
らの出力を算出して回路を構成するトランジスタのβ、
Ｖth及び電源電圧、出力端子の電位を算出するというモ
デル計算によって決定してもよい。

【０１０３】実施例６．以下、この発明の別の実施例に
ついて図を用いて説明する。本実施例では、実施例１〜
５の受光素子にｐｎフォトダイオードを用いた受光素子
回路の構造について詳細な例を説明する。

【０１０４】図８は、この発明の一実施例の受光素子回
路の断面構造を示す一部断面図である。図において、ｐ
−基板２０上に受光素子一端がリセットスイッチ２を介
してバイアス端子１に接続されたｎ+層からなる受光素
子３、該受光素子３からの電位を電流に変換するトラン
ジスタ９、及び回路自身を接地するための端子４が形成
あるいは接続されている。リセットスイッチ２及びトラ
ンジスタ９には絶縁層（図示せず、但し金属膜２２の直
下に配置されている）を介してシールド用の金属膜２２
が配置される。ｐ-基板２０には基板コンタクトを取る
ためのｐ+層２１が形成され、接地４される。なお、本
図は一断面であり、本来ならば受光素子回路を構成する
複数のトランジスタは他の断面部分に配置している。基
板としては、半導体基板でドーピングすることによりｐ
-基板が実現できるものであればよいが、シリコンを用
いればプロセスが簡便になる。以下、基板はシリコンで
あるものとする。

【０１０５】受光素子３としては、ｐ-基板２０にｎ+層
を形成したものを利用しているため、通常のＭＯＳトラ
ンジスタと同一の工程で作製することができる。またリ
セット用のスイッチングトランジスタ２を介してバイア
ス端子１に接続されているため、このリセット用トラン
ジスタ２で蓄積時間を決めて光電荷の蓄積を行うことが
できるので、高感度化が図れる。また受光素子回路内に
基板コンタクト２１を設けて接地４に導くことにより、
光入射が強くて受光素子に電荷が過剰に発生した場合で
も、基板コンタクト２１を介して電荷を逃がすことによ
り、例えば受光素子回路を複数配置した場合に、周辺の
受光素子内に回り込みノイズ等の発生原因となるのを防
ぐことができる。さらに、金属膜２２によるシールドが
あるため、トランジスタ回路に光や電磁波が入射するの
を防ぐことができ、ノイズや誤動作の発生を低減でき
る。

【０１０６】次に、本実施例に用いる基板のドーピング
濃度について説明する。本実施例ではｐ-基板２０とし
て、ドーピング濃度が1×10¹⁶cm^-3より低いものを用い
た。ドーピング濃度が1×10¹⁶cm^-3より低いと、基板バ
イアス効果が抑えられるため、閾値電圧の変動が抑制さ
れる。基板バイアス効果による閾値電圧の変化の項ΔＶ
thは以下のような式で表される。 ΔＶth＝γ［ （ Ｖsb＋２ＶBF）^1/2−（２ＶBF)^1/2）］ ・・・(20) ここで、Ｖsbはソース−基板間の電位差、ＶBFはｐｎ接
合のビルトイン障壁を示す。また、γは下式(21)で表わ
される。 γ＝ｔ(ox)／ε(ox)・（２ｑε(Sｉ)Ｎa）^1/2 ・・・(21) ここで、ｔ(ox)は酸化膜の厚さ、ε(ox)は酸化膜（ここ
ではシリコン酸化膜）の誘電率、ｑは電子の電荷、ε(S
i)はシリコンの誘電率、Ｎaは基板のドーピング濃度で
ある。

【０１０７】上式(20)において、［ （ Ｖsb＋２ＶBF）
^1/2−（２ＶBF)^1/2）］の項は受光素子を形成するプロ
セスで調整することができず、トランジスタのある動作
電位においては定数として扱われる。従って、基板バイ
アス効果による閾値電圧の変動の影響、即ちΔＶthを小
さくするには、γを小さくしなくてはならない。

【０１０８】上式(20)(21)において、 ｔ(ox)＝ 20 (nm) ε(ox)＝ ４×8.85×10^-14 (F/cm) ｑ ＝ 1.6×10^-19 (c) ε(Si)＝ 12×8.85×10^-14 (F/cm) であり、実際のプロセスで使用される膜厚の範囲から、
ここでは酸化膜の厚さを ｔ(ox)＝ 20 (nm) とすると、 Ｎa ＝ １×10¹⁶ (cm^-3) 以下のときには γ ＝ ０．３３ 以下で、ΔＶthの値は小さくなる。従ってｐ-基板２０
として、ドーピング濃度が１×10¹⁶cm^-3より低くなる
と、基板バイアス効果が抑えられるため、これによる閾
値電圧の変動の影響を考慮せず、反転、非反転出力回路
の設計を行うことができる。

【０１０９】さらに、空乏層の幅ｄは、 ｄ∝（Ｎa）^-1/2 ・・・(22) の関係を有するので、ｐ-基板２０のドーピング濃度が
低い、即ちＮaが小さいと空乏層が広がり易く、受光素
子としての感度が向上する。なお、ドーピング濃度とし
ては１×10¹³cm^-3以下にはできないことは言うまでもな
い。

【０１１０】また、図８では受光素子としてｐ型基板に
ｎ型層を形成したものを利用したが、ｐウエルにｎ型層
を形成したものや、ｎ型基板やｎウエルにｐ型層を形成
したものを用いても、同様の効果が得られることは言う
までもない。

【０１１１】実施例７.以下、この発明の一実施例につ
いて図を用いて説明する。図９は、この発明の一実施例
を示す受光素子回路の構造を示す一部断面図である。図
において、受光素子３は並列に接続されたコンデンサ２
３とともに電位を電流に変換するトランジスタ９に接続
される。図８のようにｐ-基板にｎ+層を作り込んで（ま
たはｎ-基板にｐ+層を作り込んで）受光素子を作った場
合、ｐｎ接合容量が十分でなく、受光素子の出力電位が
容易に飽和してしまう。そこで、図９に示すように、受
光素子３に並列にＭＯＳキャパシタンスによるコンデン
サ２３を接続してやれば、受光素子としての電荷の蓄積
容量を大きくすることができる。

【０１１２】なお、上記実施例６のように各トランジス
タ回路にシールド用の金属膜２２を備えることにより、
ノイズや誤動作の抑制が可能なことは言うまでもない。
さらに、基板コンタクト２１を設けることもできる。

【０１１３】実施例８.以下、この発明の他の実施例に
ついて図を用いて説明する。図１０は、この発明の一実
施例を示す受光素子回路の構造を示す一部断面図であ
る。図において、ｐｎ接合の容量Ｃは、ｎ側のドーピン
グ濃度がｐ側のドーピング濃度よりも十分高い場合、以
下式(23)で記述される。 Ｃ＝（ｑε(Si)Ｎa／２ＶBF）^1/2 ・・・(23) 即ち、ｐ側のドーピング濃度の1/2乗に比例する。受光
素子として蓄積電荷容量を大きくし、受光量の範囲を広
げるにはｐ側のドーピング濃度を高くすればよい。そこ
で、例えばｐ-基板２０としてドーピング濃度が1×10¹⁴
cm^-3程度のものを用いた場合、ドーピング濃度が1×10
¹⁵cm^-3以上のｐ型層２４を形成し、その中にさらにｎ型
層を形成してやれば、電荷の蓄積容量は３倍以上に大き
くすることができる。これにより、基板バイアス効果を
抑えたまま受光量の範囲拡大という効果を同時に得るこ
とができる。

【０１１４】また、上記実施例ではｐ-基板に高濃度の
ｐ型層とｎ型層を形成した例について示したが、ｎ-基
板内にドーピング濃度が1×10¹⁵cm^-3以上のｎ型層を形
成し、その中にｐ型層を形成した構造であっても、同様
の効果が得られることは言うまでもない。

【０１１５】さらに、図１０において、ｐ型層２４の中
に包含するようにｎ型層が形成されていたが、図１１の
ようにｎ型層が一部ｐ型層２４からはみだしてｐ型層２
４の外部に形成されていてもよい。図１１のように、ｐ
型層２４の中に形成されたｎ型層がはみだした構造にす
ることで、受光素子の蓄積容量を自由に設計することが
可能となる。

【０１１６】実施例９.以下、この発明の一実施例につ
いて図を用いて説明する。図１２は実施例１乃至８の受
光素子回路を複数二次元アレイ状に配列した受光素子回
路アレイの構成を示した図である。図において、１画素
を構成する１受光素子回路２５が水平方向に４個、垂直
方向に４個配置している。各受光素子回路２５の水平方
向の１ライン、例えば２５ａ、２５ｂ、２５ｃ、２５ｄ
の受光素子回路はスイッチ用端子Ｖr２８、Ｖn２９、Ｖ
p３０を共通にして、制御回路２６に接続される。一
方、各受光素子回路２５の垂直方向の１ライン、例えば
２５ｄ、２５ｅ、２５ｆ、２５ｇの受光素子回路は出力
用端子ＯＵＴ３１を共通にして出力回路２７に接続され
る。

【０１１７】図１３は受光素子回路２５の一例を説明し
たもので図１２に用いた図１３中（ａ）は（ｂ）と等価
であることを示している。図において、回路は図２の回
路を用いている。リセット用トランジスタ２のゲート電
圧、非反転出力回路選択用スイッチングトランジスタ１
６のゲート電圧、反転出力回路選択用スイッチングトラ
ンジスタ１８のゲート電圧はそれぞれＶr２８、Ｖn２
９、Ｖp３０で、出力端子５からの出力はＯＵＴ３１で
ある。なお、図中制御回路中の接地（ＧＮＤ）４が基板
コンタクトを形成しており、実施例６で示したように、
周辺の受光素子３からの過剰電荷の影響を回避させてい
る。

【０１１８】次に動作について説明する。制御回路２６
から同時にリセット信号Ｖr２８が送られた各受光素子
回路の受光素子は所定の時間受光し、その信号は電位電
流変換トランジスタ１５、１７を介して非反転・反転出
力回路に送られる。１つの水平ラインに配置した受光素
子回路は制御回路２６から共通の配線を介してＶn２９
またはＶp３０に制御信号が送られる。各受光素子回路
からの出力信号３１は出力回路２７に送られる。このよ
うに、１水平ラン毎にスイッチ用端子を共通にして出力
信号を得、且つ１垂直ライン毎に出力端子を共通にした
ので、１水平ラン毎で得た出力信号を順次垂直方向へ転
送することができる。このようなアレイ構造により、一
次元または二次元の光パターンを同時に、並列に、かつ
画素間の演算を行いながら外部へ取り出すことが可能と
なる。

【０１１９】なお、上記実施例９の図１２では２次元に
配列した例について示したが、一次元に配置しても一次
元の光パタ−ンに対して、同様の効果が得られることは
言うまでもない。

【０１２０】なお、上記実施例９の受光素子回路アレイ
のそれぞれの受光素子回路に基板コンタクトを形成して
いるので、実施例６で記載したように、光入射が強くて
受光素子に電荷が過剰に発生した場合でも、基板コンタ
クトを介して電荷を逃がすことにより、周辺の受光素子
内に回り込んだりしてノイズ等の発生原因となるのを防
ぐことができる。

【０１２１】なお、上記実施例１〜９では、受光素子と
してシリコン基板を用いて形成したｐｎフォトダイオー
ドについて説明したが、シリコン以外の材料、例えば、
III-V族化合物半導体、II-VI族化合物半導体、ゲルマニ
ウム、及びこれらとシリコンとの組み合わせでも同様の
効果を発揮することは言うまでもない。

【０１２２】また、実施例１〜９では、ｐｎフォトダイ
オード受光素子と受光素子の電位を電流に変換する増幅
回路として、ＡＭＩ（Amplified MOS Image）の組み合
わせを用いているが、ｐｎ受光素子そのものや、その他
の増幅型受光素子としてＣＭＤ（Charge Modulation De
vice）、ＳＩＴ（Static Induced Transistor）、ＡＰ
Ｄ（Avalanche Photodiode）、ＦＧＡ（Floating Gate
Array）、ＢＡＳＩＳ（Base Stored Image Sensor）な
どであっても同様の効果を発揮することは言うまでもな
い。

【０１２３】また、実施例１〜９では、受光素子として
ｐｎフォトダイオード受光素子、を用いたが、ＰｔＳ
ｉ、ＨｇＣｄＴｅ、ＳｉＧｅ、ＩｎＳｂ、あるいはこれ
らを組み合わせた材料など、赤外領域に感度を有する材
料を用いても同様の効果を発揮することは言うまでもな
い。

【０１２４】また、シリコン（Si）基板上に感度可変機
能を実現することができるので、制御回路を同じチップ
上に作り込むことが容易になる。

【０１２５】また、実施例１〜９では、同一のシリコン
基板上に同一材料で受光素子部と制御回路部を構成した
例であったが、基板、受光素子部材料、制御回路材料の
いずれの材料が相互に異なっても良い。

【０１２６】

【発明の効果】この発明の請求項１の受光素子回路は、
特定の利得係数あるいは閾値電圧を有するＭＯＳトラン
ジスタ、電位を特定された出力端子、電位を特定された
電源電圧を備えたので、非反転・反転出力回路の出力の
絶対値を利得係数によって制御でき、後段での画像処理
に必要な所望の信号を処理できる性能の高い受光素子回
路を提供することができる。また、非反転・反転出力回
路を設けたことで、負電源なしに信号の極性が制御可能
となる。

【０１２７】この発明の請求項２の受光素子回路は、請
求項１において、ＭＯＳトランジスタの利得係数をトラ
ンジスタのゲート幅とゲート長との比で制御したので、
簡便にＭＯＳトランジスタの利得係数を制御でき、後段
での画像処理に必要な所望の信号を処理できる性能の高
い受光素子回路を提供することができる。

【０１２８】この発明の請求項３の受光素子回路は、請
求項１または２において、受光素子の電位によって電流
値を制御するＭＯＳトランジスタを備えた回路としてｎ
ＭＯＳ或はｐＭＯＳトランジスタを用いたので簡便な回
路構成で受光素子の電位を増幅したり、感度制御するこ
とが可能となり、性能の高い受光素子回路を提供でき
る。また、他のトランジスタと同じ種類のトランジスタ
で形成すれば、同一のプロセスで簡便な工程で、回路を
単純化できる。また、一画素（一受光素子回路）の中に
ｐ、ｎ二つのウエルを作る必要がないので、画素の大き
さを小さくできる。さらに、ｎＭＯＳであれば、受光素
子として、光が照射されるほど電位が上がるような素子
を用いた場合、光が照射されなければ出力電流が０で、
入射光が強いほど出力電流が増えるような構成にするこ
とができ、ｐＭＯＳであれば受光素子として、光が照射
されるほど電位が下がるような素子を用いた場合、光が
照射されなければ出力電流が０で、入射光が強いほど出
力電流が増えるような構成にすることができる。

【０１２９】この発明の請求項４の受光素子回路は、請
求項１乃至３のいずれかにおいて、非反転出力回路及び
反転出力回路にそれぞれの回路を選択するスイッチング
トランジスタを備えたので、出力の向きを外から簡便に
選択できる。また、スイッチングトランジスタの開閉に
よる各回路の導通により回路を選択できるため、受光素
子電位に対して影響を及ぼさず、繁雑なリセット動作が
不要となる。さらに、スイッチングトランジスタのゲー
ト電圧をアナログ的に制御することにより、一定の受光
素子電位に対する出力電流値をアナログ的に変化させる
ことができる、性能の高い受光素子回路を提供すること
ができる。

【０１３０】この発明の請求項５の受光素子回路は、請
求項４において、非反転出力回路及び反転出力回路をと
もに、受光素子の電位によって電流値を制御するトラン
ジスタと、スイッチ用トランジスタの二つを直列に接続
した構成にすることにより、回路が単純になり、画素を
小さくすることができる。また、単純な回路のため、非
反転・反転出力回路の両方からの出力を任意に制御し易
くなり、性能の高い受光素子回路を提供することができ
る。

【０１３１】この発明の請求項６の受光素子回路は、請
求項１乃至５のいずれかにおいて、非反転出力回路及び
反転出力回路に備えた受光素子の電位によって電流値を
制御するＭＯＳトランジスタ閾値電圧の差を、出力端子
の電位としたので、非反転出力回路を構成するトランジ
スタと、反転出力回路を構成するトランジスタとを電気
的に等価になるように配置できるので、両回路からの出
力の大きさが同じになるような設計をするのが容易にな
る。即ち、非反転・反転出力回路の両方からの出力を任
意に制御し易くなり、性能の高い受光素子回路を提供す
ることができる。

【０１３２】この発明の請求項７の受光素子回路は、請
求項１乃至６のいずれかにおいて、電源電圧端子の電位
が出力端子の電位の２倍としたので、非反転出力回路の
電源電圧端子から出力端子への電位差が、反転出力回路
の出力端子から接地端子への電位差と等しくなるため、
両回路が電気的に等価になるようにして、両回路からの
出力の大きさが同じになるような設計をするのが容易に
なり、性能の高い受光素子回路を提供することができ
る。

【０１３３】この発明の請求項８の受光素子回路は、請
求項７において、受光素子の電位によって電流値を制御
するトランジスタとスイッチ用トランジスタの、高電位
側、低電位側の位置関係を同じになるように配置したの
で、両回路を電気的に対称な構造にすることができ、両
回路からの出力の大きさが同じになるような設計をする
のが容易になり、性能の高い受光素子回路を提供するこ
とができる。

【０１３４】この発明の請求項９の受光素子回路は、請
求項８において、非反転回路及び反転回路において、受
光素子の電位によって電流値を制御するトランジスタよ
りも、スイッチ用トランジスタを低電位側に配置するこ
とにより、スイッチ用トランジスタを高電位側に置いた
場合よりもドレイン電圧の変動が少ないため線形性が良
くなり、性能の高い受光素子回路を提供することができ
る。

【０１３５】この発明の請求項１０の受光素子回路は、
請求項７乃至９のいずれかにおいて、非反転回路及び反
転回路において、受光素子電位によって電流値を制御す
るＭＯＳトランジスタの利得係数が等しく且つそれぞれ
の回路を選択するスイッチングトランジスタの利得係数
が等しいので、両回路が電気的に等価になり、両回路か
らの出力の大きさを一致、制御させることができ、性能
の高い受光素子回路を提供することができる。

【０１３６】この発明の請求項１１の受光素子回路は、
請求項１乃至５のいずれかにおいて、非反転出力回路の
電源電圧端子と受光素子電位によって電流値を制御する
ＭＯＳトランジスタとの間にダイオード接続したトラン
ジスタを配置したので、前記ＭＯＳトランジスタに伝達
される電源電圧端子の電位が実質的に下がり、電源電圧
端子の電位が出力端子に比べて十分大きい場合でも、非
反転・反転出力回路からの出力の大きさが同じになるよ
うな制御が容易になり、性能の高い受光素子回路を提供
することができる。

【０１３７】この発明の請求項１２の受光素子回路は、
反転回路に備えた受光素子の電位によって電流値を制御
するトランジスタよりも、スイッチ用トランジスタを高
電位側に置くことにより、請求項１１において、ダイオ
ード接続したトランジスタを配置したことによる非反転
回路での線形特性を同様にすることができ、両回路の出
力の大きさが同じになるような設計をすることができ、
性能の高い受光素子回路を提供することができる。

【０１３８】この発明の請求項１３の受光素子回路は、
請求項１１または１２において、ダイオード接続したト
ランジスタの閾値電圧を、反転回路あるいは非反転回路
に備えた受光素子電位によって電流値を制御するＭＯＳ
トランジスタの閾値電圧のいずれかに一致させたので、
トランジスタの閾値電圧が二種類となり、非反転・反転
出力回路からの出力の大きさが同じになるような制御が
容易になるため、作製プロセスの工程数が少なくなり、
生産性が向上する。

【０１３９】この発明の請求項１４の受光素子回路は、
請求項１１乃至１３のいずれかにおいて、非反転回路の
方が反転回路よりも構成するトランジスタが多い分出力
が低下するのを、ダイオード接続したトランジスタ及び
非反転回路選択用スイッチングトランジスタの利得係数
が受光素子回路を構成する他のいずれのトランジスタの
利得係数よりも大きくすることで、非反転・反転出力回
路からの出力の大きさが同じになるような制御が容易に
なり、性能の高い受光素子回路を提供することができ
る。

【０１４０】この発明の請求項１５の受光素子回路は、
請求項１３乃至１５のいずれかにおいて、受光素子回路
を構成するトランジスタが、各トランジスタ間の電流駆
動能力の比に対する利得係数比の値が各トランジスタ間
のゲート幅／ゲート長比の比となる関係を有するトラン
ジスタであるので、閾値電圧が異なることによるＭＯＳ
トランジスタ間の電流駆動能力の違いを補うことがで
き、設計通りの所望の受光素子回路を提供することがで
きる。さらに、後段での画像処理精度が向上する。

【０１４１】この発明の請求項１６の受光素子回路は、
請求項１乃至１５のいずれかにおいて、受光素子がｐｎ
フォトダイオードであるので、光電荷の発生が容易とな
り、簡便な受光素子を用いて回路構成ができる。

【０１４２】この発明の請求項１７の受光素子回路は、
請求項１６において、ｐｎフォトダイオードがｐ型基板
に形成されたｎ型層を備えた或はｎ型基板に形成された
ｐ型層を備えたものであるので、制御回路部のｎＭＯＳ
またはｐＭＯＳトランジスタと同一の工程で作成でき、
製造工程が簡略化できる。

【０１４３】この発明の請求項１８の受光素子回路は、
請求項１７において、ｐｎフォトダイオードのｎ型層ま
たはｐ型層にｐｎフォトダイオードのリセット用のスイ
ッチングトランジスタを接続したので、ｐｎフォトダイ
オードの光蓄積時間の制御が可能となり、受光素子回路
の性能が向上する。

【０１４４】この発明の請求項１９の受光素子回路は、
請求項１６乃至１８のいずれかにおいて、受光素子と制
御回路とを形成する基板のドーピング濃度を１×10¹³cm
^-3より高く１×10¹⁶cm^-3より低くしたので、基板のドー
ピング濃度が充分に低く、基板バイアス効果が無視でき
るため、制御回路の非反転・反転出力回路の電気的な等
価性を維持することができる。さらに、基板のドーピン
グ濃度低いため、感度が向上し、受光素子回路としての
性能も向上する。

【０１４５】この発明の請求項２０の受光素子回路は、
請求項１９において、受光素子と制御回路とを形成する
基板がｐ型基板であり、該ｐ型基板内の受光素子形成部
分が、ドーピング濃度が 1×10¹⁵cm^-3 以上のｐ型層と
その中に前記ｐ型層のドーピング濃度よりも高い濃度で
ドーピングされたｎ型層とを備えた受光素子であるこ
と、あるいは受光素子と制御回路とを形成する基板がｎ
型基板であり、該ｎ型基板内の受光素子形成部分が、ド
ーピング濃度が 1×10¹⁵cm^-3 以上のｎ型層とその中に
前記ｎ型層のドーピング濃度よりも高い濃度でドーピン
グされたｐ型層とを備えた受光素子であるので、基板濃
度が低い場合でも、ｐｎ接合部で空乏層が広がる部分の
濃度が充分に高くなるため、ｐｎ接合容量を大きくする
ことができ、受光素子回路としての性能が向上する。

【０１４６】この発明の請求項２１の受光素子回路は、
請求項１乃至２０のいずれかにおいて、受光素子と制御
回路との間に受光素子からの出力を蓄積するコンデンサ
を並列に接続したので、コンデンサにおいても光電荷を
蓄積できるので、基板濃度が低くてpn接合容量が小さい
場合でも、コンデンサを含めた受光素子部分での蓄積容
量を大きくすることができ、受光素子回路としての性能
が向上する。

【０１４７】この発明の請求項２２の受光素子回路は、
請求項１乃至２１のいずれかにおいて、トランジスタ回
路を構成する部分に、金属膜を備えたので、金属膜によ
って光や電磁波がトランジスタ回路に入射するのを防ぐ
ので、ノイズや回路の誤動作を避けることができ、受光
素子回路としての信頼性が向上する。

【０１４８】この発明の請求項２３の受光素子回路アレ
イは、請求項１乃至２２のいずれかに記載の受光素子回
路を、一次元または二次元のアレイ状に配置して構成し
たので、一次元または二次元の光パターンを同時に並列
に受光し、所望の画像処理が可能となり、高機能な受光
素子回路アレイを提供できる。

【０１４９】この発明の請求項２４の受光素子回路アレ
イは、請求項２３において、アレイ状に配置した複数の
受光素子回路の水平方向の一つのライン上に並ぶ受光素
子回路のスイッチ用端子を共通にし、垂直方向の一つの
ライン上に並ぶ受光素子回路の出力端子を共通にしたの
で、一次元または二次元の光パターンを同時に、並列
に、かつ画素間演算を行いながら取り出すことができ、
高機能な受光素子回路アレイを提供できる。

【０１５０】この発明の請求項２５の受光素子回路アレ
イは、請求項２３または２４において、受光素子回路内
の接地ラインに、基板コンタクトを受光素子回路毎に設
けたので、受光素子で過剰な光電荷が発生した場合で
も、コンタクト部から接地のラインに電荷が逃げるた
め、周囲の画素に回り込んでノイズ等の原因となるのを
防ぐ。さらに受光素子からの光電荷があふれた場合に周
囲の画素に回り込んでノイズ等の原因となるのを防ぎ、
高機能な受光素子回路アレイを提供できる。

【０１５１】この発明の請求項２６の受光素子回路の構
成方法は、受光素子と、受光素子の電位を電流に変換し
て得た信号の大きさと極性を制御して外部へと出力する
制御回路とを基板上に備えた受光素子回路であって、前
記制御回路が受光素子の電位によって電源電圧端子から
出力端子へ流れ込む電流値を制御するＭＯＳトランジス
タから構成される回路（非反転出力回路）と、受光素子
からの電位によって出力端子から接地端子へ流れ出る電
流値を制御するＭＯＳトランジスタから構成される回路
（反転出力回路）とを備えた受光素子回路を構成する方
法において、前記非反転出力回路を選択して外部へ出力
する信号即ち出力端子へ流れ込む電流の大きさを計測ま
たは計算する第１のステップと、前記反転出力回路を選
択して外部へ出力する信号即ち出力端子から流れ出る電
流の大きさを計測または計算する第２のステップと、第
１及び第２のステップの結果を比較する第３のステップ
と、前記同じ受光素子電位に対して前記非反転出力回路
と反転出力回路からの出力信号の大きさが同じになるよ
うに、制御回路を構成するＭＯＳトランジスタの利得係
数及び閾値電圧、出力端子の電位及び、電源電圧の電位
のうち少なくとも１つを制御する第４のステップとを備
えたので、非反転・反転出力回路の出力は制御回路を構
成するＭＯＳトランジスタの利得係数及び閾値電圧、出
力端子の電位及び、電源電圧の電位のそれぞれの回路の
ＭＯＳトランジスタの利得係数の関数で記述することが
できるため、このうち少なくとも１つを制御することに
より、非反転・反転出力回路の出力の絶対値を等しくす
るような設計が容易になり、後段での画像処理精度が向
上するような所望の出力を有する受光素子回路を提供で
きる。

【０１５２】この発明の請求項２７の受光素子回路の構
成方法は、請求項２６において、第４のステップにおい
て制御回路を構成するＭＯＳトランジスタの利得係数が
制御されることが選択され設定された場合、第４のステ
ップの後に、設定されたＭＯＳトランジスタの利得係数
をそれぞれのＭＯＳトランジスタのゲート幅／ゲート長
比で制御する第５のステップを備えたので、ＭＯＳトラ
ンジスタの利得係数をトランジスタのゲート幅／ゲート
長比で制御したので、簡便にＭＯＳトランジスタの利得
係数を制御でき、所望の出力を有する受光素子回路を提
供できる。

【０１５３】この発明の請求項２８の受光素子回路の構
成方法は、請求項２７において、第５のステップにおい
て、設定するトランジスタ間のゲート幅／ゲート長比の
比を該トランジスタ間の電流駆動能力の比に対する利得
係数の比となるようにＭＯＳトランジスタの利得係数を
設定したので、閾値電圧が異なることあるいは基板バイ
アス効果によって閾値電圧が変動することによるＭＯＳ
トランジスタ間の電流駆動能力の違いを補うことがで
き、設計通りの所望の出力を有する受光素子回路を提供
できる。従って、後段での画像処理精度が向上する。

【図面の簡単な説明】

【図１】 本発明の実施例１による受光素子回路の構成
を示す模式図である。

【図２】 本発明の実施例１による受光素子回路の構成
図である。

【図３】 本発明の実施例２による受光素子回路の構成
方法を説明するための回路の一部展開図である。

【図４】 本発明の実施例３による受光素子回路の構成
図である。

【図５】 本発明の実施例３による受光素子回路からの
信号の出力特性の一例を示すグラフである。

【図６】 本発明の実施例３による受光素子回路からの
信号の出力特性の一例を示すグラフである。

【図７】 本発明の実施例４による受光素子回路の構成
図である。

【図８】 本発明の実施例６による受光素子回路の構造
を示す一部断面図である。

【図９】 本発明の実施例７による受光素子回路の構造
を示す一部断面図である。

【図１０】 本発明の実施例８による受光素子回路の構
造を示す一部断面図である。

【図１１】 本発明の実施例８による別の受光素子回路
の構造を示す一部断面図である。

【図１２】 本発明の実施例９による受光素子回路アレ
イを示す回路構成図である。

【図１３】 図９中の各受光素子回路（画素）を構成す
る回路の詳細な一例を示した回路構成図である。

【図１４】 従来の受光素子回路を示す回路構成図であ
る。

【図１５】 従来の受光素子回路からの信号の出力特性
を説明するためのＭＯＳトランジスタからの出力特性を
示すグラフである。

【符号の説明】

１ バイアス端子、 ２ リセットスイッチ、 ３
受光素子、４ 接地、 ５ 出力端子、 ６ 電源
電圧、７ 電源電圧端子から出力端子へ流れ込む電流値
を制御するＭＯＳトランジスタ回路（非反転出力回路） ８ 出力端子から接地端子へ流れ出る電流値を制御する
ＭＯＳトランジスタ回路（反転出力回路） ９、９ａ、９ｂ 受光素子電位によって電流値を制御す
るＭＯＳトランジスタ 10、10ａ、10ｂ 回路選択用スイッチングトランジス
タ 11 非反転出力回路の、高電位側にあるＭＯＳトランジ
スタ 12 非反転出力回路の、低電位側にあるＭＯＳトランジ
スタ 13 反転出力回路の、高電位側にあるＭＯＳトランジス
タ 14 反転出力回路の、低電位側にあるＭＯＳトランジス
タ 15 受光素子電位によって電流値を制御するＭＯＳトラ
ンジスタ 16 非反転出力回路の選択スイッチ用ＭＯＳトランジス
タ 17 受光素子電位によって電流値を制御するＭＯＳトラ
ンジスタ 18 反転出力回路の選択スイッチ用ＭＯＳトランジスタ 19 ダイオード接続のＭＯＳトランジスタ 20 ｐ-基板、 21 基板コンタクトを取るためのｐ+
層、22 シールド用の金属膜、 23 ＭＯＳキャパシ
タンスによるコンデンサ、24 ｐ-基板内に作り込まれ
たドーピング濃度が1×10¹⁵cm^-3以上のｐ型層、25、25
a、25b、25c、25d、25e、25f、25g １受光素子回路
（１画素）、26 制御回路、 27 出力回路、 28 ト
ランジスタ２のゲート電圧Ｖr、29 トランジスタ18の
ゲート電圧Ｖn、30 トランジスタ16のゲート電圧Ｖp、
31 出力端子５からの出力ＯＵＴ 101 バイアス端子、 102 リセットスイッチ、
103 受光素子、104 トライステートスイッチ、
105 非反転出力用ｐＭＯＳトランジスタ、106 反転
出力用ｎＭＯＳトランジスタ、 107 出力端子、10
8 接地、 109 電源電圧

Claims (28)

【特許請求の範囲】
1. 【請求項１】 受光素子と、受光素子の電位を電流に変
   換して得た信号の大きさと極性を制御して外部へと出力
   する制御回路とを基板上に備えた受光素子回路におい
   て、制御回路が、受光素子の電位によって電源電圧端子
   から出力端子へ流れ込む電流値を制御するＭＯＳトラン
   ジスタから構成される回路（非反転出力回路）と、受光
   素子の電位によって出力端子から接地端子へ流れ出る電
   流値を制御するＭＯＳトランジスタから構成される回路
   （反転出力回路）とを備えた受光素子回路であって、該
   受光素子回路を構成するＭＯＳトランジスタの利得係数
   と閾値電圧、出力端子の電位及び電源電圧の電位のうち
   少なくとも１つが前記非反転出力回路と反転出力回路か
   らの出力信号の大きさが同じ受光素子電位に対して等し
   くなるように特定された値を有することを特徴とする受
   光素子回路。
2. 【請求項２】 ＭＯＳトランジスタが該トランジスタの
   ゲート幅とゲート長との比によって制御され特定された
   利得係数を有することを特徴とする請求項１に記載の受
   光素子回路。
3. 【請求項３】 受光素子の電位によって電流値を制御す
   るＭＯＳトランジスタを備えた回路がｎＭＯＳあるいは
   ｐＭＯＳのトランジスタを備えたことを特徴とする請求
   項１または２に記載の受光素子回路。
4. 【請求項４】 非反転出力回路及び反転出力回路に、そ
   れぞれの回路を選択するためのスイッチングトランジス
   タを備えたことを特徴とする請求項１乃至３のいずれか
   １項に記載の受光素子回路。
5. 【請求項５】 非反転出力回路及び反転出力回路が、受
   光素子の電位によって電流値を制御するＭＯＳトランジ
   スタとそれぞれの回路を選択するためのスイッチングト
   ランジスタとが直列に接続された回路から構成されるこ
   とを特徴とする請求項４に記載の受光素子回路。
6. 【請求項６】 非反転出力回路及び反転出力回路に備え
   た受光素子の電位によって電流値を制御するＭＯＳトラ
   ンジスタ閾値電圧の差を、出力端子の電位としたことを
   特徴とする請求項１乃至５のいずれか１項に記載の受光
   素子回路。
7. 【請求項７】 電源電圧端子の電位が出力端子の電位の
   ２倍であることを特徴とする請求項１乃至６のいずれか
   １項に記載の受光素子回路。
8. 【請求項８】 非反転出力回路及び反転出力回路におい
   て、受光素子の電位によって電流値を制御するＭＯＳト
   ランジスタとそれぞれの回路を選択するためのスイッチ
   ングトランジスタとの配置が電位的に相対的に等しく配
   置されることを特徴とする請求項７に記載の受光素子回
   路。
9. 【請求項９】 非反転出力回路及び反転出力回路におい
   て、それぞれの回路を選択するためのスイッチングトラ
   ンジスタが前記両回路に備えた受光素子の電位によって
   電流値を制御するＭＯＳトランジスタよりもそれぞれ低
   電位側に配置したことを特徴とする請求項８に記載の受
   光素子回路。
10. 【請求項１０】 非反転出力回路及び反転出力回路に備
    えた、受光素子の電位によって電流値を制御するＭＯＳ
    トランジスタ及び、それぞれの回路を選択するためのス
    イッチングトランジスタが非反転出力回路及び反転出力
    回路の間でそれぞれ等しい利得係数を有することを特徴
    とする請求項７乃至と９のいずれか１項に記載の受光素
    子回路。
11. 【請求項１１】 非反転出力回路において、電源電圧端
    子と受光素子の電位によって電流値を制御するＭＯＳト
    ランジスタとの間にダイオード接続したトランジスタを
    直列に配置したことを特徴とする請求項１乃至５のいず
    れか１項に記載の受光素子回路。
12. 【請求項１２】 反転回路において、該反転回路を選択
    するためのスイッチングトランジスタを受光素子の電位
    によって電流値を制御するＭＯＳトランジスタより高電
    位側に配置したことを特徴とする請求項１１に記載の受
    光素子回路。
13. 【請求項１３】 ダイオード接続したトランジスタの閾
    値電圧が、反転回路に備えた受光素子の電位によって電
    流値を制御するＭＯＳトランジスタの閾値電圧あるい
    は、非反転回路に備えた受光素子の電位によって電流値
    を制御するＭＯＳトランジスタの閾値電圧のいずれかに
    一致することを特徴とする請求項１１または１２に記載
    の受光素子回路。
14. 【請求項１４】 ダイオード接続したトランジスタ及び
    非反転回路選択用スイッチングトランジスタの利得係数
    が受光素子回路を構成する他のいずれのトランジスタの
    利得係数よりも大きいことを特徴とする請求項１１乃至
    １３のいずれか１項に記載の受光素子回路。
15. 【請求項１５】 受光素子回路を構成するトランジスタ
    が、各トランジスタ間の電流駆動能力の比に対する利得
    係数比の値が各トランジスタ間のゲート幅とゲート長と
    の比の比となる関係を有するトランジスタであることを
    特徴とする請求項１３または１４に記載の受光素子回
    路。
16. 【請求項１６】 受光素子がｐｎフォトダイオードであ
    ることを特徴とする請求項１乃至１５のいずれか１項に
    記載の受光素子回路。
17. 【請求項１７】 ｐｎフォトダイオードがｐ型基板に形
    成されたｎ型層を備えた或はｎ型基板に形成されたｐ型
    層を備えたものであることを特徴とする請求項１６に記
    載の受光素子回路。
18. 【請求項１８】 ｐｎフォトダイオードのｎ型層または
    ｐ型層にｐｎフォトダイオードのリセット用のスイッチ
    ングトランジスタを接続したことを特徴とする請求項１
    ７に記載の受光素子回路。
19. 【請求項１９】 受光素子と制御回路とを形成する基板
    のドーピング濃度が１×10¹³cm^-3より高く１×10¹⁶cm^-3
    より低いことを特徴とする請求項１６乃至１８のいずれ
    か１項に記載の受光素子回路。
20. 【請求項２０】 受光素子と制御回路とを形成する基板
    がｐ型基板であり、該ｐ型基板内の受光素子形成部分が
    ドーピング濃度が 1×10¹⁵cm^-3 以上のｐ型層とその中
    に前記ｐ型層のドーピング濃度よりも高い濃度でドーピ
    ングされたｎ型層とを備えた受光素子であること、ある
    いは受光素子と制御回路とを形成する基板がｎ型基板で
    あり、該ｎ型基板内の受光素子形成部分がドーピング濃
    度が 1×10¹⁵cm^-3 以上のｎ型層とその中に前記ｎ型層
    のドーピング濃度よりも高い濃度でドーピングされたｐ
    型層とを備えた受光素子であることを特徴とする請求項
    １９に記載の受光素子回路。
21. 【請求項２１】 受光素子と制御回路との間に受光素子
    からの出力を蓄積するコンデンサを並列に接続したこと
    を特徴とする請求項１乃至２０のいずれか１項に記載の
    受光素子回路。
22. 【請求項２２】 トランジスタ回路を構成する部分に、
    金属膜を備えたことを特徴とする請求項１乃至２１のい
    ずれか１項に記載の受光素子回路。
23. 【請求項２３】 請求項１乃至２２のいずれか１項に記
    載の受光素子回路を、一次元または二次元のアレイ状に
    配置したことを特徴とする受光素子回路アレイ。
24. 【請求項２４】 アレイ状に配置した複数の受光素子回
    路の水平方向の一つのライン上に並ぶ受光素子回路のス
    イッチ用端子を共通にし、垂直方向の一つのライン上に
    並ぶ受光素子回路の出力端子を共通にしたことを特徴と
    する請求項２３に記載の受光素子回路アレイ。
25. 【請求項２５】 受光素子回路内の接地ラインに、受光
    素子回路を形成する基板を接地するための基板コンタク
    トを受光素子回路毎に設けたことを特徴とする請求項２
    ３または２４に記載の受光素子回路アレイ。
26. 【請求項２６】 受光素子と、受光素子の電位を電流に
    変換して得た信号の大きさと極性を制御して外部へと出
    力する制御回路とを基板上に備えた受光素子回路であっ
    て、前記制御回路が受光素子の電位によって電源電圧端
    子から出力端子へ流れ込む電流値を制御するＭＯＳトラ
    ンジスタから構成される回路（非反転出力回路）と、受
    光素子からの電位によって出力端子から接地端子へ流れ
    出る電流値を制御するＭＯＳトランジスタから構成され
    る回路（反転出力回路）とを備えた受光素子回路を構成
    する方法において、前記非反転出力回路を選択して外部
    へ出力する信号即ち出力端子へ流れ込む電流の大きさを
    計測または計算する第１のステップと、前記反転出力回
    路を選択して外部へ出力する信号即ち出力端子から流れ
    出る電流の大きさを計測または計算する第２のステップ
    と、第１及び第２のステップの結果を比較する第３のス
    テップと、前記同じ受光素子電位に対して前記非反転出
    力回路と反転出力回路からの出力信号の大きさが同じに
    なるように、制御回路を構成するＭＯＳトランジスタの
    利得係数及び閾値電圧、出力端子の電位及び、電源電圧
    の電位のうち少なくとも１つを制御する第４のステップ
    とを備えたことを特徴とする受光素子回路の構成方法。
27. 【請求項２７】 第４のステップにおいて制御回路を構
    成するＭＯＳトランジスタの利得係数が制御されること
    が選択され設定された場合、第４のステップの後に、設
    定されたＭＯＳトランジスタの利得係数をそれぞれのＭ
    ＯＳトランジスタのゲート幅とゲート長との比で制御す
    る第５のステップを備えたことを特徴とする請求項２６
    に記載の受光素子回路の構成方法。
28. 【請求項２８】 第５のステップにおいて、設定するト
    ランジスタ間のゲート幅とゲート長との比の比を該トラ
    ンジスタ間の電流駆動能力の比に対する利得係数の比と
    なるようにＭＯＳトランジスタの利得係数を制御するこ
    とを特徴とする請求項２７に記載の受光素子回路の構成
    方法。