JPH0827596B2 - アクテイブマトリツクスアレイの製造方法 - Google Patents
アクテイブマトリツクスアレイの製造方法Info
- Publication number
- JPH0827596B2 JPH0827596B2 JP61287043A JP28704386A JPH0827596B2 JP H0827596 B2 JPH0827596 B2 JP H0827596B2 JP 61287043 A JP61287043 A JP 61287043A JP 28704386 A JP28704386 A JP 28704386A JP H0827596 B2 JPH0827596 B2 JP H0827596B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode wiring
- active matrix
- matrix array
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000011159 matrix material Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 55
- 239000010409 thin film Substances 0.000 claims description 46
- 239000011521 glass Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 230000008602 contraction Effects 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000398147 Aleurodiscus amorphus Species 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は基板上に薄膜トランジスタ（以下TFTと呼
ぶ）等のアクティブ素子とこれにつながる画素電極をマ
トリックス状に有するアクティブマトリックスアレイ及
びその製法に係わり、特に液晶材料等の画像表示用材料
を駆動したるするアクティブマトリックスアレイに関す
るものである。
ぶ）等のアクティブ素子とこれにつながる画素電極をマ
トリックス状に有するアクティブマトリックスアレイ及
びその製法に係わり、特に液晶材料等の画像表示用材料
を駆動したるするアクティブマトリックスアレイに関す
るものである。
従来の技術 近年、液晶表示装置はしだいに大型化高密度化が進ん
できている。アモルファスシリコン（非晶質シリコン）
を用いたTFTは安価なガラス基板上においても、300℃程
度の比較的低温で、しかも大面積で形成できる為、しば
しば液晶表示装置用のアクティブマトリックスアレイに
用いられてきた。
できている。アモルファスシリコン（非晶質シリコン）
を用いたTFTは安価なガラス基板上においても、300℃程
度の比較的低温で、しかも大面積で形成できる為、しば
しば液晶表示装置用のアクティブマトリックスアレイに
用いられてきた。
第３図はTFTによるアクティブマトリックスアレイ
（以下TFTアレイと略す）を用いた液晶表示装置の要部
回路図である。破線WXYZで囲まれた部分に画素（破線14
で囲まれた部分）を多数マトリックス状に繰り返して有
している。各画素にはTFT11が作り込まれており、TFTの
ゲート電極はゲート電極配線３、ソース電極はソース電
極配線６に接続されており、ドレイン電極はコンデンサ
Csと画素電極２に接続されている。画像表示はゲート電
極配線３に印加した走査信号によりTFT11をスイッチン
グし、このときソース電極配線６に印加されている画像
信号をコンデンサCsおよび画素電極２に伝達し、対向電
極12と画素電極２の間に挟まれた液晶13を駆動すること
により行われる。コンデンサCsは画像信号の記憶用に用
いられている。破線WXYZ内で対向電極12と液晶13以外の
部分がアクティブマトリックスアレイとして１枚の基板
上に作成されている。なお15は周辺回路である。
（以下TFTアレイと略す）を用いた液晶表示装置の要部
回路図である。破線WXYZで囲まれた部分に画素（破線14
で囲まれた部分）を多数マトリックス状に繰り返して有
している。各画素にはTFT11が作り込まれており、TFTの
ゲート電極はゲート電極配線３、ソース電極はソース電
極配線６に接続されており、ドレイン電極はコンデンサ
Csと画素電極２に接続されている。画像表示はゲート電
極配線３に印加した走査信号によりTFT11をスイッチン
グし、このときソース電極配線６に印加されている画像
信号をコンデンサCsおよび画素電極２に伝達し、対向電
極12と画素電極２の間に挟まれた液晶13を駆動すること
により行われる。コンデンサCsは画像信号の記憶用に用
いられている。破線WXYZ内で対向電極12と液晶13以外の
部分がアクティブマトリックスアレイとして１枚の基板
上に作成されている。なお15は周辺回路である。
アモルファスシリコンTFTを用いたアクティブマトリ
ックスアレイを薄膜の形成とフォトマスクを用いたフォ
トエッチングにより作成する場合、一般にできるだけ導
電性薄膜の作成回数を少なくすることが歩留まりやコス
トの点で有利となる。そのため透過型の液晶表示装置用
アモルファスシリコンTFTアレイの場合、TFTの電極配線
（ゲート電極配線とソース電極配線）用の非透光性の導
電性薄膜（アモルファスシリコンのフォトコンダクティ
ビィティを抑えるための光遮へいのために非透光性の導
電性薄膜を用いることが多い）と画素電極用の透光性導
電性薄膜の他には導電性薄膜を形成せず、これらから共
通電極配線や外部回路への接続電極などの配線や電極も
同時に作り込む構成がしばしば用いられてきた。
ックスアレイを薄膜の形成とフォトマスクを用いたフォ
トエッチングにより作成する場合、一般にできるだけ導
電性薄膜の作成回数を少なくすることが歩留まりやコス
トの点で有利となる。そのため透過型の液晶表示装置用
アモルファスシリコンTFTアレイの場合、TFTの電極配線
（ゲート電極配線とソース電極配線）用の非透光性の導
電性薄膜（アモルファスシリコンのフォトコンダクティ
ビィティを抑えるための光遮へいのために非透光性の導
電性薄膜を用いることが多い）と画素電極用の透光性導
電性薄膜の他には導電性薄膜を形成せず、これらから共
通電極配線や外部回路への接続電極などの配線や電極も
同時に作り込む構成がしばしば用いられてきた。
本発明はとりわけ上記の構成のアクティブマトリック
スアレイに深くかかわり、以下、透過型の液晶表示装置
用アクティブマトリックスアレイについて図面を用いて
詳細に説明する。
スアレイに深くかかわり、以下、透過型の液晶表示装置
用アクティブマトリックスアレイについて図面を用いて
詳細に説明する。
第４図（ａ）は上記の構成の従来開発された透過型の
液晶表示装置用のアモルファスシリコンを用いたTFTア
レイの部分平面図であり、第４図（ｂ）は第４図（ａ）
のＡ−Ｂ線部における断面図である。第４図は第３図の
画素14におけるTFT11とゲート電極配線３の一部分とソ
ース電極配線６の一部分と共通電極配線９の一部分（第
４図では9cと記している）と透光性の導電性薄膜による
画素電極２の構成を示している。
液晶表示装置用のアモルファスシリコンを用いたTFTア
レイの部分平面図であり、第４図（ｂ）は第４図（ａ）
のＡ−Ｂ線部における断面図である。第４図は第３図の
画素14におけるTFT11とゲート電極配線３の一部分とソ
ース電極配線６の一部分と共通電極配線９の一部分（第
４図では9cと記している）と透光性の導電性薄膜による
画素電極２の構成を示している。
このTFTアレイの作成手順は次の通りである。
ガラス基板１上に非透光性の導電性薄膜を形成し、こ
れを用いてゲート電極配線３と共通電極配線9cを同時に
選択的に形成する。つぎにゲート絶縁膜４のアモルファ
スシリコン薄膜を形成しTFTのチャンネル部となるアモ
ルファスシリコン５が選択形成される。この後透光性の
導電性薄膜を選択形成して画素電極２を形成し、更に導
電性薄膜を選択形成してソース電極配線６とドレイン電
極７を形成してTFTアレイが完成する。
れを用いてゲート電極配線３と共通電極配線9cを同時に
選択的に形成する。つぎにゲート絶縁膜４のアモルファ
スシリコン薄膜を形成しTFTのチャンネル部となるアモ
ルファスシリコン５が選択形成される。この後透光性の
導電性薄膜を選択形成して画素電極２を形成し、更に導
電性薄膜を選択形成してソース電極配線６とドレイン電
極７を形成してTFTアレイが完成する。
発明が解決しようとする問題点 導電性薄膜の形成回数を有効に減らすため従来は第４
図のようにゲート電極配線３と共通電極配線9cを同時に
形成してからゲート絶縁膜４そして画素電極２を作り込
む構成を取っていた。
図のようにゲート電極配線３と共通電極配線9cを同時に
形成してからゲート絶縁膜４そして画素電極２を作り込
む構成を取っていた。
一般に透過型の液晶表示装置用のアモルファスシリコ
ンTFTアレイにおける画素電極２には、ほとんどの場合I
TO（InとSnの酸化物;InxSnyO）に代表される透光性の導
電性酸化物が使用される。ITO薄膜はさまざまな方法で
作成されるが、基板への薄形成の後に酸素雰囲気中で熱
処理を行うことにより膜が安定化し、フォトエッチング
に使うレジスト除去や洗浄時におけるプラズマや薬品に
対して膜がおかされにくくなり、その結果TFTアレイ作
成中の耐プロセス性が向上しプロセスに余裕度ができ
る。第５図は本発明の発明者らがおこなった実験結果で
あり、ガラス基板上に反応性スパッタ法により作成した
膜厚1000AのITO膜のシート抵抗の酸素雰囲気中での熱処
理依存を示すものである。この図から判るように400℃
以上の温度では速やかにシート抵抗が小さな値に安定化
する。またシート抵抗の安定化にともなって耐プラズマ
性と耐薬品性も向上する。ところが従来の第４図の様な
構成のTFTアレイでは、次の２つの理由でITOの熱処理が
十分に行えず、ITOの安定化を十分にはかれなかった。
第１の理由は、第４図ではITOの形成前にアモルファス
シリコン５が形成されており、この場合400℃を越える
様な温度ではアモルファスシリコンが劣化してしまいTF
Tとして動作しなくなる。従ってアモルファスシリコン
が酸素雰囲気中で安定な250℃〜300℃程度の温度までし
か加熱できない。第２の理由は、ガラス基板の伸縮の問
題である。第６図も本発明の発明者らが行った実験結果
を示すものであり、ガラス基板（コーニング社、7059基
板、厚さ1mm）上にアモルファスシリコンTFTアレイ用の
いくつかの代表的な薄膜材料を被着した時の基板の伸縮
の測定値である（基板上に３インチ間隔にマーカーを設
置し薄膜の被着前後でその間隔の変化を測定した）。IT
O膜を形成した後に、ITOを安定化するために450℃の熱
処理を行ったものでは非常に大きな基板の縮みを生じて
いる。基板の伸縮の問題からも従来の構成ではITOを十
分な高温で熱処理できなかった。
ンTFTアレイにおける画素電極２には、ほとんどの場合I
TO（InとSnの酸化物;InxSnyO）に代表される透光性の導
電性酸化物が使用される。ITO薄膜はさまざまな方法で
作成されるが、基板への薄形成の後に酸素雰囲気中で熱
処理を行うことにより膜が安定化し、フォトエッチング
に使うレジスト除去や洗浄時におけるプラズマや薬品に
対して膜がおかされにくくなり、その結果TFTアレイ作
成中の耐プロセス性が向上しプロセスに余裕度ができ
る。第５図は本発明の発明者らがおこなった実験結果で
あり、ガラス基板上に反応性スパッタ法により作成した
膜厚1000AのITO膜のシート抵抗の酸素雰囲気中での熱処
理依存を示すものである。この図から判るように400℃
以上の温度では速やかにシート抵抗が小さな値に安定化
する。またシート抵抗の安定化にともなって耐プラズマ
性と耐薬品性も向上する。ところが従来の第４図の様な
構成のTFTアレイでは、次の２つの理由でITOの熱処理が
十分に行えず、ITOの安定化を十分にはかれなかった。
第１の理由は、第４図ではITOの形成前にアモルファス
シリコン５が形成されており、この場合400℃を越える
様な温度ではアモルファスシリコンが劣化してしまいTF
Tとして動作しなくなる。従ってアモルファスシリコン
が酸素雰囲気中で安定な250℃〜300℃程度の温度までし
か加熱できない。第２の理由は、ガラス基板の伸縮の問
題である。第６図も本発明の発明者らが行った実験結果
を示すものであり、ガラス基板（コーニング社、7059基
板、厚さ1mm）上にアモルファスシリコンTFTアレイ用の
いくつかの代表的な薄膜材料を被着した時の基板の伸縮
の測定値である（基板上に３インチ間隔にマーカーを設
置し薄膜の被着前後でその間隔の変化を測定した）。IT
O膜を形成した後に、ITOを安定化するために450℃の熱
処理を行ったものでは非常に大きな基板の縮みを生じて
いる。基板の伸縮の問題からも従来の構成ではITOを十
分な高温で熱処理できなかった。
基板の伸縮は次の様な不都合を引きおこす。
第６図から判るように必ずしも加熱工程を含まない薄
膜形成であっても（たとえばCr）ガラス基板の伸縮が起
こっている。このような薄膜材料を多数積層してTFTア
レイを作ると基板の伸縮は積算され、しばしば無視でき
ない大きさとなる。さらにその時々に使用するガラス基
板によるばらつきの考慮も必要となってくる（ガラス基
板の作成条件や表面研磨の方法や、これらにともなう熱
工程のかけかたにより様々に変化する）。従ってガラス
基板を使う場合、上記のごとくの基板の伸縮分のマージ
ンを十分にとってTFTアレイの設計を行う必要が生じ
る。このマージンを十分に取らないと、たとえばゲート
電極とソース・ドレイン電極のパターンの重ね合わせが
基板の伸縮によりずれてしまいTFTとして働かなくなっ
たり、あるいはゲート電極とドレイン電極の重なり容量
が伸縮によりばらつき、そのため重なり容量を原因とす
る画像信号の変位成分が基板内でばらつき、正確な信号
の伝達ができなくなったり、あるいは対向基板にカラー
フィルターやTFTの遮光のためのブラックストライプを
もちいても、基板収縮のため対向基板との位置ずれが起
こってしまう。これらの現象はいずれも画像的な不良や
劣化を導くものである。
膜形成であっても（たとえばCr）ガラス基板の伸縮が起
こっている。このような薄膜材料を多数積層してTFTア
レイを作ると基板の伸縮は積算され、しばしば無視でき
ない大きさとなる。さらにその時々に使用するガラス基
板によるばらつきの考慮も必要となってくる（ガラス基
板の作成条件や表面研磨の方法や、これらにともなう熱
工程のかけかたにより様々に変化する）。従ってガラス
基板を使う場合、上記のごとくの基板の伸縮分のマージ
ンを十分にとってTFTアレイの設計を行う必要が生じ
る。このマージンを十分に取らないと、たとえばゲート
電極とソース・ドレイン電極のパターンの重ね合わせが
基板の伸縮によりずれてしまいTFTとして働かなくなっ
たり、あるいはゲート電極とドレイン電極の重なり容量
が伸縮によりばらつき、そのため重なり容量を原因とす
る画像信号の変位成分が基板内でばらつき、正確な信号
の伝達ができなくなったり、あるいは対向基板にカラー
フィルターやTFTの遮光のためのブラックストライプを
もちいても、基板収縮のため対向基板との位置ずれが起
こってしまう。これらの現象はいずれも画像的な不良や
劣化を導くものである。
またガラス基板の伸縮は大型で高密度のTFTアレイほ
ど大きな問題となる。本発明の発明者らは第６図のごと
くの薄膜を使って従来の第４図のごとく構成で３インチ
の画面サイズのTFTアレイを作成したところ（ただしITO
熱処理は250℃とした）、ガラス基板によるばらつきも
あったが最初にパターニングを行ったゲート電極配線と
最後にパターニングを行ったソース電極配線間で、基板
の縮みにより３〜４ミクロンのパターンの不整合が生じ
た。これをこのまま大型の画面サイズのTFTアレイにお
きなおすと、たとえば14インチ（A4サイズ）の場合で14
〜20ミクロンの不整合となり、従来の構成のTFTアレイ
ではマスクパターンの重ね合わせのマージンを非常に大
きくとる必要が生じた。
ど大きな問題となる。本発明の発明者らは第６図のごと
くの薄膜を使って従来の第４図のごとく構成で３インチ
の画面サイズのTFTアレイを作成したところ（ただしITO
熱処理は250℃とした）、ガラス基板によるばらつきも
あったが最初にパターニングを行ったゲート電極配線と
最後にパターニングを行ったソース電極配線間で、基板
の縮みにより３〜４ミクロンのパターンの不整合が生じ
た。これをこのまま大型の画面サイズのTFTアレイにお
きなおすと、たとえば14インチ（A4サイズ）の場合で14
〜20ミクロンの不整合となり、従来の構成のTFTアレイ
ではマスクパターンの重ね合わせのマージンを非常に大
きくとる必要が生じた。
本発明は以上の点に鑑み、ITO薄膜の高温加熱による
安定化をはかり、TFTアレイの作成時の耐プロセス性を
向上しながらも、性能に関わるガラス基板の伸縮を従来
のものより小さくし、より安定した製造プロセスの提供
とTFTアレイの大型化高密度化を容易にすることを目的
とするものである。
安定化をはかり、TFTアレイの作成時の耐プロセス性を
向上しながらも、性能に関わるガラス基板の伸縮を従来
のものより小さくし、より安定した製造プロセスの提供
とTFTアレイの大型化高密度化を容易にすることを目的
とするものである。
問題点を解決するための手段 上記問題点を解決するための本発明の技術的手段は、
まず最初に画素電極用のITOなどの透光性の導電性酸化
物薄膜をガラス基板上に作成し、最初のパターニングを
行う前に高温で熱処理を行い、ITOの安定化と基板の熱
伸縮を十分に行った後に画素電極のパターニングを行
い、この後絶縁性薄膜と共通電極配線を形成してコンデ
ンサCsを形成することである。
まず最初に画素電極用のITOなどの透光性の導電性酸化
物薄膜をガラス基板上に作成し、最初のパターニングを
行う前に高温で熱処理を行い、ITOの安定化と基板の熱
伸縮を十分に行った後に画素電極のパターニングを行
い、この後絶縁性薄膜と共通電極配線を形成してコンデ
ンサCsを形成することである。
作用 TFTアレイの作成において実際に問題となるのは、最
初のパターニングを行った後に生じる伸縮である。従っ
て従来例の構成ではゲート電極配線のパターニングを行
った後にITOの被着形成及び熱処理が行われ、この時の
伸縮が問題となったのに対し、本発明の方法ではITOの
被着形成及び熱処理時に起きる伸縮は、最初のパターニ
ングを行う前であるので、この時の基板の伸縮は全く無
視することができる。とりわけ本発明の構成ではTFTの
ゲート電極とソース・ドレイン電極のパターンの形成の
間に画素電極の形成工程が入らないので、その分の伸縮
を無視でき、ゲート電極とソース・ドレイン電極のパタ
ーンの重ね合わせのマージンを小さくできることにな
る。
初のパターニングを行った後に生じる伸縮である。従っ
て従来例の構成ではゲート電極配線のパターニングを行
った後にITOの被着形成及び熱処理が行われ、この時の
伸縮が問題となったのに対し、本発明の方法ではITOの
被着形成及び熱処理時に起きる伸縮は、最初のパターニ
ングを行う前であるので、この時の基板の伸縮は全く無
視することができる。とりわけ本発明の構成ではTFTの
ゲート電極とソース・ドレイン電極のパターンの形成の
間に画素電極の形成工程が入らないので、その分の伸縮
を無視でき、ゲート電極とソース・ドレイン電極のパタ
ーンの重ね合わせのマージンを小さくできることにな
る。
第７図は、やはり本発明の発明者らによる実験結果で
あり、ガラス基板（コーニング社、7059基板、厚さ1m
m）に薄膜を付けずに熱処理だけを450℃で行った時のガ
ラス基板の伸縮を示すものである（基板上に３インチ間
隔にマーカーを設置し熱処理前後でその間隔の変化を測
定した）。この図から初期の１時間程度の間にガラス基
板は大きく縮むものの、縮みの変化量は時間と共に小さ
くなっているのが判る。この性質を利用して最初のパタ
ーニングを行う前に十分に熱処理を行って、ある程度の
基板の伸縮をあらかじめ完了しておけば、この後に他の
工程で加熱を行ってもその時の伸縮量は従来のものに比
べて小さいものとなる。
あり、ガラス基板（コーニング社、7059基板、厚さ1m
m）に薄膜を付けずに熱処理だけを450℃で行った時のガ
ラス基板の伸縮を示すものである（基板上に３インチ間
隔にマーカーを設置し熱処理前後でその間隔の変化を測
定した）。この図から初期の１時間程度の間にガラス基
板は大きく縮むものの、縮みの変化量は時間と共に小さ
くなっているのが判る。この性質を利用して最初のパタ
ーニングを行う前に十分に熱処理を行って、ある程度の
基板の伸縮をあらかじめ完了しておけば、この後に他の
工程で加熱を行ってもその時の伸縮量は従来のものに比
べて小さいものとなる。
かくして、本発明を用いることにより、ITOの安定化
と、最初のパターニングを行った後の工程で生じる基板
の伸縮を小さく抑えることの両方が可能な工程を提供
し、先に述べたパターン間の不整合による不良が減少
し、実用上非常に有効なものとなる。また、パターン間
の重ね合わせのマージンが小さくなり、より大型化高密
度化をはかったTFTアレイの作成が容易となる。
と、最初のパターニングを行った後の工程で生じる基板
の伸縮を小さく抑えることの両方が可能な工程を提供
し、先に述べたパターン間の不整合による不良が減少
し、実用上非常に有効なものとなる。また、パターン間
の重ね合わせのマージンが小さくなり、より大型化高密
度化をはかったTFTアレイの作成が容易となる。
実施例 以下、本発明の実施例を図面にもとずいて説明する。
第１図（ａ）は本発明の第１の実施例の液晶表示装置
用のTFTアレイの部分平面図であり、Ｃ−Ｄ線での断面
図が第１図（ｂ）である。回路的には従来の第４図と同
一部分を示している。
用のTFTアレイの部分平面図であり、Ｃ−Ｄ線での断面
図が第１図（ｂ）である。回路的には従来の第４図と同
一部分を示している。
このTFTアレイの作成手順は次のとうりである。
ガラス基板１（コーニング社、7059基板、厚さ1mm）
上に膜厚約1000AのITO薄膜を反応性DCスパッタ法により
形成し、次に第５図と第６図の結果をもとに適当と思わ
れる400℃より高温の熱処理としてここでは450℃で45分
間の酸素雰囲気中での熱処理を行う。次にフォトエッチ
ングによりITOをパターニングして画素電極２を形成す
る。次に膜厚約2000AのSiO2膜８をコンデンサCsの絶縁
層として形成する。その後膜厚約1000AのCr薄膜をDCス
パッタ法にて形成し、これをフォトエッチングして画素
電極２がマトリックス状に並ぶ領域におけるゲート電極
配線３と共通電極配線9aとを同時に形成する。次にゲー
ト絶縁膜として膜厚約4000AのSiNx薄膜４の膜厚約500A
のアモルファスシリコンをプラズマCVD法により約300℃
の温度で連続形成する。次にフォトエッチングによりア
モルファスシリコン５をパターニングする。そして各導
電性薄膜間の接続のためのコンタクトホールを形成し、
最後に膜厚約500Aの不純物を含んだ低抵抗のアモルファ
スシリコンと膜厚約7000Aの導電性薄膜の２層構造（た
だし図中では１層で表現している）のソース電極配線６
とドレイン電極７を形成する。なお逆スタガ型のTFTを
採用したのは、ゲート電極が遮光層として働くからであ
る。
上に膜厚約1000AのITO薄膜を反応性DCスパッタ法により
形成し、次に第５図と第６図の結果をもとに適当と思わ
れる400℃より高温の熱処理としてここでは450℃で45分
間の酸素雰囲気中での熱処理を行う。次にフォトエッチ
ングによりITOをパターニングして画素電極２を形成す
る。次に膜厚約2000AのSiO2膜８をコンデンサCsの絶縁
層として形成する。その後膜厚約1000AのCr薄膜をDCス
パッタ法にて形成し、これをフォトエッチングして画素
電極２がマトリックス状に並ぶ領域におけるゲート電極
配線３と共通電極配線9aとを同時に形成する。次にゲー
ト絶縁膜として膜厚約4000AのSiNx薄膜４の膜厚約500A
のアモルファスシリコンをプラズマCVD法により約300℃
の温度で連続形成する。次にフォトエッチングによりア
モルファスシリコン５をパターニングする。そして各導
電性薄膜間の接続のためのコンタクトホールを形成し、
最後に膜厚約500Aの不純物を含んだ低抵抗のアモルファ
スシリコンと膜厚約7000Aの導電性薄膜の２層構造（た
だし図中では１層で表現している）のソース電極配線６
とドレイン電極７を形成する。なお逆スタガ型のTFTを
採用したのは、ゲート電極が遮光層として働くからであ
る。
本発明の発明者らが第１図のごとくの構成で３インチ
の画面サイズのTFTアレイを作成したところ、ガラス基
板によるばらつきもあったが最初にパターニングを行っ
た画素電極２と最後にパターニングを行ったソース電極
配線６間で、基板の縮みによるパターンの不整合は、約
1.5〜２ミクロンしか生じなかった。これは従来の構成
の約半分の値であった。
の画面サイズのTFTアレイを作成したところ、ガラス基
板によるばらつきもあったが最初にパターニングを行っ
た画素電極２と最後にパターニングを行ったソース電極
配線６間で、基板の縮みによるパターンの不整合は、約
1.5〜２ミクロンしか生じなかった。これは従来の構成
の約半分の値であった。
明らかに本発明を使用することによりITOは低抵抗で
安定化し耐プロセス性が向上すると共に、不良につなが
る基板伸縮によるパターンの不整合が小さくなった。
安定化し耐プロセス性が向上すると共に、不良につなが
る基板伸縮によるパターンの不整合が小さくなった。
次に、本発明の第２の実施例について説明する。
第２図（ａ）は本発明の第２の実施例の液晶表示装置
用のTFTアレイの部分平面図であり、Ｅ−Ｆ線での断面
図が第２図（ｂ）である。回路的には第１図と同一部分
を示している。
用のTFTアレイの部分平面図であり、Ｅ−Ｆ線での断面
図が第２図（ｂ）である。回路的には第１図と同一部分
を示している。
第１図と同じ構成のものについては同一の番号を付し
ている。作成工程的には第１の実施例とほぼ同一であ
り、異なる点は共通電極配線9bをソース電極配線６の配
線材料で同時に作成している点である。従ってコンデン
サCsにSiNx薄膜４とSiO2薄膜８の２層の絶縁層を用いる
ことになり、第１の実施例に比べて画素電極２と共通電
極配線9bとが短絡して点状の欠陥を発生する確率が減少
する構成になっている。
ている。作成工程的には第１の実施例とほぼ同一であ
り、異なる点は共通電極配線9bをソース電極配線６の配
線材料で同時に作成している点である。従ってコンデン
サCsにSiNx薄膜４とSiO2薄膜８の２層の絶縁層を用いる
ことになり、第１の実施例に比べて画素電極２と共通電
極配線9bとが短絡して点状の欠陥を発生する確率が減少
する構成になっている。
第２の実施例においてもITOは低抵抗で安定化し耐プ
ロセス性が向上すると共に、不良につながる基板伸縮に
よるパターンの不整合が小さくなる。
ロセス性が向上すると共に、不良につながる基板伸縮に
よるパターンの不整合が小さくなる。
発明の効果 以上述べてきたように、本発明を実施することによ
り、ITOは低抵抗で安定化し耐プロセス性が向上すると
共に、不良につながる基板伸縮によるパターンの不整合
が小さくなりTFTアレイの生産性が向上する。またこの
ことは大型で高密度のTFTアレイを作る上で役立つ。
り、ITOは低抵抗で安定化し耐プロセス性が向上すると
共に、不良につながる基板伸縮によるパターンの不整合
が小さくなりTFTアレイの生産性が向上する。またこの
ことは大型で高密度のTFTアレイを作る上で役立つ。
また、次のような効果も生じた。
すなわち本発明を実施すれば画素電極２は必ず絶縁層
で覆われることになる。そのため従来のものに比べ液晶
層へのリーク電流が小さくなり画質が向上する。
で覆われることになる。そのため従来のものに比べ液晶
層へのリーク電流が小さくなり画質が向上する。
また本発明の実施例の場合、SiO2薄膜８は、ガラス基
板を用いている性質上問題となる、基板からのアルカリ
イオンなどの不純物の拡散を抑える働きをする、そして
TFTのゲート電極配線の形成前の基板表面の物性を均一
化する働きがあり、TFTの特性のばらつきの少ないTFTア
レイを作る効果も生じる。
板を用いている性質上問題となる、基板からのアルカリ
イオンなどの不純物の拡散を抑える働きをする、そして
TFTのゲート電極配線の形成前の基板表面の物性を均一
化する働きがあり、TFTの特性のばらつきの少ないTFTア
レイを作る効果も生じる。
従来の構成で上記２つの同じ効果を得るには第４図の
TFTアレイに、さらに画素電極２上にパシベーション用
の絶縁用の形成と、TFTと基板の間に介在させる絶縁層
の形成が必要となる。つまり本発明は、その構成上工程
的には絶縁層８の作成工程が増加するが、実際に従来の
構成で同じ効果を得るには更に２層の絶縁層の作成が必
要となり、むしろ効果的に見ると本発明の方が工程が減
少しているとみなせる。
TFTアレイに、さらに画素電極２上にパシベーション用
の絶縁用の形成と、TFTと基板の間に介在させる絶縁層
の形成が必要となる。つまり本発明は、その構成上工程
的には絶縁層８の作成工程が増加するが、実際に従来の
構成で同じ効果を得るには更に２層の絶縁層の作成が必
要となり、むしろ効果的に見ると本発明の方が工程が減
少しているとみなせる。
さらに、本発明の実施例では、画素電極２とTFTの電
極配線の作成の間に絶縁層が作成されるので、従来の第
４図のものに比べて画素電極２をソース電極配線６の近
くまで作りこめるため開口率が大きくなる（画素電極２
の面積が大きくなる）。つまり従来の第４図では画素電
極２とソース電極配線６は同一レベルにあり間隔として
ｄのマージンをとりショートを防いでいたのが、例えば
第１図では間隔をｄ′としてｄより小さくしても絶縁層
を間に介しているのでショートの確率が大変小さい。
極配線の作成の間に絶縁層が作成されるので、従来の第
４図のものに比べて画素電極２をソース電極配線６の近
くまで作りこめるため開口率が大きくなる（画素電極２
の面積が大きくなる）。つまり従来の第４図では画素電
極２とソース電極配線６は同一レベルにあり間隔として
ｄのマージンをとりショートを防いでいたのが、例えば
第１図では間隔をｄ′としてｄより小さくしても絶縁層
を間に介しているのでショートの確率が大変小さい。
以上、説明したように本発明は実用上大変有効なもの
である。
である。
第１図（ａ）は本発明の第１の実施例の液晶表示装置用
のTFTアレイの部分平面図であり第１図（ｂ）はＣ−Ｄ
線での断面図、第２図（ａ）は本発明の第２の実施例の
液晶表示装置用のTFTアレイの部分平面図であり第２図
（ｂ）はＥ−Ｆ線での断面図、第３図は代表的な液晶表
示装置の要部回路図、第４図（ａ）は従来の液晶表示装
置用のTFTアレイの部分平面図であり第４図（ｂ）はＡ
−Ｂ線での断面図、第５図はITO薄膜のシート抵抗値の
熱処理依存性を示す図、第６図は薄膜形成によるガラス
基板の伸縮性を示す図、第７図はガラス基板の熱伸縮を
示す図である。 １……ガラス基板、２……画素電極、３……ゲート電極
配線、４……ゲート絶縁膜、５……アモルファスシリコ
ン、６……ソース電極配線、７……ドレイン電極、８…
…絶縁性薄膜、9,9a,9b,9c……共通電極配線、11……TF
T。
のTFTアレイの部分平面図であり第１図（ｂ）はＣ−Ｄ
線での断面図、第２図（ａ）は本発明の第２の実施例の
液晶表示装置用のTFTアレイの部分平面図であり第２図
（ｂ）はＥ−Ｆ線での断面図、第３図は代表的な液晶表
示装置の要部回路図、第４図（ａ）は従来の液晶表示装
置用のTFTアレイの部分平面図であり第４図（ｂ）はＡ
−Ｂ線での断面図、第５図はITO薄膜のシート抵抗値の
熱処理依存性を示す図、第６図は薄膜形成によるガラス
基板の伸縮性を示す図、第７図はガラス基板の熱伸縮を
示す図である。 １……ガラス基板、２……画素電極、３……ゲート電極
配線、４……ゲート絶縁膜、５……アモルファスシリコ
ン、６……ソース電極配線、７……ドレイン電極、８…
…絶縁性薄膜、9,9a,9b,9c……共通電極配線、11……TF
T。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 繁信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 近村 隆夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭55−89817（ＪＰ，Ａ) 特開 昭57−154280（ＪＰ，Ａ) 特開 昭58−25689（ＪＰ，Ａ)
Claims (6)
- 【請求項１】ガラス基板上にマトリックス状に配置され
た透光性の導電性酸化物薄膜からなる画素電極を加熱を
伴う工程で形成後、前記画素電極上に絶縁性薄膜を形成
し、その後に共通電極配線を形成するとともに、前記画
素電極の一部と前記共通電極配線の一部は少なくとも前
記絶縁性薄膜を介して重なり合う構成とし、前記画素電
極上に前記絶縁性薄膜を形成した後にトランジスタタイ
プのアクティブ素子を形成することを特徴とするアクテ
ィブマトリックスアレイの製造方法。 - 【請求項２】画素電極がマトリックス状に配置された領
域に於いて、アクティブ素子につながる電極配線の一部
と共通電極配線が同一の導電性薄膜から同時に形成され
たことを特徴とする特許請求の範囲第１項記載のアクテ
ィブマトリックスアレイの製造方法。 - 【請求項３】画素電極は透光性の導電性酸化物薄膜を選
択的にパターニングすることにより形成されており、画
素電極をパターニングする前に加熱工程を経ていること
を特徴とする特許請求の範囲第１項または第２項何れか
に記載のアクティブマトリックスアレイの製造方法。 - 【請求項４】アクティブ素子が薄膜トランジスタであり
共通電極配線と同時に形成される電極配線がゲート電極
配線であることを特徴とする特許請求の範囲第１項記載
のアクティブマトリックスアレイの製造方法。 - 【請求項５】薄膜トランジスタがアモルファスシリコン
を用いた薄膜トランジスタであることを特徴とする特許
請求の範囲第４項記載のアクティブマトリックスアレイ
の製造方法。 - 【請求項６】透光性の導電性酸化物薄膜はInとSnとＯを
主成分とするものであり、前記透光性の導電性酸化物薄
膜の形成時におこなう加熱工程が400℃以上の温度で行
なわれることを特徴とする特許請求の範囲第４項記載の
アクティブマトリックスアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287043A JPH0827596B2 (ja) | 1986-12-02 | 1986-12-02 | アクテイブマトリツクスアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287043A JPH0827596B2 (ja) | 1986-12-02 | 1986-12-02 | アクテイブマトリツクスアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63139386A JPS63139386A (ja) | 1988-06-11 |
| JPH0827596B2 true JPH0827596B2 (ja) | 1996-03-21 |
Family
ID=17712309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287043A Expired - Lifetime JPH0827596B2 (ja) | 1986-12-02 | 1986-12-02 | アクテイブマトリツクスアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827596B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5589817A (en) * | 1978-12-28 | 1980-07-07 | Asahi Glass Co Ltd | Liquid crystal display panel |
| JPS57154280A (en) * | 1981-03-18 | 1982-09-24 | Matsushita Electric Industrial Co Ltd | Liquid crystal picture display unit |
| JPS5825689A (ja) * | 1981-08-07 | 1983-02-15 | 三洋電機株式会社 | カラ−液晶表示装置 |
-
1986
- 1986-12-02 JP JP61287043A patent/JPH0827596B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63139386A (ja) | 1988-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343510B2 (ja) | 液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR101090258B1 (ko) | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 | |
| JP4657587B2 (ja) | 薄膜トランジスタ表示板 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2011186484A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2004341530A (ja) | 垂直配向型液晶表示装置 | |
| KR101090245B1 (ko) | 박막 트랜지스터 표시판 | |
| JP2009218604A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
| JPH04283729A (ja) | アクティブマトリクス表示装置 | |
| WO2018012455A1 (ja) | 液晶表示装置 | |
| JP2005043898A (ja) | 液晶表示装置及びこれに含まれる表示板の製造方法 | |
| JP2005018069A (ja) | 液晶表示装置 | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| KR100372530B1 (ko) | 액티브 매트릭스 기판의 제조방법 | |
| KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPH09197434A (ja) | 表示装置の製造方法 | |
| KR20070117788A (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| JPH0827596B2 (ja) | アクテイブマトリツクスアレイの製造方法 | |
| JP3809913B2 (ja) | フラット画面用アクティブマトリクスの組立方法、該方法に従い得られたアクティブマトリクスを含む液晶表示画面及びこの型の画面をアドレスする方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| JPH0611728A (ja) | 液晶表示装置およびその製造方法 | |
| KR100200349B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPS6329976A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |