JPH0828620B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH0828620B2 JPH0828620B2 JP3006028A JP602891A JPH0828620B2 JP H0828620 B2 JPH0828620 B2 JP H0828620B2 JP 3006028 A JP3006028 A JP 3006028A JP 602891 A JP602891 A JP 602891A JP H0828620 B2 JPH0828620 B2 JP H0828620B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- gain amplifier
- fet
- variable gain
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高周波信号を送受信す
る通信装置の電力増幅器として用いられる高周波増幅器
において、大信号入力時に低利得動作あるいは減衰動作
する利得制御が可能な可変利得増幅器に関する。
る通信装置の電力増幅器として用いられる高周波増幅器
において、大信号入力時に低利得動作あるいは減衰動作
する利得制御が可能な可変利得増幅器に関する。
【０００２】
【従来の技術】ディジタル無線通信に用いられる受信回
路では、極めて広い受信レベル（例えば−75〜−５dB
ｍ）に対して高い線形性が要求されており、そのために
受信ミキサの前段の無線周波数帯増幅部でレベル制御が
必要になっている。このレベル制御では、小信号入力時
に増幅、大信号入力時に減衰操作が行われる。
路では、極めて広い受信レベル（例えば−75〜−５dB
ｍ）に対して高い線形性が要求されており、そのために
受信ミキサの前段の無線周波数帯増幅部でレベル制御が
必要になっている。このレベル制御では、小信号入力時
に増幅、大信号入力時に減衰操作が行われる。
【０００３】このような要求に応える可変利得増幅器
は、図９(a),(b)に示すように、ＦＥＴ９０と入力整合
回路９１および出力整合回路９２により構成される高周
波増幅器において、ゲート端子を制御端子とするＦＥＴ
９３をカスコード接続したカスコード型増幅器、あるい
はデュアルゲート端子の一方を制御端子とするＦＥＴ９
０′を用いたデュアルゲートＦＥＴ増幅器を用いた構成
により実現されている。なお、ゲート電圧Ｖg は抵抗器
９４を介して、またドレイン電圧Ｖddは高周波出力に対
して大きなリアクタンスを有するインダクタ９５を介し
て供給される。
は、図９(a),(b)に示すように、ＦＥＴ９０と入力整合
回路９１および出力整合回路９２により構成される高周
波増幅器において、ゲート端子を制御端子とするＦＥＴ
９３をカスコード接続したカスコード型増幅器、あるい
はデュアルゲート端子の一方を制御端子とするＦＥＴ９
０′を用いたデュアルゲートＦＥＴ増幅器を用いた構成
により実現されている。なお、ゲート電圧Ｖg は抵抗器
９４を介して、またドレイン電圧Ｖddは高周波出力に対
して大きなリアクタンスを有するインダクタ９５を介し
て供給される。
【０００４】しかし、このような高周波帯の可変利得増
幅器では、ＦＥＴの相互コンダクタンスｇm のゲートあ
るいはドレインバイアス依存性を利用して可変利得特性
を得ているので、大信号かつ減衰操作の状況下で混変調
歪み特性が極端に劣化する傾向にあった。一方、ＦＥＴ
自体の線形性においても小信号入力時によく、大信号入
力時に悪くなる基本的な特性があり、さらに相互コンダ
クタンスｇm が小さく低利得のバイアス条件ではよくな
い性質があった。
幅器では、ＦＥＴの相互コンダクタンスｇm のゲートあ
るいはドレインバイアス依存性を利用して可変利得特性
を得ているので、大信号かつ減衰操作の状況下で混変調
歪み特性が極端に劣化する傾向にあった。一方、ＦＥＴ
自体の線形性においても小信号入力時によく、大信号入
力時に悪くなる基本的な特性があり、さらに相互コンダ
クタンスｇm が小さく低利得のバイアス条件ではよくな
い性質があった。
【０００５】ディジタル無線通信に用いられる受信回路
では、上述したように大信号入力時に減衰操作を必要と
するが、この場合にＦＥＴを相互コンダクタンスｇm の
小さいバイアス条件で使用する必要があった。したがっ
て、図９に示す構成では、歪みに対して悪条件である大
信号入力時に、さらにＦＥＴの線形性もよくないバイア
ス条件で動作させなければならなかった。
では、上述したように大信号入力時に減衰操作を必要と
するが、この場合にＦＥＴを相互コンダクタンスｇm の
小さいバイアス条件で使用する必要があった。したがっ
て、図９に示す構成では、歪みに対して悪条件である大
信号入力時に、さらにＦＥＴの線形性もよくないバイア
ス条件で動作させなければならなかった。
【０００６】ところで、増幅器を負帰還構成にすれば線
形性が改善され、また負帰還量の増大によって利得は低
下するもののさらに線形性を改善できることが知られて
いる。実際に、固定抵抗帰還で若干の利得を犠牲にして
混変調歪み特性を改善した例が報告されている。したが
って、同様に可変抵抗器を用いて負帰還量を変化させる
ことにより受信回路のレベル制御を低歪みで行うことが
可能といえるが、負帰還量を制御する構成の従来の可変
利得増幅器には低周波用が主であった。
形性が改善され、また負帰還量の増大によって利得は低
下するもののさらに線形性を改善できることが知られて
いる。実際に、固定抵抗帰還で若干の利得を犠牲にして
混変調歪み特性を改善した例が報告されている。したが
って、同様に可変抵抗器を用いて負帰還量を変化させる
ことにより受信回路のレベル制御を低歪みで行うことが
可能といえるが、負帰還量を制御する構成の従来の可変
利得増幅器には低周波用が主であった。
【０００７】図１０は、可変抵抗器を用いた低周波帯の
可変利得増幅器の構成例を示す図である。図において、
増幅手段として用いるソース接地のＦＥＴ９０のドレイ
ン・ゲート間に、ＦＥＴ９６を用いた可変抵抗器と直流
阻止用のキャパシタ９７とを直列に接続し、ＦＥＴ９６
のゲート端子に高抵抗器９８を介して制御端子を接続す
る構成である。なお、可変抵抗器はＦＥＴ９６のドレイ
ン・ソース間抵抗をゲート端子の電位で制御するもので
ある。また、可変利得増幅器の増幅手段（ＦＥＴ９１）
の入出力端には入力整合回路９１および出力整合回路９
２が接続される。
可変利得増幅器の構成例を示す図である。図において、
増幅手段として用いるソース接地のＦＥＴ９０のドレイ
ン・ゲート間に、ＦＥＴ９６を用いた可変抵抗器と直流
阻止用のキャパシタ９７とを直列に接続し、ＦＥＴ９６
のゲート端子に高抵抗器９８を介して制御端子を接続す
る構成である。なお、可変抵抗器はＦＥＴ９６のドレイ
ン・ソース間抵抗をゲート端子の電位で制御するもので
ある。また、可変利得増幅器の増幅手段（ＦＥＴ９１）
の入出力端には入力整合回路９１および出力整合回路９
２が接続される。
【０００８】
【発明が解決しようとする課題】１ＧHz以下の低周波帯
では、このような構成で用いる可変抵抗器（ＦＥＴ９
６）の寄生容量による位相変化が小さいので支障はない
が、10ＧHz以上の高周波帯では負帰還量を可変にしつつ
増幅器を安定に動作させることは困難であった。これ
は、高周波帯では可変抵抗器自体の寄生容量の影響が顕
著になるので、負帰還動作を安定に維持することができ
ないためである。
では、このような構成で用いる可変抵抗器（ＦＥＴ９
６）の寄生容量による位相変化が小さいので支障はない
が、10ＧHz以上の高周波帯では負帰還量を可変にしつつ
増幅器を安定に動作させることは困難であった。これ
は、高周波帯では可変抵抗器自体の寄生容量の影響が顕
著になるので、負帰還動作を安定に維持することができ
ないためである。
【０００９】本発明は、大信号入力時に可変利得増幅器
を低利得動作あるいは減衰動作させた場合に、増幅器の
非線形性による混変調歪みを抑圧し、高周波帯で安定に
動作させることができる可変利得増幅器を提供すること
を目的とする。
を低利得動作あるいは減衰動作させた場合に、増幅器の
非線形性による混変調歪みを抑圧し、高周波帯で安定に
動作させることができる可変利得増幅器を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】請求項１に記載の発明
は、入力信号を増幅する増幅手段と、前記増幅手段の入
出力端子間抵抗を制御端子の電位に応じて制御する可変
抵抗手段と、前記増幅手段の入出力端子間で前記可変抵
抗手段に直列に接続される直流阻止用の容量手段とを備
えた可変利得増幅器において、前記可変抵抗手段の制御
端子とグランドとの間に、該可変抵抗手段が該制御端子
との間で有する固有の浮遊容量と比較して少なくとも１
桁以上大きい容量を有する容量手段を接続したことを特
徴する。
は、入力信号を増幅する増幅手段と、前記増幅手段の入
出力端子間抵抗を制御端子の電位に応じて制御する可変
抵抗手段と、前記増幅手段の入出力端子間で前記可変抵
抗手段に直列に接続される直流阻止用の容量手段とを備
えた可変利得増幅器において、前記可変抵抗手段の制御
端子とグランドとの間に、該可変抵抗手段が該制御端子
との間で有する固有の浮遊容量と比較して少なくとも１
桁以上大きい容量を有する容量手段を接続したことを特
徴する。
【００１１】請求項２に記載の発明は、請求項１に記載
の可変利得増幅器において、可変抵抗手段に並列に固定
抵抗手段を接続したことを特徴とする。請求項３に記載
の発明は、請求項１に記載の可変利得増幅器において、
増幅手段の入出力端子間に直列に接続される可変抵抗手
段の少なくとも一端に直列に固定抵抗手段を接続したこ
とを特徴とする。
の可変利得増幅器において、可変抵抗手段に並列に固定
抵抗手段を接続したことを特徴とする。請求項３に記載
の発明は、請求項１に記載の可変利得増幅器において、
増幅手段の入出力端子間に直列に接続される可変抵抗手
段の少なくとも一端に直列に固定抵抗手段を接続したこ
とを特徴とする。
【００１２】
【作用】本発明は、可変抵抗手段の制御端子（ＦＥＴの
ゲート端子）とグランドとの間に、ＦＥＴのゲート・ソ
ース間容量およびゲート・ドレイン間容量の双方と比較
して十分に大きい容量（少なくとも１桁以上大きい容
量）を接続することにより、制御端子を高周波的に接地
することができる。すなわち、ＦＥＴの相互コンダクタ
ンスｇm のバイアス依存性を利用して利得制御を行うの
ではなく、可変抵抗手段の抵抗値を操作することにより
負帰還量を変化させて利得を制御する点においては、従
来の低周波帯の可変利得増幅器と同様であるが、本発明
は制御端子を高周波的に接地できるので、可変抵抗手段
の寄生容量の影響を低減して高周波帯でも安定に動作さ
せることができる。
ゲート端子）とグランドとの間に、ＦＥＴのゲート・ソ
ース間容量およびゲート・ドレイン間容量の双方と比較
して十分に大きい容量（少なくとも１桁以上大きい容
量）を接続することにより、制御端子を高周波的に接地
することができる。すなわち、ＦＥＴの相互コンダクタ
ンスｇm のバイアス依存性を利用して利得制御を行うの
ではなく、可変抵抗手段の抵抗値を操作することにより
負帰還量を変化させて利得を制御する点においては、従
来の低周波帯の可変利得増幅器と同様であるが、本発明
は制御端子を高周波的に接地できるので、可変抵抗手段
の寄生容量の影響を低減して高周波帯でも安定に動作さ
せることができる。
【００１３】
【実施例】図１は、本発明可変利得増幅器の第一実施例
の構成を示す図である。図において、増幅手段として用
いるソース接地のＦＥＴ９０、ＦＥＴ９６を用いた可変
抵抗器、直流阻止用のキャパシタ９７、入力整合回路９
１および出力整合回路９２の構成は、図１０に示す低周
波帯の可変利得増幅器の構成と同様である。本実施例の
特徴とするところは、可変抵抗器として用いられるＦＥ
Ｔ９６のゲート端子（制御端子）とグランドとの間に、
ＦＥＴ９６のゲート・ソース間容量およびゲート・ドレ
イン間容量の双方と比較して十分に大きい容量（少なく
とも１桁以上大きい容量）を有するキャパシタ１１を直
接接続する。
の構成を示す図である。図において、増幅手段として用
いるソース接地のＦＥＴ９０、ＦＥＴ９６を用いた可変
抵抗器、直流阻止用のキャパシタ９７、入力整合回路９
１および出力整合回路９２の構成は、図１０に示す低周
波帯の可変利得増幅器の構成と同様である。本実施例の
特徴とするところは、可変抵抗器として用いられるＦＥ
Ｔ９６のゲート端子（制御端子）とグランドとの間に、
ＦＥＴ９６のゲート・ソース間容量およびゲート・ドレ
イン間容量の双方と比較して十分に大きい容量（少なく
とも１桁以上大きい容量）を有するキャパシタ１１を直
接接続する。
【００１４】なお、ＦＥＴのゲート端子をＧ、ソース端
子をＳ、ドレイン端子をＤとして示すが、ＦＥＴの代わ
りにバイポーラ・トランジスタを用いることも可能であ
り、その場合にはそれぞれベース端子、エミッタ端子、
コレクタ端子に対応する。本実施例の構成では、ゲート
端子から電源側をみると高周波的に接地（短絡）の条件
が形成される。一方、図１０に示す従来構成では、ＦＥ
Ｔ９６のゲート端子に高抵抗器９８を直列に接続し、そ
の外側で大容量のキャパシタを高周波的に接地していた
が、これは電源側から混入する外乱を阻止するためであ
り、ゲート端子から電源側をみると高周波的に開放の条
件となる。
子をＳ、ドレイン端子をＤとして示すが、ＦＥＴの代わ
りにバイポーラ・トランジスタを用いることも可能であ
り、その場合にはそれぞれベース端子、エミッタ端子、
コレクタ端子に対応する。本実施例の構成では、ゲート
端子から電源側をみると高周波的に接地（短絡）の条件
が形成される。一方、図１０に示す従来構成では、ＦＥ
Ｔ９６のゲート端子に高抵抗器９８を直列に接続し、そ
の外側で大容量のキャパシタを高周波的に接地していた
が、これは電源側から混入する外乱を阻止するためであ
り、ゲート端子から電源側をみると高周波的に開放の条
件となる。
【００１５】ここで、ＦＥＴ９６のゲート端子（制御端
子）が高周波的に接地（短絡）か開放かにより、どのよ
うな差が生じるかについて以下に説明する。図２は、可
変抵抗器として用いられるＦＥＴの等価回路である。図
において、Ｒは抵抗、Ｃは容量である。等価回路中のパ
ラメータで高周波で支配的となるのは、ソース・ドレイ
ン間抵抗Ｒdsと、ゲート・ソース間容量Ｃgsおよびゲー
ト・ドレイン間容量Ｃgdである。したがって、図３(a)
に示す簡略化した並列型等価回路が仮定できる。なお、
Ｃp は １／Ｃp ＝（１／Ｃgs）＋（１／Ｃgd） を満足する値であり、各インピーダンス値をＺr ，Ｚc
とする。このような等価回路において、11ＧHzにおける
等価回路パラメータＺr , Ｚc をネットワーク・アナラ
イザで実測した値を図３(b) に示す。横軸は制御電圧
（−Ｖ）であり、縦軸はインピーダンス（Ω）である。
子）が高周波的に接地（短絡）か開放かにより、どのよ
うな差が生じるかについて以下に説明する。図２は、可
変抵抗器として用いられるＦＥＴの等価回路である。図
において、Ｒは抵抗、Ｃは容量である。等価回路中のパ
ラメータで高周波で支配的となるのは、ソース・ドレイ
ン間抵抗Ｒdsと、ゲート・ソース間容量Ｃgsおよびゲー
ト・ドレイン間容量Ｃgdである。したがって、図３(a)
に示す簡略化した並列型等価回路が仮定できる。なお、
Ｃp は １／Ｃp ＝（１／Ｃgs）＋（１／Ｃgd） を満足する値であり、各インピーダンス値をＺr ，Ｚc
とする。このような等価回路において、11ＧHzにおける
等価回路パラメータＺr , Ｚc をネットワーク・アナラ
イザで実測した値を図３(b) に示す。横軸は制御電圧
（−Ｖ）であり、縦軸はインピーダンス（Ω）である。
【００１６】この測定値を用いて、可変抵抗器として用
いられるＦＥＴ９６の制御端子を高周波的に開放した場
合と接地した場合について、ドレイン・ソース間の伝達
量Ｓ21（dB）と、その位相の制御電圧依存性をシミュレ
ーションした結果をそれぞれ図４，図５に示す。これ
は、本発明の可変利得増幅器（負帰還増幅器）におい
て、出力側から入力側に帰還する信号電力とその位相の
制御電圧依存性に対応するものである。図４，図５にお
いて、(a) はそれぞれ制御端子を高周波的に開放した場
合と接地した場合の等価回路を示し、(b) はそれぞれ制
御電圧（横軸）に対するドレイン・ソース間の伝達量Ｓ
21および位相（縦軸）の関係を示す図である。なお、白
点は伝達量Ｓ21を示し、黒点は位相を示す。
いられるＦＥＴ９６の制御端子を高周波的に開放した場
合と接地した場合について、ドレイン・ソース間の伝達
量Ｓ21（dB）と、その位相の制御電圧依存性をシミュレ
ーションした結果をそれぞれ図４，図５に示す。これ
は、本発明の可変利得増幅器（負帰還増幅器）におい
て、出力側から入力側に帰還する信号電力とその位相の
制御電圧依存性に対応するものである。図４，図５にお
いて、(a) はそれぞれ制御端子を高周波的に開放した場
合と接地した場合の等価回路を示し、(b) はそれぞれ制
御電圧（横軸）に対するドレイン・ソース間の伝達量Ｓ
21および位相（縦軸）の関係を示す図である。なお、白
点は伝達量Ｓ21を示し、黒点は位相を示す。
【００１７】図４に示すように制御端子を高周波的に開
放にすると、制御電圧に対する伝達量Ｓ21の変化は10dB
に止まるが位相変化量は70度にも及ぶ。一方、図５に示
すように制御端子を高周波的に接地にすると、制御電圧
に対する伝達量Ｓ21の変化は30dBに拡大されるが位相変
化量は25度以内で収まる。ところで、制御電圧の全領域
で可変利得増幅器（負帰還増幅器）を安定に動作させる
には、制御電圧による帰還信号の位相変化量を極力小さ
くする必要があるので、図１に示す実施例構成のように
制御端子を高周波的に接地する方が優れているといえ
る。さらに、本実施例の構成にすれば、伝達量の変化も
増大するので増幅器利得の可変範囲を拡大させることが
できる。
放にすると、制御電圧に対する伝達量Ｓ21の変化は10dB
に止まるが位相変化量は70度にも及ぶ。一方、図５に示
すように制御端子を高周波的に接地にすると、制御電圧
に対する伝達量Ｓ21の変化は30dBに拡大されるが位相変
化量は25度以内で収まる。ところで、制御電圧の全領域
で可変利得増幅器（負帰還増幅器）を安定に動作させる
には、制御電圧による帰還信号の位相変化量を極力小さ
くする必要があるので、図１に示す実施例構成のように
制御端子を高周波的に接地する方が優れているといえ
る。さらに、本実施例の構成にすれば、伝達量の変化も
増大するので増幅器利得の可変範囲を拡大させることが
できる。
【００１８】なお、位相変化量の絶対値（上述の例では
25度）をさらに小さくする必要がある場合には、可変抵
抗器として用いられるＦＥＴ９６に対して並列あるいは
直列に固定抵抗器を接続する。図６，図７は、固定抵抗
器の接続形態に応じた第二実施例および第三実施例の構
成を示す図である。図６において固定抵抗器１３はＦＥ
Ｔ９６に対して並列に接続される。図７において固定抵
抗器１５1 ，１５2 はＦＥＴ９６に対して直列に接続さ
れる。このような固定抵抗器１３，１５1 ，１５2 を接
続することにより、位相変化量を減少させることができ
るが、利得の可変範囲は縮小される。
25度）をさらに小さくする必要がある場合には、可変抵
抗器として用いられるＦＥＴ９６に対して並列あるいは
直列に固定抵抗器を接続する。図６，図７は、固定抵抗
器の接続形態に応じた第二実施例および第三実施例の構
成を示す図である。図６において固定抵抗器１３はＦＥ
Ｔ９６に対して並列に接続される。図７において固定抵
抗器１５1 ，１５2 はＦＥＴ９６に対して直列に接続さ
れる。このような固定抵抗器１３，１５1 ，１５2 を接
続することにより、位相変化量を減少させることができ
るが、利得の可変範囲は縮小される。
【００１９】図８は、第三実施例の可変利得増幅器にお
いて、ツートーン測定したときの制御電圧に対する希望
波（Ｄ波）出力と３次混変調歪み波（不要波：Ｕ波）出
力のＤ／Ｕ比の測定結果を示す図である。なお、諸条件
は、信号周波数11ＧHz、入力レベル−５dBｍ／トーン、
Ｖdd＝３Ｖ、Ｖg ＝０Ｖである。図において、横軸は制
御電圧（Ｖ）であり、縦軸は各波の出力電力（dBｍ）お
よびＤ／Ｕ比（dB）である。なお、白点は希望波（Ｄ
波）の出力電力を示し、黒点はＤ／Ｕ比を示す。ここに
示すように、制御電圧を−２Ｖから０Ｖとしたときに、
出力（利得）は14dB減少するが、Ｄ／Ｕ比は24dBから62
dBに改善される。この利得減少操作時のＤ／Ｕ比の実測
結果は、従来の可変利得増幅器の実測結果に比べて40dB
以上優れている。また、本実施例の構成では、制御電圧
の全領域で動作が不安定になることはなかった。
いて、ツートーン測定したときの制御電圧に対する希望
波（Ｄ波）出力と３次混変調歪み波（不要波：Ｕ波）出
力のＤ／Ｕ比の測定結果を示す図である。なお、諸条件
は、信号周波数11ＧHz、入力レベル−５dBｍ／トーン、
Ｖdd＝３Ｖ、Ｖg ＝０Ｖである。図において、横軸は制
御電圧（Ｖ）であり、縦軸は各波の出力電力（dBｍ）お
よびＤ／Ｕ比（dB）である。なお、白点は希望波（Ｄ
波）の出力電力を示し、黒点はＤ／Ｕ比を示す。ここに
示すように、制御電圧を−２Ｖから０Ｖとしたときに、
出力（利得）は14dB減少するが、Ｄ／Ｕ比は24dBから62
dBに改善される。この利得減少操作時のＤ／Ｕ比の実測
結果は、従来の可変利得増幅器の実測結果に比べて40dB
以上優れている。また、本実施例の構成では、制御電圧
の全領域で動作が不安定になることはなかった。
【００２０】なお、この実測のために用いた可変利得増
幅器は、ガリウムひ素基板上にモノリシック集積回路で
製作したが、モノリシック化により各回路部を接続部分
を極めて短くできるので、特性劣化要因である接続部の
不要な寄生容量や寄生インダクタンスを低減することが
でき、さらに安定動作を実現することができる。
幅器は、ガリウムひ素基板上にモノリシック集積回路で
製作したが、モノリシック化により各回路部を接続部分
を極めて短くできるので、特性劣化要因である接続部の
不要な寄生容量や寄生インダクタンスを低減することが
でき、さらに安定動作を実現することができる。
【００２１】
【発明の効果】以上説明したように本発明は、可変抵抗
手段の制御端子を高周波的に接地することにより、制御
電圧による帰還信号の位相変化量を極力小さくすること
ができ、制御電圧の全領域で可変利得増幅器（負帰還増
幅器）を安定に動作させることができる。さらに、増幅
手段の入出力端子間の伝達量の変化も増大するので増幅
器利得の可変範囲を拡大させることができる。
手段の制御端子を高周波的に接地することにより、制御
電圧による帰還信号の位相変化量を極力小さくすること
ができ、制御電圧の全領域で可変利得増幅器（負帰還増
幅器）を安定に動作させることができる。さらに、増幅
手段の入出力端子間の伝達量の変化も増大するので増幅
器利得の可変範囲を拡大させることができる。
【００２２】また、可変抵抗手段に対して並列あるいは
直列に固定抵抗手段を接続することにより、利得の可変
範囲は縮小されるものの位相変化量の絶対値をさらに小
さくすることができ、一層の安定動作を実現することが
できる。
直列に固定抵抗手段を接続することにより、利得の可変
範囲は縮小されるものの位相変化量の絶対値をさらに小
さくすることができ、一層の安定動作を実現することが
できる。
【図１】本発明の第一実施例の構成を示す図である。
【図２】可変抵抗器として用いられるＦＥＴの等価回路
である。
である。
【図３】等価回路パラメータの測定例を示す図である。
【図４】制御端子を高周波的に開放した場合におけるド
レイン・ソース間の伝達量と位相の制御電圧依存性をシ
ミュレーションした結果を示す図である。
レイン・ソース間の伝達量と位相の制御電圧依存性をシ
ミュレーションした結果を示す図である。
【図５】制御端子を高周波的に接地した場合におけるド
レイン・ソース間の伝達量と位相の制御電圧依存性をシ
ミュレーションした結果を示す図である。
レイン・ソース間の伝達量と位相の制御電圧依存性をシ
ミュレーションした結果を示す図である。
【図６】本発明の第二実施例の構成を示す図である。
【図７】本発明の第三実施例の構成を示す図である。
【図８】第三実施例の可変利得増幅器におけるＤ／Ｕ比
の測定結果を示す図である。
の測定結果を示す図である。
【図９】高周波帯の従来の可変利得増幅器の構成例を示
す図である。
す図である。
【図１０】可変抵抗器を用いた低周波帯の可変利得増幅
器の構成例を示す図である。
器の構成例を示す図である。
１１ キャパシタ（容量手段） １３，１５1 ，１５2 固定抵抗器 ９０ ＦＥＴ（増幅手段） ９１ 入力整合回路 ９２ 出力整合回路 ９３ ＦＥＴ ９４ 抵抗器 ９５ インダクタ ９６ ＦＥＴ（可変抵抗手段） ９７ キャパシタ（容量手段） ９８ 高抵抗器
Claims (3)
- 【請求項１】 入力信号を増幅する増幅手段と、前記増
幅手段の入出力端子間抵抗を制御端子の電位に応じて制
御する可変抵抗手段と、前記増幅手段の入出力端子間で
前記可変抵抗手段に直列に接続される直流阻止用の容量
手段とを備えた可変利得増幅器において、前記可変抵抗
手段の制御端子とグランドとの間に、該可変抵抗手段が
該制御端子との間で有する固有の浮遊容量と比較して少
なくとも１桁以上大きい容量を有する容量手段を接続し
たことを特徴する可変利得増幅器。 - 【請求項２】 請求項１に記載の可変利得増幅器におい
て、可変抵抗手段に並列に固定抵抗手段を接続したこと
を特徴とする可変利得増幅器。 - 【請求項３】 請求項１に記載の可変利得増幅器におい
て、増幅手段の入出力端子間に直列に接続される可変抵
抗手段の少なくとも一端に直列に固定抵抗手段を接続し
たことを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006028A JPH0828620B2 (ja) | 1991-01-22 | 1991-01-22 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006028A JPH0828620B2 (ja) | 1991-01-22 | 1991-01-22 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04238407A JPH04238407A (ja) | 1992-08-26 |
| JPH0828620B2 true JPH0828620B2 (ja) | 1996-03-21 |
Family
ID=11627220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006028A Expired - Lifetime JPH0828620B2 (ja) | 1991-01-22 | 1991-01-22 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828620B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050074A (ja) * | 2004-08-02 | 2006-02-16 | New Japan Radio Co Ltd | 利得可変型増幅器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661437A (en) * | 1994-08-15 | 1997-08-26 | Nippon Telegraph And Telephone Corporation | Negative feedback variable gain amplifier circuit |
| JP3119216B2 (ja) * | 1997-10-15 | 2000-12-18 | 日本電気株式会社 | 高周波増幅回路 |
| WO1999059243A1 (fr) * | 1998-05-14 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semi-conducteur |
| US6680647B2 (en) * | 2001-12-13 | 2004-01-20 | Agilent Technologies, Inc. | Low noise amplifier circuit with phase matched switch topology |
| US7400200B2 (en) | 2006-03-17 | 2008-07-15 | Avago Technologies Wireless Ip Pte Ltd | Linear variable gain traveling wave amplifier |
| JP2008227948A (ja) * | 2007-03-13 | 2008-09-25 | Sumitomo Electric Ind Ltd | 光受信器 |
| JP2014003526A (ja) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器、及び増幅回路 |
| CN110995186B (zh) * | 2019-11-15 | 2023-10-20 | 芯创智（北京）微电子有限公司 | 一种可变增益放大器电路 |
| CN112234945B (zh) * | 2020-10-14 | 2024-02-27 | 联合微电子中心有限责任公司 | 分布式放大器电路、增益单元和电子装置 |
-
1991
- 1991-01-22 JP JP3006028A patent/JPH0828620B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050074A (ja) * | 2004-08-02 | 2006-02-16 | New Japan Radio Co Ltd | 利得可変型増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04238407A (ja) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5323402B2 (ja) | 電子デバイスを線形化するための回路 | |
| US5633610A (en) | Monolithic microwave integrated circuit apparatus | |
| US8704598B2 (en) | Linear FET feedback amplifier | |
| US7215196B2 (en) | Variable impedance circuit, variable gain differential amplifier, multiplier, high-frequency circuit and differential distributed amplifier | |
| US8190115B2 (en) | Transmission line coupled to circuits and Q-enhancement cell | |
| US8390380B2 (en) | Linear FET feedback amplifier | |
| US9722552B2 (en) | Linear FET feedback amplifier | |
| JPH0746045A (ja) | 低雑音能動ミキサ | |
| US8803612B1 (en) | Low-noise amplifier with high linearity | |
| US6992519B2 (en) | Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits | |
| JPH0828620B2 (ja) | 可変利得増幅器 | |
| KR101590605B1 (ko) | 무선 송수신기용 선형 전력증폭기 | |
| JPH05259766A (ja) | 可変利得増幅器を具える集積回路 | |
| US4667342A (en) | Tunable receiver input circuit | |
| US6778019B2 (en) | Method and device for biasing a transistor of a radio frequency amplifier stage | |
| JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
| US5767743A (en) | Radio frequency power amplifier having a tertiary harmonic wave feedback circuit | |
| US6052030A (en) | Low voltage variable gain amplifier with feedback | |
| US7332963B2 (en) | Low noise amplifier | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| JPH07273557A (ja) | 周波数変換回路 | |
| KR20020077393A (ko) | 집적 필터용 저 왜곡 구동 증폭기 | |
| JP2001111369A (ja) | 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機 | |
| JP2001077637A (ja) | プリディストーション回路 | |
| JP2001057511A (ja) | 線形増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 15 |