JPH08287199A - 雑音低減非接触並列データ転送装置およびその方法 - Google Patents

Abstract

(57)【要約】 【目的】 高速転送レートを追及し，小型・高密度・軽
量で，かつ，信頼性の高い電磁結合タイプの非接触並列
転送メモリカードを実現し，提供することにある。 【構成】 メモリ８への書き込みデータを２つのグルー
プに分割し，それぞれのタイミング遅延回路４−１，４
−２において位相シフト並びにパルス化を行なった後，
隣接する転送コイル１−ｎには，同一タイミングのパル
ス電流を供給しないようにする。 【効果】 コイル駆動に伴うパルス電流のピーク値が低
減されると共にコイル間クロストークの影響が極めて少
なくなり，小型で信頼性が高く，転送レートの早い非接
触メモリカードが実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号および電源を非接触
かつ並列的に転送する低雑音の非接触並列データ転送装
置およびその方法に係わり特にメモリカード等の携帯型
メモリ装置に適した非接触並列データ転送装置およびそ
の方法に関する。

【０００２】

【従来の技術】データをメモリカードへ供給する非接触
型の接続手段として，近年，電磁結合コイルを用いた方
式が採用されるようになった。例えば，特開平４−２３
９９９０号公報などで開示されているように，送信コイ
ルと受信コイルとをそれぞれ対応する組合せを２組設
け，１ビットのデータ信号列として必要データを電磁結
合でやり取りする方法である。

【０００３】また，隣接した転送コイル間のクロストー
クを防止するタイプとしては，例えば，特開平３−２３
２２０７号公報などで開示されているように，複数の送
受信コイルを設けて複数ビットを同時に転送し，発生す
るビット間の相互干渉の大きさ（ビット間クロストーク
量）を低減させるためのシールド構造をコイル間に設け
るようにしたものである。

【０００４】一方，電源線路やアース線路に誘導する雑
音成分を低減するためにデータビット間の駆動タイミン
グをずらす方法も知られており，例えば，特開平４−２
５４９９３号公報などで開示されている。

【０００５】また，特開平５−１１４０５５号公報など
で開示されているように，一対の転送コイルと転送コイ
ルの中間に位置する電力転送コイルから誘起される低周
波成分を電力を受信するカード側でキャンセルする手段
を設けたものもある。

【０００６】

【発明が解決しようとする課題】上記特開平４−２３９
９９０号公報ならびに特開平３−２３２２０７号公報な
どで開示されている従来技術は，第１に高速で大振幅の
情報パルスを電磁結合で並列的に送信する際に必然的に
生ずる極めて大きなピーク電流に対する配慮が欠けてお
り，電磁結合で外部から供給される電源回路の規模が大
きくなるばかりでなく，トータルとして高エネルギのパ
ルス変動が発生し，転送コイル間のクロストーク発生の
原因となるばかりでなく，カード内部での誤動作の確立
が高くなり信頼性を低下させる要因となってしまうとい
う問題がある。特に，複数のコイルを高密度に実装する
程，必然的に発生するコイル間のクロストーク量が増大
し，転送コイルの高密度化を妨げる要因となっていた。
そうした対策として，例えば，特開平３−２３２２０７
号公報などで開示されているように，コイル間に電磁シ
ールド手段を講じるとあるが，コイル全面をシールドす
ることは不可能であるため周辺コイルからの漏洩磁界に
よる影響を無視できないという問題があり，電磁誘導コ
イルを用いた非接触並列転送方式実用化のネックとなっ
ていた。

【０００７】第２には，並列転送されるパルス信号が同
じタイミングで同時に転送されるときのエネルギ集中の
問題である。例えば，結合コイル１個（１チャンネル）
当たり１０ミリアンペアの駆動電流が必要であると仮定
し，１６チャンネル同時に”１”を転送するとした場
合，極めて高い周波数成分を含んだ１６０ミリアンペア
のパルス電流が生じることになり，駆動源の大容量化に
加えて電源線等に誘導される雑音の雑音源となる。ま
た，そうした瞬時電流ばかりでなくデータ転送レートの
高速化に比例して周辺回路の消費電力が増大するため，
高速転送実現のネックになっていた。

【０００８】更に第３には，せっかく接栓コネクタをな
くした非接触方式にもかかわらず表裏逆挿入に対する配
慮が欠けており，使用者に対する制限事項が付記される
など使い勝手面での向上がなされないという問題があっ
た。

【０００９】本発明の目的は，物理的なシールドスペー
スを設けることなくコイル間のクロストークに起因する
誤動作を防止することが可能な小型・高密度で信頼性に
優れた非接触並列データ転送メモリカードを提供するこ
とにある。

【００１０】本発明の他の目的は，電磁結合による非接
触多数ビット並列転送方式を用いてもデータ転送時に発
生するピーク電流の大きさを制限することによって，小
型・高密度で信頼性に優れた非接触並列データ転送メモ
リカードを提供することにある。

【００１１】本発明の更に他の目的は，高速動作時の大
電力消費に対応すると共に外部装置がカード側へ電力を
真に供給したことを確認してからデータ転送動作を開始
する信頼性に優れた非接触並列データ転送メモリカード
を提供することにある。

【００１２】本発明の更に他の目的は，メモリカードの
表裏を意識することなくデータ送受信装置（パソコンな
ど）への挿入が可能な使い勝手の良い非接触並列データ
転送メモリカードを提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に，携帯型メモリ装置へのアクセスデータを並列転送す
るために設けた第１のコイル群と，前記携帯型メモリ装
置に少なくも書き込みデータを供給するデータサーバと
該データサーバより前記第１のコイル群にデータを供給
するため該第１のコイル群の各コイルに対向するように
設けられた第２のコイル群と，前記データ転送時に前記
第１のコイル群と前記第２のコイル群を対向状態で近接
して保持せしめる非接触保持手段と，前記第１のコイル
群と前記第２のコイル群間を並列に転送するデータをパ
ルス列として発生する少なくも前記データサーバ内に設
けた遅延手段を有する並列パルス発生手段とを設け，前
記遅延手段は前騎兵列ぱるるを少なくも第１のビット数
からなる第１の並列パルス群と，第２のビット数からな
る第２の並列パルス群とに分割し，且つ，前記代１の並
列パルス群の並列転送タイミングよりも前記第２の並列
パルス群の並列転送タイミングを少なくも各ビットのパ
ルス幅より長い時間遅延させる手段とよりなることを特
徴とする。

【００１４】更にまた，上記遅延させる手段に替えて，
上記第１のコイル群および上記第２のコイル群の各対向
するコイル対のうちの第１のコイル対に対して隣接する
受信側コイルに生ずるクロストーク成分を打ち消すた
め，前記第１のコイル対の転送信号の一部を前記隣接受
信側コイルに位相を逆転して供給する手段とよりなるこ
とを特徴とする。

【００１５】更に本発明は，上記装置およびその方法に
係わり，またその構成要素である新規なＩＣメモリカー
ドに関する。即ち，本発明によるＩＣメモリカードは，
上記データサーバに設けられた第２のコイル群を構成す
るコイルに対し，各コイル毎に対向してアクセスデータ
を並列転送するために設けた第１のコイル群と，該第１
のコイル群を前記第２のコイル軍を構成する各コイル毎
に近接して対向させて並列にデータを転送させる際に該
データを並列パルスとして発生する手段と並列パルスと
して受信する手段のうちの少なくも一つの手段を設け，
前記並列パルスは，少なくも第１のビット数からなる第
１の並列パルス群と第２のビット数からなる第２の並列
パルス群とに分割し，且つ，該第２の並列パルス群の転
送タイミングは前記第１の並列パルス群の各ビットのパ
ルス幅より少なくも長い時間遅延させる並列パルスより
なることを特徴とする。

【００１６】更にまた本発明によるＩＣメモリカード
は，上記遅延させることに替えて，上記第１のコイル群
および上記第２のコイル群の各対向するコイル対のうち
の第１のコイル対に対して隣接する受信側コイルに生ず
るクロストーク成分を打ち消すため，前記第１のコイル
対の転送信号の一部を前記隣接受信側コイルに位相を逆
転して供給する手段とよりなることを特徴とする。

【００１７】上記事項をより具体的に示すと，同一タイ
ミングで設定された並列ビットの転送データを例えば２
乃至４グループに分割（例えば４グループ分割の場合
は，１６ビットデータをそれぞれ４ビットずつの４グル
ープに分割）し，各グループごとに異なる遅延時間の遅
延回路とエッジ検出微分回路を挿入するようにした。

【００１８】また，複数の送信コイルの中の隣接するコ
イルには前記異なるタイミンググループのデータ線を接
続するようにした。

【００１９】また，異なるタイミンググループで送られ
てくる複数の受信コイルに対応するゲート回路と前記そ
れぞれのタイミングを予測して定めたタイミング発生回
路を設けるようにした。

【００２０】また，受信コイルに補助受信コイルを設け
隣接する受信コイルに前記補助受信コイルを接続するよ
うにした。

【００２１】また，送信コイルへの駆動電流よりも少な
い逆位相の電流を隣接する送信コイルへ印加するように
したものである。

【００２２】また，電磁結合用コイルの一端に送信用駆
動回路と受信用アンプ回路を接続するようにした。

【００２３】上記他の目的を達成するために，外部装置
（サーバ）側には電源供給のためのスプリング部材で構
成された電極端子を設け，カード側にはその外壁部に外
部電源受給のための板状電極端子を密接するようにし
た。

【００２４】また，カードの表裏逆挿入防止用の溝部分
に上記外部電源受給のための電極端子を埋め込むことも
適用可能である。

【００２５】また，外部装置（サーバ）側の電源と外部
カードへの電源供給電極の間に抵抗を挿入しすることも
適用可能である。

【００２６】上記他の目的を達成するために，電磁結合
用送信コイル列の一端（最前部，若しくは最後部）に位
置するコイルに供給する信号の位相を前記コイル列の残
る一端側に位置するコイルへ供給する信号に対して９０
度遅らせる回路を挿入することも適用可能である。

【００２７】また，電磁結合用受信コイル列の最前部に
位置するコイルからの受信信号と最後部に位置するコイ
ルからの受信信号との，即ちコイル列の両端に位置する
コイルで受信した信号の相対的位相差を検出する回路
と，前記コイル列から受信した信号の並び順を入れ替え
るマルチプレクサ回路を設けることも適用可能である。

【００２８】上記両端部に位置するコイルからの受信信
号出力を整流する手段を設けることも適用可能である。

【００２９】

【作用】並列データビットをグループ別に異なる遅延時
間の遅延回路を通し，そのエッジを微分した波形は，信
号送信用コイルの駆動タイミングパルスとして用いるこ
とができる。それによって，コイル駆動電流のピーク電
流が時間軸方向に分散されることになり，例えば４種類
の遅延時間の遅延回路を設けた事例では前記ピーク電流
の値が４分の１に低減され，外部供給電源の設定容量が
大幅に緩和されると共にメモリカード内部におけるパル
ス性ノイズ源のエネルギが小さくなるため小型で信頼性
に優れた非接触並列データ転送メモリカードシステムを
実現することができるという効果がある。

【００３０】また，信号の転送用コイル群（列）の隣接
するコイルに異なるタイミングのパルスを用いて駆動す
ることにより，隣接コイル同士の磁力線（フラックス）
が加算されて強調されることがないため漏洩磁界強度が
小さいことになりその他のコイルに対するクロストーク
量が低減されることになる。それによって，コイル間シ
ールド等の物理的対策が不要となり，小型で信頼性に優
れた非接触並列データ転送メモリカードシステムを実現
することができるという効果がある。

【００３１】また，予測タイミング発生回路では対応す
る受信コイルへ信号が誘導されてくるであろう予測期間
幅のパルスをゲート回路のゲート信号として発生させる
ことにより，前記予測期間外，例えば隣接コイルへの駆
動タイミング時に生じたクロストーク雑音などは前記ゲ
ート回路を通過させないように動作する。それによっ
て，例え大きなクロストーク雑音が隣接コイルなどから
誘導された場合においても，その影響を全く受けること
がないので，小型で信頼性に優れた非接触並列データ転
送メモリカードシステムを実現することができるという
効果がある。

【００３２】また，補助受信コイルは隣接するコイルへ
のクロストーク誘導電圧量に等しい電圧が受信できるよ
うな巻数に設定し前記隣接コイルと逆位相になるように
直列接続するこにより隣接コイルにおけるクロストーク
成分はプラス・マイナス相殺されるように動作する。そ
れによって，隣接コイルへのクロストークが生じること
に起因する誤動作を防止することができ信頼性に優れた
非接触並列データ転送メモリカードシステムを実現する
ことができるという効果がある。

【００３３】また，隣接する送信コイルへ印加した逆位
相の駆動信号は前記隣接送信コイルと対になって対向す
る隣接受信コイルへのクロストーク成分を相殺するよう
に動作する。それによって，隣接コイルへのクロストー
クが生じることに起因する誤動作を防止することができ
信頼性に優れた非接触並列データ転送メモリカードシス
テムを実現することができるという効果がある。

【００３４】また，同一コイルに送信用駆動回路と受信
用アンプ回路を接続することにより，上記タイミングシ
フトされた駆動信号の隙間部分に前回のサイクルで転送
されてきたデータを送り返すことができる。それによっ
て，メモリへの書き込み後の読みだしチェック，所謂リ
ード・アフタ・ライト・チェックが転送コイルの数を増
やすことなく，またピーク電流の増加を招かずにできる
ので，小型で信頼性に優れた非接触並列データ転送メモ
リカードシステムを実現することができるという効果が
ある。

【００３５】また，外部装置（サーバ）側からカード側
への電源供給用電極端子はそれぞれ２ピン用意すれば良
いので比較的堅牢な構造を採用することが可能であり，
また，比較的大きな電力を磁気学的にトランス構造で供
給する手法と較べて実装空間が少なくてすむことにな
る。それによって，高速度動作時の大電力消費にも対応
可能な小型で信頼性に優れた非接触並列データ転送メモ
リカードシステムを実現することができるという効果が
ある。

【００３６】また，カード側の表裏逆挿入防止用切り込
み溝部分に設けた電源供給受け入れ用電極端子の構造に
よれば，カードの狭い凹面部に位置するため手指が接触
することによる汚れに起因する接触不良を予防すること
ができる。それによって，高速度動作時の大電力消費に
も対応可能な小型で信頼性に優れた非接触並列データ転
送メモリカードシステムを実現することができるという
効果がある。

【００３７】また，外部装置側の供給電源ラインに挿入
された抵抗の電位降下をみることにより実際の負荷が接
続されたことを確認すること，即ち，データ送受信を行
なうべきカードが外部装置（サーバ）へ挿入され電力の
供給が始まったことを検出することができる。それによ
って，電源の接続に何らかの異常が発生しカードに対す
る外部からの電源供給がなされないままの状態でデータ
の高速転送が開始されるという事態を防止できるので，
小型で信頼性に優れた非接触並列データ転送メモリカー
ドシステムを実現することができるという効果がある。

【００３８】また，電磁結合送信用コイル列の両端に位
置するコイルへ供給する信号の位相差を９０度シフトさ
せるということは，メモリカードの挿入受入れ側（例え
ばパソコンなど）が突起物等による機械的手法によらず
に挿入面の左右位置を宣言することになる。それによっ
て，メモ値カードの誤挿入の検出ならびに修正が容易に
行うことが可能となるため使い勝手の良い非接触並列転
送メモリカードを提供することができるという効果があ
る。

【００３９】また，電磁結合受信用コイル列の両端に位
置するコイルへ誘導された信号の位相差を検出する回路
は，メモリカードの表面（６面体の薄板構造からなるメ
モリカードの中で，面積の小さい順に２面の長手方向側
面と２面の横手方向側面，残りの２面を表面と裏面とい
う表現で便宜上呼称する）を上若しくは右にして挿入さ
れたのかそれともその逆で前記メモリカードの表面を下
若しくは左にして挿入されたのかを検出するように動作
する。それによって，前記逆挿入事例（メモリカードの
表面部を下若しくは左にして挿入した状態）であると認
識したときは，受信コイル列の並び順，即ちデータの並
び順を左右入れ替えた状態となるようにマルチプレクサ
回路が動作するので，メモリカード挿入時にメモリカー
ド表裏を考慮する必要がなくなるため使い勝手の良い非
接触並列転送メモリカードを提供することができるとい
う効果がある。

【００４０】また，電磁結合受信用コイル列の両端に位
置するコイルへ誘導された信号を整流する手段は，上記
表裏入替え挿入検出のための信号から直流電圧を発生す
るように動作する。それによって，データ転送時の外部
電源受給用コイルと表裏入替え挿入検出用コイルを兼用
することになり，外部電源受給用コイルの増設手段等を
講ずるまでもなく電源供給面においてもメモリカード挿
入時にメモリカード表裏を考慮する必要がなくなるため
使い勝手の良い非接触並列転送メモリカードを提供する
ことができるという効果がある。

【００４１】

【実施例】実施例の具体的構造の説明に先立ち，構造の
緒元を規制する背景要因，特に転送コイル間のクロスト
ークについて述べる。以下，実際に生ずるクロストーク
を調べるために行なった実験のデータならびに外形寸法
上の制約などを勘案して試作し，実験した本実施例相当
の転送コイルモジュールについて，図を用いて説明す
る。

【００４２】図１６（ａ）はチャネル間クロストーク実
験のための測定回路である。一次（送信）側コイルＴ０
１，Ｔ１１，Ｔ２１およびＴ３１に対応する二次（受
信）側コイルＴ０２，Ｔ１２，Ｔ２２およびＴ２３は，
それぞれフェライトコアボビンにエナメル被服線を１０
ターン乃至２０ターン巻取り，相対峙するコイル同士，
例えばＴ０１とＴ０２，Ｔ１１とＴ１２などの組合せで
一種の電磁結合トランスを形成する。一次側および二次
側それぞれのコイルブロック（コイル列）内でのコイル
用フェライトコア間の間隔寸法を実験変数として可変と
し，一次側コイル用フェライトと二次側コイル用フェラ
イトとの間隙寸法をパラメータとして固定し，幾通りか
調べた。実際の実験ではこのパラメータ値も変数とし
た。図１６（ａ）に示すように一次側駆動信号は，ｅ０
ボルト振幅のパルス信号を抵抗Ｒｄ（実験ではｅ０：＋
５Ｖ，Ｒｄ：４７０Ω）を介して一次側コイルＴ０１お
よびＴ３１に印加した。なお，Ｔ３１には図示のように
抵抗Ｒｄ（４７０Ω）とトグルスイッチＳＷの接点が直
列に挿入されている。二次側コイルＴ１２には負荷抵抗
ＲＬ（４７０Ω）を接続し，正規の受信レベルｅ１をオ
シロスコープで観測し，隣接コイルＴ２２にも負荷抵抗
ＲＬ（４７０Ω）を接続し，クロストークレベルｅ２を
同様手段で観測した。図１６（ｂ）はその実験結果を示
す測定データである。横軸はコイルを巻きつけたフェラ
イトコアのコイルブロック内の隣接間隔であり，縦軸は
一次側駆動電圧ｅ０を０デシベル（ｄＢ）としたときの
二次側への誘導電圧をデシベル表現で示したものである
（例えば，１０分の１に減衰して伝送されると，−２０
ｄＢになる）。正規の誘導電圧ｅ１即ち２次側への誘起
電圧は，コア間隔やスイッチ（図１６（ａ）参照）開閉
の有無に関係なくほゞ一定の値で−１１ｄＢ（約１．４
ボルト）となっている。しかし，隣接コイルへの誘導即
ちクロストーク電圧ｅ２は，コア間隔が狭くなるほど大
きな値となっている。例えば，隣接間隔１ミリメートル
のときでは−３０ｄＢ（約３２分の１）であり，１５６
ミリボルトのクロストークが発生する。ここで，スイッ
チ（図１６（ａ）参照）を閉にしてコイルＴ３１にも駆
動電流を流すと，その両方へ隣接する二次側コイルへの
クロストーク電圧ｅ２は，−２４ｄＢ（５ボルトの約１
６分の１；３１２ミリボルト）まで上昇していることが
わかる。

【００４３】図１７は，メモリカードの従来規格として
広く実施されているＰＣＭＣＩＡ（Personal Computer
Memory Card International Association）規格・タイ
プIIIメモリカードの外観図，および，それに非接触並
列転送コイルを適用した場合を想定した図である。前記
タイプIIメモリカードは，縦８５．６ミリメートル，横
５４．０ミリメートル，厚さは挿入に必要な周辺部およ
び従来型接触式接栓部で３．３ミリメートル，中央部厚
さで５．０ミリメートルと規定されている。このような
寸法で成形されたカードケース９０の内部にはメモリな
どの部品を実装するプリント回路基板９１が収納されて
おり，通常は接栓部（図示の下端部）に６８ピンの接触
式コネクタが配置される。ここで，本発明のように非接
触転送化をを図るためには，上記接触式６８ピンコネク
タの替わりに電磁結合用コイルを取り付ける必要があ
る。なおこの場合，上記規格に合わせつつ上記図１６
（ｂ）で示すクロストークを避けて，当初１６ぴを採用
することも可能である。上記規格との整合性を考慮し非
接触並列転送コイルを用いる場合も，コアーホルダ９２
の長手方向寸法は５０ミリメートル以下であることが要
求される。ここで，１６チャネルのコイルを配列する場
合，図示のように３ミリメートル以下のピッチでコイル
を配置することが必要となる。

【００４４】図１８は，本実施例で使用し，実用化しつ
つあるコイルアレイの外観図である。コアーホルダ９２
には，図示のように２ミリメートル角の「コの字」型単
体フェライトコア９３を１ミリメートル間隔（図１６
（ａ），（ｂ）の実験結果により実用化可能範囲を決
定）で１６個取り付ける。上記コアーホルダ９２は，ガ
ラス部材等の非誘電体を使用し，縦４ミリメートル，横
４８ミリメートル，厚さ０．３ミリメートルの板状体で
あり，プリント回路基板９１に面実装はんだ付けされて
いる。

【００４５】以上１６チャネルのコイルブロックの場合
について詳述したが，接触方式の場合は既に上記ＰＣＭ
ＣＩＡ規格にもあるとおり６８ピンなどが実用化されて
いるため，非接触方式である本発明の並列転送装置も更
に高密度化が望まれる。その場合，特に問題になるのは
図１６（ｂ）に示すような隣接コイル同士のクロストー
クであり，このような電磁誘導ノイズは隣接コイル間隔
が１ミリメートル医かになると急激に増加することが前
記図１６（ｂ）からも明らかである。なお，このような
クロストークは高密度化が極度に進んだ場合，単に電磁
結合による電磁誘導だけでなくコイル間の静電結合によ
る静電誘導が生ずることも予測される。

【００４６】本発明は，以上のようなクロストークを避
け，また，パルスエネルギの集中を避けた新規な非接触
並列データ転送装置およびそれを用いた携帯型メモリ装
置を提供するものである。以下，各実施例によりその具
体的公正ないようを詳細に説明する。

【００４７】先ず，第１の実施例を図を用いて以下説明
する。

【００４８】図１は，第１の実施例で用いたデータ供給
装置（パソコンなどのデータサーバ）と非接触並列転送
メモリカードのブロック図でありデータ転送に関連する
個所のみを抽出したものである。パソコン機能を流用し
たデータ供給装置９の内部バス１１に含まれるデータバ
スおよびアドレスバスおよび専用制御線はデータ送信制
御回路３に入力し，８ビットのデータ列並びにリード・
ライト制御信号に変換し出力する。即ち，データ転送の
先頭部分ではメモリカード側の指定アドレス番号（実施
例では２０ビットで指定）を８ビット並列データ（バイ
ト単位データ）として３回に分けて先ず出力し，その後
転送すべきデータ列をバイト単位で順次出力し，同時に
メモリへの書き込み要求信号ＷＴＲＥＱ（データをパソ
コン側が読み込む場合は読み込み要求信号ＲＤＲＥＱ）
データ出力ごとに発生する。ここで，８ビットの出力デ
ータは偶数番号（ビット０，ビット２，ビット４および
ビット６）の４ビットと奇数番号（ビット１，ビット
３，ビット５およびビット７）の４ビットに分割し，前
者の偶数番号ビットデータ列はαタイミング遅延回路４
−１へ，後者である奇数番号ビットのデータ列はβタイ
ミング遅延回路４−２にそれぞれ振り分けて入力され
る。前記αタイミング遅延回路４−１とβタイミング遅
延回路４−２は，２相クロック制御概念（メインクロッ
クの１周期内を基準となる基準相とその基準から１８０
度遅れた遅延位相の２つのタイミング基準を設けておく
方式）における基準位相タイミングαで制御されるレジ
スタおよびパルス化回路と遅延位相タイミングβで制御
されるレジスタおよびパルス化回路でそれぞれが構成さ
れている（詳細図示省略）。前記αタイミング遅延回路
４−１の出力は，前記αタイミングに同期したパルス化
（最大データ転送周期の４分の１時間幅パルス）ＲＺ
（リターンゼロ；信号レベルは常時「０」を示すレベル
にあり，データが「１」の時にのみ「１」を示すレベル
になるが所定時間経過後には「０」レベルに必ず戻るデ
ータ表現方式）信号であり，α相データバス１２−１と
コイル駆動回路５を経由して送信用コイル列１の偶数番
号コイル１−０と１−２と１−４と１−６を駆動（所定
電流をコイルに流す）し，前記一方のβタイミング遅延
回路４−２は前記βタイミングに同期したパルス化ＲＺ
信号を出力し，β相データバス１２−２およびコイル駆
動回路５を経由して送信用コイル列１の奇数番号コイル
である１−１と１−３と１−５と１−７を駆動する。前
記送信コイル列１に対応する位置に配置した受信コイル
列２を構成する個々のコイル２−０乃至２−７には，前
記送信コイル１−０乃至１−７への駆動電流の大きさに
比例した電磁誘導信号を受信する。即ち，αタイミング
に同期したパルス化ＲＺ信号は，受信コイル２−０およ
び２−２および２−４および２−６で受信し，一方，β
タイミングに同期したパルス化ＲＺ信号は，受信コイル
２−１および２−３および２−５および２−７で受信
し，受信アンプ回路６および受信データバス１３を経由
してそれぞれのタイミングで受信制御回路７の内部を構
成するセットリセット型フリップフロップ（詳細構成の
図示省略）をセット（データが「１」の場合のみ）す
る。ここで，転送データ列の先頭部３バイト分はアドレ
ス情報であることを前記受信制御回路７が認識しメモリ
８に対するアドレスバスデータを更新（書き込み先頭ア
ドレスが設定されたことになる）し，その後の受信デー
タはメモリ８のデータバスに乗せると共に書き込み許可
信号ＷＥ（Write Enable）信号を発生（送信コイル１−
８および受信コイル２−８を経て事前に受信した書き込
み要求信号ＷＴＲＥＱを受けたことを反映）し，そのＷ
Ｅ信号の後エッジを用いて前記アドレスバスデータをプ
ラス１しておくことで次のメモリアドレスへの書き込み
に備えることになる。なお，前記メモリ８の内容を読み
取るには，パソコン（データ供給装置）９側から読み取
り要求信号ＲＤＲＥＱを送信コイル１−９を駆動し受信
コイル２−９経由で受信制御回路７に与えることによっ
てなされるが，その際の読み取り回路系は煩雑となるた
めここでは図示を省略した。図２は非接触転送メモリカ
ードの信号入力部をもう少し詳細に示す論理展開図であ
る。非接触転送メモリカード１０の内部は受信コイル列
２と受信アンプ回路６と受信制御回路７のデータ入力関
連部のみを図示し，他の構成ブロックは煩雑さを防ぐた
め省略してある。ゲート信号発生回路４１は，システム
クロック２ｆＣＬＫ（データ供給装置側から別途手段で
供給を受ける）をベースとして使用しαタイミングで送
信されてくる信号を受け入れるためのゲート信号（α
Ｇ）４５およびβタイミングで送信されてくる信号を受
け入れるためのゲート信号（βＧ）４４およびセット／
リセットタイプのフリップフロップ４３−０乃至４３−
７に対するリセット信号などを発生する。一方，受信コ
イル列２の中でαタイミング送信信号を受信するグルー
プに属するコイル２−０，２−２，２−４および２−６
は，受信アンプ回路６を経由して前記αゲート信号４５
を一方の入力とするゲート回路４２−０，４２−２，４
２−４および４２−６にそれぞれ入力しそれらゲートさ
れた信号はフリップフロップ４３−０，４３−２，４３
−４更に４３−６のそれぞれのセット端子へ接続し，前
記受信コイル列２の中でβタイミング送信信号を受信す
るグループに属するコイル２−１，２−３，２−５およ
び２−７も，受信アンプ回路６を経由して前記βゲート
信号４４を一方の入力とするゲート回路４２−１，４２
−３，４２−５および４２−７にそれぞれ入力しそれら
ゲートされた信号はフリップフロップ４３−１，４３−
３，４３−５更に４３−７のそれぞれのセット端子へ接
続され，１バイト分の転送データがフリップフロップ４
３−０乃至４３−７にセットされる。即ち，ゲート回路
４２−０乃至４２−７の作用によって転送が予測される
タイミング近傍以外の信号成分はフリップフロップ４３
−０乃至４３−７へ伝達されることが禁止される。

【００４９】図３は，上記第１の実施例を説明するデー
タ部分（アドレス部分は省略）のタイムチャート図であ
る。以下，前記図１を参照しながら説明する。送信制御
回路（図１の３）へ与えるクロックは転送周波数の２倍
の周波数（実施例では２０メガヘルツ）の矩形波信号２
ｆＣＬＫであり，ホスト側コントローラ（図１のデータ
供給装置９）から外部メモリカードへの書き込み命令Ｗ
ＴＣＯＭと同時に書き込むべきデータＤＡＴＡ０乃至Ｄ
ＡＴＡ７が与えられる。ここで，前記ＤＡＴＡ０乃至Ｄ
ＡＴＡ７が１６進表現で「ＦＦ」（８ビットデータの総
てのビットが「１」），「０Ｆ」（上位４ビットが
「０」で下位４ビットが「１」），「Ｆ０」（上位４ビ
ットが「１」で下位４ビットが「０」）最後が「ＦＦ」
であったものと仮定し図示した。前記送信制御回路内部
のラッチレジスタにはαタイミングで作動するグループ
（ＤＡＴＡ０α，ＤＡＴＡ２α，ＤＡＴＡ４α，ＤＡＴ
Ａ６α）とβタイミングで作動するグループ（ＤＡＴＡ
１β，ＤＡＴＡ３β，ＤＡＴＡ５β，ＤＡＴＡ７β）に
交互に振り分けられており，それぞれのタイミングの立
ち下がりエッジでデータがセットされる。上記レジスタ
出力ＤＡＴＡ０α乃至ＤＡＴＡ６αと前記２ｆＣＬＫの
α部の否定信号との論理積（２ｆＣＬＫのα部がローレ
ベルの時を「真」とする論理積）を行った出力信号（＃
０−ＤＲＩＶＥ，＃２−ＤＲＩＶＥ，＃４−ＤＲＩＶＥ
および＃６−ＤＲＩＶＥ）と，同じく上記レジスタの出
力ＤＡＴＡ１β乃至ＤＡＴＡ７βと前記２ｆＣＬＫのβ
部の否定信号との論理積を行った出力信号（＃１−ＤＲ
ＩＶＥ，＃３−ＤＲＩＶＥ，＃５−ＤＲＩＶＥおよび＃
７−ＤＲＩＶＥ）は，対応する送信コイル列（図１の
１）の個々のコイル（図１の１−０乃至１−７）への駆
動電流波形となる。

【００５０】図４（ａ），（ｂ）は，本実施例における
データ送受信時の実装状態を示す外観図であり，同図４
（ａ）は上面からみた断面図，同図４（ｂ）は側面から
みた断面図を示すものである。データ供給装置９の切れ
込み部の最奥部に送信用コイル列１を底面に並行に配置
し，受信用コイル列２を前記送信用コイル列１に対応す
るように配置した非接触並列転送用メモリカード１０を
前記切れ込み部に挿入することで，コイルによる電磁結
合作用によりデータが転送される。この時，前記送信用
コイル列１と受信用コイル列２の間隙は可能な限り狭く
することにより転送効率が向上するため，永久磁石によ
る吸引力もしくは機械的なバネの反発力を利用した相互
作用によって前記２組のコイル列１，２を密着させる方
向に力が作用するような構造が採用される（図示省
略）。

【００５１】本第１の実施例によれば，送信コイルへの
駆動に付随する電流のピーク値が２分の１になり，特
に，カード側からデータを送り返すとき，即ち，メモリ
データの読み取り時（図示および説明を省略した）にお
いては電源回路の小型化に寄与するばかりでなく，雑音
信号源のエネルギが半減されることになるため，信頼性
の高い電磁結合方式の非接触並列転送メモリカードシス
テムを実現することができる。また，隣接コイル間は異
なるタイミングで駆動されており，更に，隣接コイルの
駆動タイミングで誘導されるノイズ信号はゲート回路で
排除しているため，誘導コイルを多数用いた場合の致命
的欠陥であるクロストークノイズによる誤動作の心配が
なくなり，極めて信頼性の高い非接触並列転送メモリカ
ードシステムを提供することができるという効果があ
る。

【００５２】なお，上記実施例では２回のタイミングに
振り分けてデータを転送しているが，この振り分けタイ
ミング数を３，４，５と増やして行くことも当然のこと
ながら可能であり，その数が多いほどデータ送受信に要
する時間は長くなるが，その反面でピーク電流値も平準
化されて少なくなるため上記効果が更に強化されるとい
う効果がある。

【００５３】次に，第２の実施例を図を用いて説明す
る。第２の実施例はカードの表裏（上下）を逆向きに挿
入（第１の実施例図４参照）しても対処できるように対
策した一例である。

【００５４】図５は，第２の実施例で用いたデータ供給
装置（パソコン）９と非接触並列転送メモリカード１０
のデータ転送に関連する個所のみを抽出したブロック図
である。本図は第１の実施例における図１に対応してお
り，そのデータ供給装置９側における図１との主な相違
点は送信用コイル列１を構成するコイル１−０乃至１−
７および１−８，１−９の両端部に特殊信号送信用コイ
ル１−Ｒと１−Ｌと該追加コイルに信号を供給するため
の回路などを追加したことであり，メモリカード１０側
における主な相違点は受信用コイル列２を構成するコイ
ル２−０乃至２−７および２−８，２−９の両端部に特
殊信号送信用コイル２−Ｒと２−Ｌと該追加コイルから
の受信信号を処理するための回路などを追加したことで
ある。従って，前記図１の説明と重複する部分の説明は
基本的に省略する。発信回路２１で発生した矩形波信号
は，コイル駆動回路５−Ｒを経て増設した一方の送信コ
イル１−Ｒを駆動すると同時に位相遅延回路２２で信号
位相を９０度遅らせた後コイル駆動回路５−Ｌを経て残
る一方の増設コイル１−Ｌに信号を供給する。一方，メ
モリカード１０側は，第１の増設受信コイル２−Ｒで受
信し受信アンプ回路６−Ｒで増幅し整形した信号と，第
２の増設受信コイル２−Ｌで受信し受信アンプ回路６−
Ｌで増幅し整形した信号を位相比較回路２３へそれぞれ
入力することによって相対的な位相差を比較し，ビット
並べ替え回路２４に対する並べ替え指令信号を発生す
る。ここで，図示のような状態，即ち，第１の送信用増
設コイル１−Ｒの信号を第１の受信用増設コイル２−Ｒ
が受け取り，第２の送信用増設コイル１−Ｌの信号を第
２の受信用増設コイル２−Ｌが受けたものと想定した場
合（前記位相比較回路のＡ入力に対してＢ入力側の位相
が９０度遅れている状態）は，表面を上にしてメモリカ
ード１０がデータ供給装置９へ挿入された正常挿入と判
定し，ビット並べ替え回路２４に対して並べ替え指令を
発行しないようにする（即ち，第１の実施例における図
１および図２で説明した状態を保持することになる）。
反対にメモリカード１０が裏面を上にして挿入されると
メモリカード１０側だけがデータ供給装置９に対して図
示状態から１８０度反転した状態になる。即ち，第１の
送信用増設コイル１−Ｒは第２の受信用増設コイル２−
Ｌに対面し，また，送信コイル１−０は受信コイル２−
９と対面し更に送信コイル１−１は受信コイル２−８に
対面することになり，以下同様に図示の上下が入れ替わ
って対面し，最後に第２の送信用増設コイル１−Ｌは第
１の受信用増設コイル２−Ｒと向き合わせになる。この
状態（前記のように裏面を上にして挿入した状態）で
は，前記位相比較回路２３のＡ入力はＢ入力よりも位相
が９０度遅れていることになるためビット並べ替え回路
２４に対してビット並べ替え指令を発行し，同並べ替え
回路２４の出力では前記正常挿入時と同じ信号配列にな
るように上下のビットを順番に入れ替えるように動作さ
せる。即ち，受信コイル２−９の受信データ線は受信コ
イル列２の中心から対称の位置にある受信コイル２−０
の受信データ線と入替え，以下同様に，受信コイル２−
８の受信データ線と受信コイル２−１の受信データ線，
受信コイル２−７の受信データ線と受信コイル２−２の
受信データ線，受信コイル２−６の受信データ線と受信
コイル２−３の受信データ線，受信コイル２−５の受信
データ線と受信コイル２−４の受信データ線，をそれぞ
れ入れ替えることになる。

【００５５】図６は，本実施例で採用したデータ転送時
のカードへの電源供給方法を示すブロック図である。送
信用コイル列１の一方の端部に増設した挿入方向判別用
の第１の送信コイル１−Ｒには発信回路２１の出力信号
をそのまま印加し，他の一方の端部側の送信用第２の増
設コイル１−Ｌには前記発信回路２１の信号を位相遅延
回路２２によって位相を９０度遅らせた信号を印加して
いる。メモリカード１０側では前記送信側増設コイルに
対応する受信用第１の増設コイル２−Ｒと第２の増設コ
イル２−Ｌの相対的位相差を位相比較回路で比較する
（前述図５の項を参照，但しこの場合の受信アンプ回路
６−Ｒ，６−Ｌは単なる波形整形回路としてのみ機能す
る）と共に，整流ダイオードＤ３１，Ｄ３２でそれぞれ
の信号は整流され抵抗Ｒ３３とコンデンサＣ３４によっ
て平滑化した電力を外部供給電源とし（実際は３端子安
定化電源用ＩＣを経由させて用いたが図示を省略し
た），電源切り替え回路３６を用いて内臓電池３５と切
り替えてメモリカード１０の内部回路へ供給する。

【００５６】本第２の実施例によれば，高速データ転送
時に必要とされるカード側の電力供給をパソコン（デー
タ供給装置）側から電磁結合（トランス）で行う手段と
カードの表裏逆転挿入に対処する手段の一部が共用でき
るので，小型・軽量で使い勝手の優れた非接触並列転送
メモリカードを提供することができる。

【００５７】次に第３の実施例を図を用いて説明する。

【００５８】図７は，転送用のコイルを送受信兼用で用
いるメモリカードシステムのブロック図であり，第１の
実施例における図１に対応しており重複する説明は原則
として省略する。本実施例ではデータ供給装置９側でメ
モリデータの書き込み・読みだしをコントロールする方
式であり，書き込み時にはＷＴＲＥＱを送信コイル１−
８と受信コイル２−８経由で，また，読みだし時にはＲ
ＥＲＥＱを送信コイル１−９と受信コイル２−９経由で
それぞれメモリカード側の受信制御回路７へ伝達するこ
とによって実行される。メモリ８へのデータ書き込み時
の書き込みデータは送信制御回路３とαタイミング遅延
回路４−１およびβタイミング遅延回路４−２並びにコ
イル駆動回路６を経由し，送信用コイル列１（本実施例
では送受信兼用コイルであるが，第１および第２の実施
例における呼称を便宜上継承する。以下，受信用コイル
列２およびそれらを構成する個々のコイル１−０乃至１
−７，２−０乃至２−７についても同様とし，便宜上従
来呼称を継承する）から受信用コイル列２へ転送し，受
信アンプ回路６並びに受信制御回路７を経由してメモリ
８の所定番地に書き込まれる。一方，メモリ８の所定番
地に書き込まれているデータを読みだすには，メモリカ
ード側に付加（前記第１図との比較で付加したことを意
味する。以下同様）した送信制御回路３ｂとαタイミン
グ遅延回路４−１ｂおよびβタイミング遅延回路４−２
ｂ並びにコイル駆動回路５ｂを経由して受信用コイル列
２の受信コイル２−０乃至２−７を送信コイルに転用す
ることによってデータ供給装置９側へデータを逆送信す
る。逆送信されたメモリ８の所定アドレスデータは，送
信用コイル列１を受信用に転用して転送されてきたデー
タを受信しデータ供給装置９側に付加された受信アンプ
回路６ａと同じく付加された受信制御回路７ａに伝達さ
れることによって，メモリデータの読みだし動作がなさ
れる。このようにデータ供給装置９側とメモリカード１
０側の双方に送受信機能を有することによって，メモリ
へ書き込んだデータを書き込み直後に読みだしてチェッ
クする機能，いわゆるリード・アフタ・ライト・チェッ
クも容易に実現できることを意味する。

【００５９】図８は，前記リード・アフタ・ライト・チ
ェック機能を作動させたときのタイムチャート図であ
る。前記図７を参照しながら説明する。送信制御回路
（図７の３）へ与えるクロックは転送周波数の２倍の周
波数（実施例では２０メガヘルツ）の矩形波信号２ｆＣ
ＬＫであり，ホスト側コントローラ（図７のデータ供給
装置９）から外部メモリカードへの書き込み命令ＷＴＣ
ＯＭと同時に書き込むべきデータＤＡＴＡ０乃至ＤＡＴ
Ａ７が与えられる。ここでは，前記ＤＡＴＡ０乃至ＤＡ
ＴＡ７が１６進表現で「ＦＦ」，「０Ｆ」，「Ｆ０」最
後が「ＦＦ」であったものと仮定した。前記送信制御回
路内部のラッチレジスタにはαタイミングで作動するグ
ループ（ＤＡＴＡ０α，ＤＡＴＡ２α，ＤＡＴＡ４α，
ＤＡＴＡ６α）とβタイミングで作動するグループ（Ｄ
ＡＴＡ１β，ＤＡＴＡ３β，ＤＡＴＡ５β，ＤＡＴＡ７
β）に交互に振り分けられており，それぞれのタイミン
グの立ち下がりエッジでデータがセットされる。上記レ
ジスタ出力ＤＡＴＡ０α，ＤＡＴＡ２α，ＤＡＴＡ４
α，ＤＡＴＡ６αと前記２ｆＣＬＫのα部の否定信号と
の論理積（２ｆＣＬＫのα部がローレベルの時を「真」
とする論理積）を行った出力信号（＃０−ＤＥＩＶＥ，
＃２−ＤＲＩＶＥ，＃４−ＤＲＩＶＥおよび＃６−ＤＲ
ＩＶＥ）と，同じく上記レジスタの出力ＤＡＴＡ１β，
ＤＡＴＡ３β，ＤＡＴＡ５β，ＤＡＴＡ７βと前記２ｆ
ＣＬＫのβ部の否定信号との論理積を行った出力信号
（＃１−ＤＥＩＶＥ，＃３−ＤＲＩＶＥ，＃５−ＤＲＩ
ＶＥおよび＃７−ＤＲＩＶＥ）は，対応する送信コイル
列（図７の１）の個々のコイル（図７の１−０乃至１−
７）への駆動電流波形となる。以上述べてきたデータ書
き込み動作は第１の実施例と全く同じであるが，同図＃
０−ＤＲＩＶＥ乃至＃７−ＤＲＩＶＥ波形の中で斜線個
所がメモリへの書き込み直後に同一アドレスから読みだ
したデータの逆送信波形である。即ち，０ビット目（＃
０−ＤＲＩＶＥ）の一回目の「１」書き込み信号αＷ０
−０に対応する読みだし逆送信波形はβＲ０−０であ
り，１ビット目（＃１−ＤＲＩＶＥ）の一回目の「１」
書き込み信号βＷ１−０に対応する読みだし逆送信波形
はαＲ１−０である。このような逆送信データを受けて
データ供給装置９は前回送信データとの比較を実行し転
送系でのエラー発生の有無を調査し，所定のエラー処理
を実行することになる。

【００６０】なお，専用制御ライン（図７のＷＴＲＥＱ
およびＲＤＲＥＱの系統も双方向転送が可能なようにし
ておくことによって，メモリカード側でエラーチェック
を行い（パリティビットの付加若しくはＥＤＣ；エラー
ディテクトコードを付加することによって可能），その
結果エラー発生時においてのみ前記ＷＴＲＥＱ若しくは
ＲＤＲＥＱラインに逆転送することもできる。

【００６１】本第３の実施例によれば，送受信コイルの
員数を増設することなく双方向へのデータ転送が可能に
なるばかりでなく，リード・アフタ・ライト機能やエラ
ー発生時の報知機能などが容易に実現することができる
ので，小型・軽量で極めてデータ転送時の信頼性に優れ
た非接触並列転送メモリカードシステムを実現すること
ができる。

【００６２】次に第４の実施例を図を用いて説明する。

【００６３】図９は第４の実施例の特徴部を抽出したブ
ロック構成図である。データ供給装置９は送信用コイル
列１と表裏逆挿入防止用ピン兼電源供給ピン５０−Ｖ，
５０−Ｇと電流検出抵抗５２およびカード挿入信号５
４，出力用コンパレータ５３などで構成され，その他省
略部分は第１の実施例を示す図１と基本的に同じ構成と
なっている。非接触転送対応メモリカード１０は受信用
コイル列２と表裏逆挿入防止溝内の表面部に配置した外
部電源のカード側受電ピン５１ならびにボタン型電池３
５，電源切り替え回路３６などで構成され，その他の図
示省略部分は第１の実施例を示す図１と基本的に同じ構
成となっている。ここで，データ供給装置９の所定位置
にメモリカード１０が挿入されると，プラス電位（ＶＣ
Ｃ）供給ピン５０−Ｖと対応する受電ピン５１−Ｖなら
びにマイナス電位（ＧＮＤ）供給ピン５０−Ｇと対応す
る受電ピン５１−Ｇがそれぞれ接触し，電源切り替え回
路３６の外部電源側に電圧が印加されると該切り替え回
路３６は内臓のボタン型電池３５を切離し前記受電ピン
５１−Ｖから供給された電源をカード側の電源として使
用するようになる。このようにデータ供給装置側のＶＣ
Ｃが電源供給ピン５０−Ｖと５１−Ｖならびに５１−Ｇ
と５０−Ｇを経由して供給されることにより電流が流れ
ると，検出抵抗５２の両端には電位が発生し電圧コンパ
レータ５３は反転してカード挿入信号５４を出力する。
そのカード挿入信号５４を受けてデータ供給装置側のコ
ントローラ（図示ならびに詳細説明は省略する）はデー
タの送受信を開始する。データの送受信は送信コイル１
−０から１−９パルス電流を流すことによって受信コイ
ル２−０から２−９へ電磁結合による誘起電圧が発生す
ることによって非接触で行なわれる。

【００６４】図１０（ａ），（ｂ）は第４の実施例を示
す外観イメージ図である。

【００６５】同図１０（ａ）はＩＣメモリカード１０の
外観立体図である。図示の上下方向を表裏と規定すると
表裏非対称の位置に刻み込まれた逆挿入防止溝の底辺部
に受電ピン（端子）５１−Ｖ，５１−Ｇが固着され，受
信用コイル列２が薄いモールド材で被われてカード先端
部に配置されている。なお，前記受電ピン５１とカード
１０の内部とはモールド材で物理的にシールされてお
り，空気や水などは内部へ浸入できない構造になってい
る。

【００６６】同図１０（ｂ）はデータ供給装置９へ非接
触カード１０を挿入した状態の概念を示す断面図であ
る。送信用コイル列１と受信用コイル列２は約０．５ミ
リメートルの間隙で接近し，Ｘ−Ｙ方向の相対的位置位
置決め精度はプラス・マイナス約０．２ミリメートルの
場合を示す。

【００６７】図１１は隣接コイルへのクロストーク発生
の主要原因を示す原理図である。ｎ番目の送信コイル１
−ｎからの転送信号が対向する受信コイル２−ｎとそれ
に隣接する２個の受信コイル２−（ｎ−１）と２−（ｎ
＋１）にどのように電磁結合され誘起電圧が発生するか
を示している。先ず，コイル駆動回路５によって送信コ
イル１−ｎに図示のパルス電流Ｉｄが流されると該電流
Ｉｄと前記受信コイル１−ｎの巻数に比例した密度の磁
束が発生し，その主要な磁束Ｂ８１は対向する受信コイ
ル２−ｎだけを通過して戻ってくるが，一部の漏洩磁束
Ｂ’８２は隣接する２個の受信コイル２−（ｎ−１）と
２−（ｎ＋１）をも通過し送信コイル１−ｎへ戻ってく
る。その結果，受信コイル２−ｎには通過した磁束密度
と巻数に比例した誘起電圧が発生し負荷抵抗ＲＬに反比
例したパルス電流Ｉｒが発生し正規の信号成分が転送さ
れたことになるが，前記した如く一部の漏洩磁束Ｂ’８
２が隣接する２個の受信コイル２−（ｎ−１）と２−
（ｎ＋１）を通過するため図示のようなクロストーク電
流Ｉｒ’が隣接する前記２個の受信コイル２−（ｎ−
１）と２−（ｎ＋１）に生じてしまうことになる。

【００６８】図１２は本実施例で用いた第１のクロスト
ーク低減方法を示す図である。本図では煩雑さを避ける
ため便宜上１個の送信コイル１−ｎと隣接する２個の受
信コイル２−（ｎ−１）と２−（ｎ＋１）だけを抽出し
て示した。なお，受信コイルへの誘起電圧発生の原理は
前記図１１で記述済みであり省略するが，前記図１１と
の相違点は受信コイル２−ｎに補助コイル２ａ−ｎと２
ｂ−ｎを設け，隣接受信コイル２−（ｎ−１）に補助コ
イル２ｂ−（ｎ−１）更にもう一方の隣接コイル２−
（ｎ＋１）にも補助コイル２ａ−（ｎ＋１）を設けたこ
と（実際には隣接受信コイル２−（ｎ−１）に補助コイ
ル２ａ−（ｎ−１），もう一方の隣接コイル２−（ｎ＋
１）にも補助コイル２ｂ−（ｎ＋１）を設けてあるが図
示を省略した）である。上記補助コイルは漏洩磁束Ｂ’
８２の作用によって発生する隣接コイルへのクロストー
ク誘起電圧に等しい電圧が磁束Ｂ８１プラス漏洩磁束
Ｂ’８２の作用で発生するような巻数に設定してあり，
前記クロストーク誘起電圧を打ち消すように（逆位相と
なるように）前記隣接コイル２−（ｎ−１）および２−
（ｎ＋１）に対して接続する。即ち，コイル駆動回路５
による送信データのパルス電流Ｉｄ（図示波形参照）が
送信コイル１−ｎに流されることによって，対向する受
信コイル２−ｎには正規の受信信号電流Ｉｒが発生（図
示波形参照）し，例えば隣接コイル２−（ｎ−１）でみ
ると同コイル２−（ｎ−１）に誘導されたクロストーク
電流Ｉｒ’と補助コイル２ａ−ｎへの誘導電流Ｉｃとが
相殺する方向で動作し前記隣接コイル２−（ｎ−１）の
負荷抵抗へ流れる電流ＩＬはほゞゼロになる（図示波形
参照）。

【００６９】図１３は本第４の実施例で用いた第２のク
ロストーク低減方法である。先ず，コイル駆動回路５−
（ｎ−１），５−ｎ，５−（ｎ＋１）の正側出力は所定
の駆動電流となるように抵抗Ｒｄで電流を制限し，対応
するそれぞれの送信コイル１−（ｎ−１），１−ｎ，１
−（ｎ＋１）へ接続される。一方，前記コイル駆動回路
５−（ｎ−１），５−ｎ，５−（ｎ＋１）の負側出力は
抵抗Ｒｃを介してそれぞれの隣接する送信コイル，例え
ば図示中央のコイル駆動回路５−ｎであればその負側出
力は隣接する送信コイル１−（ｎ−１）と１−（ｎ＋
１）へそれぞれ個別の抵抗Ｒｃ経由で接続する。上記抵
抗Ｒｃと前記抵抗Ｒｄとの比は対向する正規の受信コイ
ル２−ｎへのみ作用する磁束（密度）Ｂ８１と隣接する
受信コイル２−（ｎ−１）および２−（ｎ＋１）に作用
してクロストーク雑音成分を発生する漏洩磁束（密度）
Ｂ’８２の比（もう少し正確に表現するとＢ＋Ｂ’と
Ｂ’の比を基準にし，総合的な磁気伝達損失を勘案して
決定したもの）とほゞ同じにしてあり，前記抵抗Ｒｃを
経て隣接する前記送信コイル１−（ｎ−１）と１−（ｎ
＋１）に流されるパルス電流によって発生する磁束Ｂｃ
８３は前記漏洩磁束Ｂ’８２とほゞ同じ密度で逆向きに
発生するので，正規の受信コイルに隣接する前記受信コ
イル２−（ｎ−１）および２−（ｎ＋１）に作用する磁
束はほとんどゼロとなるためクロストーク雑音成分電流
Ｉｒ’も発生することがない。

【００７０】本第４の実施例によれば，位相シフト手法
（第１乃至３の実施例）によるクロストーク対策に較べ
て約２倍の転送レートを実現することができる（本実施
例では最大２０メガバイト毎秒を確認した）という効果
がある。

【００７１】最後に，非接触並列転送ＩＣメモリカード
の具体的応用事例を図１４および図１５を用いて説明す
る。

【００７２】図１４は非接触並列転送ＩＣメモリカード
を応用したＩＣプレーヤ１０’の外観図である。電源ス
イッチ６１をオンの位置にし，圧縮コード情報化した音
響情報を受信用コイル列２から高速転送レート（１０メ
ガバイト毎秒）で内部メモリへ書き込み，その後，＜Ｐ
ＬＡＹ＞スイッチ６６の操作でイヤホン７０を耳に当て
ることにより順次再生された前記メモリへの収録音響情
報を聴くことができる。複数の音楽情報などがメモリへ
収録されているときには選択用の＜＋＞スイッチ６２お
よび同＜−＞スイッチ６３を操作し液晶表示パネル６９
で曲名や曲番を確認してから前記＜ＰＬＡＹ＞スイッチ
６６の操作で再生し，早聴きは＜ＦＦ＞スイッチ６４，
早戻しは＜ＲＥＷ＞スイッチ６７，一時停止は＜ＰＡＵ
ＳＥ＞スイッチ６５６５の操作でそれぞれ実行され，再
生動作終了は＜ＳＴＯＰ＞スイッチ６６の操作で行なわ
れる。

【００７３】図１５は上記非接触並列転送ＩＣメモリカ
ードを応用したＩＣプレーヤ１０’内部の回路構成を示
すブロック図である。圧縮された音響コード情報は受信
用コイル列２から入力し転送制御回路７１とマイクロプ
ロセッサ７２を経てＩＣメモリ８へ記録される。液晶表
示パネル６９で確認しながら各種スイッチ６１，６２，
６３乃至６８の操作で再生動作が実行されると前記メモ
リ８に収録されていた圧縮音響コード情報は，マイクロ
プロセッサ７２で伸長されＤＡコンバータ７３でアナロ
グ信号に戻され増幅回路兼用のローパスフィルタを経由
して出力される。なお，通常動作時の電源は内臓のボタ
ン型電池３５が電源切り替え回路３６によって選択され
ているが，データ供給装置（情報サーバ）から情報吸収
のためにセットされたときはカードの表裏（上下）逆挿
入防止溝部に設けられた受電用電極ピン（端子）５１−
Ｖ，５１−Ｇ経由で電源が供給され前記電源切り替え回
路３６は前記内臓のボタン型電池３５を切離し外部凶器
ゅの電源を使用するようになっている。

【００７４】本実施例によれば，３２メガバイトのメモ
リに約７０分の音声情報が約３秒で収録できる瞬時ダビ
ング機能を有し，かつ，防水性など耐環境性に優れたＩ
Ｃレコーダを容易に実現できるという効果がある。

【００７５】

【発明の効果】本発明によれば，複数の電磁結合コイル
を用いる非接触並列転送方式において，並列転送ビット
数の増加に反比例して小さくなる転送コイルの寸法とコ
イル間隙の狭小化等に対しても，最大ネックであったコ
イル間クロストークによる誤動作を完全に防止すること
ができるため，小型・高密度で高速転送が可能な電磁結
合型非接触並列転送カードシステムを高い信頼性で供給
できるという効果がある。

【００７６】また，並列同時転送に伴う瞬間ピーク電流
の平準化が図られるため電源回路系の負担が少なくなる
と共にパルス性電流に起因する雑音エネルギーも低減さ
れることになり，小型・高密度で信頼性の高いシステム
を実現できるという効果がある。

【００７７】また，データ転送時の電源供給コイルとメ
モリカードの裏返し挿入検出手段とが共用できるため，
小型で使い勝手に優れた電磁結合型非接触並列転送カー
ドシステムを高い信頼性で供給できるという効果があ
る。

【図面の簡単な説明】

【図１】第１の実施例を示すデータ供給装置と非接触並
列転送メモリカードの構成ブロック図である。

【図２】非接触並列転送メモリーカードの入力部を示す
論理展開図である。

【図３】第１の実施例の一部を説明するタイムチャート
図である。

【図４】データ供給装置へメモリカードを挿入したとき
の外観図である。

【図５】第２の実施例を示すデータ供給装置と非接触並
列転送メモリカードの構成ブロック図である。

【図６】データ転送時の外部電源供給事例を示すブロッ
ク図である。

【図７】第３の実施例を示すデータ供給装置と非接触並
列転送メモリカードの構成ブロック図である。

【図８】第３の実施例の一部を説明するタイムチャート
図である。

【図９】第４の実施例を示すブロック図である。

【図１０】第４の実施例を示す外観イメージ図である。

【図１１】クロストーク雑音発生メカニズムを示す原理
ブロック図である。

【図１２】第４の実施例で用いたクロストーク雑音低減
対策の第１の方法を示すブロック図である。

【図１３】第４の実施例で用いたクロストーク雑音低減
対策の第２の方法を示すブロック図である。

【図１４】非接触並列転送カードの具体的応用事例であ
るＩＣプレーヤの外観図である。

【図１５】非接触並列転送カードの具体的応用事例であ
るＩＣプレーヤの回路構成を示すブロック図である。

【図１６】電磁結合転送コイルのクロストーク実験回路
図，および，その実験データを示す図である。

【図１７】ＰＣＭＣＩＡ規格メモリカードの外観および
非接触コイルアレイの実装状態を示す図である。

【図１８】実施例で用いた実用化コイルアレイの外観図
である。

【符号の説明】

１…送信用コイル列，２…受信用コイル列，３…送信制
御回路 ４…タイミング遅延回路，５…コイル駆動回路，６…受
信アンプ回路 ７…受信制御回路，８…ＩＣメモリ，９…データ供給装
置（パソコン） １０…非接触並列転送メモリカード，２１…発信回路，
２２…位相遅延回路 ２３…位相比較回路，２４…ビット並べ替え回路，３５
…ボタン型電池 ３６…電源切り替え回路，４１…ゲートタイミング信号
発生回路 ４２…ゲート回路，４３…データセット用セットリセッ
トフリップフロップ ４４…αゲート信号（αタイミング信号受付期間設定パ
ルス） ４５…βゲート信号（βタイミング信号受付期間設定パ
ルス）

フロントページの続き (72)発明者 中川 和成 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 (72)発明者 浜本 信男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大川 武宏 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 杵渕 豊 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (23)

【特許請求の範囲】
1. 【請求項１】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記第１のコイル群と上記第２のコ
   イル群間を並列に転送するデータを並列パルスとして発
   生する少なくとも上記データサーバ内に設けた遅延手段
   を有する並列パルス発生手段と，上記遅延手段は上記並
   列パルスを少なくも第１のビット数からなる第１の並列
   パルス群と第２のビット数からなる第２の並列パルス群
   とに分割し，かつ前記第１の並列パルス群の並列転送タ
   イミングより前記第２の並列パルス群の並列転送タイミ
   ングを少なくも各ビットのパルス幅より長い時間遅延さ
   せる手段を有することを特徴とする雑音低減非接触並列
   データ転送装置。
2. 【請求項２】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記携帯型メモリ装置がＩＣメモリ
   を内蔵するメモリカードであることを特徴とする雑音低
   減非接触並列データ転送装置。
3. 【請求項３】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，少くも上記第１および第２の並列パ
   ルス群は互いに隣接するコイル同士が異なるタイミング
   となるよう配分されていることを特徴とする雑音低減非
   接触並列データ転送装置。
4. 【請求項４】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記第１および第２の並列パルス群
   を受信するパルス群似たいし各受信コイルごとに対応す
   る受信タイミングを選択するゲート手段を設けたことを
   特徴とする雑音低減非接触並列データ転送装置。
5. 【請求項５】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記第１のコイル群と上記第２のコ
   イル群間を並列に転送するデータを並列パルスとして発
   生する少なくも上記データサーバ内に設けた並列パルス
   発生手段と上記第１と第２のコイル群間の相対向するコ
   イル対のうちの第１のコイル対に対し隣接した受信側コ
   イルに生ずるクロストーク成分を打ち消すため上記第１
   のコイル対のうちの少なくも１つのコイルより転送信号
   の一部を上記隣接した受信側コイルに位相を反転して供
   給する手段を設けたことを特徴とする雑音低減非接触並
   列データ転送装置。
6. 【請求項６】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記位相を反転して供する手段が上
   記第１のコイル対の受信側コイルに隣接する少なくも１
   つの受信側コイルに逆位相の相殺電流を供給する手段で
   あることを特徴とする雑音低減非接触並列データ転送装
   置。
7. 【請求項７】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記位相を反転して供する手段が上
   記第１のコイル対の送信側コイルに隣接する少なくも１
   つの送信側コイルに逆位相の相殺電流を供給する手段で
   あることを特徴とする雑音低減非接触並列データ転送装
   置。
8. 【請求項８】アドレス情報および書き込み制御信号およ
   び書き込むべきデータ列等を送受信するために設けた並
   列転送用の第１のコイル群を設けた携帯型メモリ装置
   と，上記第１のコイル群に対向するように設けられた第
   ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
   データを供給するデータサーバと，上記第１のコイル群
   と上記第２のコイル群間でデータを転送するために近接
   して保持する非接触保持手段を有する非接触並列データ
   転送装置において，上記携帯型メモリ装置が上記第１の
   コイル群と上記第２のコイル群間で並列データを双方向
   に転送する手段を有することを特徴とする雑音低減非接
   触並列データ転送装置。
9. 【請求項９】請求項２記載の雑音低減非接触並列データ
   転送装置において，上記データサーバと上記メモリカー
   ドには該データサーバから該メモリカードへ電源および
   アース電位を供給するための接触端子を有することを特
   徴とする雑音低減非接触並列データ転送装置。
10. 【請求項１０】請求項２記載の雑音低減非接触並列デー
    タ転送装置において，上記メモリカードの側面部に設け
    られている上下逆挿入防止用凹み構造部に電源およびア
    ース電位受入れのための電極端子を設けたことを特徴と
    する雑音低減非接触並列データ転送装置。
11. 【請求項１１】請求項２記載の雑音低減非接触並列デー
    タ転送装置において，上記データサーバから上記メモリ
    カードへの供給電源の電流が予め定めた一定電流を超え
    ているか否かを検出し前記メモリカードが前記データサ
    ーバに挿入されたことを検出する手段を有することを特
    徴とする雑音低減非接触並列データ転送装置。
12. 【請求項１２】アドレス情報および書き込み制御信号お
    よび書き込むべきデータ列等を送受信するために設けた
    並列転送用の第２のコイル群を設けたデータサーバと，
    前記第２のコイル群を構成する複数の単位コイル毎に対
    向するように設けられた複数の単位コイルで構成される
    第１のコイル群と前記第１のコイル群と第２のコイル群
    を近接して対向させてデータを並列転送する際に該デー
    タを並列データとして発生する手段と並列データとして
    受信する手段のうちの少なくも一つの手段とを有するＩ
    Ｃメモリ内蔵のＩＣメモリカードにおいて，上記並列パ
    ルスは第１のビット数からなる第１の並列パルス群と第
    ２のビット数からなる第２の並列パルス群とに少なくも
    分割し前記第１の並列パルス群の並列転送タイミングよ
    り前記第２の並列パルス群の並列転送タイミングを少な
    くも各ビットのパルス幅よりも長い時間遅延させる手段
    を有することを特徴とするＩＣメモリカード。
13. 【請求項１３】アドレス情報および書き込み制御信号お
    よび書き込むべきデータ列等を送受信するために設けた
    並列転送用の第２のコイル群を設けたデータサーバと，
    前記第２のコイル群を構成する複数の単位コイル毎に対
    向するように設けられた複数の単位コイルで構成される
    第１のコイル群と前記第１のコイル群と第２のコイル群
    を近接して対向させてデータを並列転送する際に該デー
    タを並列データとして発生する手段と並列データとして
    受信する手段のうちの少なくも一つの手段とを有するＩ
    Ｃメモリ内蔵のＩＣメモリカードにおいて，上記第１お
    よび第２のコイル群の各対応する単位コイル対のうちの
    第１のコイル対に対し該コイル対に隣接した受信側コイ
    ルに生ずるクロストーク成分を打ち消すため前記第１の
    単位コイル対の転送信号の一部を前記第１のコイル群の
    前記隣接した単位コイルに逆位相で供給する手段を有す
    ることを特徴とするＩＣメモリカード。
14. 【請求項１４】アドレス情報および書き込み制御信号お
    よび書き込むべきデータ列等を送受信するために設けた
    並列転送用の第２のコイル群を設けたデータサーバと，
    前記第２のコイル群を構成する複数の単位コイル毎に対
    向するように設けられた複数の単位コイルで構成される
    第１のコイル群と前記第１のコイル群と第２のコイル群
    を近接して対向させてデータを並列転送する際に該デー
    タを並列データとして発生する手段と並列データとして
    受信する手段のうちの少なくも一つの手段と，前記並列
    パルスは第１のビット数からなる第１の並列パルス群と
    第２のビット数からなる第２の並列パルス群とに少なく
    も分割し前記第１の並列パルス群の並列転送タイミング
    より前記第２の並列パルス群の並列転送タイミングを少
    なくも各ビットのパルス幅よりも長い時間遅延させる手
    段とを有するＩＣメモリ内蔵のＩＣメモリカードにおい
    て，上記第１および第２のコイル群を近接して対向させ
    るため上記データサーバに設けた上記ＩＣメモリカード
    を挿入する挿入面に対し前記第１および第２のコイル群
    はそれぞれ前記ＩＣメモリカードの中心線に直行する方
    向に対称に振り分けて配置され該配置された前記第１お
    よび第２のコイル群の両端部に設けた位相が相対的に９
    ０度ずれた転送するための単位コイル対を設けたことを
    特徴とするＩＣメモリカード。
15. 【請求項１５】上記第１のコイル群の両端部に設けた上
    記メモリカード側の単位コイルが上記９０度相対的に位
    相のずれた信号を受信し該受信信号に基づいて前記第１
    のコイル群の並列パルスの配列順を入れ替える手段を有
    することを特徴とする請求項１４記載のＩＣメモリカー
    ド。
16. 【請求項１６】上記第１のコイル群の両端部に設けた上
    記メモリカード側の単位コイルが上記９０度相対的に位
    相のずれた信号を受信し該受信信号を前記メモリカード
    の外部供給電源として用いる手段を設けたことを特徴と
    する請求項１４記載のＩＣメモリカード。
17. 【請求項１７】アドレス情報および書き込み制御信号お
    よび書き込むべきデータ列等を送受信するために設けた
    並列転送用の第２のコイル群を設けたデータサーバと，
    前記第２のコイル群を構成する複数の単位コイル毎に対
    向するように設けられた複数の単位コイルで構成される
    第１のコイル群と前記第１のコイル群と第２のコイル群
    を近接して対向させてデータを並列転送する際に該デー
    タを並列データとして発生する手段と並列データとして
    受信する手段のうちの少なくも一つの手段と，前記第１
    および第２のコイル群の各対応する単位コイル対のうち
    の第１のコイル対に対し該コイル対に隣接した受信側コ
    イルに生ずるクロストーク成分を打ち消すため前記第１
    の単位コイル対の転送信号の一部を前記第１のコイル群
    の前記隣接した単位コイルに逆位相で供給する手段とを
    有するＩＣメモリカードにおいて，上記第１および第２
    のコイル群を近接して対向させるため上記データサーバ
    に設けた上記ＩＣメモリカードを挿入する挿入面に対し
    前記第１および第２のコイル群はそれぞれ前記ＩＣメモ
    リカードの中心線に直行する方向に対称に振り分けて配
    置され該配置された前記第１および第２のコイル群の両
    端部に設けた位相が相対的に９０度ずれた転送するため
    の単位コイル対を設けたことを特徴とするＩＣメモリカ
    ード。
18. 【請求項１８】上記第１のコイル群の両端部に設けた上
    記メモリカード側の単位コイルが上記９０度相対的に位
    相のずれた信号を受信し該受信信号に基づいて前記第１
    のコイル群の並列パルスの配列順を入れ替える手段を有
    することを特徴とする請求項１７記載のＩＣメモリカー
    ド。
19. 【請求項１９】上記第１のコイル群の両端部に設けた上
    記メモリカード側の単位コイルが上記９０度相対的に位
    相のずれた信号を受信し該受信信号を前記メモリカード
    の外部供給電源として用いる手段を設けたことを特徴と
    する請求項１７記載のＩＣメモリカード。
20. 【請求項２０】アドレス情報および書き込み制御信号お
    よび書き込むべきデータ列等を送受信するために設けた
    並列転送用の第１のコイル群を設けた携帯型メモリ装置
    と，上記第１のコイル群に対向するように設けられた第
    ２のコイル群を有し少なくとも上記携帯型メモリ装置へ
    データを供給するデータサーバと，上記第１のコイル群
    と上記第２のコイル群間でデータを転送するために近接
    して保持する非接触保持手段を有する非接触並列データ
    転送装置の非接触データ転送方法において，データを並
    列転送するために上記第１のコイル群と上記第２のコイ
    ル群を対向するように近接させて保持し，前記第１と第
    ２のコイル群間を並列に転送するデータを並列パルスと
    して発生する少なくも上記データサーバ内において並列
    パルスを発生し，該発生した並列パルスを少なくも第１
    のビット数からなる第１の並列パルス群と第２のビット
    数からなる第２の並列パルス群とに分割し，該分割した
    前記第１の並列パルス群の並列転送タイミングよりも前
    記第２の並列パルス群の並列転送タイミングを少なくも
    前記第１および第２の並列パルス群を構成する各ビット
    のパルス幅よりも長い時間だけ遅延させることを特徴と
    する非接触並列データ転送装置の非接触データ転送方
    法。
21. 【請求項２１】上記携帯型メモリ装置がＩＣメモリを内
    蔵するＩＣメモリカードであり該メモリカードに対して
    データをライトしリードすることを特徴とする請求項２
    ０記載の非接触並列データ転送装置の非接触データ転送
    方法。
22. 【請求項２２】上記第１および第２の並列パルス群は少
    なくも互いに隣接する単位コイル同士が異なるタイミン
    グとなるよう配分されることを特徴とする請求項２０記
    載の非接触並列データ転送装置の非接触データ転送方
    法。
23. 【請求項２３】上記第１および第２の並列パルス群を受
    信するコイル群に対し各単位受信コイル毎に受信するタ
    イミングを取捨選択することを特徴とする請求項２０記
    載の非接触並列データ転送装置の非接触データ転送方
    法。