JPH0828744B2 - 交換システム - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は分散制御交換システム、より詳細には、分散
制御交換システムの制御ユニット間で制御情報を通信す
るための装置に関する。

発明の技術的背景 格納プログラム制御通信システムはメモリ内に格納さ
れたプログラムに応答して交換機能を制御するある形式
の知能を持つ。歴史的には、格納プログラム制御通信シ
ステムは全システムの制御のための単一の処理実体を含
んだ。技術及び設計の進化に伴って、より複雑なシステ
ム機能及び決定のために主処理実体の処理時間を確保す
るためにある日常的な機能を別個に実行する必要性が生
じてきた。今日においては、幾つかのより複雑なシステ
ム機能及び決定の実行をも複雑の知能プロセッサに分散
するシステムが設計されるに至っている。

交換システムの制御戦略の進化を通じて、各種の処理
実体が相互通信するような方向に変化が起ってきた。あ
るシステムはプロセッサ間の全ての通信のために使用さ
れる別個の制御バスを提供する。またあるシステムは交
換システムの通信経路を使用して分散システム プロセ
ッサと制御情報の翻訳及び交換システム全体の動作を指
令する中央コントロールとの間の通信経路を提供する。
しかし、これら周知のシステムは複雑で実現に非常に時
間を要する動作を必要とする。さらに、これらシステム
はこれらが分散プロセッサの指令を中央コントローラに
依存するため分散処理の長所を完全に生すことができな
い。

1982年３月30日付けでH.J.ベウスチャ（H.J.Beusche
r）らに公布された合衆国特許第4,322,843号による制御
情報通信装置は以前の構造の複雑さ及び長時間を要する
動作の欠点を克服する一方においてプロセッサ間通信の
利点を達成する。ベウスチャ（H.J.Beuscher）らの特許
の一例としての実施態様においては、制御ユニットがあ
る交換システム通信経路を通じて制御メッセージあるい
は複数の制御語から成るパケットを介して相互通信す
る。システム内に含まれる制御分配ユニットが受信され
た制御語を制御パケットに集め、これら制御パケットの
全てを１つの共有メモリに格納する。これら制御パケッ
トは次にこれらパケットを別個にこの共有メモリからパ
ケット見出しによって定義される着信先制御ユニットに
送信するために適当な設備に転送することによって逐次
的にパケット交換する。しかし、パケット交換が逐次的
に遂行されることから、制御分配ユニットの制御パケッ
ト交換能力が大きく制約される。この制約はシステム制
御プロセッサが統合サービス デジタル網（integrated
service digital nework ISDN）機能と関連する機能を
実現するために使用されたとき特に重大な問題となる。

つまり、先行技術における１つの問題として周知の分
散制御交換システム内のプロセッサ間制御通信に使用さ
れる逐次パケット交換設備に能力の限界があることがわ
かる。

発明の概要 本発明の目的は、上記問題を解決するために、分散制
御交換システムの制御ユニット間で制御情報を通信でき
る交換システムを提供することにある。本発明による交
換システムにおいては、システム交換モジュール内の制
御ユニットは高速入りパケット チャネルを介してモジ
ュール間制御パケットをモジュール間パケット スイッ
チに送信することによって高速通信できる。モジュール
間パケット通信は、このモジュール間制御パケットを独
立した経路を介して着信先制御ユニットに送出するため
に高速出パケット チャネルに逐次的ではなく同時パケ
ット交換できる。モジュール間パケット スイッチの異
なる制御ユニット間で複数のパケット流を同時に運ぶこ
とのできるこの能力はシステムの制御通信能力を大きく
向上させ、結果として、システムの呼処理能力を向上さ
せ、またシステム制御ユニットによって実現可能な機能
の多様化を可能とする。

本発明による交換システムは個々が複数のアクセス
ポートを持つ複数の交換モジュールを含む。入り及び出
パケット チャネルが個々の交換モジュールとモジュー
ル間パケット スイッチの間に延びる。個々の交換モジ
ュールはアクセス ポートへあるいはこれからの情報を
交換する交換ユニット、例えば、回路交換ユニットある
いはパケット交換ユニットを含む。個々の交換モジュー
ルはさらに交換ユニットを制御し、またモジュール間制
御パケットを生成する制御ユニット、及び制御ユニット
によって生成されたモジュール間制御パケットをモジュ
ール間パケット スイッへの入りチャネル上に送信する
通信インタフェースを含む。この通信インタフェースは
またモジュール間パケット スイッチからの出力パケッ
ト チャネル上に受信されるモジュール間制御パケット
を制御ユニットに送信する。モジュール間パケット ス
イッチは複数の入りパケット チャネル上に受信される
モジュール間制御パケットを複数の独立した経路を介し
て複数の出パケット チャネルに同時にパケット交換す
る。

本発明の一例としての実施態様においては、個々の交
換モジュールは回路交換ユニット及びパケット交換ユニ
ットの両方を含む。回路交換ユニットはアクセス ポー
トとモジュール間接続ユニットとの間に回路交換接続を
提供する。モジュール間接続ユニットは異なる交換モジ
ュールのアクセス ポート間の回路交換通信のために個
々の交換モジュールの回路交換ユニットを相互接続す
る。パケット交換ユニットはアクセス ポートと通信イ
ンタフェースの間にパケット交換接続を提供する。制御
ユニットはモジュール間パケット スイッチの間でモジ
ュール間制御パケットを運ぶのに加えて、この一例とし
ての実施態様内での通信インタフェースはまたパケット
交換ユニットとモジュール間パケット スイッチの間で
ユーザ情報パケットを運ぶ。モジュール間パケット ス
イッチは入りパケット チャネル上に受信されるモジュ
ール間制御パケット及びユーザ情報パケットを複数の独
立した経路を介して出パケット チャネルに同時にパケ
ット交換する。

入り及び出時分割多重リンクは回路交換接続を個々の
交換モジュールとモジュール間接続ユニットの間に延ば
し、パケット チャネルを個々の交換モジュールとモジ
ュール間パケット スイッチの間で運ぶ。個々の交換モ
ジュールは入りパケット チャネルを入り時分割多重リ
ンク上に挿入し、出時分割多重リンクから出パケット
チャネルを抽出する。入り及び出パケット チャネルは
同様にモジュール間パケット スイッチによってそれぞ
れ入り時分割多重リンクから抽出され出時分割多重リン
クに挿入される。回路交換ユニットはモジュール間接続
ユニットを巻き込むことなくモジュール内回路交換接続
を確立する能力を持つが、この接続は入り及び出時分割
多重リンクの一部をモジュール間回転交換トラヒックに
使用できないようにする。パケット チャネルをこの未
使用のリンク部分に挿入することによって、回路交換ユ
ニットはパケット チャネルに加えて所定の数までのモ
ジュール内接続をリンク上に運ぶことが可能なモジュー
ル間回路交換トラヒックを減少させることなく確立する
ことが可能となる。

交換モジュール内においては、パケット交換ユニット
はアクセス ポートと通信インタフェースの間に信号法
チャネルを提供する。この信号法チャネルは交換システ
ムとユーザ ステーションあるいはアクセス ポートに
接続されたトランクの間でメッセージ信号法を実現する
ためにアクセス信号法パケットを送信するのに使用され
る。モジュール間制御パケット及びユーザ情報パケット
を運ぶのに加えて、通信インタフェースはまたパケット
交換ユニットと制御ユニットの間でメッセージ信号法を
実現するためにアクセス信号法パケットを運ぶ。

実施例 全般的な説明 第１図は本発明の原理を図解する一例としての分散制
御交換システム10のブロック図を示す。第２図及び第３
図は、第11図に従って配列されたとき、システム10のよ
り詳細な図を示す。交換システム10（第１図）は複数の
アクセス ポート、例えば、P1、P2、P9及びP5を介して
複数のユーザ ステーション、例えば、1001、1002、10
09、及び1005に回路交換及びパケット交換の両方のサー
ビスを提供するための複数の交換モジュール、例えば、
1000、1020及び1050を含む。（この一例としての実施態
様においては、アクセス ポートはユーザ ステーショ
ンへのあるいはこれからのシステム アクセスを提供す
るが、他のアクセス ポートによってトランクからある
いはこれへのシステム アクセスを提供することも可能
である。）個々のユーザ ステーション、例えば、1002
は情報をそれと関連する交換モジュール、例えば、1000
にあるいはこれから２つの回路交換Ｂ−チャネル及び１
つのパケット交換Ｄ−チャネルを介して送受信する。Ｂ
−チャネルは交換回路ユニット1011に運ばれ、ここでこ
れは交換モジュール1000によって処理される他のユーザ
ステーションにあるいは他の交換モジュールに送信す
るためにモジュール間接続ユニット2011に回路交換され
る。ユーザ ステーションからのＤ−チャネルはパケッ
ト交換ユニート1400に運ばれる。Ｄ−チャネル内に受信
されるパケットはユーザ情報パケットあるいはアクセス
信号法パケットのいずれかである。アクセス信号法パケ
ットはユーザ ステーションと交換モジュール制御ユニ
ット、例えば、1017の間のメッセージ信号法を実現する
ために使用される。パケット交換ユニット1400はアクセ
ス信号法パケットユーザ ステーションと制御ユニット
1017の間で通信インタフェース1900を介して運ぶ。パケ
ット交換ユニット1400は交換モジュール1000によって処
理されるユーザ ステーションの間でユーザ情報パケッ
トを運こび、またユーザ ステーションとモジュール間
パケット スイッチ2012の間で通信インタフェース1900
及びリンク インタフェース441及び441′を介してユー
ザ情報パケットを運ぶ。制御ユニット1017は回路交換ユ
ニット1011による回路交換接続の確立及びパケット交換
ユニット1400によるパケット交換接続の確立の両方を制
御するのに使用される。

個々の交換モジュール、例えば、1000は１つの256タ
イムスロット入り時分割多重リンク15及び１つの256タ
イムスロット出時分割多重リンク13によってモジュール
間接続ユニット2011及びモジュール間パケット スイッ
チ2012に接続される。リンク上の256のタイムスロット
の中の64個が１つのパケット チャネルを形成するため
にパケット タイムスロットとして予約される。例え
ば、リンク15上の64個のタイムスロットによって入りパ
ケット チャネル81が形成され、リンク13上の64個のタ
イムスロットによって出パケット チャネル82が形成さ
れる。個々の入りリンク上の残りのタイムスロットはモ
ジュール間接続ユニット2011によって出リンク上の非パ
ケット タイムスロットに回路交換される。入りパケッ
ト チャネル上に受信されるパケットはモジュール間パ
ケット スイッチ2012内の入りパケット バッファ内に
格納される。例えば、リンク15、19、及び23上に受信さ
れる入りパケット チャネルはそれぞれ入りパケット
バッファ2120−１、2120−３、及び2120−２によって格
納される。複数のセレクタ、例えば、2128−１、2128−
３、及び2128−２がそれぞれ出パケット チャネルの１
つと関連し、各々は入りパケット バッファの任意の１
つを関連する出パケット チャネルに接続できる能力を
持つ。出パケット バッファがセレクタと出力パケット
チャネルの間に挿入される。例えば、出パケット バ
ッファ2130−１、2130−３、及び2130−２がそれぞれセ
レクタ2128−１、2128−３、及び2128−２とリンク13、
17、及び21上の出パケット チャネルとの間に挿入され
る。マルチプレクサ2133−１、2133−３、及び2133−２
はモジュール間接続ユニット 2011からの回路交換情報
をモジュール間パケット スイッチ2012からの出力パケ
ット チャネルと結合しそれぞれ出リンク13、17、及び
21上に多重化する。第１図に示されていないが、マルチ
プレクサの出力端子は出リンク、例えば、13、17、及び
21によって交換モジュールに接続される。制御リング21
10はセレクタによって遂行される選択的接続を制御し、
また入りパケット バッファによる格納されたパケット
の選択的送出を起動する。重要なことは、モジュール間
パケット スイッチ2012がモジュール間パケットを独立
した経路を通じて出パケット チャネルに同時にパケッ
ト交換することである。例えば、第１図に示される例に
おいては、入りパケット バッファ2120−１、2120−
３、及び2120−２内に格納されたパケットがそれぞれ独
立した経路2001、2003、及び2002を介してセレクタ2128
−３、2128−２及び2128−１を介して同時にパケット交
換される。この一例としての実施態様においては、モジ
ュール間パケット スイッチ2012が交換モジュール制御
ユニット、例えば、1017間のモジュール間制御パケット
を運ぶため、及び交換モジュールパケット交換ユニッ
ト、例えば、1400間のモジュール間ユーザ情報パケット
の両方を運ぶために使用される。

第２図及び第３図に示される交換システム10のより詳
細な図においては、第１図のリンク インタフェース44
1及び441′は単一の双方向リンク インタフェース441
として示され、またモジュール間接続ユニット2011、モ
ジュール間パケット スイッチ2012及びマルチプレクサ
2133−１及び2133−２は１つの回路／パケット時分割多
重スイッチ2010に結合される。これに加え、第２図には
３つでなく２つの交換モジュールのみが明示されてい
る。

詳細な説明 第２図及び第３図は、第11図に従って配置されたと
き、一例としての交換システム10のブロック図を示す。
交換システム10は回路交換及びパケット交換の両方を複
数のアクセス ポート、例えば、P1、P2、P5及びP6を介
して、例えば、顧客テレターミナル、ベンダ データベ
ース、電話オペレータ位置ターミナルあるいはパケット
アクセス ポートを表わす複数のユーザ ステーショ
ン、例えば、1001、1002、1005及び1006に提供するため
の複数のISDN交換モジュール、例えば、1000及び1050を
含む。交換モジュール1000及び1050はこれらが統合サー
ビス デジタル網（integrated service digital netwo
rk、INSD）機能を提供することからISDN交換モジュール
と呼ばれる。統合サービス デジタル網は電話統合デジ
タル網から進化した音声及び非音声サービスを含む広範
囲にわたるサービスをサポートするための終端間デジタ
ル接続を提供する網であると定義され、ユーザは限られ
たセットの標準多目的顧客インタフェーセによってこれ
にアクセスできる。個々のユーザ ステーション、例え
ば、1002は情報をそれと関連する交換モジュール、例え
ば、1000にあるいはこれからＢ−チャネルと呼ばれる２
つの64キロビット／秒チャネル及びＤ−チャネルと呼ば
れる１つの16キロビット／秒チャネルを通じて送受信す
る。Ｂ−チャネルはデジタル化された音声サンプルを80
00 ８ビットサンプル／秒の速度にて運ぶ、あるいはデ
ジタルデータを64キロビット／秒の速度で運ぶのに使用
される。個々のＢ−チャネルは交換システム10によって
他のユーザ ステーション、例えば、1001、1005あるい
は1006に個別に回路交換される。ユーザ ステーション
からのＤ−チャネルはユーザ ステーションと交換シス
テム10の間のメッセージ信号法のため及びユーザ ステ
ションの間でデータ パケットを運ぶための両方に使用
される。Ｄ−チャネルは他のユーザ ステーションに、
あるいは交換モジュール1000内の回路交換呼及びパケッ
ト交換呼の両方の確立を制御する制御ユニット1017にパ
ケット交換される。ユーザ ステーションと制御ユニッ
ト1017の間のメッセージ信号法は機能タイプでも刺激タ
イプでもあり得る。機能信号法はその生成あるいは分析
においてある程度の知能処理を必要とし、一方刺激信号
法はユーザ ステーションのところの１つの事象、例え
ば、キーボタンを押すことによって生成されるあるいは
交換システム10からのユーザ ステーションによって実
行されるべき基本命令を含む。

この一例としての実施態様においては、情報はユーザ
ステーション、例えば、1002と交換モジュール1000の
間を伝送の個々の方向に対して１つのペアのワイヤーを
使用して４線ユーザアクセス回線1004を介して運ばれ
る。ユーザ回線1004は192キロビット／秒の速度でシリ
アル ビット流を運ぶが、これには上に述べた２つの64
キロビット／秒Ｂ−チャネル及び１つの16キロビット／
秒Ｄチャネルに対する144キロビット／秒並びにフレー
ミング、DCバランシング、制御及び保守を含むさまざま
な機能のために使用される48キロビット／秒が含まれ
る。ユーザ回線1004は国際電信電話諮問委員会（CCIT
T）によってＴ−インタフェースとして指定されるもの
と同一である。Ｔ−インタフェースの使用は一例にすぎ
ず、本発明は他のアクセス方法を使用するシステムにも
同じように適用できる。

交換モジュール1000内において、ユーザ回線、例え
ば、1003及び1004は２つのデジタル回線ユニット1101及
び1102によって終端される。回路交換情報は個々のデジ
タル回線ユニット1101及び1102と回路交換ユニット1011
との間を複数の32チャネル双方向データ バス、例え
ば、1211、1212、1213、及び1214を介して運ばれる。こ
れらデータ バス、例えば、バス1211は主に回路交換ユ
ニット1011によって交換モジュール1000によって処理さ
れるユーザ ステーションにあるいは回路／パケット時
分割多重スイッチ2010に回路交換されるＢ−チャネル情
報を運ぶのに使用されるが、これらデータ バスはまた
Ｄ−チャネル情報を運ぶのに使用することもできる。こ
のＤ−チャネル情報はさらに所定の回路交換ユニット10
11のチャネル及び１つの32−チャネル双方向データ バ
ス1205を介してパケット交換ユニット1400に運ばれる。
これらデータ バス、例えば、バス1211上の個々のチャ
ネルあるいはタイムスロットは１つのユーザ ステーシ
ョンからの８個のＢ−チャネル ビットあるいは個々の
４つの異なるユーザ ステーションからの２つのＤ−チ
ャネル ビットを含む。パケット交換情報は個々のデジ
タル回線ユニット1101及び1102とパケット交換ユニット
1400の間を第２の複数の32−チャネル双方向データ バ
ス、例えば、1215、1216、1217及び1218を介して運ばれ
る。これらデータ バス、例えば、1213あるいは1205上
の個々のチャネルあるいはタイムスロートは個々の４つ
の異なるユーザ ステーションからの２つのＤ−チャネ
ル ビットを含む。

この一例としての実施態様においては、パケット交換
ユニット1400は96個のプロトコール ハンドラ1700−０
ら1700−95、及びプロトコール ハンドラ1700−０から
1700−95と通信インタフェース1900とを相互接続するパ
ケット相互接続回路1800を含む。デジタル回線ユニット
1101及び1102からプロトコール ハンドラ1700−０から
1700−95へのアクセスは個々が１群の16個のプロトコー
ル ハンドラと関連する６つのデータ ファンアウト
ユニット1600−０から1600−５を介して得られる。個々
のユーザ ステーション、例えば、1002はプロトコール
ハンドラ1700−０から1700−95の１つ、より具体的に
は、それと関連するプロトコール ハンドラ内に含まれ
る32個の高レベル データ リンク制御（High−level
Data Link Control、HDLC）回路（図示なし）の１つと
関連する。この実施態様においては、システムの初期化
において、通信リンクがプロトコール ハンドラのHDLC
回路とユーザ パケット ステーション内の同等のHDLC
回路（図示なし）との間で確立される。これらリンクは
HDLCフレーム内のパケットを周知のHDLCプロトコールに
従って運ぶために使用される。

Ｄ−チャネル通信リンク上をユーザ ステーションと
関連するプロトコール ハンドラとの間で運ばれるパケ
ットは、通常、可変長である。個々のユーザ ステーシ
ョン、例えば、1002は１つあるいは複数の論理リンクを
介してパケットの送信及び受信を行なう。この例におい
ては、論理リンクLL0がユーザ ステーション1002への
あるいはこれからの回路交換呼及びパケットを交換呼の
両方を設定するための信号法パケットを運ぶために使用
され、論理リンクLL1がパケット交換呼の間にユーザ
ステーション1002へあるいはこれからデータ パケット
を運ぶために使用される。論理リンクLL1はさらにユー
ザ ステーション1002が複数の同時パケット交換データ
呼に従事するときに使用できるように複数の論理チャネ
ルに細分割することもできる。個々のパケットの論理リ
ンク及び論理チャネル番号はそのパケットの見出しの部
分によって定義される。ユーザ パケット ステーショ
ンからプロトコール ハンドラによって受信される個々
のパケットはそのプロトコール ハンドラ内のランダム
アクセス メモリ（図示なし）内に格納される。受信
されたパケットが信号法パケットである場合、つまり、
パケットが論理リンクLL0上に受信されたときは、これ
は後に制御ユニット1017に伝送するためにパケット相互
接続回路1800を介して通信インタフェース1900に送信さ
れる。受信されたパケットがデータ パケットであると
き、つまり、これが論理リンクLL1の論理チャネルの１
つに受信され、パケット交換呼がモジュール1000と関連
するユーザ ステーションの１つに対して既に確立され
ている場合は、データ パケットがパケット相互接続回
路1800を介してその後に着信先ユーザ ステーションに
送くるためそれと関連するプロトコール ハンドラに送
くられる。（パケット交換呼が同一のプロトコール ハ
ンドラと関連する２つのユーザ パケット ステーショ
ン間で確立された場合は、ユーザ情報パケットをパケッ
ト相互接続回路1800を介して送信する必要はない。この
場合は、プロトコール ハンドラは、単に、ユーザ情報
パケットを適当なチャネルを通じて着信先エーザ パケ
ット ステーションに送信する）。受信されたデータ
パケットが既に他の交換モジュールの１つによって処理
されるユーザ ステーション、例えば、交換モジュール
1050によって処理されるユーザ ステーション1006への
パケット交換呼に使用するために確立されている場合
は、このデータ パケットはパケット相互接続回路1800
を介して通信インタフェース1900に送信される。このデ
ータ パケットはその後回路交換ユニット1011（第４
図）内に含まれるリンク インタフェース441、及び時
分割多重スイッチ2010を介して着信先ユーザ ステーシ
ョン1006と関連する交換モジュール1050内のプロトコー
ル ハンドラに送くられる。

任意のプロトコール ハンドラ、例えば、1700−０が
ユーザ ステーションから１つの完全なパケットを受信
し、そのパケットの着信先、つまり、他のプロトコール
ハンドラの１つあるいは通信インタフェース1900を決
定すると、これは論理０の送信要求（Request to Sen
d、RTS）信号を６−導線バス1701−０の１つの導線を通
じてパケット相互接続回路1800に送信する。同様に、通
信インタフェース1900がプロトコール ハンドラの１つ
に送信するためのパケットを持つ場合は、これは論理０
のRTS信号を６−導線バス1901の１つの導線に送くる。
パケット相互接続回路1800は個々のプロトコール ハン
ドラ及び通信インタフェース1900を所定の順に送信する
ために起動する。通信インタフェース1900は信号法パケ
ット及びモジュール間データ パケットを交換モジュー
ル1000によって処理される全てのユーザ パケット ス
テーションに送信するため、パケット相互接続回路1800
によって起動されるシーケンスは通信インタフェース19
00を個々のプロトコール ハンドラの個々の起動に対し
て16回起動する。換言すれば、最初の６個のプロトコー
ル ハンドラが起動された後、通信インターフェース19
00は起動される。これは、通信インターフェース1900が
個々のプロトコール ハンドラよりももっと多いトラヒ
ックを取り扱うからである。パケット相互接続回路1800
のシーケンスがプロトコール ハンドラ1700−０に到達
すると、パケット相互接続回路1800はバス1701−０上の
RTS信号に応答して論理０のクリア（Clear To Send、CT
S）信号をバス1701−０の第２の導線を通じてプロトコ
ール ハンドラ1700−０に送くる。プロトコール ハン
ドラ1700−０はこのCTS信号に応答してその格納された
パケットを高速度、例えば、10メガビット／秒にて、パ
ケット相互接続回路1800を介してその着信先に送くる。
全てのプロトコール ハンドラ及び通信インタフェース
1900はパケットを受信することができるが、この実施態
様においては、典型的には、パケット見出しによって着
信先として定義される１つのみがその後の伝送のために
パケットを格納する。１つの完全なパケットがプロトコ
ール ハンドラ1700−０によって送信された後にはじめ
て、パケット相互接続回路1800はそのシーケンスを再開
する。着信先プロトコール ハンドラあるいは送信イン
タフェース1900によるパケットの受信は確認パケットを
プロトコール ハンドラ1700−０におくり返すことによ
って通知される。

回路交換ユニット1011が第４図に詳細に示される。入
り情報は32−チャネル双方向データ バス、例えば、デ
ジタル回線ユニット1102からのバス1211及び1212、デジ
タル回線ユニット1101からのバス1213及び1214、及びパ
ケット交換ユニット1400からのバス1205上に受信され
る。ペアのデータ インタフェース401及び402は受信さ
れた情報をペアの256−チャネル時膨関多重回線403及び
405上に多重化する。マルチプレクサ／デマルチプレク
サ407はさらにこの２つの256−チャネル回線403及び405
をタイムスロット交換器410に伝送するために１つの512
−チャネル時分割多重回線408に多重化する。タイムス
ロット交換器410は回路交換機能を遂行し、制御ランダ
ム アクセス メモリ（RAM）411から読み出される命令
に従ってタイムスロットの順番を交換する。並び換えら
れたタイムスロットは512−チャネル時分割多重回線412
上をマルチプレクサ／デマルチプレクサ414に向けて伝
送される。マルチプレクサ／デマルチプレクサ414はこ
の512チャネルを２つの256−チャネル時分割多重回線41
5及び417にデマルチプレキシングする。回線415及び417
はペアのリンク インタフェース441及び442に接続す
る。リンク インタフェース441及び442は導線及び信号
コンディショニング機能を遂行し、次に個々の回線415
及び417上に受信される256−チャネルを256−チャネル
入りリンク15及び16を介して時分割多重スイッチ2010に
伝送する。

逆方向においては、時分割多重スイッチ2010はは２つ
の256−チャネル出リンク13及び14上の情報をリンク
インタフェース441及び442に伝送する。個々の回線13及
び14からの256−チャネルは次にリンク インタフェー
ス441及び442によってマルチプレクサ／デマルチプレク
サ414に向う２つの256−チャネル時分割多重回線418及
び416上に置かれる。マルチプレクサ／デマルチプレク
サ414はこの情報を１つの512チャネル時分割多重回線41
3上に多重化しタイムスロット交換器410に送くる。タイ
ムスロット交換器410は受信されたタイムスロットを制
御RAM411から読み出される命令に従って並べ換え、再配
列されたタイムスロットをマルチプレクサ／デマルチプ
レクサ407に延びる512−チャネル時分割多重回線409上
に送出する。マルチプレクサ／デマルチプレクサ407は
この512チャネルをデータ インタフェース401及び402
に延びる２つの256−チャネル時分割多重回線404及び40
6上にデマルチプレキシングする。データ インタフェ
ース401及び402はさらにこの情報を32−チャネル デー
タ バス、例えば、1211、1212、1213、1214及び1205上
にデマルチプレキシングする。

回路／パケット時分割多重スイッチ（TMS）2010（第
３図）は回路交換読及びパケット交換呼の両方に対して
モジュール間接続を提供する機能、並びに交換モジュー
ルの制御ユニット間、例えば、交換モジュール1000の制
御ユニット1017と交換モジュール1050内の対応する制御
ユニットとの間のモジュール間制御パケットを運ぶ機能
を遂行する。以下の説明はTMS2010が回路交換呼に対し
てモジュール間接続を提供する動作について述べる。TM
S2010は時間シェア空間ディビジョン スイッチを含む
が、これは256タイムスロットのフレームあるいは約488
ナノ秒のチャネルにて動作し、個々がその入力ポートIP
1からIP255からその出力ポートOP1からPO255までの経路
を完結する。個々の交換モジュールは２つの入力ポート
及び２つの出力ポートに接続される。例えば、交換モジ
ュール1000は256−チャネル入りリンク15及び16を介し
てポートIP1及びIP2に接続され、256−チャネル出リン
ク13及び14を介して出ポートOP1からOP2から接続され
る。TMS2010は２つの実質的に同一のユニットから成る
奇数スイッチ ユニット2100及び偶数スイッチ ユニッ
ト2200を含む。奇数スイッチ ユニット2100内におい
て、個々の入力ポートからの導線、例えば、入力ポート
IP1からの導線１及び入力ポートIP253からの導線253は
１つの多重導線Ｅ−バス2102にまとめられ、バス部分21
03を介して奇数交換ユニット2100の128個の出力ポートP
O1からOP255と関連する128個の個々のセレクタの128個
の入力端子に結合される。第３図には出力ポートOP1と
関連するセレクタ2131−１及び出力ポートOP253と関連
するセレクタ2131−２のみが示される。例えば、セレク
タ2131−１は制御RAM2132−１内に格納された命令に応
答してその入力端子の異なる１つを個々のフレームの25
6タイムスロットの個々においてマルチプレクサ2133−
１に接続する。例えば、従来の回路交換呼をアナログ
ステーション1001からアナログ ステーション1051に確
立するプロセスの一部として、入力ポートIP1を出力ポ
ートOP253に接続し、しかも入力ポートIP253を出力ポー
トOP1に接続するのに使用できる１つのタイムスロット
を選択する。制御RAM2132−１内に書き込まれた命令は
タイムスロットTS43において出力ポートOP1に接続する
ためセレクタ2131−１によって導線253が選択されるべ
きであることを定義する。制御RAM2132−２内に書き込
まれた命令はタイムスロットTS43において出力ポートOP
253に接続するためセレクタ2131−２によって導線１が
選択されるべきであることを定義する。

交換モジュールとTMS2010の間の個々のリンク上の１
つのタイムスロットが交換モジュールの制御ユニットと
交換システム10の中央制御である管理モジュール2030の
間の制御通信に予約される。例えば、タイムスロットTS
1は入力ポートIP1に向うリンク15上及び出力ポートOP1
からのリンク13上の予約された制御タイムスロットであ
る。タイムスロットTS1において、入力ポートIP1は常に
出力ポートOP255に接続され、入力ポートIP255は常に出
力ポートOP1に接続される。タイムスロットTS2は入力ポ
ートIP2に向うリンク16上及び出力ポートOP2からのリン
ク14上の予約された制御タイムスロットである。タイム
スロットTS2において、入力ポートIP2は常に出力ポート
OP255に接続され、入力ポートIP255は常に出力ポートPO
2に接続される。同様に、他の入力／出力ポートペアの
個々に向うあるいはこれからのリンクは１つの予約され
た制御タイムスロットを持つ。制御メッセージは制御ユ
ニット1017内のプロセッサ566（第５図）によって生成
され、メモリ567内に格納される。管理モジュール2030
のための制御メッセージはメモリ567を介して直接メモ
リ アクセス（DMA）ユニット558及び経路440を介して
リンク インタフェース441に送出され、ここで、この
メッセージは６ビット セグメントにて入りポートIP1
への入りリンク15上のタイムスロットTS1の反復に挿入
される。タイムスロットTS1の個々の発生において、入
力ポートIP1が出力ポートOP255に接続され、制御メッセ
ージの６−ビット セグメントが出力ポートOP25を介し
てメッセージ スイッチ2031に運ばれる。メッセージ
スイッチ2031は制御メッセージのこのビットを集め、完
結したメッセージを管理モジュール2030に転送する。同
様に管理モジュール2030から制御ユニット1017への制御
メッセージはメッセージ スイッチ2031、入力ポートIP
255、出力ポートOP1及び出リンク13を介してリンク イ
ンタフェース441に送出され、ここで、６ビット セグ
メントがタイムスロットTS1から抽出され、経路440及び
DMAユニット558を介して制御ユニット1017内のメモリ56
7に運ばれる。

モジュール間回路交換接続を提供するのに加えて、TM
S2010は異なる交換モジュール上のユーザ ステーショ
ン間の呼に対するモジュール間データ パケット及び異
なる交換モジュールの制御ユニット間のモジュール間制
御パケットの両方を運ぶためのモジュール間パケット交
換接続を提供する。この例においては、TMS2010の奇数
入力及び出力ポートに接続された個々の入り及び出リン
ク上の256タイムスロットのなかの64タイムスロットが
集合的に通信インタフェース1900とTMS2010の間のパケ
ットチャネルとして使用される。ここでパケット タイ
ムスロットと呼ばれる64個のタイムスロットは各各パケ
ットの12ビットを含む。つまり、入力ポートIP1への入
りリンク15上のパケット チャネル及び出力ポートOP1
からの出リンク13上のパケット チャネルは6.144メガ
ビット／秒のビット速度を持つ。交換モジュールとTMS2
010との間の１つのパケット チャネルがその交換モジ
ュール上のファミリーのプロセッサへのあるいはこれか
らのバケット通信を提供するのに使用される。例えば、
交換モジュール1000内においては、ファミリーのプロセ
ッサは制御ユニット1017及びプロトコール ハンドラ17
00−０から1700−95によって構成される。個々のモジュ
ール間パケットはその見出しの部分に着信先交換モジュ
ールを定義するモジュール副欄及びその交換モジュール
上の特定の着信先プロセッサを定義するプロセッサ副欄
からなるアドレス欄を含む。通信インタフェース1900
（第２図）はパケット交換ユニット1400から受信される
モジュール間データ パケットを制御ユニット1017から
受信されるモジュール間制御パケットと結合し、これを
入力ポートIP1へのリンク15上の6.144メガビット／秒パ
ケット チャネル上に挿入するためにリンク インタフ
ェース441に送出する。同様に、リンク インタフェー
ス441によって出ポートOP1からのリンク14上の6.144メ
ガビット／秒パケット チャネル上に受信されるパケッ
トは通信インタフェース1900に送信され、プロセッサ副
欄に基づいて分離され、その後制御ユニット1017あるい
はパケット交換ユニット1400に送出される。パケット
チャネルを形成するパケット タイムスロットのこの挿
入及び抽出機能はリンク インタフェース441内で制御R
AM（図示なし）に格納されたパケット タイムスロット
定義に従って遂行される。

通信インタフェース1900（第10図）はそれぞれ通信イ
ンタフェース1900と制御ユニット1017、パケット交換ユ
ニット1400、及びリンク インタフェース441の間の通
信をコーディネイトするための３つの通信コントローラ
8001、8008及び8012を含む。通信インタフェース1900は
さらにジュアル ポート ランダム アクセス メモリ
（RAM）8015を含むが、これは、例えば、個々が256Kの
１ビット位置を持つ22個のメモリとして実現できる。RA
M8015はバス8017を介してRAM8015の１つのポートに接続
される通信コントローラ8001、8008、及び8012の間で運
ばれるパケットの中間的な格納のために使用される。メ
モリ8016内に格納された命令下で動作するプロセッサ80
14はRAM8015の第２のポートに接続され、モジュール間
制御パケット及びユーザ信号法パケットのプロトコール
処理１このパケットの転送の中間ステップとして遂行す
る。RAM8015は個々がそのセクションと関連する着信先
に対するパケットの先入れ先出し方式の中間メモリとし
て使用される。一連の隣接する位置から成る４つのセク
ションを持つ。この４つのセクションはコントローラ80
01、8008、8012、及びプロセッサ8014と関連する。

制御ユニット1017内において、プロセッサ566（第５
図）はモジュール間制御パケットを生成し、このパケッ
トをメモリ567内に格納する。モジュール間制御パケッ
トのアドレス欄は着信先交換モジュールを定義するモジ
ュール副欄及び着信先交換モジュール内の制御ユニット
を定義するプロセッサ副欄を含む。DMAユニット561はこ
れらバケットをメモリ567から経路562を介して通信コン
トローラ8001に送信する。通信コントローラ801はその
後個々の受信されたパケットをプロセッサ8014と関連す
るRAM8015セクション内に格納する。プロセッサ8014は
このパケットをRAM8015から読み出し、必要なモジュー
ル間制御パケット処理を遂行し、交換モジュール1000以
外の着信先交換モジュールを定義するモジュール副欄に
基づき受信されたパケットがコントローラ8012に伝送さ
れるべきであることを決定する。従って、プロセッサ80
14はこのパケットをメモリ8015のコントローラ8012と関
連するセクションに格納する。このパケットはその後コ
ントローラ8012によって読み出され、入力ポートIP1へ
の入りリンク上の6.144メガビット／秒パケット チャ
ネル内に挿入するためにリンク インタフェース441に
送くられる。プロセッサ566はまたプロトコール ハン
ドラ1700−０から1700−95に伝送されるべきパケットを
生成することもできる。この場合は、パケットのモジュ
ール副欄はパケットの受信すべきプロトコールハンドラ
の特定の１つを定義する。このパケットはコントローラ
8008と関連するRAM8015セクションに送信される。コン
トローラ8008はRAM8015からこれらパケットを読み出
し、これらをバス1901及びパケット相互接続回路1800を
介してこの特定の着信先プロトコールハンドラに送く
る。

個々の制御ユニット1017に加えて、プロトコール ハ
ンドラ1700−０から1700−95の個々はパケットを通信イ
ンタフェース1900及びリンク インタフェース441を介
して入力ポートIP1への入りリンク15上の6.144メガビッ
ト／秒パケット チャネル上に送くることができる。プ
ロトコール ハンドラによってユーザステーションから
受信される信号法パケットはこのプロトコール ハンド
ラによって交換モジュール1000を定義するモジュール副
欄及び制御ユニット1017を定義するプロセッサ副欄とと
もに通信インタフェース1900に送信される。パケット交
換データ呼、例えば、交換モジュール1000上のユーザ
ステーションと交換モジュール1050上のユーザ ステー
ション1006との間のパケット交換データ呼を確立するた
めのプロセスの部分として、ユーザ ステーション 10
02と関連するプロトコール ハンドラ、例えば、プロト
コール ハンドラ1700−０は交換モジュール1050内のど
のプロトコール ハンドラがユーザ ステーション1006
と関連するか決定する。プロトコール ハンドラ1700−
０はこの情報を経路指定テーブル内に格納する。この呼
に対して使用されている特定の論理チャネル内にユーザ
ステーション1002からその後受信されるデータパケッ
トは、この情報に基づいて、プロトコール ハンドラ17
00−０によってパケット相互接続回路1800を介して通信
インタフェース1900に交換モジュール1050を定義するモ
ジュール副欄及びユーザ ステーション1006と関連する
プロトコール ハンドラを定義するプロセッサ副欄とと
もに送くられる。ユーザ信号法パケット及びユーザ情報
パケットは両方とも通信コントローラ8008によってパケ
ット相互接続回路1800からバス1901を介して受信され
る。通信コントローラ8008はその後ユーザ信号法パケッ
トをプロセッサ8014と関連するRAM8015のセクション内
に格納する。プロセッサ8014はユーザ信号法パケットに
関して必要なプロトコール処理を遂行し、次にこれらを
通信コントローラ8001と関連するRAM8015のセクション
内に格納する。これらパケットはその後コントローラ80
01によってRAM8015から読み出され、経路562及びDMAユ
ニット561を介してメモリ567に送信される。通信コント
ローラ8008はパケット相互接続回路1800から受信される
ユーザ情報パケットを通信コントローラ8012と関連する
RAM8015のセクション内に格納する。コントローラ8012
は次にRAM8015からこれらパケットを読み出し、これを
入力ポートIP1への入りリンク15上の6.144メガビット／
秒パケット チャネルに挿入するためにリンク インタ
フェース441に送信する。

出力ポートOP1から出リンク13上に6.144メガビット／
秒パケット チャネル上に受信されたパケットはリンク
インタフェース441によって64個の所定のパケット
タイムスロットから抽出され、経路8013を介して通信コ
ントローラ8012に運ばれる。通信コントローラ8012は受
信されたモジュール間制御パケットをプロセッサ8014と
関連するRAM8015のセクションに格納する。プロセッサ8
014はその後のこのモジュール間制御パケットに関する
プロトコール処理を遂行し、次にこれを通信コントロー
ラ8001と関連するRAM8015のセクションに格納する。コ
ントローラ8001はパケットを読み出し、これを経路562
及びDMAユニット561を介してメモリ567に転送する。通
信コントローラ8012はリンク インタフェース 441か
ら受信されたユーザ情報パケットを通信コントローラ80
08と関連するRAM8015のセクションに格納する。コント
ローラ8008はその後これらを読み出し、バス1901及びパ
ケット相互接続回路1800を介して適当な着信先プロトコ
ール ハンドラに転送する。

TMS2010（第３図）内において、入力ポートIP1の所で
入りリンク15上に受信される64パケット タイムスロッ
トが入りパケット バッファ装置2120−１内に格納され
る。パケット タイムスロットである入りリンク15上の
このタイムスロットの定義はシステムの初期化において
TMSコントローラ2101によって制御RAM2132−１内に格納
される。この定義はその後制御RAM2132−１から入りパ
ケットバッファ装置2120−１にリンク15から適当なタイ
ムスロットが抽出されるように運ばれる。個々の入力ポ
ートは類似の関連する入りパケットバッファ装置を持
つ。例えば、入力ポートIP253は関連する入りパケット
バッファ装置2120−２を持つ。個々の入りパケット
バッファ装置からの出力導線、例えば、入りパケットバ
ッファ装置2120−１からの導線1P及び入りパケット バ
ッファ2120−２からの導線253Pは多重導線Ｅ−バス2102
にまとめられ、バス部分2103を介して奇数スイッチユニ
ット2100の127個の出力ポートOP1からOP253と関連する1
27個のセレクタの個々の127個の入力端子に結合され
る。第３図には出力ポートOP1と関連するセレクタ2128
−１及び出力ポートOP253と関連するセレクタ2128−２
のみが示される。入りパケット バッファ装置、例え
ば、212−１及び2120−２からのパケットの伝送、及び
セレクタ、例えば、2128−１及び2128−２による入力導
線の選択は複数の送信制御ノード、例えば、2123−１及
び2123−２、複数のセレクタ制御ノード、例えば、2124
−１及び2124−２、及び１つのリング、中継器2140を含
む制御リング2110によって制御される。制御リング2110
は１つの７ビット状態バス及び単一スロットル ビット
を含む１つの８導線バスを含む。この状態バスはセレク
タ、例えば、2128−１及び2128−２の状態を、つまりそ
れらが現在パケットを運ぶのに使用されているか否かを
定義するために使用される。状態バスはバス128個のセ
レクタの個々の状態をリング2110の回りを反復的に伝送
される128個の状態語のシーケンスによって定義する。
７個の論理０（0000000）から成る状態語はそのセレク
タが現在アイドルである、つまり、パケットを運んでい
ないことを定義する。非ゼロの状態語はそのセレクタが
現在パケットを運んでいることを定義し、この特定の７
ビット状態語は128個の入りパエット バッファ装置の
どれが現在パケットをそのセレクタに伝送しているかを
定義する。128個の状態語のリング サイクルは個々の1
25マイクロ秒の１フレーム当たり32回反復される。１つ
のパケットが入りパケット バッファ装置2120−１によ
って受信され、そのパケット アドレスがそのパケット
が交換モジュール1050に向けられていることを定義する
ものと仮定する。入りパケット バッファ装置2120−１
は、ここでパケット存在信号と呼ばれる１つの信号を導
線2119−１を通じて送信制御ノード2123−１に送くる。
入りパケットバッファ装置2120−１または要求パルスを
導線2121−１を通じて送信制御ノード2123−１にセレク
タ2128−２の状態を定義する状態語の到着と同時に送く
る。状態語が0000000であり、セレクタ2128−２が現在
アイドルであることを定義する場合は、送信制御ノード
2123−１はこれを入力ポートIP1、つまり、交換モジュ
ール1000を定義する非ゼロ状態語0000001と交換する。
セレクタ制御ノード2124−２がその語セレクタ2128−２
と関連する時間に非ゼロの状態語0000001を受信する
と、ノード2124−２は状態語0000001を経路2126−２を
介して格納のためにラッチ2129−２を送くる。ラッチ21
29−２への格納はセレクタ制御ノード2124−２から導線
2125−２を介してラッチ2129−２にスペーサ パルスを
送くることによって実現される。ラッチ2129−２の内容
は128個の入力端子のどれがセレクタ2128−２によって
出パケット バッファ装置2130−２への接続のために選
択されるべきか定義する。ラッチ2129−２内の状態語00
00001はセレクタ2128−２が導線1Pを出パケット バッ
ファ装置2130−２に接続すべきであることを定義する。
送信制御ノード2123−１はその後ゴー信号（go signa
l）を導線2122−１を介して入りパケット バッファ装
置2120−１に送くる。このゴー信号は送信制御ノード21
23−１によってセレクタ2128−２が正しくセットされる
ことを保証するために入りパケット バッファ装置2120
−１から要求信号が受信された後少なくとも１リング
サイクル後に送くられる。ゴー信号に応答して、入りパ
ケット バッファ装置2120−１は受信されたパケットを
Ｅ−バス2102の導線1P及びセレクタ2128−２を介して出
パケット バッファ装置2130−２に送くる。制御RAM212
3−２はマルチプレクサ2122−２の動作を制御して、セ
レクタ2131−２からの回路交換情報及び出パケット バ
ッファ装置2130−２からのパケット交換情報を出力ポー
トOP253からの単一の256チャネル時分割多重リンク21上
に結合する。３つのパケット チャネルの96個の所定の
パケット タイムスロットの個々において、出パケット
バッファ装置2130−２は格納されたバケットの12ビッ
トセグメントを交換モジュール1050に送出するためにマ
ルチプレクサ2133−２に介して出力ポートOP253に送く
る。残りのタイムスロットにおいて、セレクタ2131−２
からの回路交換情報がマルチプレクサ2133−２を介して
交換モジュール1050に送出するために出力ポートOP253
に送くられる。

入りパケット バッファ装置2120−１によってパケッ
トが全部送出されると、これは導線2119−１からパケッ
ト存在信号を除去する。この除去に応答して、送信制御
ノード2123−１はセレクタ2128−２の状態を定義する状
態後0000001の代わりにアイドル状態語0000000を置く。

セレクタ2128−２が特定の時間においてアイドルであ
り個々のリング サイクルの特定のポイントにおいて状
態語0000000が存在する場合でも、出パケット バッフ
ァ装置2130−２がパケットを受信できる状態にない場合
がある。受信できない場合、出パケット バッファ装置
2130−２は論理０の論理スロットル ビットを導線2127
−２を介してセレクタ制御ノード2124−２に送くる。こ
の論理０のスロットルビットはセレクタ制御ノード2124
−２によって制御リング2110上にレクタ2128−２と関連
する状態語が送信されるのと同一のリングサイクル上の
時点において挿入される。この論理０のスロットル ビ
ットは任意の制御ノードがパケットをセレクタ2128−２
に送信することを抑止する。

入りパケット バッファ2120−１（第９図）は入力ポ
ートIP1に向う入りリンク15上のパケット タイムスロ
ット内に受信されるビットを格納するためのメモリ901
を含む。これらパケットは導線１を介してメモリ901に
運ばれる。メモリ901の書込み及び読出しは書込みアド
レス発生器903及び読出しアドレス発生器904によって制
御されるが、これはセレクタ902を介してメモリ901に選
択的にアクセスする。制御RAM2132−１からの導線2135
−１上の信号は書込みアドレス発生器903及び標識検出
器920への入力ポートIP1のパケット タイムスロットを
定義する。標識検出器920は個々の受信されたパケット
のオープニング及びクロージング標識を検出する。標識
検出器920が書込みアドレス発生器903にオープニング標
識が受信されたことを通知すると、書込みアドレス発生
器903はパケットのビットのメモリ901への書込みを実行
する。標識検出920が書込みアドレス発生器903にクロー
ジング標識が受信されたことを通知すると、書込みアド
レス発生器はメモリ901への書込みの停止を制御し、ま
たメモリ901内に格納されたパケットの数をカウントす
るのに使用されるパケット カウンタ935を１だけ増分
する。パケットが完全に格納されると、読出しアドレス
発生器904はパケットの最初のビットの標識検出器930へ
の送出を開始する。標識検出器930はパケット オープ
ニング標識を受信すると、パケット見出しのモジュール
副欄（挿入されたゼロを削除して）を見出しラッチ905
に送くる。読出しアドレス発生器904は導線933上に論理
１の信号を送くることによってモジュール副欄をラッチ
905に格納し、Ｓ−Ｒフリップフロップ910をセットす
る。ANDゲート936はその２つの入力端子の所にフリップ
フロップ910からの出力信号及びメモリ901内に少なくと
も１つのパケットが存在することを示すパケット カウ
ンタ935からの信号を受信すると、導線2119−１を通じ
てバケット存在信号を送る。カウンタ906はシステム
クロック2150から32.768メガビット クロック信号C1及
び8.0キロヘルツ同期信号SYNCを受信する。カウンタ906
は７ビット カウンタであり、制御リング2110の個々の
サイクルにおいて0000000から1111111に一度増分され
る。カウンタ906は同期信号SYNCの内部遅延バージョン
をカウントする。内部遅延の量は入りパケット バッフ
ァ装置2120−１の制御リング2110に対する距離に依存す
る。比較器907はカウンタ906内に存在するカウントを見
出しラッチ905内に格納されたモジュール副欄と比較す
る。カウンタ906内に存在するカウントが見出しラッチ9
05内に格納されたモジュール副欄に等しいときは、比較
器907は論理０の要求パルスを導線の通じて入りパケッ
ト バッファ装置2120−１内に含まれるマルチプレクサ
3015に送くる。モジュール副欄が、例えば、交換モジュ
ール1050をパケットの着信先として定義するときは、比
較器907によって送信された要求パルスは送信制御ノー
ド2123−１の所で制御リング2110上に存在するセレクタ
2128−２の状態を定義する状態語と一致する。

送信制御ノード2123−１が導線2122−１上にゴー信号
を返すと、このゴー信号を読出しアドレス発生器904に
よって受信され、発生器904はパケット（パケット見出
しを含む）の導線1Pへの伝送を開始する。標識検出器93
0がパケット クロージング標識を検出すると、検出器9
30は導線932上に停止信号を送りフリップフロップ910を
リセットする。これにより導線3021上のパケット存在信
号が除去される。ANDゲート934は、その２つの入力端子
の所に導線932上の停止信号及び導線3031上のゴー信号
を受信すると、論理１の信号をパケット カウンタ935
に送り、カウンタ935を送出されたパケットを計算に入
れるために１だけ減分する。追加のカウンタ（図示な
し）が書込みアドレス発生器903が読出しアドレス発生
器904を上回らないことを保証するために使用される。

送信制御濃度2123−１（第６図）は誤認識回路601を
含むが、これは制御リング2110の７導線状態バス610−
Ｓを受け、状態バス610−Ｓがアイドル状態語0000000を
定義するたびに４入力ANDゲート604の１つの入力端子に
論理１信号を送信する。ANDゲート604の他の３つの入力
端子は入りパケット バッファ装置2120−１からの導線
2131−１及び2119−１上の要求パルス及びパケット存在
信号、及び制御リング2110のスロットル ビット導線61
0−Ｔを受ける。ここでも要求パルスが交換モジュール1
050と関連するセレクタ2128−２を定義するものと仮定
する。ANDゲート604は以下の場合にのみ導線2121−１上
に受信される要求パルスと同時に論理１のパルスを生成
する。つまり、１）パケット存在信号が導線2119−１上
に存在する、２）誤認識回路601が状態バス610−Ｓ上の
アイドル状態語0000000の存在を示す論理１を生成して
いる、及び３）アイドル状態語0000000と関連するスロ
ットル ビットが論理１であり出パケット バッファ装
置2130−２が現在パケットを受信できることを示すとき
にのみ同時に論理１パルスを生成する。状態バス610−
Ｓはまたセレクタ603によっても受信されるが、これはA
NDゲート604からの論理１の信号が存在しない場合、状
態バス610−Ｓ上の状態語をフリップフロップ607−１か
ら607−７に格納するためにANDゲート606−１から606−
７を介して送くる。ただし、ANDゲート604が論理１の信
号を送信したときは、セレクタ603はこの代わりにレジ
スタ602内に格納された状態語をフリップフロップ607−
１から607−７に格納するためにANDゲート606−１から6
06−７に送くる。送信制御ノード2123−１については、
レジスタ602が関連する入力ポートIP1及び交換モジュー
ル1000を定義する状態語0000001を格納する。フリップ
フロップ607−１から607−７及び608によって格納され
た個々の状態語及び関連するスロットル ビットはその
後クロック信号C1に応答して状態バス611−Ｓ及びスロ
ットル導線611−Ｔを介して制御リング2110に送くられ
る。ANDゲート604によって生成される論理１のパルスも
フリップフロップ621に送信されるが、フリップフロッ
プ621はこれに応答してＳ−Ｒタイプ フリップフロッ
プ622をセットする。セレクタ623は導線2121−１上の要
求パルスによって制御されるが、フリップフロップ622
からのＱ出力信号、及びフリップフロップ624からのＱ
出力信号を受信する。１つのリング サイクルが完結し
た後に導線2121−１上に再び要求パルスが発生すると、
フリップフロップ622のＱ出力の所で生成された論理１
信号がセレクタ623によってフリップフロップ624に格納
されるべく送信される。フリップフロップ624のＱ出力
はセレクタ623に戻るため、これはフリップフロップ624
がその後説明のごとくリセットされるまで論理１レベル
にとどまる。この論理１レベルはゴー信号として導線21
22−１を介して入りパケット バッファ装置2120−１に
送信される。送信制御ノード2123−１のＤ及びＳ−Ｒフ
リップフロップは同期的に動作する。

入りパケット バッファ装置212−１がパケットの送
信を完結すると、これは導線2119−１上のパケット存在
信号を除去する。この除去は３入力ANDゲート605によっ
て検出されるが、これは反転入力端子の所に導線2119−
１を受信し、またこの２つの非反転入力端子の所に導線
2121−１上に生成された要求パルス及びフリップフロッ
プ622によって生成された論理１の信号を受信する。導
線2119−１上のパケット存在信号が除去されると、NAND
ゲート605は論理０のパルスを導線2121−１上に受信さ
れる次の要求パルスと同時に送信する。NANDゲート605
によって送信される論理０のパルスはフリップフロップ
622及び624をリセットし、これらが別のパケットの伝送
の制御を行なうことを可能とする。この論理０のパルス
はまたANDゲート606−１から606−７の入力端子にも結
合され、状態バス611−Ｓ上の状態語0000001の代わりに
再度セレクタ2128−２をアイドルと定義するアイドル状
態語0000000と置換する。

セレクタ制御ノード2124−２（第７図）は８導線バス
2111を介して制御リング2110から状態バス710−Ｓ及び
スロットル ビット導線710−Ｔ上に個々の状態語及び
関連するスロットル ビットを受信する。状態語はフリ
ップフロップ707−１から707−７に格納され、後にクロ
ック信号C1に応答して送出される。７ビット カウンタ
701はシステム クロック2150からクロック信号C1及び
同期信号SYNCを受信し、個々のリング サイクルにおい
て一度0000000から1111111に順に増分される。比較器70
3はカウンタ701によって生成されたカウントとレジスタ
702内の出力ポートあるいはそのセレクタ制御ノードと
関連する交換モジュールを定義する７ビット語とを比較
する。セレクタ制御ノード2124−２内においてレジスタ
702内に格納された語は出力ポートOP253及び関連する交
換モジュール1050を定義する1111111である。従って、
比較器703は論理１のストローブ パルスをセレクタ制
御ノード2124−２の所の制御リング2110上のセレクタ21
28−２の状態を定義する状態語の存在と同時に生成す
る。この論理１のストローブパルスはフリップフロップ
721によってクロック信号C1の１サイクルだけ遅延さ
れ、次に導線2125−２上をラッチ2129−２に送くられ
る。結果として、ラッチ2129−２内にフリップフロップ
707−１から707−７からの出力状態バス711−Ｓ上の
出力状態が格納される。出力パケット バッファ装置21
30−２からのスロットル ビットは導線2127−２を介し
てセレクタ704に送くられるが、セレクタ704はまた制御
リング2110からのスロットル ビット導線710−Ｔを受
信する。導線710−Ｔからのスロットル ビットはセレ
クタ704によって、比較器703からのストローブ パルス
と同時に起るスロットル ビットを除いて全てフリップ
フロップ705に送くられる。ストローブ パルスが存在
すると、この代わりに出パケット バッファ装置2130−
２からの導線2127−２上のスロットル ビットが後に導
線711−Ｔを介して制御リング2110に送出すためにフリ
ップフロップ705に送くられる。この方法で、出パケッ
ト バッファ装置2130−２がパケットを受信することが
できないことを示す出パケット バッファ装置2130−２
からの論理０のスロットルビットが制御リング2110上に
セレクタ2128−２の状態を定義する状態語と関連して挿
入される。

システム クロック2150（第３図）は外部ソース、例
えば、もう１つの交換システムからタイミングを派生
し、この32.768メガヘルツ システム クロック信号C1
及び8.0キロヘルツ同期信号SYNCをＥ−バス2102を介し
てTMS2010内の各種要素に配布する。これらクロック信
号はＥ−バス2102を横断する過程で遅延される。リング
中継器2140は制御リング2110の開始と制御リング2110の
終端を結ぶが、制御リング2100の導線上に受信される状
態語及びスロットル ビットを次のサイクルの開始にお
いて再同期する。リング中継器（第８図）はバス2111の
個々の導線に対する８個の同期回路801−１から801−
８、及び２つのクロック回路802及び803を含む。同期回
路801−１は４つのフリップフロップ811から814を含む
が、これらは遅延されたクロック信号C1に応答してバス
2111の最初の導線からの４ビットを順次受信及び格納す
る。フリップフロップ811から814内に格納される４つの
ビットは遅延されたクロック信号C1及び同期信号SYNCか
らクロック回路803によって派生されるクロック信号に
応答して同時にラッチ815内に格納される。ラッチ815の
内容はその後遅延されてないクロック信号C1及び同期信
号SYNCからクロック回路802によって派生されるクロッ
ク信号に応答して並列に４つのフリップフロップ816か
ら819に送信される。マルチプレクサ827、828及び829は
それぞれフリップフロップ817、818及び819に格納する
ためにラッチ815からの並列入力、あるいは前のフリッ
プフロップ816、817及び818からの出力信号を選択す
る。フリップフロップ816から819内に格納される４ビッ
トは非遅延クロック信号C1に応答してバス2111の最初の
導線上に順に送出される。７個の追加の同期回路、例え
ば、同期回路801−８はバス2111の他の７つの導線に対
して同一の機能を遂行する。こうして、制御リング2110
の回りを信号が伝搬することに起因するタイミング ス
キュー（ゆがみ）が次のリング サイクルが開始される
前に除去される。

システム10内で回路交換呼及びパケット交換呼の両方
を確立するために必要とされる呼処理は交換モジュール
の制御ユニット、例えば、交換モジュール1000内の制御
ユニット1017と管理モジュール2030によって共同して遂
行される。この実施態様においては、管理モジュール20
30はグローバル（包括的な）データ、例えば、使用可能
な時分割多重スイッチ2010を通じて回路交換経路に関す
るデータを格納する。モジュール1000と1050との間の回
路交換経路の確立には、前述のごとく、モジュール1000
と1050の間及び時分割多重スイッチ2010の間のリンク上
に使用できる回路交換タイムスロットの選択が含まれ
る。管理モジュール2030は時分割多重スイッチ2010に延
びる使用可能な回路交換タイムスロットを定義するグロ
ーバル データを格納し、任意のモジュール間回路交換
呼に対して使用されるべきタイムスロットの選択を遂行
する。管理モジュール2030はまたユーザパケット ステ
ーションへのプロトコール ハンドラ、例えば、1700−
０の関連を定義するデータを格納する。これらデータは
パケット交換呼の確立の際に発信及び着信ユーザ パケ
ット ステーションの両方と関連するプロトコール ハ
ンドラ内に要求される経路テーブル項目を生成するのに
使用される。本実施態様においては管理モジュール2030
がこれらグローバル データを格納するために使用され
るが、このデータを格納するために交換モジュールを使
用することもできる。後者の場合は、呼を処理するため
に必要とされる全てのプロセッサ間通信はメッセージ
スイッチ2031及び管理モジュール2030を巻き込むことな
く時分割多重スイッチ10のパケット交換機能を使用して
達成される。

前述のごとく、この実施態様におけるモジュール間回
路交換呼の確立は１つの時分割多重スイッチ2010タイム
スロットの選択を必要とする。回路交換ユニット1011
（第４図）内のタイムスロット交換器はモジュール間回
路交換呼に対して使用されるタイムスロットをループ
バックする能力を持つ。モジュール内交換情報は時分割
多重回路412及び413上には運ばれないが、タイムスロッ
ト交換器410内に１つのモジュール内呼が確立されたと
き個々の回線412及び413上の（個々の伝送の方向に対し
て１つの）２つのタイムスロットがモジュール間回路交
換呼を運ぶのに使用できなくなる。この実施態様におい
ては、モジュール間回路交換呼が回線412及び413上の使
用不可となるタイムスロットが時分割多重スイッチ2010
に延びるパケット チャネルを構成する所定のパケット
タイムスロットと対応するように確立される。モジュ
ール内回路交換呼が確立されるたびに、タイムスロット
の選択が使用不可となる回線412及び413上のタイムスロ
ットが64個のパケット タイムスロットの２つに対応す
るように行なわれる。従って、交換モジュール1000内に
最高32のモジュール内回路交換呼を確立可能なモジュー
ル間回路交換呼の数を減少させることなく確立すること
が可能となる。

【図面の簡単な説明】

第１図は本発明の原理を図解するパケット スイッチの
一例としての実施態様のブロック図を示し； 第２図及び第３図は第11図に従って配置されたとき第１
図のパケット スイッチを使用する一例としての交換シ
ステムのブロック図を示し； 第４図及び第５図は第２図及び第３図のシステム内に含
まれる回路交換ユニット及び関連する制御ユニットの図
を示し； 第６図から第８図は第３図に示されるように制御リング
に接続される送信制御ノード、セレクタ制御ノード、及
びリング中継器の図を示し； 第９図は第２図及び第３図のシステム内のモジュール間
パケット通信に対して使用される入りパケットの図を示
し； 第10図は第２図及び第３図のシステム内でモジュール間
制御パケット、ユーザ情報パケット及びアクセス信号法
パケットを運ぶために使用される通信インタフェースの
図を示し； 第11図は第２図と第３図の配置関係を示す図である。 〔主要部分の符号の説明〕 入りパケットチャネル……81 出パケットチャネル……82 ユーザ ステーション……1001、1002、1005、1009 交換モジュール……1000、1020、1050 通信インタフェース……1900

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ロイド ヒラー アメリカ合衆国 60137 イリノイズ，グ レン エリン，アパートメント １エー. レインツリー コート 475 (72)発明者 ジェームス モスコー ジョンソン，ジュ ニヤ アメリカ合衆国 60187 イリノイズ，グ レン エリン，グレン ヴァレー ドライ ヴ 21ダブリュ762 (72)発明者 ダクラス アラン キンバー アメリカ合衆国 60174 イリノイズ，セ イント チャールズ，ロンズヘイマー ア ヴェニュー 1005 (72)発明者 クリストファー ゴードン マックハーグ アメリカ合衆国 60005 イリノイズ，ア ーリントン ハイツ，エス．ファーナンデ ッツ 1110 (72)発明者 スコット ウォルター ペクター アメリカ合衆国 60521 イリノイズ，ヒ ンスデール，アパートメント ５イー，ス ピニング フィール ロード 21 (72)発明者 ディヴィッド アンソニー ピアース アメリカ合衆国 60187 イリノイズ，ホ イートン，ブラックスミス ドライヴ 2158 (56)参考文献 特開 昭59−214359（ＪＰ，Ａ) 特公 昭53−19365（ＪＰ，Ｂ２)

Claims (9)

【特許請求の範囲】
1. 【請求項１】複数のアクセス ポート（例えば、P1、P
   2）を各々が有する複数の交換モジュール（例えば、100
   0、1050）と、 モジュール間制御パケットをパケット交換するモジュー
   ル間パケット スイッチ（例えば、2012）と、 各々の該交換モジュールから該モジュール間パケット
   スイッチへの入りパケット チャネル（例えば、81）
   と、 該モジュール間パケット スイッチから各々の該交換モ
   ジュールへの出パケット チャネル（例えば、82）とを
   備え、 各々の該交換モジュールは、該各交換モジュールの該ア
   クセス ポートへ、または該アクセス ポートから情報
   を交換する手段と、該交換手段を制御し、該入りパケッ
   ト チャネルへのモジュール間制御パケットを発生し、
   かつ該モジュール間パケット スイッチへ送信し、そし
   て該モジュール間パケット スイッチからのモジュール
   間制御パケットを受信する制御手段（1017）を備える交
   換システム（10）において、 該モジュール間パケット スイッチは、該交換モジュー
   ルからの該入りパケット チャネルへ直接接続され、か
   つ該交換モジュールへの出パケット チャネルへ直接接
   続されており、 該モジュール間パケット スイッチは、該入りパケット
   チャネルにて受信されたパケットを記憶する手段（21
   20−１、2120−２）を備え、該モジュール間パケット
   スイッチは、複数の該入りパケット チャネルにて受信
   され、かつ該記憶手段によって記憶されるモジュール間
   制御パケットを複数の該出パケット チャネルへの複数
   の独立した経路を経由して同時にパケット交換してお
   り、 該交換システムは、分散制御交換システムであり、モジ
   ュール間制御パケットは、モジュール間呼を処理するた
   めに該交換モジュールの制御手段間にて通信されること
   を特徴とする交換システム。
2. 【請求項２】特許請求の範囲第１項に従う交換システム
   であって、 該各交換モジュールの該制御手段は、出アクセス信号パ
   ケットを発生しており、 該各交換モジュールはさらに、通信インターフェース手
   段（1900）を備え、 該各交換モジュールの該交換手段はさらに、該各交換モ
   ジュールの該アクセスポートと該各交換モジュールの該
   通信インターフェース手段との間にて信号チャネルを提
   供しており、 該各交換モジュールの該通信インターフェース手段は、
   該各交換モジュールの該制御手段と該モジュール間パケ
   ット スイッチとの間の通信と、該各交換モジュールの
   該交換手段と該各交換モジュールの該制御手段との間の
   通信とを調整するためであることを特徴とする交換シス
   テム。
3. 【請求項３】特許請求の範囲第２項に従う交換システム
   であって、 該各交換モジュールの該交換手段は、該各交換モジュー
   ルの該アクセスポートと該各交換モジュールの該通信イ
   ンターフェース手段との間にてパケット交換接続を提供
   するパケット交換手段（1400）を備え、 該各交換モジュールの該通信インターフェース手段は該
   各交換モジュールの該パケット交換手段を経由して該各
   交換モジュールの該アクセスポートから受信されたユー
   ザ情報パケットの送信を該モジュール間パケット スイ
   ッチへの入りパケット チャネルにて調整し、かつ該モ
   ジュール間パケット スイッチから該各交換モジュール
   の該パケット交換手段への出パケットチャネルにて受信
   されたユーザ情報パケットの送信を調整しており、 該モジュール間パケット スイッチは、該複数の該入り
   パケット チャネルにて受信され、かつ該記憶手段によ
   って記憶されたモジュール間制御パケット及びユーザー
   情報パケットを該複数の該出パケットチャネルへの該複
   数の独立した経路を経由して同時にパケット交換するこ
   とを特徴とする交換システム。
4. 【請求項４】特許請求の範囲第１項に従う交換システム
   であって、該交換システムはさらに、 モジュール間接続ユニット（2011）を備え、 該交換モジュールの該交換手段は、該各交換モジュール
   の該アクセスポートと該モジュール間接続ユニットとの
   間にて回線交換接続を提供する回線交換手段（1011）を
   備え、 該モジュール間接続ユニットは、異なる該交換モジュー
   ルのアクセスポート間の回線交換通信のために各々の該
   交換モジュールの回線交換手段を相互接続する手段（21
   02、2103、2131−１、2132−２）を備えることを特徴と
   する交換システム。
5. 【請求項５】特許請求の範囲第１項に従う交換システム
   であって、 該各交換モジュールはさらに、通信インターフェース手
   段（1900）を備えており、 該各交換モジュールの該交換手段は、該各交換モジュー
   ルの該アクセスポートと該各交換モジュールの該通信イ
   ンターフェース手段との間にてユーザ情報パケットを交
   換するためのパケット交換接続を提供するパケットを交
   換手段（1400）を備えており、 該各交換モジュールの該通信インターフェース手段は、
   該各交換モジュールの該制御手段と該モジュール間パケ
   ット スイッチとの間のモジュール間制御パケットの通
   信と、該各交換モジュールの該交換手段と該モジュール
   間パケット スイッチとの間のユーザ情報パケットの通
   信とを調整するためであり、 該モジュール間パケット スイッチは、該複数の該入り
   パケット チャネルにて受信され、かつ該記憶手段によ
   って記憶されたモジュール間制御パケット及びユーザー
   情報パケットを該複数の該出パケットチャネルへの該複
   数の独立した経路を経由して同時にパケット交換するこ
   とを特徴とする交換システム。
6. 【請求項６】特許請求の範囲第２項、第３項、または第
   ５項に従う交換システムであって、 該通信インターフェース手段は、３つの形式のパケッ
   ト、すなわちアクセス信号パケット、ユーザー情報パケ
   ット、モジュール間制御パケットの内の少なくとも２つ
   の形式のパケットを記憶する分割メモリを含むパケット
   スイッチを備えることを特徴とする交換システム。
7. 【請求項７】特許請求の範囲第１項に従う交換システム
   であって、 該モジュール間パケット スイッチは、 少なくとも１つの該入りパケット チャネルから受信さ
   れたパケットを各々が記憶する複数のパケット バッフ
   ァ（例えば、2120−１）と、各々の該パケット バッフ
   ァへ各々が永続的に接続され、かつ少なくとも１つの該
   出パケット チャネルに各々が関連した複数のセレクタ
   （例えば、2128−１）とを備え、該セレクタはいずれか
   の該パケット バッファを該各セレクタに関連した出パ
   ケット チャネルへ選択的に割り当てており、 さらに該モジュール間パケット スイッチは、該記憶さ
   れたパケットに応答して該記憶されたパケット内に含ま
   れる見出しに基づいて該セレクタによってなされた選択
   的な割り当てを制御する手段と、 該記憶されたパケットに応答して該パケット バッファ
   から該記憶されたパケットを選択的な送信を行う手段と
   を備えており、 該制御手段は、少なくとも１つの該セレクタによってな
   された選択的な接続を各々が制御する複数のセレクタ制
   御ノード（例えば、2124−１）を備えており、 該送信を行う手段は、少なくとも１つの該パケット バ
   ッファからパケットの送信を行う複数の送信制御ノード
   （例えば、2123−１）を備えており、 該モジュール間パケット スイッチはさらに、該セレク
   タ制御ノード及び該送信制御ノードと、ある該パケット
   バッファのある該出パケット チャネルへの現在の割
   り当ての割当状態を規定する該送信制御ノード及び該セ
   レクタ制御ノードへの信号を送信するために該セレクタ
   制御ノードと該送信制御ノードとを相互接続する手段
   （2111）とを備える制御リング（2110）を備えることを
   特徴とする交換システム。
8. 【請求項８】特許請求の範囲第７項に従う交換システム
   であって、該モジュール間パケット スイッチはさら
   に、 １つの該複数のパケット バッファをすべての該複数の
   セレクタへ各々が接続する複数の導体（1P、253P）から
   なる多導体バス手段（2102、2104）をさらに備えること
   を特徴とする交換システム。
9. 【請求項９】特許請求の範囲第７項に従う交換システム
   であって、各々の該複数のセレクタは、それを通して該
   複数のパケット バッファから該各セレクタに関連した
   出パケット チャネルへパケットを送信することを特徴
   とする交換システム。