JPH08288455A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08288455A JPH08288455A JP7085021A JP8502195A JPH08288455A JP H08288455 A JPH08288455 A JP H08288455A JP 7085021 A JP7085021 A JP 7085021A JP 8502195 A JP8502195 A JP 8502195A JP H08288455 A JPH08288455 A JP H08288455A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- semiconductor device
- bare
- circuit board
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 放熱効率が良く多品種少量生産に適した半導
体装置およびその製造方法を提供すること。 【構成】 本発明は回路基板２上に一のベアチップであ
る第１ベアチップ１０を固定用樹脂３を介して接続した
後、第１ベアチップ１０と回路基板２上の回路とをボン
ディングワイヤー４で接続し、この第１ベアチップ１０
上に絶縁部材である絶縁用樹脂５および固定用樹脂３を
介して他のベアチップである第２ベアチップ２０を接続
する。その後、第２ベアチップ２０と回路基板２上の回
路とをボンディングワイヤー４で接続する半導体装置１
およびその製造方法である。
体装置およびその製造方法を提供すること。 【構成】 本発明は回路基板２上に一のベアチップであ
る第１ベアチップ１０を固定用樹脂３を介して接続した
後、第１ベアチップ１０と回路基板２上の回路とをボン
ディングワイヤー４で接続し、この第１ベアチップ１０
上に絶縁部材である絶縁用樹脂５および固定用樹脂３を
介して他のベアチップである第２ベアチップ２０を接続
する。その後、第２ベアチップ２０と回路基板２上の回
路とをボンディングワイヤー４で接続する半導体装置１
およびその製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板上に複数のベ
アチップを立体的に実装して成る半導体装置およびその
製造方法に関する。
アチップを立体的に実装して成る半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】小さなパッケージで高集積度の半導体装
置を製造する場合、回路基板上に複数のベアチップを実
装するマルチチップモジュール化が検討されている。こ
のうち、複数のベアチップを重ねて実装する３次元実装
構造としては、各ベアチップにそれぞれＴＡＢ（Tape A
utomated Bonding）用テープを接続しておき、これらを
所定の間隔で重ねて実装する構造が考えられている（例
えば、畑田賢造著、ＴＡＢ技術入門（工業調査会出
版）、ｐ２９０参照）。
置を製造する場合、回路基板上に複数のベアチップを実
装するマルチチップモジュール化が検討されている。こ
のうち、複数のベアチップを重ねて実装する３次元実装
構造としては、各ベアチップにそれぞれＴＡＢ（Tape A
utomated Bonding）用テープを接続しておき、これらを
所定の間隔で重ねて実装する構造が考えられている（例
えば、畑田賢造著、ＴＡＢ技術入門（工業調査会出
版）、ｐ２９０参照）。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置ではベアチップの大きさや配線間隔に応
じた専用のＴＡＢ用テープを用意しておく必要があり非
常に手間と時間がかかることになる。つまり、ＴＡＢ用
テープは、所定のキャリアテープにフォトリソグラフィ
ーおよびエッチング処理を施して導体であるリードを形
成したり、接続用のバンプを形成したりする必要があ
る。このため、多くの開発初期費用がかかり特に多品種
少量生産を行う場合には不適当である。
うな半導体装置ではベアチップの大きさや配線間隔に応
じた専用のＴＡＢ用テープを用意しておく必要があり非
常に手間と時間がかかることになる。つまり、ＴＡＢ用
テープは、所定のキャリアテープにフォトリソグラフィ
ーおよびエッチング処理を施して導体であるリードを形
成したり、接続用のバンプを形成したりする必要があ
る。このため、多くの開発初期費用がかかり特に多品種
少量生産を行う場合には不適当である。
【０００４】また、重ねて実装した複数のベアチップの
放熱経路は、ベアチップから周囲の空気への放出と、Ｔ
ＡＢテープの接続用のリードを介した外部への放出とが
ある。ところが、リードの厚みは一般に３５μｍ程度で
あるため高い放熱効率は期待できず、また、複数のベア
チップが重ねて配置されていることからベアチップの周
囲の空気への十分な熱放出も期待できない。
放熱経路は、ベアチップから周囲の空気への放出と、Ｔ
ＡＢテープの接続用のリードを介した外部への放出とが
ある。ところが、リードの厚みは一般に３５μｍ程度で
あるため高い放熱効率は期待できず、また、複数のベア
チップが重ねて配置されていることからベアチップの周
囲の空気への十分な熱放出も期待できない。
【０００５】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体装置およびその製造
方法である。すなわち、本発明は回路基板上に複数のベ
アチップが立体的に実装されて成る半導体装置であっ
て、回路基板上に実装される一のベアチップと、一のベ
アチップと回路基板上の回路との電気的な接続を行う一
のボンディングワイヤーと、一のベアチップ上に絶縁部
材を介して接続される他のベアチップと、他のベアチッ
プと回路基板上の回路との電気的な接続を行う他のボン
ディングワイヤーとを備えている。
題を解決するために成された半導体装置およびその製造
方法である。すなわち、本発明は回路基板上に複数のベ
アチップが立体的に実装されて成る半導体装置であっ
て、回路基板上に実装される一のベアチップと、一のベ
アチップと回路基板上の回路との電気的な接続を行う一
のボンディングワイヤーと、一のベアチップ上に絶縁部
材を介して接続される他のベアチップと、他のベアチッ
プと回路基板上の回路との電気的な接続を行う他のボン
ディングワイヤーとを備えている。
【０００６】また、回路基板上に一のベアチップを実装
した後、一のベアチップと回路基板上の回路とを一のボ
ンディングワイヤーで接続し、次いで、一のベアチップ
上に絶縁部材を介して他のベアチップを接続した後、他
のベアチップと回路基板上の回路とを他のボンディング
ワイヤーで接続する半導体装置の製造方法である。
した後、一のベアチップと回路基板上の回路とを一のボ
ンディングワイヤーで接続し、次いで、一のベアチップ
上に絶縁部材を介して他のベアチップを接続した後、他
のベアチップと回路基板上の回路とを他のボンディング
ワイヤーで接続する半導体装置の製造方法である。
【０００７】
【作用】本発明の半導体装置では、回路基板上に実装さ
れる一のベアチップと他のベアチップとが絶縁部材を介
して接続されているため、各ベアチップからの熱がこの
絶縁部材を介して外部に放出する状態となる。また、本
発明の半導体装置の製造方法では、各ベアチップと回路
基板とをボンディングワイヤーによって接続しているこ
とから、ベアチップの大きさや配線間隔等が変更となっ
た場合であっても容易に対応できることになる。
れる一のベアチップと他のベアチップとが絶縁部材を介
して接続されているため、各ベアチップからの熱がこの
絶縁部材を介して外部に放出する状態となる。また、本
発明の半導体装置の製造方法では、各ベアチップと回路
基板とをボンディングワイヤーによって接続しているこ
とから、ベアチップの大きさや配線間隔等が変更となっ
た場合であっても容易に対応できることになる。
【０００８】
【実施例】以下に、本発明の半導体装置およびその製造
方法における実施例を図に基づいて説明する。図１は本
発明の半導体装置を説明する模式断面図であり、（ａ）
は２段の例、（ｂ）は３段の例を示している。図１
（ａ）に示す半導体装置１は、回路基板２上に第１ベア
チップ１０および第２ベアチップ２０の２つのベアチッ
プが重ねて実装されたものである。すなわち、この半導
体装置１は、所定の回路（図示せず）が形成された回路
基板２上に固定用樹脂３を介して接続される第１ベアチ
ップ１０と、第１ベアチップ１０と回路基板２の回路と
を電気的に接続するボンディングワイヤー４と、第１ベ
アチップ１０上に絶縁部材である絶縁用樹脂５および固
定用樹脂３を介して接続される第２ベアチップ２０と、
第２ベアチップ２０と回路基板２の回路とを電気的に接
続するボンディングワイヤー４とを備える構成となって
いる。
方法における実施例を図に基づいて説明する。図１は本
発明の半導体装置を説明する模式断面図であり、（ａ）
は２段の例、（ｂ）は３段の例を示している。図１
（ａ）に示す半導体装置１は、回路基板２上に第１ベア
チップ１０および第２ベアチップ２０の２つのベアチッ
プが重ねて実装されたものである。すなわち、この半導
体装置１は、所定の回路（図示せず）が形成された回路
基板２上に固定用樹脂３を介して接続される第１ベアチ
ップ１０と、第１ベアチップ１０と回路基板２の回路と
を電気的に接続するボンディングワイヤー４と、第１ベ
アチップ１０上に絶縁部材である絶縁用樹脂５および固
定用樹脂３を介して接続される第２ベアチップ２０と、
第２ベアチップ２０と回路基板２の回路とを電気的に接
続するボンディングワイヤー４とを備える構成となって
いる。
【０００９】回路基板２は例えばセラミックス製の基板
に所定の導体を被着したものから成り、また、固定用樹
脂３は熱伝導性を高めるため銀フィラー等を混入したエ
ポキシ系の接着剤から構成されている。絶縁用樹脂５
は、第１ベアチップ１０上においてボンディングワイヤ
ー４のループ部分を覆う状態で塗布されており、ボンデ
ィングワイヤー４や第１ベアチップ１０と第２ベアチッ
プ２０との電気的な絶縁を保つ役目を果たしている。さ
らに絶縁用樹脂５には絶縁性を保ちかつ熱伝導性を高め
るためのフィラー（例えば、アルミナ、窒化アルミニウ
ム、シリコーン、ダイアモンド）を混入してある。
に所定の導体を被着したものから成り、また、固定用樹
脂３は熱伝導性を高めるため銀フィラー等を混入したエ
ポキシ系の接着剤から構成されている。絶縁用樹脂５
は、第１ベアチップ１０上においてボンディングワイヤ
ー４のループ部分を覆う状態で塗布されており、ボンデ
ィングワイヤー４や第１ベアチップ１０と第２ベアチッ
プ２０との電気的な絶縁を保つ役目を果たしている。さ
らに絶縁用樹脂５には絶縁性を保ちかつ熱伝導性を高め
るためのフィラー（例えば、アルミナ、窒化アルミニウ
ム、シリコーン、ダイアモンド）を混入してある。
【００１０】この半導体装置１では、重なって配置され
る第１ベアチップ１０と第２ベアチップ２０との間に絶
縁用樹脂５および固定用樹脂３が各々のベアチップと面
接触する状態で介在しているため、第１ベアチップ１０
および第２ベアチップ２０からの熱がこの絶縁用樹脂５
および固定用樹脂３を介して効率良く外部へ放出する状
態となる。つまり、絶縁用樹脂５および固定用樹脂３に
は各々熱伝導性を高めるためのフィラーを混入している
ため、第１ベアチップ１０と第２ベアチップ２０との間
が空気である場合に比べてはるかに放熱効率が高まるこ
とになる。
る第１ベアチップ１０と第２ベアチップ２０との間に絶
縁用樹脂５および固定用樹脂３が各々のベアチップと面
接触する状態で介在しているため、第１ベアチップ１０
および第２ベアチップ２０からの熱がこの絶縁用樹脂５
および固定用樹脂３を介して効率良く外部へ放出する状
態となる。つまり、絶縁用樹脂５および固定用樹脂３に
は各々熱伝導性を高めるためのフィラーを混入している
ため、第１ベアチップ１０と第２ベアチップ２０との間
が空気である場合に比べてはるかに放熱効率が高まるこ
とになる。
【００１１】また、図１（ｂ）に示す半導体装置１は、
回路基板２上に第１ベアチップ１０、第２ベアチップ２
０および第３ベアチップ３０が実装される構造である。
つまり、先に説明した第１ベアチップ１０および第２ベ
アチップ２０の重合わせに加え、第２ベアチップ２０上
に絶縁部材である絶縁用樹脂５および固定用樹脂３を介
して第３ベアチップ３０を接続した構造となっている。
第３ベアチップ３０も他の第１ベアチップ１０および第
２ベアチップ２０と同様にボンディングワイヤー４によ
って回路基板２の回路と電気的に接続されている。
回路基板２上に第１ベアチップ１０、第２ベアチップ２
０および第３ベアチップ３０が実装される構造である。
つまり、先に説明した第１ベアチップ１０および第２ベ
アチップ２０の重合わせに加え、第２ベアチップ２０上
に絶縁部材である絶縁用樹脂５および固定用樹脂３を介
して第３ベアチップ３０を接続した構造となっている。
第３ベアチップ３０も他の第１ベアチップ１０および第
２ベアチップ２０と同様にボンディングワイヤー４によ
って回路基板２の回路と電気的に接続されている。
【００１２】また、第３ベアチップ３０と第２ベアチッ
プ２０との間の固定用樹脂３および絶縁用樹脂５も先と
同様なフィラーを混入したものを使用している。これに
よって、第２ベアチップ２０および第３ベアチップ３０
からの熱は間の固定用樹脂３および絶縁用樹脂５を介し
て効率良く外部へ放出する状態となる。また、ベアチッ
プを３段に実装することでさらに高密度化を図ることが
可能となる。なお、図１においてはベアチップを２段お
よび３段に重ねる例を示したが、さらに多くのベアチッ
プを重ねる場合であっても同様である。
プ２０との間の固定用樹脂３および絶縁用樹脂５も先と
同様なフィラーを混入したものを使用している。これに
よって、第２ベアチップ２０および第３ベアチップ３０
からの熱は間の固定用樹脂３および絶縁用樹脂５を介し
て効率良く外部へ放出する状態となる。また、ベアチッ
プを３段に実装することでさらに高密度化を図ることが
可能となる。なお、図１においてはベアチップを２段お
よび３段に重ねる例を示したが、さらに多くのベアチッ
プを重ねる場合であっても同様である。
【００１３】このように複数のベアチップを立体的に重
ねて実装する半導体装置１であっても放熱効率を向上さ
せることができることから、本実施例における半導体装
置１では、消費電力が大きいベアチップを使用しても故
障の発生や寿命の短縮が起きにくいことになる。
ねて実装する半導体装置１であっても放熱効率を向上さ
せることができることから、本実施例における半導体装
置１では、消費電力が大きいベアチップを使用しても故
障の発生や寿命の短縮が起きにくいことになる。
【００１４】次に、本発明の半導体装置の製造方法を図
２に基づいて順に説明する。ここでは、特にベアチップ
を２段重ねて成る半導体装置１の製造方法を大きく３つ
の工程に分けて説明する。先ず、図２（ａ）に示す第１
工程として、回路基板２上に銀フィラー等を混入したエ
ポキシ系の固定用樹脂３をディスペンス塗布し、液状の
状態でこの上に第１ベアチップ１０を搭載する。そし
て、１５０℃で１時間程度の加熱処理を行い固定用樹脂
３を硬化させ第１ベアチップ１０を回路基板２上に固定
する。その後、第１ベアチップ１０と回路基板２の回路
とをボンディングワイヤー４によって接続する。
２に基づいて順に説明する。ここでは、特にベアチップ
を２段重ねて成る半導体装置１の製造方法を大きく３つ
の工程に分けて説明する。先ず、図２（ａ）に示す第１
工程として、回路基板２上に銀フィラー等を混入したエ
ポキシ系の固定用樹脂３をディスペンス塗布し、液状の
状態でこの上に第１ベアチップ１０を搭載する。そし
て、１５０℃で１時間程度の加熱処理を行い固定用樹脂
３を硬化させ第１ベアチップ１０を回路基板２上に固定
する。その後、第１ベアチップ１０と回路基板２の回路
とをボンディングワイヤー４によって接続する。
【００１５】次いで、図２（ｂ）に示す第２工程とし
て、第１ベアチップ上に絶縁用樹脂５および固定用樹脂
３の塗布を行う。絶縁用樹脂５は先に説明したように絶
縁性を保ちかつ熱伝導性を高めるためのアルミナフィラ
ー等を混入したエポキシ系のものを使用し、これを第１
ベアチップ１０上にディスペンス塗布する。この際、第
１ベアチップ１０に接続されるボンディングワイヤー４
のループ部分を覆う状態に塗布する。そして、１５０℃
で１時間程度の加熱処理を行い、絶縁用樹脂５を硬化さ
せその表面を平らにしておく。また、この絶縁用樹脂５
の上には次の工程で第２ベアチップ２０を固定するため
の固定用樹脂３を塗布しておく。
て、第１ベアチップ上に絶縁用樹脂５および固定用樹脂
３の塗布を行う。絶縁用樹脂５は先に説明したように絶
縁性を保ちかつ熱伝導性を高めるためのアルミナフィラ
ー等を混入したエポキシ系のものを使用し、これを第１
ベアチップ１０上にディスペンス塗布する。この際、第
１ベアチップ１０に接続されるボンディングワイヤー４
のループ部分を覆う状態に塗布する。そして、１５０℃
で１時間程度の加熱処理を行い、絶縁用樹脂５を硬化さ
せその表面を平らにしておく。また、この絶縁用樹脂５
の上には次の工程で第２ベアチップ２０を固定するため
の固定用樹脂３を塗布しておく。
【００１６】次に、図２（ｃ）に示す第３工程として、
第１ベアチップ１０上に塗布した絶縁用樹脂５および固
定用樹脂３を介して第２ベアチップ２０を接続する処理
を行う。つまり、第２工程で硬化させた絶縁用樹脂５を
土台としてその上に塗布した固定用樹脂３上に第２ベア
チップ２０を搭載し、例えば１５０℃で１時間程度の加
熱処理によって固定用樹脂３を硬化させる。そして、固
定用樹脂３の硬化によって固定された第２ベアチップ２
０と回路基板２の回路とをボンディングワイヤー４によ
って接続する。これにより本発明の半導体装置１の製造
が完了する。
第１ベアチップ１０上に塗布した絶縁用樹脂５および固
定用樹脂３を介して第２ベアチップ２０を接続する処理
を行う。つまり、第２工程で硬化させた絶縁用樹脂５を
土台としてその上に塗布した固定用樹脂３上に第２ベア
チップ２０を搭載し、例えば１５０℃で１時間程度の加
熱処理によって固定用樹脂３を硬化させる。そして、固
定用樹脂３の硬化によって固定された第２ベアチップ２
０と回路基板２の回路とをボンディングワイヤー４によ
って接続する。これにより本発明の半導体装置１の製造
が完了する。
【００１７】このような製造方法においては、第１ベア
チップ１０および第２ベアチップ２０と回路基板２の回
路との電気的な接続をそれぞれボンディングワイヤー４
によって行っているため、例えば他の種類のベアチップ
（大きさや配線間隔、配線数等が異なるもの）を使用す
る場合には、電気的な接続に関してワイヤーボンディン
グ装置でのプログラム設定変更（ボンディングワイヤー
４の接続位置を指定する設定値の変更）のみで対応でき
ることになる。
チップ１０および第２ベアチップ２０と回路基板２の回
路との電気的な接続をそれぞれボンディングワイヤー４
によって行っているため、例えば他の種類のベアチップ
（大きさや配線間隔、配線数等が異なるもの）を使用す
る場合には、電気的な接続に関してワイヤーボンディン
グ装置でのプログラム設定変更（ボンディングワイヤー
４の接続位置を指定する設定値の変更）のみで対応でき
ることになる。
【００１８】また、他の種類のベアチップを使用する場
合、第１ベアチップ１０および第２ベアチップ２０の接
続に関しても、絶縁用樹脂５や固定用樹脂３を塗布する
装置のプログラム設定変更のみで対応できることにな
る。したがって、異なる品種の半導体装置１を製造する
場合であっても即座に対応でき、品種変更にともなう初
期費用をほとんどかけなくて済むというメリットがあ
る。
合、第１ベアチップ１０および第２ベアチップ２０の接
続に関しても、絶縁用樹脂５や固定用樹脂３を塗布する
装置のプログラム設定変更のみで対応できることにな
る。したがって、異なる品種の半導体装置１を製造する
場合であっても即座に対応でき、品種変更にともなう初
期費用をほとんどかけなくて済むというメリットがあ
る。
【００１９】なお、図２では第１ベアチップ１０および
第２ベアチップ２０の２つのベアチップを重ねて成る半
導体装置１の製造方法の例を示したが、図１（ｂ）に示
すような第３ベアチップ３０を重ねて３段とする半導体
装置１またこれ以上のベアチップを重ねる半導体装置の
製造方法であっても同様である。この場合には、第１ベ
アチップ１０上に絶縁用樹脂５および固定用樹脂３を介
して第２ベアチップ２０を接続したと同様に、第３ベア
チップ３０上に他のベアチップを接続すればよい。
第２ベアチップ２０の２つのベアチップを重ねて成る半
導体装置１の製造方法の例を示したが、図１（ｂ）に示
すような第３ベアチップ３０を重ねて３段とする半導体
装置１またこれ以上のベアチップを重ねる半導体装置の
製造方法であっても同様である。この場合には、第１ベ
アチップ１０上に絶縁用樹脂５および固定用樹脂３を介
して第２ベアチップ２０を接続したと同様に、第３ベア
チップ３０上に他のベアチップを接続すればよい。
【００２０】図３は、本発明の半導体装置１の他の例を
説明する模式断面図である。図３（ａ）および（ｂ）で
は、第１ベアチップ１０と第２ベアチップ２０との大き
さが異なる半導体装置１の例を各々示している。図３
（ａ）に示す半導体装置１では、第１ベアチップ１０の
上にこれより小さい第２ベアチップ２０が接続されてお
り、図３（ｂ）に示す半導体装置１では、第１ベアチッ
プ１０の上にこれより大きい第２ベアチップ２０が接続
されている。このように、重ね合わせるベアチップの大
きさが異なっていてもよく、これによって種々のベアチ
ップの組合せから成る半導体装置１を構成できることに
なる。
説明する模式断面図である。図３（ａ）および（ｂ）で
は、第１ベアチップ１０と第２ベアチップ２０との大き
さが異なる半導体装置１の例を各々示している。図３
（ａ）に示す半導体装置１では、第１ベアチップ１０の
上にこれより小さい第２ベアチップ２０が接続されてお
り、図３（ｂ）に示す半導体装置１では、第１ベアチッ
プ１０の上にこれより大きい第２ベアチップ２０が接続
されている。このように、重ね合わせるベアチップの大
きさが異なっていてもよく、これによって種々のベアチ
ップの組合せから成る半導体装置１を構成できることに
なる。
【００２１】また、図３（ｃ）に示す半導体装置１は、
第１ベアチップ１０上の絶縁用樹脂５の中央部分に窪み
を設け、この中に第２ベアチップ２０を埋め込む構成と
なっている。この半導体装置１を製造する場合には、先
ず回路基板２上に固定用樹脂３を介して第１ベアチップ
を接続し、ボンディングワイヤー４による配線を施す。
その後、第１ベアチップ１０上に絶縁用樹脂５を塗布す
るが、この際、ボンディングワイヤー４の配線領域（図
中Ｓ参照）内に窪みを設ける。
第１ベアチップ１０上の絶縁用樹脂５の中央部分に窪み
を設け、この中に第２ベアチップ２０を埋め込む構成と
なっている。この半導体装置１を製造する場合には、先
ず回路基板２上に固定用樹脂３を介して第１ベアチップ
を接続し、ボンディングワイヤー４による配線を施す。
その後、第１ベアチップ１０上に絶縁用樹脂５を塗布す
るが、この際、ボンディングワイヤー４の配線領域（図
中Ｓ参照）内に窪みを設ける。
【００２２】この窪みを設けるには、第１ベアチップ１
０に接続されるボンディングワイヤー４を覆う絶縁用樹
脂５として粘性の高いものを使用しボンディングワイヤ
ー４のループ部分を覆うようダム状に塗布した後、この
内側に粘性の低い絶縁用樹脂５を薄く塗布する。そし
て、この窪み内に第２ベアチップ２０を埋め込むように
固定するための固定用樹脂３をなるべく薄く塗布し、こ
れを介して第２ベアチップ２０を接続する。
０に接続されるボンディングワイヤー４を覆う絶縁用樹
脂５として粘性の高いものを使用しボンディングワイヤ
ー４のループ部分を覆うようダム状に塗布した後、この
内側に粘性の低い絶縁用樹脂５を薄く塗布する。そし
て、この窪み内に第２ベアチップ２０を埋め込むように
固定するための固定用樹脂３をなるべく薄く塗布し、こ
れを介して第２ベアチップ２０を接続する。
【００２３】このような半導体装置１では、絶縁用樹脂
５に窪みを設けた分だけ他の例に比べて半導体装置１全
体の高さｈを低くすることが可能となる。つまり、半導
体装置１の高密度化と放熱効率の向上さらには半導体装
置１の薄型化を図る場合に有効なものとなる。
５に窪みを設けた分だけ他の例に比べて半導体装置１全
体の高さｈを低くすることが可能となる。つまり、半導
体装置１の高密度化と放熱効率の向上さらには半導体装
置１の薄型化を図る場合に有効なものとなる。
【００２４】なお、本実施例に示したいずれの半導体装
置１においても絶縁用樹脂５と固定用樹脂３とを異なる
ものとして説明したが、固定用樹脂３を絶縁用樹脂５と
同じものとしてもよい。これによって、さらに半導体装
置１の製造におけるコストダウンを図ることが可能とな
る。また、図３に示す他の例においても、ベアチップを
２段にする場合のみならず３段またはそれ以上であって
も同様である。
置１においても絶縁用樹脂５と固定用樹脂３とを異なる
ものとして説明したが、固定用樹脂３を絶縁用樹脂５と
同じものとしてもよい。これによって、さらに半導体装
置１の製造におけるコストダウンを図ることが可能とな
る。また、図３に示す他の例においても、ベアチップを
２段にする場合のみならず３段またはそれ以上であって
も同様である。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置およびその製造方法によれば次のような効果がある。
すなわち、複数のベアチップを重ねる半導体装置の場合
であっても、各ベアチップの間に絶縁部材を介している
ためベアチップの放熱効率を向上させることが可能とな
る。また、本発明の半導体装置を製造するにあたり、ボ
ンディングワイヤーを用いて配線を行っているため、多
品種少量生産に即座に対応することが可能となる。
置およびその製造方法によれば次のような効果がある。
すなわち、複数のベアチップを重ねる半導体装置の場合
であっても、各ベアチップの間に絶縁部材を介している
ためベアチップの放熱効率を向上させることが可能とな
る。また、本発明の半導体装置を製造するにあたり、ボ
ンディングワイヤーを用いて配線を行っているため、多
品種少量生産に即座に対応することが可能となる。
【図１】本発明の半導体装置を説明する模式断面図で、
（ａ）は２段の例、（ｂ）は３段の例である。
（ａ）は２段の例、（ｂ）は３段の例である。
【図２】本発明の半導体装置の製造方法を（ａ）〜
（ｃ）の各工程順に説明する模式断面図である。
（ｃ）の各工程順に説明する模式断面図である。
【図３】他の例を（ａ）〜（ｃ）に示す模式断面図であ
る。
る。
１ 半導体装置 ２ 回路基板 ３ 固定用樹脂 ４ ボンディングワイヤー ５ 絶縁用樹脂 １０ 第１ベアチップ ２０ 第２ベアチップ ３０ 第３ベアチップ
Claims (2)
- 【請求項１】 回路基板上に複数のベアチップが立体的
に実装されて成る半導体装置であって、 前記回路基板上に実装される一のベアチップと、 前記一のベアチップと前記回路基板上の回路との電気的
な接続を行う一のボンディングワイヤーと、 前記一のベアチップ上に絶縁部材を介して接続される他
のベアチップと、 前記他のベアチップと前記回路基板上の回路との電気的
な接続を行う他のボンディングワイヤーとを備えている
ことを特徴とする半導体装置。 - 【請求項２】 回路基板上に一のベアチップを実装した
後、該一のベアチップと該回路基板上の回路とを一のボ
ンディングワイヤーで接続し、 次いで、前記一のベアチップ上に絶縁部材を介して他の
ベアチップを接続した後、該他のベアチップと前記回路
基板上の回路とを他のボンディングワイヤーで接続する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7085021A JPH08288455A (ja) | 1995-04-11 | 1995-04-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7085021A JPH08288455A (ja) | 1995-04-11 | 1995-04-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288455A true JPH08288455A (ja) | 1996-11-01 |
Family
ID=13847085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7085021A Pending JPH08288455A (ja) | 1995-04-11 | 1995-04-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288455A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020015214A (ko) * | 2000-08-21 | 2002-02-27 | 마이클 디. 오브라이언 | 반도체패키지 |
| JP2002203939A (ja) * | 2000-12-27 | 2002-07-19 | Sony Corp | 集積型電子部品及びその集積方法 |
| JP2003031760A (ja) * | 2001-07-11 | 2003-01-31 | Nec Kyushu Ltd | 半導体装置 |
| US6545365B2 (en) | 2000-04-26 | 2003-04-08 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed chip stack type semiconductor device |
| US6800943B2 (en) * | 2001-04-03 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Solid image pickup device |
| JP2005519471A (ja) * | 2002-02-28 | 2005-06-30 | フリースケール セミコンダクター インコーポレイテッド | 積層ダイ半導体装置 |
| US6977439B2 (en) | 2002-03-21 | 2005-12-20 | Samsung Electronics Co., Ltd. | Semiconductor chip stack structure |
| JP2006040983A (ja) * | 2004-07-23 | 2006-02-09 | Akita Denshi Systems:Kk | 半導体装置の製造方法 |
| JP2006128169A (ja) * | 2004-10-26 | 2006-05-18 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2007088512A (ja) * | 2006-12-26 | 2007-04-05 | Sharp Corp | 半導体装置 |
| JP2007318060A (ja) * | 2006-04-26 | 2007-12-06 | Sony Corp | 半導体装置及びその製造方法 |
| CN100369248C (zh) * | 2004-02-13 | 2008-02-13 | 株式会社东芝 | 叠层mcp及其制造方法 |
| JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
| DE19905220B4 (de) * | 1998-02-11 | 2008-11-20 | Microelectronic Packaging Dresden Gmbh | Multichipanordnung |
| CN100440464C (zh) * | 2005-03-28 | 2008-12-03 | 株式会社东芝 | 层叠型半导体器件以及层叠型电子部件的制造方法 |
| US7518223B2 (en) * | 2001-08-24 | 2009-04-14 | Micron Technology, Inc. | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer |
| JP2009099922A (ja) * | 2007-10-16 | 2009-05-07 | Hynix Semiconductor Inc | 積層半導体パッケージ及びこれの製造方法 |
| US7615413B2 (en) | 2005-03-28 | 2009-11-10 | Kabushiki Kaisha Toshiba | Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component |
| US7629695B2 (en) | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
| JP2019186552A (ja) * | 2018-04-12 | 2019-10-24 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 集積デバイスパッケージの実装構造体 |
-
1995
- 1995-04-11 JP JP7085021A patent/JPH08288455A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19905220B4 (de) * | 1998-02-11 | 2008-11-20 | Microelectronic Packaging Dresden Gmbh | Multichipanordnung |
| US6545365B2 (en) | 2000-04-26 | 2003-04-08 | Mitsubishi Denki Kabushiki Kaisha | Resin-sealed chip stack type semiconductor device |
| KR20020015214A (ko) * | 2000-08-21 | 2002-02-27 | 마이클 디. 오브라이언 | 반도체패키지 |
| JP2002203939A (ja) * | 2000-12-27 | 2002-07-19 | Sony Corp | 集積型電子部品及びその集積方法 |
| US6800943B2 (en) * | 2001-04-03 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Solid image pickup device |
| JP2003031760A (ja) * | 2001-07-11 | 2003-01-31 | Nec Kyushu Ltd | 半導体装置 |
| US7518223B2 (en) * | 2001-08-24 | 2009-04-14 | Micron Technology, Inc. | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer |
| JP2005519471A (ja) * | 2002-02-28 | 2005-06-30 | フリースケール セミコンダクター インコーポレイテッド | 積層ダイ半導体装置 |
| US6977439B2 (en) | 2002-03-21 | 2005-12-20 | Samsung Electronics Co., Ltd. | Semiconductor chip stack structure |
| CN100369248C (zh) * | 2004-02-13 | 2008-02-13 | 株式会社东芝 | 叠层mcp及其制造方法 |
| US7629695B2 (en) | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| US9024424B2 (en) | 2004-05-20 | 2015-05-05 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| US8268673B2 (en) | 2004-05-20 | 2012-09-18 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| US8008763B2 (en) | 2004-05-20 | 2011-08-30 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| JP2006040983A (ja) * | 2004-07-23 | 2006-02-09 | Akita Denshi Systems:Kk | 半導体装置の製造方法 |
| JP2006128169A (ja) * | 2004-10-26 | 2006-05-18 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US7785926B2 (en) | 2005-03-28 | 2010-08-31 | Kabushiki Kaisha Toshiba | Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component |
| CN100440464C (zh) * | 2005-03-28 | 2008-12-03 | 株式会社东芝 | 层叠型半导体器件以及层叠型电子部件的制造方法 |
| US7615413B2 (en) | 2005-03-28 | 2009-11-10 | Kabushiki Kaisha Toshiba | Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component |
| JP2007318060A (ja) * | 2006-04-26 | 2007-12-06 | Sony Corp | 半導体装置及びその製造方法 |
| US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
| US8518744B2 (en) | 2006-09-21 | 2013-08-27 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
| JP2007088512A (ja) * | 2006-12-26 | 2007-04-05 | Sharp Corp | 半導体装置 |
| JP2009099922A (ja) * | 2007-10-16 | 2009-05-07 | Hynix Semiconductor Inc | 積層半導体パッケージ及びこれの製造方法 |
| JP2019186552A (ja) * | 2018-04-12 | 2019-10-24 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 集積デバイスパッケージの実装構造体 |
| US11127716B2 (en) | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US6410987B1 (en) | Semiconductor device and a method of manufacturing the same and an electronic device | |
| CN104520987B (zh) | 具有引线键合互连且基板少的堆叠封装 | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| US7074696B1 (en) | Semiconductor circuit module and method for fabricating semiconductor circuit modules | |
| US20040106229A1 (en) | Methods for assembling multiple semiconductor devices | |
| KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| US20020172024A1 (en) | Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged | |
| JPH0661406A (ja) | 半導体装置及び半導体装置の製造方法及びテ−プキャリア | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| US9147600B2 (en) | Packages for multiple semiconductor chips | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
| US7598599B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| KR20070034438A (ko) | 스택된 다이 패키지의 제조 방법 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| CN100435329C (zh) | 微引线框封装及制造微引线框封装的方法 | |
| US6284566B1 (en) | Chip scale package and method for manufacture thereof | |
| US6410977B1 (en) | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device | |
| US6339253B1 (en) | Semiconductor package | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2004031561A (ja) | 半導体装置およびその製造方法 | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
| JP2568057B2 (ja) | 集積回路装置 |