JPH08288809A - パワー・トランジスタ用チャージ・ポンプ制御回路 - Google Patents
パワー・トランジスタ用チャージ・ポンプ制御回路Info
- Publication number
- JPH08288809A JPH08288809A JP8016103A JP1610396A JPH08288809A JP H08288809 A JPH08288809 A JP H08288809A JP 8016103 A JP8016103 A JP 8016103A JP 1610396 A JP1610396 A JP 1610396A JP H08288809 A JPH08288809 A JP H08288809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power transistor
- reference voltage
- input terminal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 パワー・トランジスタＭＰに常時適切に電力
を供給すること。 【解決手段】 ダイオード（Ｄ）を介して第１の供給基
準電圧（Ｖｃｃ）と，負荷（ＲＬ）を介して第２の基準
電圧（ＧＮＤ）とに接続されたドライバー回路（１）を
含み，ドライバー回路（１）はパワー・トランジスタ
（ＭＰ）に接続され，ポンプ・コンデンサ（Ｃｂ）に接
続されたパワー・トランジスタ（ＭＰ）は他の供給基準
電圧（ＶＨ）と負荷（ＲＬ）との間に接続され，第１の
供給基準電圧（Ｖｃｃ）と第２の基準電圧（ＧＮＤ）と
の間に接続されていると同時にドライバー回路（１）と
スイッチ（３）にも接続されている制御論理回路（２）
を含み，スイッチ（３）はパワー・トランジスタ（Ｍ
Ｐ）と負荷（ＲＬ）との間に接続され，ドライバー回路
（１）と，制御論理回路（２）の下流のスイッチ（３）
と第２の基準電圧（ＧＮＤ）との間に接続されたポンプ
・コンデンサ（Ｃｂ）の充電状態をチェックするための
充電状態チェック回路（４）に接続されている。
を供給すること。 【解決手段】 ダイオード（Ｄ）を介して第１の供給基
準電圧（Ｖｃｃ）と，負荷（ＲＬ）を介して第２の基準
電圧（ＧＮＤ）とに接続されたドライバー回路（１）を
含み，ドライバー回路（１）はパワー・トランジスタ
（ＭＰ）に接続され，ポンプ・コンデンサ（Ｃｂ）に接
続されたパワー・トランジスタ（ＭＰ）は他の供給基準
電圧（ＶＨ）と負荷（ＲＬ）との間に接続され，第１の
供給基準電圧（Ｖｃｃ）と第２の基準電圧（ＧＮＤ）と
の間に接続されていると同時にドライバー回路（１）と
スイッチ（３）にも接続されている制御論理回路（２）
を含み，スイッチ（３）はパワー・トランジスタ（Ｍ
Ｐ）と負荷（ＲＬ）との間に接続され，ドライバー回路
（１）と，制御論理回路（２）の下流のスイッチ（３）
と第２の基準電圧（ＧＮＤ）との間に接続されたポンプ
・コンデンサ（Ｃｂ）の充電状態をチェックするための
充電状態チェック回路（４）に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は，ポンプ・コンデン
サの充電状態をチェックするための装置を含んでいるチ
ャージ・ポンプ・タイプのパワー・トランジスタ用制御
回路に関するものである。
サの充電状態をチェックするための装置を含んでいるチ
ャージ・ポンプ・タイプのパワー・トランジスタ用制御
回路に関するものである。
【０００２】より具体的には，本発明は，ダイオードを
介して第１の供給基準電圧に，そして，負荷を介して第
２の基準電圧に接続されたドライバー回路によって構成
されるパラー・トランジスタ用チャージ・ポンプ制御回
路に関するものである。この場合，ドライバー回路は上
記パワー・トランジスタに接続されており，ポンプ・コ
ンデンサに接続された上記パワー・トランジスタは他の
供給基準電圧と上記負荷との間に接続されている。
介して第１の供給基準電圧に，そして，負荷を介して第
２の基準電圧に接続されたドライバー回路によって構成
されるパラー・トランジスタ用チャージ・ポンプ制御回
路に関するものである。この場合，ドライバー回路は上
記パワー・トランジスタに接続されており，ポンプ・コ
ンデンサに接続された上記パワー・トランジスタは他の
供給基準電圧と上記負荷との間に接続されている。
【０００３】
【従来の技術】公知のように，チャージ・ポンプ・タイ
プの制御回路は，一般的に，ＭＯＳタイプのパワー・ト
ランジスタを用いる高電圧装置において使用される。こ
のような制御回路は，上記ポンプ・コンデンサを介して
上記供給電圧より高い電圧を提供することができる。こ
れによって，パワー・トランジスタを駆動するドライバ
ー回路に電源を供給する。
プの制御回路は，一般的に，ＭＯＳタイプのパワー・ト
ランジスタを用いる高電圧装置において使用される。こ
のような制御回路は，上記ポンプ・コンデンサを介して
上記供給電圧より高い電圧を提供することができる。こ
れによって，パワー・トランジスタを駆動するドライバ
ー回路に電源を供給する。
【０００４】上記回路が正常に動作するための基本的な
要件は，ドライバー回路の電源がＯＮされる前に，上記
ポンプ・コンデンサＣｂが十分に充電されていることで
ある。
要件は，ドライバー回路の電源がＯＮされる前に，上記
ポンプ・コンデンサＣｂが十分に充電されていることで
ある。
【０００５】この公知の制御方式を図４に示す回路図に
基づいて説明する。
基づいて説明する。
【０００６】図４には，ダイオードＤ’を介して第１の
基準電圧Ｖｃｃと，負荷抵抗ＲＬ’を介して接地基準電
圧ＧＮＤに接続されているドライバー回路（ＰＩＬ）と
により構成された従来の制御回路が示されている。
基準電圧Ｖｃｃと，負荷抵抗ＲＬ’を介して接地基準電
圧ＧＮＤに接続されているドライバー回路（ＰＩＬ）と
により構成された従来の制御回路が示されている。
【０００７】ドライバー回路ＰＩＬには制御信号Ｓｉが
入力され，パワー・トランジスタＭＰ’に接続される出
力端子を有している。このパワー・トランジスタＭＰ’
は，次に，ポンプ・コンデンサＣｂ’と並列に，第２の
供給電圧ＶＨと負荷抵抗ＲＬ’との間に接続されてい
る。
入力され，パワー・トランジスタＭＰ’に接続される出
力端子を有している。このパワー・トランジスタＭＰ’
は，次に，ポンプ・コンデンサＣｂ’と並列に，第２の
供給電圧ＶＨと負荷抵抗ＲＬ’との間に接続されてい
る。
【０００８】負荷抵抗ＲＬ’を提供することにより，地
面に対する低いインピーダンスが達成される。したがっ
て，この負荷抵抗ＲＬ’はその内部を流れる，図４では
Ｉｃ’で示されている電流により，その充電機能を果た
すものである。
面に対する低いインピーダンスが達成される。したがっ
て，この負荷抵抗ＲＬ’はその内部を流れる，図４では
Ｉｃ’で示されている電流により，その充電機能を果た
すものである。
【０００９】
【発明が解決しようとする課題】このような方式は，多
くの点で利点を有していると同時に，いくつかの欠点も
有しており，その中でも最も重大なものは，このような
タイプの制御回路の場合，電流が負荷抵抗ＲＬ’を介し
て継続的に吸収されてしまうことである。
くの点で利点を有していると同時に，いくつかの欠点も
有しており，その中でも最も重大なものは，このような
タイプの制御回路の場合，電流が負荷抵抗ＲＬ’を介し
て継続的に吸収されてしまうことである。
【００１０】さらに，図４に示した回路は，いずれかの
イネーブル信号がドライバー回路ＰＩＬの入力端子に入
力される前にコンデンサＣｂ’のために十分に充電され
ることはあり得ない。
イネーブル信号がドライバー回路ＰＩＬの入力端子に入
力される前にコンデンサＣｂ’のために十分に充電され
ることはあり得ない。
【００１１】本発明の基本的な技術的課題は，コンデン
サＣｂ’の充電状態を測定すると同時に，ドライバー回
路を適切に駆動して，そのことによって従来の回路に付
随する制約や欠点を克服するための適切な構造的，機能
的特徴を有するパワー・トランジスタ用チャージ・ポン
プ制御回路を得ることを目的とする。
サＣｂ’の充電状態を測定すると同時に，ドライバー回
路を適切に駆動して，そのことによって従来の回路に付
随する制約や欠点を克服するための適切な構造的，機能
的特徴を有するパワー・トランジスタ用チャージ・ポン
プ制御回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係るパワー・トランジスタ用チャージ
・ポンプ制御回路にあっては，ダイオード（Ｄ）を介し
て第１の供給基準電圧（Ｖｃｃ）と，負荷（ＲＬ）を介
して第２の基準電圧（ＧＮＤ）とに接続されたドライバ
ー回路（１）を含み，前記ドライバー回路（１）はパワ
ー・トランジスタ（ＭＰ）に接続され，ポンプ・コンデ
ンサ（Ｃｂ）に接続された前記パワー・トランジスタ
（ＭＰ）は他の供給基準電圧（ＶＨ）と前記負荷（Ｒ
Ｌ）との間に接続され，前記第１の供給基準電圧（Ｖｃ
ｃ）と第２の基準電圧（ＧＮＤ）との間に接続されてい
ると同時に前記ドライバー回路（１）とスイッチ（３）
にも接続されている制御論理回路（２）を含み，前記ス
イッチ（３）は前記パワー・トランジスタ（ＭＰ）と前
記負荷（ＲＬ）との間に接続され，前記ドライバー回路
（１）と，前記制御論理回路（２）の下流の前記スイッ
チ（３）と第２の基準電圧（ＧＮＤ）との間に接続され
た前記ポンプ・コンデンサ（Ｃｂ）の充電状態をチェッ
クするための充電状態チェック回路（４）に接続されて
いるものである。
めに，請求項１に係るパワー・トランジスタ用チャージ
・ポンプ制御回路にあっては，ダイオード（Ｄ）を介し
て第１の供給基準電圧（Ｖｃｃ）と，負荷（ＲＬ）を介
して第２の基準電圧（ＧＮＤ）とに接続されたドライバ
ー回路（１）を含み，前記ドライバー回路（１）はパワ
ー・トランジスタ（ＭＰ）に接続され，ポンプ・コンデ
ンサ（Ｃｂ）に接続された前記パワー・トランジスタ
（ＭＰ）は他の供給基準電圧（ＶＨ）と前記負荷（Ｒ
Ｌ）との間に接続され，前記第１の供給基準電圧（Ｖｃ
ｃ）と第２の基準電圧（ＧＮＤ）との間に接続されてい
ると同時に前記ドライバー回路（１）とスイッチ（３）
にも接続されている制御論理回路（２）を含み，前記ス
イッチ（３）は前記パワー・トランジスタ（ＭＰ）と前
記負荷（ＲＬ）との間に接続され，前記ドライバー回路
（１）と，前記制御論理回路（２）の下流の前記スイッ
チ（３）と第２の基準電圧（ＧＮＤ）との間に接続され
た前記ポンプ・コンデンサ（Ｃｂ）の充電状態をチェッ
クするための充電状態チェック回路（４）に接続されて
いるものである。
【００１３】また，請求項２に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記制御論
理回路（２）が，第１の入力端子（６）によりドライバ
ー回路（１）のための制御信号（Ｓｉ）を入力するよう
に適合化された，少なくとも１つの，ＡＮＤタイプの第
１の論理ゲート（５）を有していることを特徴とする請
求項１に記載のパワー・トランジスタ用チャージ・ポン
プ制御回路。
タ用チャージ・ポンプ制御回路にあっては，前記制御論
理回路（２）が，第１の入力端子（６）によりドライバ
ー回路（１）のための制御信号（Ｓｉ）を入力するよう
に適合化された，少なくとも１つの，ＡＮＤタイプの第
１の論理ゲート（５）を有していることを特徴とする請
求項１に記載のパワー・トランジスタ用チャージ・ポン
プ制御回路。
【００１４】また，請求項３に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記制御信
号（Ｓｉ）が，基本的に方形波である。
タ用チャージ・ポンプ制御回路にあっては，前記制御信
号（Ｓｉ）が，基本的に方形波である。
【００１５】また，請求項４に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記制御論
理回路（２）が，並列に構成された第１（Ａ１）および
第２（Ａ２）の比較器と，ＡＮＤタイプの第２の論理ゲ
ート（８）と，フリップ−フロップ（９）とを有し，前
記フリップ−フロップ（９）が前記第１の論理ゲート
（５）の第２の入力端子（７）に接続された出力端子
（Ｑ）を有しているものである。
タ用チャージ・ポンプ制御回路にあっては，前記制御論
理回路（２）が，並列に構成された第１（Ａ１）および
第２（Ａ２）の比較器と，ＡＮＤタイプの第２の論理ゲ
ート（８）と，フリップ−フロップ（９）とを有し，前
記フリップ−フロップ（９）が前記第１の論理ゲート
（５）の第２の入力端子（７）に接続された出力端子
（Ｑ）を有しているものである。
【００１６】また，請求項５に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記フリッ
プ−フロップ（９）が，第１（Ｓ）および第２（Ｒ）の
入力端子を有し，前記第１の入力端子（Ｓ）は前記第１
の比較器（Ａ１）の出力端子に接続され，前記第２の入
力端子（Ｒ）は前記第２の論理ゲート（８）を介して第
２の比較器（Ａ２）の出力端子に接続されているもので
ある。
タ用チャージ・ポンプ制御回路にあっては，前記フリッ
プ−フロップ（９）が，第１（Ｓ）および第２（Ｒ）の
入力端子を有し，前記第１の入力端子（Ｓ）は前記第１
の比較器（Ａ１）の出力端子に接続され，前記第２の入
力端子（Ｒ）は前記第２の論理ゲート（８）を介して第
２の比較器（Ａ２）の出力端子に接続されているもので
ある。
【００１７】また，請求項６に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記第２の
論理ゲート（８）が，前記充電状態チェック回路（４）
に接続された第１の入力端子（１０）と前記第２の比較
器（Ａ２）に接続された第２の入力端子（１１）を有し
ているものである。
タ用チャージ・ポンプ制御回路にあっては，前記第２の
論理ゲート（８）が，前記充電状態チェック回路（４）
に接続された第１の入力端子（１０）と前記第２の比較
器（Ａ２）に接続された第２の入力端子（１１）を有し
ているものである。
【００１８】また，請求項７に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記第１
（Ａ１）および第２（Ａ２）の比較器が，それぞれ，前
記第１の供給基準電圧（Ｖｃｃ）に接続された第１の入
力端子（１２，１２’）と，対応する基準電圧（ＶＲ
１，ＶＲ２）の発生装置に接続された第２の入力端子
（１３，１３’）とを有しているものである。
タ用チャージ・ポンプ制御回路にあっては，前記第１
（Ａ１）および第２（Ａ２）の比較器が，それぞれ，前
記第１の供給基準電圧（Ｖｃｃ）に接続された第１の入
力端子（１２，１２’）と，対応する基準電圧（ＶＲ
１，ＶＲ２）の発生装置に接続された第２の入力端子
（１３，１３’）とを有しているものである。
【００１９】また，請求項８に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記スイッ
チ（３）が，パワー・トランジスタ（ＭＰ）とポンプ・
コンデンサ（Ｃｂ）との間において前記ドライバー回路
（１）とコモン・ノード（Ｘ）に接続されたソース端子
（Ｓ１）と，前記制御論理回路（２）に接続されたゲー
ト端子（Ｇ１）と，前記負荷（ＲＬ）に接続されたドレ
イン端子（Ｄ１）とを有するＭＯＳトランジスタ（Ｍ
１）からなるものである。
タ用チャージ・ポンプ制御回路にあっては，前記スイッ
チ（３）が，パワー・トランジスタ（ＭＰ）とポンプ・
コンデンサ（Ｃｂ）との間において前記ドライバー回路
（１）とコモン・ノード（Ｘ）に接続されたソース端子
（Ｓ１）と，前記制御論理回路（２）に接続されたゲー
ト端子（Ｇ１）と，前記負荷（ＲＬ）に接続されたドレ
イン端子（Ｄ１）とを有するＭＯＳトランジスタ（Ｍ
１）からなるものである。
【００２０】また，請求項９に係るパワー・トランジス
タ用チャージ・ポンプ制御回路にあっては，前記充電状
態チェック回路（４）が，負荷（ＲＬ）に接続された第
２の入力端子（１４）と基準電圧（ＶＲ３）の発生装置
に接続された第２の入力端子（１５）とを有する比較器
（Ａ３）により構成されているものである。
タ用チャージ・ポンプ制御回路にあっては，前記充電状
態チェック回路（４）が，負荷（ＲＬ）に接続された第
２の入力端子（１４）と基準電圧（ＶＲ３）の発生装置
に接続された第２の入力端子（１５）とを有する比較器
（Ａ３）により構成されているものである。
【００２１】また，請求項１０に係るパワー・トランジ
スタ用チャージ・ポンプ制御回路にあっては，前記スイ
ッチ（３）が，さらに，前記ＭＯＳトランジスタ（Ｍ
１）と前記ドライバー回路（１）との間に接続されたダ
イオード（Ｄ２）を含んでいるものである。
スタ用チャージ・ポンプ制御回路にあっては，前記スイ
ッチ（３）が，さらに，前記ＭＯＳトランジスタ（Ｍ
１）と前記ドライバー回路（１）との間に接続されたダ
イオード（Ｄ２）を含んでいるものである。
【００２２】すなわち，本発明の基礎となる技術的思想
はポンプ・コンデンサのチャージ信号を他のすべての回
路イネーブル信号より圧倒的に強くすることである。こ
の思想に基づいて，この課題は上に述べたような，そし
て，請求項１に定義されているような回路構成によって
解決できる。
はポンプ・コンデンサのチャージ信号を他のすべての回
路イネーブル信号より圧倒的に強くすることである。こ
の思想に基づいて，この課題は上に述べたような，そし
て，請求項１に定義されているような回路構成によって
解決できる。
【００２３】本発明に係る制御回路の特徴と利点は，非
限定的な実施例として示される本発明の実施の形態に関
する以下の詳細な説明と，付随する図面とを参照するこ
とにより明らかになる。
限定的な実施例として示される本発明の実施の形態に関
する以下の詳細な説明と，付随する図面とを参照するこ
とにより明らかになる。
【００２４】
【発明の実施の形態】以下，この発明に係るパワー・ト
ランジスタ用チャージ・ポンプ制御回路の実施の形態を
図面に基づいて説明する。
ランジスタ用チャージ・ポンプ制御回路の実施の形態を
図面に基づいて説明する。
【００２５】〔実施例１〕図１は，本発明に係るパワー
・トランジスタ用チャージ・ポンプ制御回路の実施例を
示す回路図であり，ここで，ＣＣはこの制御回路全体を
示している。
・トランジスタ用チャージ・ポンプ制御回路の実施例を
示す回路図であり，ここで，ＣＣはこの制御回路全体を
示している。
【００２６】この制御回路ＣＣは，第１の供給基準電圧
Ｖｃｃと，信号接地ＧＮＤなどの第２の基準電圧との間
に接続されたドライバー回路１を含んでいる。このドラ
イバー回路１はダイオードＤを介して第１の供給基準電
圧Ｖｃｃと，抵抗ＲＬで示される負荷を介して接地ＧＮ
Ｄ（第２の基準電圧）とに接続されている。
Ｖｃｃと，信号接地ＧＮＤなどの第２の基準電圧との間
に接続されたドライバー回路１を含んでいる。このドラ
イバー回路１はダイオードＤを介して第１の供給基準電
圧Ｖｃｃと，抵抗ＲＬで示される負荷を介して接地ＧＮ
Ｄ（第２の基準電圧）とに接続されている。
【００２７】このドライバー回路１はまた，ＭＯＳタイ
プのパワー・トランジスタＭＰにも接続されている。ポ
ンプ・コンデンサＣｂに接続されたパワー・トランジス
タＭＰは第２の供給基準電圧ＶＨと負荷抵抗ＲＬとの間
に接続されている。
プのパワー・トランジスタＭＰにも接続されている。ポ
ンプ・コンデンサＣｂに接続されたパワー・トランジス
タＭＰは第２の供給基準電圧ＶＨと負荷抵抗ＲＬとの間
に接続されている。
【００２８】また，本実施例によれば，制御論理回路２
に接続されたスイッチ３は，ドライバー回路１と負荷抵
抗ＲＬとの間に接続されている。
に接続されたスイッチ３は，ドライバー回路１と負荷抵
抗ＲＬとの間に接続されている。
【００２９】この制御論理回路２は，第１の供給基準電
圧Ｖｃｃと接地ＧＮＤとの間に接続され，ドライバー回
路１と，以下に述べるポンプ・コンデンサＣｂの充電状
態をチェックするための充電状態チェック回路４に接続
されている。
圧Ｖｃｃと接地ＧＮＤとの間に接続され，ドライバー回
路１と，以下に述べるポンプ・コンデンサＣｂの充電状
態をチェックするための充電状態チェック回路４に接続
されている。
【００３０】好適にも，本実施例によれば，スイッチ３
はＭＯＳタイプのトランジスタＭ１を含んでいる。この
トランジスタＭ１はドライバー回路１およびパワー・ト
ランジスタＭＰとポンプ・コンデンサＣｂとの間のコモ
ン・ノードＸに接続されたソース端子Ｓ１を有してい
る。
はＭＯＳタイプのトランジスタＭ１を含んでいる。この
トランジスタＭ１はドライバー回路１およびパワー・ト
ランジスタＭＰとポンプ・コンデンサＣｂとの間のコモ
ン・ノードＸに接続されたソース端子Ｓ１を有してい
る。
【００３１】トランジスタＭ１のドレイン端子Ｄ１は負
荷抵抗ＲＬを介して接地ＧＮＤに接続されており，一
方，そのゲート端子Ｇ１は制御論理回路２の出力端子９
ｕに接続されている。
荷抵抗ＲＬを介して接地ＧＮＤに接続されており，一
方，そのゲート端子Ｇ１は制御論理回路２の出力端子９
ｕに接続されている。
【００３２】制御論理回路２はその出力端子がドライバ
ー回路１に接続されているＡＮＤタイプの第１の論理ゲ
ート５を含んでいる。この第１の論理ゲート５は，第１
の入力端子６で，ドライバー回路１に向けた制御信号Ｓ
ｉを入力する。
ー回路１に接続されているＡＮＤタイプの第１の論理ゲ
ート５を含んでいる。この第１の論理ゲート５は，第１
の入力端子６で，ドライバー回路１に向けた制御信号Ｓ
ｉを入力する。
【００３３】図２に示すように，この制御信号Ｓｉは基
本的には方形波である。
本的には方形波である。
【００３４】さらに，制御論理回路２は，フリップ−フ
ロップ９を含んでおり，このフリップ−フロップ９の出
力端子Ｑは第１の論理ゲート５の第２の入力端子７とト
ランジスタＭ１のゲート端子Ｇ１に接続されている。
ロップ９を含んでおり，このフリップ−フロップ９の出
力端子Ｑは第１の論理ゲート５の第２の入力端子７とト
ランジスタＭ１のゲート端子Ｇ１に接続されている。
【００３５】フリップ−フロップ９の入力端子Ｓおよび
Ｒは，第１および第２の比較器Ａ１およびＡ２のそれぞ
れの出力端子１４および１４’に接続されている。
Ｒは，第１および第２の比較器Ａ１およびＡ２のそれぞ
れの出力端子１４および１４’に接続されている。
【００３６】上記第１の比較器Ａ１および第２の比較器
Ａ２は，それぞれ，第１の供給電圧Ｖｃｃに接続された
第１の入力端子１２，１２’と，対応する基準電圧ＶＲ
１およびＶＲ２の発生装置に接続された第２の入力端子
１３および１３’を有している。
Ａ２は，それぞれ，第１の供給電圧Ｖｃｃに接続された
第１の入力端子１２，１２’と，対応する基準電圧ＶＲ
１およびＶＲ２の発生装置に接続された第２の入力端子
１３および１３’を有している。
【００３７】第２の比較器Ａ２は，ＡＮＤタイプの第２
の論理ゲート８を介してフリップ−フロップ９の入力端
子Ｒに接続されている。さらに具体的には，第２の比較
器Ａ２は第２の論理ゲート８の第１の入力端子１１に接
続されており，この第２の論理ゲート８の出力端子はフ
リップ−フロップ９の入力端子Ｒに接続されている。
の論理ゲート８を介してフリップ−フロップ９の入力端
子Ｒに接続されている。さらに具体的には，第２の比較
器Ａ２は第２の論理ゲート８の第１の入力端子１１に接
続されており，この第２の論理ゲート８の出力端子はフ
リップ−フロップ９の入力端子Ｒに接続されている。
【００３８】第２の論理ゲート８の第２の入力端子１０
はコンデンサＣｂの充電状態をチェックするための充電
状態チェック回路４に組み込まれた比較器Ａ３に接続さ
れている。
はコンデンサＣｂの充電状態をチェックするための充電
状態チェック回路４に組み込まれた比較器Ａ３に接続さ
れている。
【００３９】比較器Ａ３の第１の入力端子１４はトラン
ジスタＭ１のドレイン端子Ｄ１に接続されており，第２
の入力端子１５は基準電圧ＶＲ３の発生装置に接続され
ている。
ジスタＭ１のドレイン端子Ｄ１に接続されており，第２
の入力端子１５は基準電圧ＶＲ３の発生装置に接続され
ている。
【００４０】次に，上記制御回路ＣＣの動作について説
明する。好ましい実施例において，第１の比較器Ａ１の
基準電圧ＶＲ１の値は第２の比較器Ａ２の基準電圧ＶＲ
２の値より小さい。
明する。好ましい実施例において，第１の比較器Ａ１の
基準電圧ＶＲ１の値は第２の比較器Ａ２の基準電圧ＶＲ
２の値より小さい。
【００４１】このような前提において，第１の供給基準
電圧Ｖｃｃの切り換え中，電圧ＶｃｃがＶＲ１以下に降
下すると，第１の比較器Ａ１の出力は高論理値ＬＬ１に
なる。反対に，第２の比較器Ａ２の出力は低論理値ＬＬ
０になる。この低論理値が第２の論理ゲート８の入力端
子１１に出力され，この論理ゲート８の出力端子で低論
理値ＬＬ０を保持する。したがって，第２の比較器Ａ２
は“アンダー・ボルテージ・ロックアウト・コンパレー
タ”と呼ばれる。
電圧Ｖｃｃの切り換え中，電圧ＶｃｃがＶＲ１以下に降
下すると，第１の比較器Ａ１の出力は高論理値ＬＬ１に
なる。反対に，第２の比較器Ａ２の出力は低論理値ＬＬ
０になる。この低論理値が第２の論理ゲート８の入力端
子１１に出力され，この論理ゲート８の出力端子で低論
理値ＬＬ０を保持する。したがって，第２の比較器Ａ２
は“アンダー・ボルテージ・ロックアウト・コンパレー
タ”と呼ばれる。
【００４２】高論理値ＬＬ１はフリップ−フロップ９の
入力端子Ｓ（ＳＥＴ入力）に与えられ，低論理値ＬＬ０
はそのフリップ−フロップ９の入力端子Ｒ（ＲＥＳＥＴ
入力）に与えられる。
入力端子Ｓ（ＳＥＴ入力）に与えられ，低論理値ＬＬ０
はそのフリップ−フロップ９の入力端子Ｒ（ＲＥＳＥＴ
入力）に与えられる。
【００４３】これら第１の条件下において，フリップ−
フロップ９の出力端子Ｑは高論理値ＬＬ１状態であり，
その高論理値ＬＬ１によって駆動されるＭＯＳトランジ
スタＭ１はポンプ・コンデンサＣｂの充電回路を遮断す
る。
フロップ９の出力端子Ｑは高論理値ＬＬ１状態であり，
その高論理値ＬＬ１によって駆動されるＭＯＳトランジ
スタＭ１はポンプ・コンデンサＣｂの充電回路を遮断す
る。
【００４４】ポンプ・コンデンサＣｂの充電サイクル全
体を通じて，パワー・トランジスタＭＰはＯＦＦ状態に
保持される。実際，ドライバー回路１を制御する第１の
論理ゲート５の出力は，第１の論理ゲート５の入力にイ
ンバートされるフリップ−フロップ９の出力（Ｑ）の故
に低論理値ＬＬ０を有している。
体を通じて，パワー・トランジスタＭＰはＯＦＦ状態に
保持される。実際，ドライバー回路１を制御する第１の
論理ゲート５の出力は，第１の論理ゲート５の入力にイ
ンバートされるフリップ−フロップ９の出力（Ｑ）の故
に低論理値ＬＬ０を有している。
【００４５】これらの条件下における回路の動作は，図
２に示す等価回路によって図式的に示すことができる。
２に示す等価回路によって図式的に示すことができる。
【００４６】図２において，コンデンサＣｂを通じての
チャージ電流Ｉｃの経路は破線によって示されている。
チャージ電流Ｉｃは該コンデンサＣｂと，等価回路Ｒｅ
と負荷抵抗ＲＬとの直列構成を介して流れる。したがっ
て，チャージ電流Ｉｃの値は以下の関係式（１）を満足
させる。
チャージ電流Ｉｃの経路は破線によって示されている。
チャージ電流Ｉｃは該コンデンサＣｂと，等価回路Ｒｅ
と負荷抵抗ＲＬとの直列構成を介して流れる。したがっ
て，チャージ電流Ｉｃの値は以下の関係式（１）を満足
させる。
【００４７】
【数１】
【００４８】ここで，ＶD はダイオードＤを通じての電
圧降下であり，そして，Ｒは抵抗ＲｅとＲＬの直列構成
である。
圧降下であり，そして，Ｒは抵抗ＲｅとＲＬの直列構成
である。
【００４９】したがって，以下の関係式（２）により示
されるチャージ電圧ＶｃがコンデンサＣｂを介して存在
する。
されるチャージ電圧ＶｃがコンデンサＣｂを介して存在
する。
【００５０】
【数２】
【００５１】比較器Ａ３の基準電圧ＶＲ３の値はポンプ
・コンデンサＣｂが充電され得ると考えられる下限値で
ある。実際，負荷抵抗ＲＬを介しての電圧は基準電圧Ｖ
Ｒ３のレベルまで低下すると，比較器Ａ３の出力は高論
理値ＬＬ１に切り換わり，第２の論理ゲート８をイネー
ブルする。
・コンデンサＣｂが充電され得ると考えられる下限値で
ある。実際，負荷抵抗ＲＬを介しての電圧は基準電圧Ｖ
Ｒ３のレベルまで低下すると，比較器Ａ３の出力は高論
理値ＬＬ１に切り換わり，第２の論理ゲート８をイネー
ブルする。
【００５２】供給基準電圧Ｖｃｃが基準電圧ＶＲ１を越
えると，フリップ−フロップ９の入力端子Ｓに対する論
理信号が低論理レベルＬＬ０になる。その結果，第２の
比較器Ａ２からの出力信号１１は高論理レベルＬＬ１に
切り換わる。そして，第２の論理ゲート８を介してフリ
ップ−フロップ９の入力端子Ｒは高論理値ＬＬ１とな
る。
えると，フリップ−フロップ９の入力端子Ｓに対する論
理信号が低論理レベルＬＬ０になる。その結果，第２の
比較器Ａ２からの出力信号１１は高論理レベルＬＬ１に
切り換わる。そして，第２の論理ゲート８を介してフリ
ップ−フロップ９の入力端子Ｒは高論理値ＬＬ１とな
る。
【００５３】これらの条件下で，フリップ−フロップ９
の出力端子Ｑにおける信号は低論理レベルＬＬ０にな
る。この低論理レベルＬＬ０は第１の論理ゲート５の入
力端子７でインバートされ，ドライバー回路１を再イネ
ーブルすると同時に，トランジスタＭ１をディスエーブ
ルする。
の出力端子Ｑにおける信号は低論理レベルＬＬ０にな
る。この低論理レベルＬＬ０は第１の論理ゲート５の入
力端子７でインバートされ，ドライバー回路１を再イネ
ーブルすると同時に，トランジスタＭ１をディスエーブ
ルする。
【００５４】〔実施例２〕次に，実施例２について説明
する。実施例１に係る制御回路ＣＣは５００Ｖより高い
供給電圧Ｖｃｃで用いても差し支えない。高供給電圧値
は誘導性負荷を駆動するのに適しているが，寄生的 (pa
rasitic)バイポーラ・トランジスタがＯＮされるのを防
止するためのメカニズムが必要となる。
する。実施例１に係る制御回路ＣＣは５００Ｖより高い
供給電圧Ｖｃｃで用いても差し支えない。高供給電圧値
は誘導性負荷を駆動するのに適しているが，寄生的 (pa
rasitic)バイポーラ・トランジスタがＯＮされるのを防
止するためのメカニズムが必要となる。
【００５５】こうした寄生的トランジスタがＯＮされる
のを防止するためには，図１に示した制御回路ＣＣを図
３に示すような制御回路ＣＣ’に修正すればよい。
のを防止するためには，図１に示した制御回路ＣＣを図
３に示すような制御回路ＣＣ’に修正すればよい。
【００５６】好適に，実施例に２による制御回路ＣＣ’
においては，第２のダイオードＤ２がドライバー回路１
と，スイッチ３に含まれているトランジスタＭ１のソー
ス端子Ｓ１との間に接続されている。
においては，第２のダイオードＤ２がドライバー回路１
と，スイッチ３に含まれているトランジスタＭ１のソー
ス端子Ｓ１との間に接続されている。
【００５７】また，図３には，負荷抵抗ＲＬに結合され
た寄生的トランジスタＴｐが破線で示されている。寄生
的トランジスタＴｐはＮＰＮタイプのもので，そのエミ
ッタ端子ＥｐはトランジスタＭ１のソース端子Ｓ１に接
続されており，そのベース端子Ｂｐは接地ＧＮＤに接続
されている。
た寄生的トランジスタＴｐが破線で示されている。寄生
的トランジスタＴｐはＮＰＮタイプのもので，そのエミ
ッタ端子ＥｐはトランジスタＭ１のソース端子Ｓ１に接
続されており，そのベース端子Ｂｐは接地ＧＮＤに接続
されている。
【００５８】ダイオードＤ２はその寄生的トランジスタ
Ｔｐを通じての電流逆流を抑制し，それによって，それ
がＯＮされるのを防止する。
Ｔｐを通じての電流逆流を抑制し，それによって，それ
がＯＮされるのを防止する。
【００５９】要するに，本実施例に係る制御回路ＣＣ’
は，ドライバー回路１がイネーブルされる前にポンプ・
コンデンサＣｂを完全に充電するものである。ポンプ・
コンデンサＣｂの充電状態は，実際に，他のイネーブル
信号より圧倒的に強い。
は，ドライバー回路１がイネーブルされる前にポンプ・
コンデンサＣｂを完全に充電するものである。ポンプ・
コンデンサＣｂの充電状態は，実際に，他のイネーブル
信号より圧倒的に強い。
【００６０】
【発明の効果】したがって，本発明に係る制御回路の使
用は，作動状態が正しくない時（例えば閾値以下の状
態）は，いつでもそれがＯＮされるのを防止することに
よって，パワー・トランジスタＭＰに常時適切に電力を
供給することができる。
用は，作動状態が正しくない時（例えば閾値以下の状
態）は，いつでもそれがＯＮされるのを防止することに
よって，パワー・トランジスタＭＰに常時適切に電力を
供給することができる。
【００６１】また，本発明に係る制御回路は，負荷と並
列ないずれの寄生的トランジスタがＯＮすることを防止
することができる。
列ないずれの寄生的トランジスタがＯＮすることを防止
することができる。
【図１】実施例１に係る制御回路の構成を示す回路図で
ある。
ある。
【図２】図１に示した制御回路の等価回路を示す説明図
である。
である。
【図３】実施例２に係る制御回路の構成を示す回路図で
ある。
ある。
【図４】従来における制御回路の構成を示す回路図であ
る。
る。
１ ドライバー回路 ２ 制御論理回路 ３ スイッチ ４ 充電状態チェ
ック回路 ５ 第１の論理ゲート ６ 第１の入力端
子 ７ 第２の入力端子 ８ 第２の論理ゲ
ート ９ フリップ−フロップ １０ 第１の入力端
子 １１ 第２の入力端子 １２，１２’ 第
１の入力端子 １３，１３’ 第２の入力端子 １４ 第２の入力
端子 １５ 第２の入力端子 Ｄ ダイオード Ｖｃｃ 第１の供
給基準電圧 ＲＬ 負荷抵抗 ＧＮＤ 第２の基
準電圧 ＭＰ パワー・トランジスタ Ｃｂ ポンプ・コ
ンデンサ ＶＨ 供給基準電圧 Ｓｉ 制御信号 Ａ１，Ａ２ 比較器 Ｑ 出力端子 Ｓ 第１の入力端子 Ｒ 第２の入力端
子 ＶＲ１，ＶＲ２ 基準電圧 Ｘ コモン・ノー
ド Ｓ１ ソース端子 Ｇ１ ゲート端子 Ｄ１ ドレイン端子 ＶＲ３ 基準電圧 Ａ３ 比較器 Ｄ２ ダイオード
ック回路 ５ 第１の論理ゲート ６ 第１の入力端
子 ７ 第２の入力端子 ８ 第２の論理ゲ
ート ９ フリップ−フロップ １０ 第１の入力端
子 １１ 第２の入力端子 １２，１２’ 第
１の入力端子 １３，１３’ 第２の入力端子 １４ 第２の入力
端子 １５ 第２の入力端子 Ｄ ダイオード Ｖｃｃ 第１の供
給基準電圧 ＲＬ 負荷抵抗 ＧＮＤ 第２の基
準電圧 ＭＰ パワー・トランジスタ Ｃｂ ポンプ・コ
ンデンサ ＶＨ 供給基準電圧 Ｓｉ 制御信号 Ａ１，Ａ２ 比較器 Ｑ 出力端子 Ｓ 第１の入力端子 Ｒ 第２の入力端
子 ＶＲ１，ＶＲ２ 基準電圧 Ｘ コモン・ノー
ド Ｓ１ ソース端子 Ｇ１ ゲート端子 Ｄ１ ドレイン端子 ＶＲ３ 基準電圧 Ａ３ 比較器 Ｄ２ ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルド ノベッリ イタリア国，イ−20015 ミラノ，エッセ ロレンツォ ディ パラビアゴ，コルソ センピオーネ，29
Claims (10)
- 【請求項１】 ダイオード（Ｄ）を介して第１の供給基
準電圧（Ｖｃｃ）と，負荷（ＲＬ）を介して第２の基準
電圧（ＧＮＤ）とに接続されたドライバー回路（１）を
含み，前記ドライバー回路（１）はパワー・トランジス
タ（ＭＰ）に接続され，ポンプ・コンデンサ（Ｃｂ）に
接続された前記パワー・トランジスタ（ＭＰ）は他の供
給基準電圧（ＶＨ）と前記負荷（ＲＬ）との間に接続さ
れ，前記第１の供給基準電圧（Ｖｃｃ）と第２の基準電
圧（ＧＮＤ）との間に接続されていると同時に前記ドラ
イバー回路（１）とスイッチ（３）にも接続されている
制御論理回路（２）を含み，前記スイッチ（３）は前記
パワー・トランジスタ（ＭＰ）と前記負荷（ＲＬ）との
間に接続され，前記ドライバー回路（１）と，前記制御
論理回路（２）の下流の前記スイッチ（３）と第２の基
準電圧（ＧＮＤ）との間に接続された前記ポンプ・コン
デンサ（Ｃｂ）の充電状態をチェックするための充電状
態チェック回路（４）に接続されていることを特徴とす
るパワー・トランジスタ用チャージ・ポンプ制御回路。 - 【請求項２】 前記制御論理回路（２）が，第１の入力
端子（６）によりドライバー回路（１）のための制御信
号（Ｓｉ）を入力するように適合化された，少なくとも
１つの，ＡＮＤタイプの第１の論理ゲート（５）を有し
ていることを特徴とする請求項１に記載のパワー・トラ
ンジスタ用チャージ・ポンプ制御回路。 - 【請求項３】 前記制御信号（Ｓｉ）が，基本的に方形
波であることを特徴とする請求項２に記載のパワー・ト
ランジスタ用チャージ・ポンプ制御回路。 - 【請求項４】 前記制御論理回路（２）が，並列に構成
された第１（Ａ１）および第２（Ａ２）の比較器と，Ａ
ＮＤタイプの第２の論理ゲート（８）と，フリップ−フ
ロップ（９）とを有し，前記フリップ−フロップ（９）
が前記第１の論理ゲート（５）の第２の入力端子（７）
に接続された出力端子（Ｑ）を有していることを特徴と
する請求項２に記載のパワー・トランジスタ用チャージ
・ポンプ制御回路。 - 【請求項５】 前記フリップ−フロップ（９）が，第１
（Ｓ）および第２（Ｒ）の入力端子を有し，前記第１の
入力端子（Ｓ）は前記第１の比較器（Ａ１）の出力端子
に接続され，前記第２の入力端子（Ｒ）は前記第２の論
理ゲート（８）を介して第２の比較器（Ａ２）の出力端
子に接続されていることを特徴とする請求項４に記載の
パワー・トランジスタ用チャージ・ポンプ制御回路。 - 【請求項６】 前記第２の論理ゲート（８）が，前記充
電状態チェック回路（４）に接続された第１の入力端子
（１０）と前記第２の比較器（Ａ２）に接続された第２
の入力端子（１１）を有していることを特徴とする請求
項４に記載のパワー・トランジスタ用チャージ・ポンプ
制御回路。 - 【請求項７】 前記第１（Ａ１）および第２（Ａ２）の
比較器が，それぞれ，前記第１の供給基準電圧（Ｖｃ
ｃ）に接続された第１の入力端子（１２，１２’）と，
対応する基準電圧（ＶＲ１，ＶＲ２）の発生装置に接続
された第２の入力端子（１３，１３’）とを有している
ことを特徴とする請求項６に記載のパワー・トランジス
タ用チャージ・ポンプ制御回路。 - 【請求項８】 前記スイッチ（３）が，パワー・トラン
ジスタ（ＭＰ）とポンプ・コンデンサ（Ｃｂ）との間に
おいて前記ドライバー回路（１）とコモン・ノード
（Ｘ）に接続されたソース端子（Ｓ１）と，前記制御論
理回路（２）に接続されたゲート端子（Ｇ１）と，前記
負荷（ＲＬ）に接続されたドレイン端子（Ｄ１）とを有
するＭＯＳトランジスタ（Ｍ１）からなることを特徴と
する請求項１に記載のパワー・トランジスタ用チャージ
・ポンプ制御回路。 - 【請求項９】 前記充電状態チェック回路（４）が，負
荷（ＲＬ）に接続された第２の入力端子（１４）と基準
電圧（ＶＲ３）の発生装置に接続された第２の入力端子
（１５）とを有する比較器（Ａ３）により構成されてい
ることを特徴とする請求項１に記載のパワー・トランジ
スタ用チャージ・ポンプ制御回路。 - 【請求項１０】 前記スイッチ（３）が，さらに，前記
ＭＯＳトランジスタ（Ｍ１）と前記ドライバー回路
（１）との間に接続されたダイオード（Ｄ２）を含んで
いることを特徴とする請求項８に記載のパワー・トラン
ジスタ用チャージ・ポンプ制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP95830026A EP0725481B1 (en) | 1995-01-31 | 1995-01-31 | Charge pump driving circuit for a power transistor |
| IT958300261 | 1995-01-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288809A true JPH08288809A (ja) | 1996-11-01 |
Family
ID=8221850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8016103A Pending JPH08288809A (ja) | 1995-01-31 | 1996-01-31 | パワー・トランジスタ用チャージ・ポンプ制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5770967A (ja) |
| EP (1) | EP0725481B1 (ja) |
| JP (1) | JPH08288809A (ja) |
| DE (1) | DE69529331T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19721499C1 (de) * | 1997-05-22 | 1998-06-18 | Siemens Ag | Schaltungsanordnung zur Ansteuerung eines FET |
| US6275074B1 (en) * | 1998-01-06 | 2001-08-14 | Texas Instruments Incorporated | System for propagating a digital signal through a slew-rate limited node and method of operation |
| JP3639189B2 (ja) * | 2000-06-22 | 2005-04-20 | 株式会社デンソー | 負荷駆動回路 |
| US6392446B1 (en) * | 2001-06-01 | 2002-05-21 | Hewlett-Packard Company | Device and method for reducing a time constant of a data bus during a voltage transition |
| JP4300058B2 (ja) * | 2003-05-15 | 2009-07-22 | パナソニック株式会社 | 電圧発生装置、電荷転送装置、固体撮像素子、固体撮像システムおよび電圧発生方法 |
| RU2312456C1 (ru) * | 2006-05-02 | 2007-12-10 | Открытое акционерное общество "Пермская научно-производственная приборостроительная компания" | Схема управления последовательным ключом на мдп-транзисторе |
| ATE406695T1 (de) * | 2006-07-04 | 2008-09-15 | Infineon Technologies Ag | Ladungspumpe und bootstrap-kondensator |
| US10365833B2 (en) | 2016-01-22 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures |
| US10283187B2 (en) | 2017-07-19 | 2019-05-07 | Micron Technology, Inc. | Apparatuses and methods for providing additional drive to multilevel signals representing data |
| US11469669B2 (en) * | 2020-01-31 | 2022-10-11 | Texas Instruments Incorporated | Methods and circuitry to detect PFM mode entry in wide duty range DC converter |
| KR20230133004A (ko) * | 2022-03-10 | 2023-09-19 | 현대자동차주식회사 | 빅셀 구동용 레이저 드라이버 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1227430B (it) * | 1988-07-22 | 1991-04-11 | Sgs Thomson Microelectronics | Circuito a pompa di carica a induttanza e capacita' per il pilotaggio di ponti a transistori mos di potenza. |
| IT1228509B (it) * | 1988-10-28 | 1991-06-19 | Sgs Thomson Microelectronics | Dispositivo per generare una tensione di alimentazione flottante per un circuito bootstrap capacitivo |
| US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
| JP3330746B2 (ja) * | 1994-09-09 | 2002-09-30 | 新日本製鐵株式会社 | ブートストラップ回路 |
-
1995
- 1995-01-31 EP EP95830026A patent/EP0725481B1/en not_active Expired - Lifetime
- 1995-01-31 DE DE69529331T patent/DE69529331T2/de not_active Expired - Fee Related
-
1996
- 1996-01-31 JP JP8016103A patent/JPH08288809A/ja active Pending
- 1996-01-31 US US08/594,707 patent/US5770967A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69529331D1 (de) | 2003-02-13 |
| US5770967A (en) | 1998-06-23 |
| EP0725481B1 (en) | 2003-01-08 |
| EP0725481A1 (en) | 1996-08-07 |
| DE69529331T2 (de) | 2003-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818209A (en) | Bootstrap line power supply regulator with no filter capacitor | |
| KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
| US6650174B2 (en) | Active pullup circuitry for open-drain signals | |
| US20020021150A1 (en) | Load drive circuit | |
| JPH08288809A (ja) | パワー・トランジスタ用チャージ・ポンプ制御回路 | |
| JP2003046380A (ja) | 負荷駆動回路 | |
| US20020109477A1 (en) | Inductive load driving circuit | |
| US5923210A (en) | High side driver circuit with diagnostic output | |
| US5023481A (en) | Totem pole circuit with additional diode coupling | |
| JP2007104805A (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| US6150854A (en) | Circuit arrangement for switching an inductive load | |
| US10879691B2 (en) | Unlockable switch inhibitor | |
| EP1183780B1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
| US4945358A (en) | Short circuit protection arrangement for a driver circuit | |
| JP3621398B2 (ja) | 充電ポンプ回路 | |
| US6194951B1 (en) | Method and device for diving an integrated power output stage | |
| CN219436642U (zh) | 反向电流保护电路、电子设备及车辆 | |
| JP3373569B2 (ja) | パワー制御回路内で使用するメモリ・デバイス | |
| US7417839B2 (en) | Zener-zap memory | |
| JPS61294924A (ja) | スイツチング回路 | |
| US5616971A (en) | Power switching circuit | |
| US20250219635A1 (en) | Gate driver | |
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JP3008484B2 (ja) | 保護回路 | |
| JP2004248453A (ja) | チャージポンプ回路 |