JPH08288855A

JPH08288855A - ディジタル信号切り替え方法及び装置

Info

Publication number: JPH08288855A
Application number: JP7085370A
Authority: JP
Inventors: Masayoshi Noguchi; 雅義野口; Hajime Ichimura; 元市村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-04-11
Filing date: 1995-04-11
Publication date: 1996-11-01

Abstract

(57)【要約】【構成】判定回路８は、異なる２系統のΣΔ信号を切
り替える際の切り替え点の前後のデータを用いた判定を
行う。１サンプルラッチ部７は、判定回路８の判定結果
に応じて１ビット分のデータを挿入する。【効果】異なる２系統の信号を切り替える際に、ノイ
ズの発生を抑えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、異なる２系統の信号を
切り替えるためのディジタル信号切り替え方法及び装置
に関する。

【０００２】

【従来の技術】例えば、音声信号をディジタル化して記
録、再生及び伝送する方法は、従来から光ディスクやデ
ィジタルオーディオテープ（ＤＡＴ）等への記録、再
生、及び衛星放送等によるディジタル音声放送で実施さ
れている。このようなディジタルオーディオデータの記
録、再生及び伝送を行うディジタルオーディオ伝送装置
において、従来は音声信号のディジタル化に際して、サ
ンプリング周波数を４８ｋＨｚ、４４．１ｋＨｚ等、ま
た量子化ビット数として１６ビット等のフォーマットを
規定してきた。

【０００３】しかし、このような従来のディジタルオー
ディオ伝送装置では、一般的にディジタルオーディオデ
ータの量子化ビット数が、復調されたオーディオ信号の
ダイナミックレンジを規定してしまう。このため例えば
より高品質のオーディオ信号を伝送するためには、量子
化ビット数を現行の１６ビットから２０又は２４ビット
等に拡大することが必要である。しかしながら、一度フ
ォーマットを規定してしまうと、量子化ビット数の拡大
を容易に行うことが出来ないため、これらの装置からよ
り高品質のオーディオ信号を取り出すことができなかっ
た。

【０００４】ところで、音声信号をディジタル化する方
法としては、シグマデルタ（ΣΔ）変調と呼ばれる方法
が提案されている（日本音響学会誌４６巻３号（１９９
０）第２５１〜２５７頁「ＡＤ／ＤＡ変換器とディジタ
ルフィルター（山崎芳男）」等参照）。

【０００５】図１８は、例えば入力オーディオ信号にΣ
Δ変調処理を施し、１ビット単位のディジタルデータを
得るΣΔ変調回路のブロック図である。この図１８にお
いて、入力端子５１からの入力オーディオ信号が加算器
５２を通じて積分器５３に供給される。この積分器５３
からの信号が比較器５４に供給され、例えば入力オーデ
ィオ信号の中点電位と比較されて１サンプル期間ごとに
例えば１ビット量子化される。なおサンプル期間の周波
数（サンプリング周波数）は、従来の４８ｋＨｚ、４
４．１ｋＨｚに対して、その６４倍あるいは１２８倍の
周波数が用いられる。また量子化は２ビットあるいは４
ビットでもよい。

【０００６】この量子化データが１サンプル遅延器５５
に供給されて１サンプル期間分遅延される。この遅延デ
ータが例えば１ビットのＤ／Ａ変換器５６でアナログ信
号に変換されて加算器５２に供給されて、入力端子５１
からの入力オーディオ信号に加算される。そして比較器
５４から出力される量子化データが出力端子５７に取り
出される。したがって、このΣΔ変調回路が行うΣΔ変
調処理によれば、上記文献にも記されているように、サ
ンプル期間の周波数（サンプリング周波数）を充分高く
することによって、例えば１ビットの少ないビット数で
も高いダイナミックレンジのオーディオ信号を得ること
ができる。また、広い伝送可能周波数帯域を持つことが
できる。また、ΣΔ変調回路は、回路構成が集積化に適
しており、また比較的簡単にＡ／Ｄ変換の精度を得るこ
とができることから従来からＡ／Ｄ変換器の内部などで
はよく用いられている。ΣΔ変調された信号は、簡単な
アナログローパスフィルタを通すことによって、アナロ
グオーディオ信号に戻すことができる。したがって、Σ
Δ変調回路は、これらの特徴を生かすことによって、高
品質のデータを扱うレコーダやデータ伝送に応用するこ
とができる。

【０００７】ところで、上記ΣΔ変調回路を用いたディ
ジタルオーディオ伝送装置では、前述した例えば１６ビ
ット等のマルチビットのフォーマットのディジタル信号
を扱うようなディジタルオーディオ伝送装置（以下、マ
ルチビットディジタルオーディオ伝送装置という。）で
実現することができたアッテネーション処理の一種であ
るフェード処理、イコライズ処理、フィルター処理、ク
ロスフェード処理や、ミキシング処理のような振幅方向
の信号処理を実現することが困難であり、せっかくの広
帯域、高ダイナミックレンジという特徴を生かすことが
出来なかった。

【０００８】例えば、上記フェード処理には、再生され
るオーディオ信号のレベルを時間と共に徐々に低下させ
るフェードアウト処理や、オーディオ信号のレベルをゼ
ロレベルから徐々に上昇させるフェードイン処理があ
る。このようなフェード処理は、オーディオ信号の振幅
方向の信号処理としては一般的である。

【０００９】そこで、上記フェード処理を上記マルチビ
ットディジタルオーディオ伝送装置で行う場合について
図１９を参照しながら説明しておく。この図１９におい
て、入力端子６１からの例えば１６ビットであるような
マルチビットのディジタルオーディオ信号は、乗算器６
２を通じて出力端子６３に取り出される。ここで、例え
ばフェードの開始タイミングやスピードを指定する制御
信号が制御信号入力端子６４に供給されると、この制御
信号が制御回路６５に供給されて任意のフェード信号が
発生される。そして、このフェード信号が係数発生器６
６に供給されることによって、例えば音声信号のレベル
を徐々に低下させてゼロレベルにする係数が発生され、
この係数が乗算器６２に供給される。

【００１０】これによって、出力端子６３には、ディジ
タル信号入力端子６１に供給されたマルチビットディジ
タル音声信号に対して、その音声信号のレベルが、例え
ば制御信号で指定されたタイミングから指定のスピード
で徐々に低下されてゼロレベルにミュートされた信号が
取り出され、上記フェードアウト処理が行われる。な
お、例えば係数の発生順を逆にすることによって、音声
信号のレベルをゼロレベルから徐々に上昇させるフェー
ドイン処理を行うこともできる。

【００１１】ところが、上述したように、上記ΣΔ変調
されたディジタル音声信号においては、このような処理
を行うことができない。すなわちΣΔ変調処理により得
られた１ビットディジタルデータは、振幅情報も時間軸
上の１ビットパターンとして表現されているため、従来
と同様に乗算器６２で乗算をし、振幅操作処理を実現す
ることは困難であった。

【００１２】これに対して、例えば図２０に示すように
ΣΔ変調により得られた１ビットディジタルデータをロ
ーパスフィルタを用いて従来のＣＤやＤＡＴ等の信号フ
ォーマットに変換して処理を行うことが考えられる。す
なわち、この図２０において、入力端子７１に供給され
た例えば１ビットのΣΔ信号がローパスフィルタ７２に
供給されて、例えば１６ビットのマルチビットのディジ
タル音声信号に変換される。この変換されたディジタル
音声信号が乗算器７３に供給される。

【００１３】また、例えばフェードの開始タイミングや
スピードを指定する制御信号が制御信号入力端子７４に
供給され、この制御信号が制御回路７５に供給されて任
意のフェード信号が発生される。そしてこのフェード信
号が係数発生器７６に供給されることによって、例えば
音声信号のレベルを徐々に低下させてゼロレベルにする
係数が発生され、この係数が乗算器７３に供給される。

【００１４】これによって、乗算器７３からはローパス
フィルタ７２からのマルチビットディジタル音声信号に
対して、その音声信号のレベルが係数発生器７６からの
係数によって制御されたディジタル音声信号が取り出さ
れる。そして、さらにこのディジタル音声信号がΣΔ変
調器７７に供給されて、再び例えば１ビットのΣΔ信号
に再変換され、この再変換されたΣΔ信号が出力端子８
０に取り出される。

【００１５】こうして出力端子８０には、入力端子７１
からのΣΔ信号に対して、その音声信号のレベルが、例
えば制御信号で指定されたタイミングから指定のスピー
ドで徐々に低下されてゼロレベルにされた信号が取り出
され、いわゆるフェードアウト処理が行われる。なお、
例えば係数の発生順を逆にすることにより、音声信号の
レベルをゼロレベルから徐々に上昇させるフェードイン
の処理を行うこともできる。すなわちこの装置によれ
ば、従来と同じ方法でフェード等の処理を行うことがで
きる。

【００１６】

【発明が解決しようとする課題】ところで、この装置を
用いた場合には、入力端子７１に供給されるΣΔ信号は
常にローパスフィルタ７２で例えば１６ビットのマルチ
ビットのディジタル音声信号に変換される。すなわちこ
の装置では、ΣΔ信号は、フェード等の処理を行ってい
ないときにも、ローパスフィルタ７２とΣΔ変調器７７
を通ってしまう。このため信号の特性は、従来のＣＤや
ＤＡＴ等と同じになってしまい、本来のΣΔ変調の持
つ、広帯域、高ダイナミックレンジ等の特徴を生かせな
いことになってしまう。

【００１７】そこで、図２１に示すように、フェード処
理のような振幅操作を行わないときには、スイッチ７８
の被選択端子Ａに供給されるオリジナルのΣΔ信号を遅
延器（ディレイ）７９を介して出力端子８０から導出
し、上記振幅操作を行う場合にのみ、スイッチ７８の被
選択端子Ｂに供給されるΣΔ変調器７７で再変調された
ΣΔ信号を出力端子８０から導出することが考えられ
た。

【００１８】しかし、スイッチ７８で切り替えられる上
記二つのΣΔ信号は、ほぼ同一のアナログオーディオ信
号成分を持っているにもかかわらず異なるΣΔ変調器に
より時間軸上に変調された異なる２系統の信号のため、
直接切り替えるとその切り替え点で大きなノイズを発生
してしまい実用にならなかった。

【００１９】本発明は、上記実情に鑑みてなされたもの
であり、異なる２系統の信号を切り替える際に、ノイズ
の発生を抑えることのできるディジタル信号切り替え方
法及び装置の提供を目的とする。

【００２０】

【課題を解決するための手段】本発明に係るディジタル
信号切り替え方法は、異なる２系統の信号を所定の切り
替え点で切り替える際の上記課題を解決するために、上
記切り替え点の前後のデータを用いた判定の結果に応じ
て１ビット分のデータを上記切り替え点に挿入し、上記
切り替え点の後のデータを遅延させる。

【００２１】また、本発明に係るディジタル信号切り替
え装置は、異なる２系統の信号を所定の切り替え点で切
り替える際の上記課題を解決するために、上記切り替え
点の前後のデータを用いた判定を行う判定手段と、上記
判定手段の結果に基づいて１ビット分のデータを挿入す
る切り替え信号処理手段とを備える。

【００２２】

【作用】異なる２系統の信号を切り替える時に生じるエ
ネルギーレベル差を、切り替え点の前後データより導
き、これを補正する形で１ビット分のデータを挿入し、
切り替え点でのノイズの発生を抑えることができる。

【００２３】

【実施例】以下、本発明に係るディジタル信号切り替え
方法及び装置の実施例について図面を参照しながら説明
する。この実施例は、異なる２系統のΣΔ信号を所定の
切り替え点で切り替えディジタル信号切り替え装置であ
る。

【００２４】先ず、図１に示すように、このディジタル
信号切り替え装置１は、上記切り替え点の前後のデータ
を用いた判定を行う判定回路８と、この判定回路８の判
定結果に応じて１ビット分のデータを挿入する切り替え
信号処理手段である１サンプルラッチ部７とを備える。

【００２５】上記２系統の一方をＡ系統、他方をＢ系統
とするとき、入力端子２を介して供給されたＡ系統の信
号は、遅延ライン部３で所定の信号処理分遅延され、ス
イッチ４の一方の被選択端子ａに供給される。また、入
力端子５を介して供給されたＢ系統の信号は、遅延ライ
ン部６で所定の他の信号処理分遅延され、１サンプルラ
ッチ部７に供給される。１サンプルラッチ部７の出力
は、スイッチ４の他方の被選択端子ｂに供給される。ス
イッチ４の可動片ｃの切り替え接続により、遅延ライン
部３の出力又は１サンプルラッチ部７の出力は、出力端
子１１を介して導出される。

【００２６】ここで、このディジタル信号切り替え装置
１は、遅延ライン部３を介した図２の（Ａ）に示すＡ系
統のデータＤ_A0、Ｄ_A1、Ｄ_A2、Ｄ_A3、Ｄ_A4、Ｄ_A5、
Ｄ_A6、Ｄ_A7、Ｄ_A8、Ｄ_A9、Ｄ_A10、Ｄ_A11と、遅延ライン
部６を介した図２の（Ｂ）に示すＢ系統のデータＤ_B0、
Ｄ_B1、Ｄ_B2、Ｄ_B3、Ｄ_B4、Ｄ_B5、Ｄ_B6、Ｄ_B7、Ｄ_B8、Ｄ
_B9、Ｄ_B10、Ｄ_B11とを、ユーザの指定する切り替え点Ｐ
_Cに、１ビット分のデータＤ_Xを挿入してから図２の
（Ｃ）に示すように切り替える。

【００２７】判定回路８は、制御信号端子９を介して供
給される切り替え制御信号、すなわち、ユーザにより指
定された切り替え点の位置を指示するコントロール信号
に応じて、遅延ライン部３内の上記切り替え点Ｐ_Cの前
の例えば１ビット分のデータＤ_A5と、遅延ライン部６内
の上記切り替え点Ｐ_Cの後ろの例えば１ビット分のデー
タＤ_B6とを用いて切り替え点Ｐ_Cで挿入すべき１ビット
分のデータＤ_Xの２値状態「０」又は「１」を判定す
る。なお、以下ではこの２値状態「０」又は「１」を、
「−１」又は「１」として説明を進める。

【００２８】判定回路８は、上記挿入すべき１ビット分
のデータＤ_Xの２値状態を「−１」と判定した場合、１
サンプルラッチ部７にリセット信号を供給し、「１」と
判定した場合、セット信号を供給する。

【００２９】１サンプルラッチ部７は、判定回路８から
セット信号が供給された場合、「１」である上記１ビッ
ト分の挿入データＤ_Xを生成し、スイッチ４の他方の被
選択端子ｂに供給する。また、１サンプルラッチ部７
は、判定回路８からリセット信号が供給された場合、
「−１」である上記１ビット分の挿入データＤ_Xを生成
し、スイッチ４の他方の被選択端子ｂに供給する。ま
た、１サンプルラッチ部７は、上記切り替え点の後ろの
１ビット分のデータＤ_B6を１サンプル分遅延する。この
ため、スイッチ４では、ユーザの指定した切り替え点Ｐ
_Cの後の１ビット分のデータＤ_B6を１サンプル分遅延し
てから、そこに「１」又は「−１」である１ビット分の
データＤ_Xを挿入することができる。なお、制御信号端
子９に切り替え制御信号が供給されない場合、判定回路
８はスイッチ４の可動片ｃを一方の被選択端子ａに接続
し、上記図２の（Ａ）に示したＡ系統のデータを出力端
子１１に供給する。

【００３０】ここで、判定回路８は、上記切り替え点Ｐ
_Cの前後のデータを含む所定サンプル数単位のデータブ
ロック内の「１」と「−１」の個数推定演算結果に応じ
て、上記１ビット分の挿入データＤ_Xの２値状態「１」
又は「−１」の判定を行う。これは、図３〜図８を用い
て説明できるディジタルデータの補間装置の動作原理を
応用している。

【００３１】先ず、ディジタルデータ補間装置８０につ
いて説明しておく。

【００３２】このディジタルデータの補間装置８０は、
通常のエラー訂正処理で訂正出来なかった不良データブ
ロックを補間する。このディジタルデータ補間装置８０
は、上記不良データブロックに対して一定の係数を乗算
し、上記不良データブロックの前後のデータに対して変
化する係数を乗算する乗算手段である移動平均処理回路
８７と、移動平均処理回路８７の出力から上記不良デー
タブロックを構成する「１」と「−１」の個数を推定す
る個数推定演算回路８８と、個数推定演算回路８８で推
定された結果を基に、上記不良データブロックの補間デ
ータの配列パターンを決定し、該補間データを生成する
補間データ生成回路８９とを備えてなる。

【００３３】通常、例えばディジタルテープレコーダの
ようなディジタルオーディオ記録再生装置では、記録時
に同期信号及びＥＣＣ付加回路で付加された誤り訂正符
号を使い、再生時に、記録再生中に発生する伝送誤りを
検出訂正することができる。この場合の記録フォーマッ
トは、図４に示すように、１ビットの量子化データであ
る１ビットディジタルデータを例えばデータＤ₀〜Ｄ₃と
いうように４個毎に分割し、この４個毎に同期信号
Ｓ₀、Ｓ₁と誤り訂正符号Ｐ₀、Ｐ₁を付加している。この
同期信号及びＥＣＣ付加回路で付加される誤り訂正符号
Ｐ₀、Ｐ₁により、上述したように、記録再生中に発生す
る伝送誤りを検出、訂正することができる。

【００３４】しかし、記録再生時には、例えば、同期分
離及び誤り訂正回路における誤り訂正処理で、４個単位
の１ビットディジタルデータとして訂正できない程の不
良データを含む不良データブロックが発生する場合があ
る。ディジタルオーディオ記録再生装置とその周辺機器
の故障や記録メディアである磁気テープのダメージ、あ
るいはデータ伝送での断線等が発生の原因となる。

【００３５】このため、このディジタルデータ補間装置
８０は、４個の１ビットディジタルデータからなる不良
データブロック、及び該不良データブロックの前後のデ
ータに、不良データブロック幅に渡って一定の値の係
数、及び上記前後のデータに対してそれぞれ変化する係
数を乗算し、不良データブロックの「１」と「−１」の
個数を推定し、４個の１ビットディジタルデータの持つ
トータルのエネルギー量を維持した状態で「−１」と
「１」の配列パターンを決定する補間処理を行ってい
る。

【００３６】このディジタルデータ補間装置８０は、図
示しない同期分離及び誤り訂正回路から入力端子８１を
介して供給される４個単位の１ビットディジタルデータ
を遅延させる遅延回路８２と、遅延回路８２で遅延され
た４個単位の１ビットディジタルデータに上記補間処理
を施す補間処理部８３と、遅延回路８２からの上記非補
間データ又は補間処理部８３からの上記補間データを選
択的に切り換えて出力するセレクタ８４とを備えてな
る。

【００３７】ここで、補間処理部８３は、移動平均処理
回路８７と、個数推定演算回路８８と、補間データ生成
回路８９からなる。

【００３８】セレクタ８４は、遅延回路８２からの上記
非補間データが供給される一方の被選択端子ａと、補間
処理部８３からの上記補間データが供給される他方の被
選択端子ｂと、図示しない同期分離及び誤り訂正回路か
ら制御信号端子８５を介して供給される補間オン／オフ
制御信号に応じて一方の被選択端子ａ又は他方の被選択
端子ｂに接続が切り換えられる可動片ｃとからなる。

【００３９】補間処理部８３の動作原理を説明する。例
えばディジタルオーディオ記録再生装置の再生ヘッドで
磁気テープから再生された１ビットディジタルデータに
は、図５の（Ａ）に示すように、４個の１ビットディジ
タルデータＤ₁₂、Ｄ₁₃、Ｄ₁₄、Ｄ₁₅からなる不良データ
ブロックＢ_bが発生しているとする。

【００４０】先ず、移動平均処理回路８７は、図５の
（Ａ）に示す不良データブロックＢ_bの前の正しい１１
個の各１ビットディジタルオーディオデータＤ₁〜Ｄ₁₁
に、４タップと、８タップの２段移動平均フィルタ処理
を施して、図５の（Ｄ）に示すＰ_A点の移動平均値Ｍ_Aを
導出する。ここで、４タップの移動平均処理というの
は、図５の（Ａ）に示す１ビットディジタルオーディオ
データＤ₁〜Ｄ₁₁に対し、Ｄ₁〜Ｄ₄、Ｄ₂〜Ｄ₅、Ｄ₃〜Ｄ
₆、Ｄ₄〜Ｄ₇、Ｄ₅〜Ｄ₈、Ｄ₆〜Ｄ₉、Ｄ₇〜Ｄ₁₀、Ｄ₈〜
Ｄ₁₁というように４タップで移動する平均処理のことで
あり、図５の（Ｂ）に示すような８個の４タップ移動平
均処理出力を得る。移動平均処理回路３６は、さらにこ
れら４タップ移動平均処理出力８個に８タップの移動平
均処理を施して、図５の（Ｃ）に示すような８タップ移
動平均処理出力を得、図５の（Ｄ）に示すＰ_A点の移動
平均値Ｍ_Aを導出している。

【００４１】また、移動平均処理回路８７は、不良デー
タブロックＢ_bの後ろの正しい１１個の各１ビットディ
ジタルオーディオ信号Ｄ₁₇〜Ｄ₂₇にも上記２段階の移動
平均処理を施して、Ｐ_B点の移動平均値Ｍ_Bを導出する。

【００４２】次に、これら２点の移動平均値Ｍ_A及びＭ_B
を用いてＰ_C点の値Ｍ_C’を、Ｍ_C’＝（Ｍ_A＋Ｍ_B）／２のように直線補間で算出する。

【００４３】ここで、不良データブロックＢ_bを含む１
１個の１ビットディジタルデータＤ₉〜Ｄ₁₉からも移動
平均値Ｍ_Cを導出する。この移動平均値Ｍ_Cは、図７に示
すＦＩＲフィルタを使うと、Ｍ_C＝Ｄ₉×ｋ₀＋Ｄ₁₀×ｋ₁＋Ｄ₁₁×ｋ₂＋Ｄ₁₂×ｋ₃＋Ｄ₁₃×ｋ₄＋Ｄ₁₄×ｋ₅ ＋Ｄ₁₅×ｋ₆＋Ｄ₁₆×ｋ₇＋Ｄ₁₇×ｋ₈＋Ｄ₁₈×ｋ₉＋Ｄ₁₉×ｋ₁₀ となる。

【００４４】なお、移動平均処理回路８７による上記２
段階の移動平均処理では、１ビットディジタルデータＤ
₉〜Ｄ₁₉に対し、Ｄ₉〜Ｄ₁₂、Ｄ₁₀〜Ｄ₁₃、Ｄ₁₁〜Ｄ₁₄、
Ｄ₁₂〜Ｄ₁₅、Ｄ₁₃〜Ｄ₁₆、Ｄ₁₄〜Ｄ₁₇、Ｄ₁₅〜Ｄ₁₈、Ｄ
₁₆〜Ｄ₁₉というように４タップの移動平均処理を施し
て、図５の（Ｂ）に示すような８個の４タップ移動平均
処理出力を得_、さらにこれら４タップ移動平均処理出力
８個に８タップの移動平均処理を施している。このた
め、移動平均値Ｍ_Cは、Ｍ_C＝Ｄ₉＋Ｄ₁₀＋Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₀＋Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅＋Ｄ₁₆＋Ｄ₁₄＋Ｄ₁₅＋Ｄ₁₆＋Ｄ₁₇＋Ｄ₁₅＋Ｄ₁₆＋Ｄ₁₇＋Ｄ₁₈＋Ｄ₁₆＋Ｄ₁₇＋Ｄ₁₈＋Ｄ₁₆ =D₉×１＋Ｄ₁₀×２＋Ｄ₁₁×３＋（Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅）×４＋Ｄ₁₆ ×４＋Ｄ₁₇×３＋Ｄ₁₈×２＋Ｄ₁₉×１となる。

【００４５】ここで、未知数は図６の（Ａ）に示す不良
データブロックＢ_bのエラーデータＤ₁₂、Ｄ₁₃、Ｄ₁₄、
Ｄ₁₅であるが、これらの項に対応する係数ｋ₃〜ｋ₆は上
記式より図６の（Ｂ）に示すように一定の値「４」とな
る。なお、図６の（Ｂ）に示すように、係数ｋ₀〜ｋ
₂は、ｋ₀＝１、ｋ₁＝２、ｋ₂＝３というように増加し全
体として右上がりとなる。係数ｋ₇〜ｋ₁₀は、ｋ₇＝４、
ｋ₈＝３、ｋ₉＝２、ｋ₁₀＝１というように減少し全体と
して右下がりとなる。移動平均処理回路８７は、このよ
うな図６の（Ｂ）に示す係数を用いて、２段階移動平均
処理を行っている。

【００４６】このため、４つのエラーデータＤ₁₂、
Ｄ₁₃、Ｄ₁₄、Ｄ₁₅に対する「１」と「−１」の配列パタ
ーンが判明していなくとも、「１」又は「−１」の個数
で移動平均値Ｍ_Cを定めることができる。この「１」又
は「−１」の個数を推定するのが、個数推定演算回路８
８である。この個数推定演算回路８８は、Ｍ_C≒Ｍ_C’と
することによって得られた、（Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅） ≒（Ｍ_C’−（Ｄ₉×１＋Ｄ₁₀×２＋Ｄ₁₁×３＋Ｄ₁₆×４＋Ｄ₁₇×３＋Ｄ₁₈×２＋Ｄ₁₉×１））／４という式から「１」又は「−１」の個数を推定する。

【００４７】上記式において、個数推定演算回路８８
は、Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅≒４ −−−＞「１」：４個「−１」：０個Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅≒２ −−−＞「１」：３個「−１」：１個Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅≒０ −−−＞「１」：２個「−１」：２個Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅≒−２ −−−＞「１」：１個「−１」：３個Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅≒−１ −−−＞「１」：０個「−１」：４個というふうに「１」と「−１」の個数を推定できる。

【００４８】このように、エラーデータ幅にわたって係
数値が一定となるような移動平均処理を移動平均処理回
路８７で行うことにより、個数推定演算回路８８では容
易にエラーデータ内の「１」と「−１」の個数を推定す
ることができる。なお、ここでは４bit 幅のエラーに対
し、４タップと８タップの２段階移動平均処理を施して
いるが、これらのbit 幅数、タップ数、段数はこのかぎ
りではない。

【００４９】個数推定演算回路８８で、上述したよう
に、エラーデータ内の「１」と「−１」の数が推定され
れば、４個の１ビットディジタルデータの持つトータル
のエネルギー量を維持することが可能となる。このた
め、補間データ生成回路８９は、この「１」と「−１」
の個数により決定されるエネルギー量を維持した状態
で、補間データの「１」と「−１」の配列パターンを決
定し、補間データを生成すればよい。例えば、個数推定
演算回路８８によって推定された「１」と「−１」の数
が共に２個であれば、補間パターンは、 −１，−１，１，１ −１，１，−１，１１，−１，−１，１１，−１，１，−１１，１，−１，−１のいずれかであり、不良データブロックＢ_bに最大でも
上記５つの配列パターンを当てはめてみればよい。

【００５０】すなわち、補間データ生成回路８９の一例
として、図５の（Ｄ）のＰ_A−Ｐ_B間を直線補間した値を
移動平均値の基準値とし、Ｄ₂〜Ｄ₁₂の移動平均値より
Ｄ₁₂を確定し、同様に確定したＤ₁₂を用いてＤ₃〜Ｄ₁₃
の移動平均値よりＤ₁₃を、というようにデータを確定し
ていく。このとき、前に求めた「１」及び「−１」の個
数に途中で達した場合は、残りのビットをこの個数が守
られるように埋めて行く。

【００５１】このようにして、補間処理部８３は、不良
データブロックＢ_bに補間処理を施して、セレクタ８４
の被選択端子ｂに供給する。そして、ディジタルデータ
補間装置８０は、上述したように、図示しない同期分離
及び誤り訂正回路から制御信号端子８５を介して補間オ
ン制御信号が供給された場合、セレクタ８４の可動片ｃ
を被選択端子ｂに接続し、出力端子８６から補間データ
を出力する。

【００５２】以上、補間処理部８３の動作原理を説明し
た。次に、この補間処理部８３を含むディジタルデータ
補間装置８０の具体的な動作について図８のフローチャ
ートを参照しながら説明する。なお、ディジタルデータ
補間装置８０は、図示しない補間処理制御回路の制御に
よって、上記補間処理を行うので、図８のフローチャー
トには、補間処理制御回路が行う制御の流れを示してい
る。

【００５３】先ず、ステップＳ１に示すように、補間処
理制御回路は、移動平均処理回路８７に、１ビットオー
ディオデータ４個分のデータブロック内で取り得る
「１」と「−１」の複数の個数パターンのそれぞれに図
６の（Ｂ）に示した一定の係数を乗算し、不良データブ
ロックＢ_b部に相当する複数の候補値Ｍ_C2’を演算させ
ておく。

【００５４】次に、ステップＳ２に進み、補間処理制御
回路は、制御信号端子８５に同期分離及び誤り訂正回路
から補間オン制御信号が供給されたか否かを判断する。
補間オン制御信号が供給されたと判断すると、ステップ
Ｓ３に進み、補間制御回路は、移動平均処理回路８７に
図５の（Ｃ）に示す移動平均値Ｍ_A及びＭ_Bを求めさせ
る。

【００５５】次に、ステップＳ４に進み、補間処理制御
回路は、移動平均処理回路８７に、図６の（Ａ）に示す
不良データブロックＢ_bの前のデータＤ₉、Ｄ₁₀、Ｄ
₁₁と、図６の（Ｂ）に示すような右上がりの傾きを持た
せた係数ｋ₀、ｋ₁、ｋ₂とを用いた演算Ｄ₉×ｋ₀＋Ｄ₁₀
×ｋ₁＋Ｄ₁₁×ｋ₂を行わせる。そして、演算結果を
Ｍ_C1’とする。

【００５６】次に、ステップＳ５に進み、補間処理制御
回路は、移動平均処理回路８７に、不良データブロック
Ｂ_bの後ろのデータＤ₁₆、Ｄ₁₇、Ｄ₁₈、Ｄ₁₉と、図６の
（Ｂ）に示すような右下がりの傾きを持たせた係数
ｋ₇、ｋ₈、ｋ₉、ｋ₁₀とを用いた演算Ｄ₁₆×ｋ₇＋Ｄ₁₇×
ｋ₈＋Ｄ₁₈×ｋ₉＋Ｄ₁₉×ｋ₁₀を行わせる。そして、演算
結果をＭ_C3’とする。

【００５７】次に、ステップＳ６に進み、補間処理制御
回路は、補間データ候補Ｍ_C’を演算しておく。ここ
で、補間データ候補Ｍ_c’は、ステップＳ１で求められ
た不良データブロックＢ_b部に相当する複数の候補値Ｍ
_C2’の内の一と、ステップＳ４で求められた演算結果Ｍ
_C1’と、ステップＳ５で求められた演算結果Ｍ_C3’の和
としても表せる。そこで、ステップＳ７に進み、補間処
理制御回路は、個数推定演算回路８８に、Ｍ_C1’＋
Ｍ_C3’−Ｍ_c’を演算させ、ステップＳ１で求められた
複数の候補値Ｍ_C2’の中から一番近い「１」又は「−
１」の個数パターンを持った一を推定させる。

【００５８】そして、ステップＳ８に進み、補間処理制
御回路は、補間データ生成回路８９に、上記複数の候補
値Ｍ_C2’の中から推定した一を基に、４個の１ビットデ
ィジタルデータのトータルのエネルギー量を維持した状
態で、「１」と「−１」の配列パターンを決定した補間
データを生成させる。

【００５９】以上のように、補間処理制御回路は、ディ
ジタルデータ補間装置８０の各部を制御し、補間処理を
行わせる。

【００６０】このため、ディジタルデータ補間装置８０
は、１ビットディジタルデータの記録再生時に誤り訂正
処理で訂正しきれない不良データが発生してしまって
も、不良データブロック単位で１ビットディジタルデー
タを補間できる。また、ディジタルデータ補間装置８０
は、「１」と「−１」の個数を推定してから、配列パタ
ーンを決定するので、演算を簡易化することができる。

【００６１】以上、ディジタルデータ補間装置について
説明したが、図１に示す判定回路８は、図３に示す補間
処理部８３内の移動平均処理回路８７と、個数推定演算
回路８８の動作原理を利用し、上記切り替え点の前後の
データを含む所定サンプル数単位のデータブロック内の
「１」と「−１」の個数推定演算結果に応じて、上記１
ビット分の挿入データＤ_Xの２値状態、「１」又は「−
１」の判定を行っている。

【００６２】以下に、この判定回路８の詳細な動作を、
図９のフローチャートを参照しながら説明する。なお、
図５及び６も、不良データブロックＢ_bを不明データブ
ロックＢ_bと置き換えることによって用いる。すなわ
ち、不明データブロックＢ_bとは、切り替え点Ｐ_Cで１ビ
ット分のデータが挿入された４ビット分のデータからな
るものとする。一例として、不明データブロックＢ_bが
Ｄ₁₂、Ｄ₁₃、Ｄ₁₄、Ｄ₁₅である場合について述べる。

【００６３】先ず、ステップＳ１１に示すように、ユー
ザからデータ切り替え要求が出されたとする。これは、
制御信号端子９を介して切り替え制御信号が判定回路８
に供給されることによって判明する。

【００６４】次に、ステップＳ１２に示すように、判定
回路８は、Ａ、Ｂ各系統の遅延（ディレイ）ラインデー
タより不明データブロックＢ_bの移動平均値Ｍ_C’を算出
する。具体的には、図５に示したように、先ず、不明デ
ータブロックＢ_bの前の正しい１１個の各１ビットディ
ジタルオーディオデータデータＤ₁〜Ｄ₁₁に、４タップ
と、８タップの２段移動平均フィルタ処理を施して、Ｐ
_A点の移動平均値Ｍ_Aを算出すると共に、不明データブロ
ックＢ_bの後ろの正しい１１個の各１ビットディジタル
オーディオデータデータＤ₁₇〜Ｄ₂₇にも上記２段階の移
動平均処理を施して、Ｐ_B点の移動平均値Ｍ_Bを算出し、
該移動平均値Ｍ_Aと移動平均値Ｍ_Bを用いた直線補間によ
り移動平均値Ｍ_C’を導出する。

【００６５】次に、ステップＳ１３に進み、判定回路８
は、図６に示すような不明データブロックＢ_bを含む１
ビットディジタルオーディオデータＤ₉〜Ｄ₁₉の内の、
不明データブロックＢ_bの前の１ビットディジタルオー
ディオデータＤ₉、Ｄ₁₀、Ｄ₁₁と後ろのＤ₁₆、Ｄ₁₇、Ｄ
₁₈、Ｄ₁₉と、上記移動平均値Ｍ_C’から個数推定演算の
解Ｎ_Aを導出する。具体的には、先ず、不明データブロ
ックＢ_bを含む１１個の１ビットディジタルデータＤ₉〜
Ｄ₁₉からも移動平均値Ｍ_Cを導出する。

【００６６】Ｍ_C＝Ｄ₉×ｋ₀＋Ｄ₁₀×ｋ₁＋Ｄ₁₁×ｋ₂＋Ｄ₁₂×ｋ₃＋Ｄ₁₃×ｋ₄＋Ｄ₁₄×ｋ₅ ＋Ｄ₁₅×ｋ₆＋Ｄ₁₆×ｋ₇＋Ｄ₁₇×ｋ₈＋Ｄ₁₈×ｋ₉＋Ｄ₁₉×ｋ₁₀ となる。

【００６７】なお、上記２段階の移動平均処理では、１
ビットディジタルデータＤ₉〜Ｄ₁₉に対し、Ｄ₉〜Ｄ₁₂、
Ｄ₁₀〜Ｄ₁₃、Ｄ₁₁〜Ｄ₁₄、Ｄ₁₂〜Ｄ₁₅、Ｄ₁₃〜Ｄ₁₆、Ｄ
₁₄〜Ｄ₁₇、Ｄ₁₅〜Ｄ₁₈、Ｄ₁₆〜Ｄ₁₉というように４タッ
プの移動平均処理を施して、図５の（Ｂ）に示すような
８個の４タップ移動平均処理出力を得_、さらにこれら４
タップ移動平均処理出力８個に８タップの移動平均処理
を施していた。このため、移動平均値Ｍ_Cは、Ｍ_C＝Ｄ₉＋Ｄ₁₀＋Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₀＋Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₁＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅＋Ｄ₁₆＋Ｄ₁₄＋Ｄ₁₅＋Ｄ₁₆＋Ｄ₁₇＋Ｄ₁₅＋Ｄ₁₆＋Ｄ₁₇＋Ｄ₁₈＋Ｄ₁₆＋Ｄ₁₇＋Ｄ₁₈＋Ｄ₁₆ ＝Ｄ₉×１＋Ｄ₁₀×２＋Ｄ₁₁×３＋（Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅）×４＋Ｄ₁₆ ×４＋Ｄ₁₇×３＋Ｄ₁₈×２＋Ｄ₁₉×１となる。

【００６８】ここで、未知数は不明データブロックＢ_b
のエラーデータＤ₁₂、Ｄ₁₃、Ｄ₁₄、Ｄ₁₅であるが、これ
らの項に対応する係数ｋ₃〜ｋ₆は上記式より図６の
（Ｂ）に示すように一定の値「４」となる。なお、図６
の（Ｂ）に示すように、係数ｋ₀〜ｋ₂は、ｋ₀＝１、ｋ₁
＝２、ｋ₂＝３というように増加し全体として右上がり
となる。係数ｋ₇〜ｋ₁₀は、ｋ₇＝４、ｋ₈＝３、ｋ₉＝
２、ｋ₁₀＝１というように減少し全体として右下がりと
なる。

【００６９】このため、４つの不明データＤ₁₂、Ｄ₁₃、
Ｄ₁₄、Ｄ₁₅の２値、「１」と「−１」の個数を求めるこ
とができる。この「１」又は「−１」の個数を推定する
のが、個数推定演算である。個数推定演算の解Ｎ_Aは、
以上より、Ｎ_A＝（Ｍ_C’−（Ｄ₉×１＋Ｄ₁₀×２＋Ｄ₁₁×３＋Ｄ₁₆×４＋Ｄ₁₇×３＋Ｄ₁₈ ×２＋Ｄ₁₉×１））／４で得られる。

【００７０】次に、ステップＳ１４に進み、判定回路８
は、不明データＤ₁₂、Ｄ₁₃、Ｄ₁₄、Ｄ₁₅の和、すなわち
Ｄ₁₂＋Ｄ₁₃＋Ｄ₁₄＋Ｄ₁₅の解Ｎ_Bを求める。

【００７１】次に、ステップＳ１５に進み、判定回路８
は、Ｎ_B−Ｎ_Aを演算し、判定結果Ｎ_Cを導出する。例え
ば、Ｎ_Bが３で、実際のデータが（１、１、０、１）で
ある場合、本来ならばこのデータでは、１が３個、０が
１個なので、Ｎ_Aが２と成るはずである。このため、Ｎ_C
＝１となり、不連続なデータをつなぎあわせたことによ
るエネルギーのずれが、１ビット分のデータ反転の持つ
重みの半分の大きさの差が表れたことを意味する。した
がって、この場合の１ビットの挿入データは、「−１」
と判定される。

【００７２】次に、ステップＳ１６に進み、判定回路８
の判定結果に応じて、スイッチ４の切り替えが１サンプ
ルラッチ部７から「−１」が切り替え点Ｐ_Cに挿入され
るように、制御される。データの切り替え点Ｐ_Cに「−
１」データを１ビット分挿入してやることにより、１ビ
ット分のデータ反転に対して半分のエネルギー分を差し
引くことが可能となり、図１０の（Ｃ）のように、ノイ
ズの発生を抑えることができる。なお、図１０の（Ｂ）
には、本実施例での切り替え処理を行わず、そのまま２
系統のデータを切り替えた場合のノイズの発生状態を模
式的に示す。また、図１０の（Ａ）には、切り替え無し
の場合を示す。すなわち、本実施例によれば、異なる２
系統の信号を切り替える際に生じるエネルギーレベル差
を、切り替え点の前後データより導き、これを補正する
形で１ビット分のデータを挿入することで、ほとんど切
り替え無しの状態と同じような状態にするように、切り
替え点でのノイズの発生を抑えることができる。

【００７３】次に、他の実施例について説明する。この
他の実施例も、異なる２系統の信号を所定の切り替え点
で切り替えるディジタル信号切り替え装置である。

【００７４】この他の実施例の概略構成を図１１に示
す。ここで、上記図１に示した上記実施例と同様の構成
部については、同様の符号を付す。この他の実施例のデ
ィジタル信号切り替え装置は、上記切り替え点Ｐ_Cの前
後のデータを用いた判定を行う判定回路８と、この判定
回路８の判定結果に応じて１ビット分のデータを挿入す
るか、挿入せずにそのまま通すか、挿入せずに切り替え
点の直後の少なくとも１ビット分のデータを反転させる
か、又は上記１ビット分のディジタルデータを挿入し、
かつ少なくとも１ビット分のデータを反転させるような
切り替え処理を行う切り替え信号処理手段とを備える。
この切り替え信号処理手段は、１サンプルラッチ部７
と、スイッチ４と、スイッチ１０とからなる。

【００７５】スイッチ４は、３つの被選択端子ａ、ｂ、
ｃを備えて成る。被選択端子ａには、遅延ライン部３か
らのＡ系統の信号が供給される。被選択端子ｂには、遅
延ライン部６からのＢ系統の信号が供給される。被選択
端子ｃには、１サンプルラッチ部７からの出力信号が供
給される。このスイッチ４の可動片は、判定回路８の出
力によって切り替えられる。

【００７６】また、スイッチ１０も３つの被選択端子
ｄ、ｅ、ｆを備えて成る。被選択端子ｄには、スイッチ
４の出力が供給される。被選択端子ｅには、「１」が供
給される。また、被選択端子ｆには、「−１」が供給さ
れる。このスイッチ１０の可動片も、判定回路８の出力
によって切り替えられる。そして、スイッチ１０の出力
が出力端子１１から導出される。

【００７７】１サンプルラッチ部７と、スイッチ４と、
スイッチ１０からなる切り替え信号処理手段は、上述し
たように、判定回路８の判定結果に応じて少なくとも１
ビット分のデータを挿入して切り替えるか、挿入せずに
そのまま切り替えるか、挿入せずに切り替え点の直後の
１ビット分のデータを反転して切り替えるか、又は上記
１ビット分のデータを挿入し、かつ少なくとも１ビット
分のデータを反転して切り替える。

【００７８】１ビット分のデータを挿入して切り替える
のは、異なる２系統の信号を切り替える際に、１ビット
分のデータ反転に対して半分のエネルギー分のノイズが
発生しやすいからである。この場合は、上記半分のエネ
ルギー分を「１」又は「−１」の１ビットデータを挿入
することで、差し引いている。

【００７９】切り替えたときに、全くノイズが発生しな
ければ、わざわざ、上記半分のエネルギー分を「１」又
は「−１」の１ビットデータを挿入することで、差し引
く必要はない。

【００８０】また、切り替えたときに、１ビット分のデ
ータ反転のエネルギーノイズが発生していることが分か
れば、切り替え点の直後の１ビット分を反転すれば全く
ノイズを打ち消すことができる。

【００８１】以上より、この他の実施例のディジタル信
号切り替え装置は、切り替え信号処理手段に上記４つの
状態を選択させながら切り替え処理を行っている。この
場合、上記４つの状態を判定するのは、判定回路８であ
る。

【００８２】判定回路８は、制御信号端子９を介して供
給される切り替え制御信号、すなわち、ユーザにより指
定された切り替え点Ｐ_Cの位置を指示するコントロール
信号に応じて、遅延ライン部３内の上記切り替え点Ｐ_C
の前の図２に示した例えば１ビット分のデータＤ_A5と、
遅延ライン部６内の上記切り替え点Ｐ_Cの後ろの例えば
１ビット分のデータＤ_B6とを用いて、上記切り替え信号
処理手段に切り替え点Ｐ_Cで上記４つの状態のいずれを
行わせるかを判定する。

【００８３】判定回路８が行う判定は、上記図１に示し
た実施例の判定回路と同様に、上記切り替え点の前後の
データを含む所定サンプル数単位のデータブロック内の
「１」と「−１」の個数推定演算結果に応じて、切り替
え点Ｐ_Cで上記４つの状態のいずれを行わせるかを判定
する。ここでは、上記個数推定演算処理についての具体
的な説明を省略しする。

【００８４】次に、この判定回路８の判定結果に応じた
上記切り替え信号処理手段の動作について以下に示す表
１と、上記図１１のブロック図と、上記図９のフローチ
ャートとを参照して説明する。なお、上記図９のフロー
チャートのステップＳ１１〜ステップＳ１４までの説明
は省略する。

【００８５】

【表１】

【００８６】先ず、判定回路８の動作を示す上記図９の
フローチャートのステップＳ１５での判定結果Ｎ_Cが０
である場合について説明する。判定結果Ｎ_Cが０である
場合は、上記Ｎ_Aと上記Ｎ_Bが等しいので、切り替え点Ｐ
_Cでの切り替えによるノイズの発生はないと判断でき
る。この場合、判定回路８は、１ビット分のデータ挿入
も、切り替え点直後の１ビット分のデータ反転も上記切
り替え信号処理手段に行わせない。すなわち、判定回路
８は、スイッチ４の可動片を被選択端子ａから被選択端
子ｂ（図中、ａ→ｂと示す。）に切り替え、スイッチ１
０の可動片を被選択端子ｄに接続させたままにしてお
く。

【００８７】次に、判定結果Ｎ_Cが１である場合につい
て説明する。判定結果Ｎ_Cが１である場合、異なる２系
統の切り替えには、不連続なデータをつなぎあわせたこ
とによるエネルギーのずれが、１ビット分のデータ反転
の持つ重みの半分の大きさの差として正方向に発生す
る。したがって、この場合、判定回路８は、切り替え信
号処理手段に、１ビットのデータＤ_Xを「−１」として
挿入させる。すなわち、判定回路８は、スイッチ４の可
動片を被選択端子ａから被選択端子ｃに切り替えさせ、
１サンプルラッチ部７により切り替え点Ｐ_Cの直後の１
ビット分のデータを１サンプル分遅延させ、スイッチ１
０の可動片を被選択端子ｆに接続させて、切り替え点Ｐ
_Cの直後に「−１」を挿入させる。

【００８８】次に、判定結果Ｎ_Cが２である場合につい
て説明する。判定結果Ｎ_Cが２である場合、異なる２系
統の切り替えには、不連続なデータをつなぎあわせたこ
とによるエネルギーのずれが、１ビット分のデータ反転
の持つ重みの大きさの差として正方向に発生する。した
がって、この場合、判定回路８は、切り替え信号処理手
段に、切り替え点Ｐ_C直後の１ビット分のデータを
「１」から［−１」に反転させる。すなわち、判定回路
８は、スイッチ４の可動片を被選択端子ａから被選択端
子ｂに切り替えさせ、スイッチ１０の可動片を被選択端
子ｆに接続させて、切り替え点Ｐ_C直後の１ビット分の
データを「１」から［−１」に反転させる。

【００８９】次に、判定結果Ｎ_Cが３である場合につい
て説明する。判定結果Ｎ_Cが３である場合、異なる２系
統の切り替えには、不連続なデータをつなぎあわせたこ
とによるエネルギーのずれが、１ビット分のデータ反転
の持つ重みの大きさに、１ビット分のデータ反転の持つ
重みの半分の大きさを加えた差として正方向に発生す
る。したがって、この場合、判定回路８は、切り替え信
号処理手段に、上記切り替え点Ｐ_Cに１ビットのデータ
Ｄ_Xを「−１」（「−１」）として挿入させると共に、
上記切り替え点Ｐ_Cの直後の１ビット分のデータを
「１」から［−１」に反転させる必要がある。すなわ
ち、判定回路８は、スイッチ４の可動片を被選択端子ａ
から被選択端子ｃに切り替えさせ、１サンプルラッチ部
７により切り替え点Ｐ_Cの直後の１ビット分のデータを
１サンプル遅延させ、スイッチ１０の可動片を被選択端
子ｆに接続させて、切り替え点Ｐ_Cの直後に「−１」を
挿入させ、さらに、切り替え点Ｐ_C直後の１ビット分の
データを「１」から［−１」に反転させる。

【００９０】次に、判定結果Ｎ_Cが４である場合につい
て説明する。判定結果Ｎ_Cが４である場合、異なる２系
統の切り替えには、不連続なデータをつなぎあわせたこ
とによるエネルギーのずれが、２ビット分のデータ反転
の持つ重みの大きさの差として正方向に発生する。した
がって、この場合、判定回路８は、切り替え信号処理手
段に、上記切り替え点Ｐ_C直後の２ビット分のデータを
「１」から［−１」に反転させる。すなわち、判定回路
８は、スイッチ４の可動片を被選択端子ａから被選択端
子ｂに切り替えさせ、スイッチ１０の可動片を２サンプ
ル間被選択端子ｆに接続させる。

【００９１】次に、判定結果Ｎ_Cが５である場合につい
て説明する。判定結果Ｎ_Cが５である場合、異なる２系
統の切り替えには、不連続なデータをつなぎあわせたこ
とによるエネルギーのずれが、２ビット分のデータ反転
の持つ重みの大きさに、１ビット分のデータ反転の持つ
重みの半分の大きさを加えた差として正方向に発生す
る。したがって、この場合、判定回路８は、切り替え信
号処理手段に、上記切り替え点Ｐ_Cに１ビットのデータ
Ｄ_Xを「−１」（「−１」）として挿入させると共に、
上記切り替え点Ｐ_Cの直後の２ビット分のデータを
「１」から［−１」に反転させる必要がある。すなわ
ち、判定回路８は、スイッチ４の可動片を被選択端子ａ
から被選択端子ｃに切り替えさせ、１サンプルラッチ部
７により切り替え点Ｐ_Cの直後の１ビット分のデータを
１サンプル遅延させ、スイッチ１０の可動片を被選択端
子ｆに接続させて、切り替え点Ｐ_Cの直後に「−１」を
挿入させ、さらに、切り替え点Ｐ_C直後の２ビット分の
データを「１」から［−１」に反転させる。

【００９２】次に、判定結果Ｎ_Cが−１である場合につ
いて説明する。判定結果Ｎ_Cが−１である場合、異なる
２系統の切り替えには、不連続なデータをつなぎあわせ
たことによるエネルギーのずれが、１ビット分のデータ
反転の持つ重みの半分の大きさの差とし負正方向に発生
する。したがって、この場合、判定回路８は、切り替え
信号処理手段に、１ビットのデータＤ_Xを「１」とし
て、挿入させる必要がある。すなわち、判定回路８は、
スイッチ４の可動片を被選択端子ａから被選択端子ｃに
切り替えさせ、１サンプルラッチ部７により切り替え点
Ｐ_Cの直後の１ビット分のデータを１サンプル分遅延さ
せ、スイッチ１０の可動片を被選択端子ｅに接続させ
て、切り替え点Ｐ_Cの直後に「１」を挿入させる。

【００９３】次に、判定結果Ｎ_Cが−２である場合につ
いて説明する。判定結果Ｎ_Cが−２である場合、異なる
２系統の切り替えには、不連続なデータをつなぎあわせ
たことによるエネルギーのずれが、１ビット分のデータ
反転の持つ重みの大きさの差として負方向に発生する。
したがって、この場合、判定回路８は、切り替え信号処
理手段に、切り替え点Ｐ_C直後の１ビット分のデータを
「−１」から［１」に反転させる。すなわち、判定回路
８は、スイッチ４の可動片を被選択端子ａから被選択端
子ｂに切り替えさせ、スイッチ１０の可動片を被選択端
子ｅに接続させて、切り替え点Ｐ_C直後の１ビット分の
データを「−１」から［１」に反転させる。

【００９４】次に、判定結果Ｎ_Cが−３である場合につ
いて説明する。判定結果Ｎ_Cが−３である場合、異なる
２系統の切り替えには、不連続なデータをつなぎあわせ
たことによるエネルギーのずれが、１ビット分のデータ
反転の持つ重みの大きさに、１ビット分のデータ反転の
持つ重みの半分の大きさを加えた差として負方向に発生
する。したがって、この場合、判定回路８は、切り替え
信号処理手段に、上記切り替え点Ｐ_Cに１ビットのデー
タＤ_Xを「１」として挿入させると共に、上記切り替え
点Ｐ_Cの直後の１ビット分のデータを「−１」から
［１」に反転させる必要がある。すなわち、判定回路８
は、スイッチ４の可動片を被選択端子ａから被選択端子
ｃに切り替えさせ、１サンプルラッチ部７により切り替
え点Ｐ_Cの直後の１ビット分のデータを１サンプル遅延
させ、スイッチ１０の可動片を被選択端子ｅに接続させ
て、切り替え点Ｐ_Cの直後に「１」を挿入させ、さら
に、切り替え点Ｐ_C直後の１ビット分のデータを「−
１」から［１」に反転させる。

【００９５】次に、判定結果Ｎ_Cが−４である場合につ
いて説明する。判定結果Ｎ_Cが−４である場合、異なる
２系統の切り替えには、不連続なデータをつなぎあわせ
たことによるエネルギーのずれが、２ビット分のデータ
反転の持つ重みの大きさの差として負方向に発生する。
したがって、この場合、判定回路８は、切り替え信号処
理手段に、上記切り替え点Ｐ_C直後の２ビット分のデー
タを「−１」から［１」に反転させる。すなわち、判定
回路８は、スイッチ４の可動片を被選択端子ａから被選
択端子ｂに切り替えさせ、スイッチ１０の可動片を２サ
ンプル間被選択端子ｅに接続させる。

【００９６】次に、判定結果Ｎ_Cが−５である場合につ
いて説明する。判定結果Ｎ_Cが５である場合、異なる２
系統の切り替えには、不連続なデータをつなぎあわせた
ことによるエネルギーのずれが、２ビット分のデータ反
転の持つ重みの大きさに、１ビット分のデータ反転の持
つ重みの半分の大きさを加えた差として負方向に発生す
る。したがって、この場合、判定回路８は、切り替え信
号処理手段に、上記切り替え点Ｐ_Cに１ビットのデータ
Ｄ_Xを「１」として挿入させると共に、上記切り替え点
Ｐ_Cの直後の２ビット分のデータを「−１」から［１」
に反転させる必要がある。すなわち、判定回路８は、ス
イッチ４の可動片を被選択端子ａから被選択端子ｃに切
り替えさせ、１サンプルラッチ部７により切り替え点Ｐ
_Cの直後の１ビット分のデータを１サンプル遅延させ、
スイッチ１０の可動片を被選択端子ｅに接続させて、切
り替え点Ｐ_Cの直後に「１」を挿入させ、さらに、切り
替え点Ｐ_C直後の２ビット分のデータを「−１」から
［１」に反転させる。

【００９７】以上より、この他の実施例であるディジタ
ル信号切り替え装置は、判定回路８による切り替え点Ｐ
_Cの前後の１ビット分のデータを用いた判定により、１
ビット分のデータを挿入して切り替えるか、挿入せずに
そのまま切り替えるか、挿入せずに切り替え点の直後の
１ビット分のデータを反転して切り替えるか、挿入せず
に切り替え点の直後の２ビット分のデータを判定して切
り替えるか、或いは上記１ビット分のデータの挿入と上
記１ビット分又は２ビット分のデータの反転を併せて切
り替えるかの切り替え信号処理を行い、異なった２系統
の信号の切り替えを高品質に行うことができる。

【００９８】なお、上記図１に示した実施例のディジタ
ル信号切り替え装置及び上記図１１に示した他の実施例
のディジタル信号切り替え装置の遅延ライン部３及び６
は、所定のディジタル信号処理を行っている。図１２に
は、上記ディジタル信号処理を行うディジタル信号処理
回路６の詳細を示す。すなわち、ここでは上記遅延ライ
ン部６をディジタル信号処理回路６とし、上記遅延ライ
ン部３を既にΣΔ変調により得られたΣΔ信号を遅延す
る遅延器３とする。そして、このディジタル信号処理回
路６を含めた上記ディジタル信号切り替え装置１をディ
ジタル信号処理装置１７とする。

【００９９】このディジタル信号処理装置１７には、入
力端子１２を介して、既にΣΔ変調により得られたΣΔ
信号が入力される。上記ΣΔ信号は、上記ディジタル信
号処理回路６及び上記遅延器３に供給される。

【０１００】ディジタル信号処理回路６は、入力端子１
２から供給されるΣΔ信号である例えば１ビットディジ
タルデータに対して、該１ビットディジタルデータに応
じてマルチビット信号を制御することにより演算を施す
演算手段である乗算器１３と、この乗算器１３の出力を
再び１ビットディジタルデータに変換する少数ビット変
換手段であるΣΔ変調部１４とを備える。ここで、乗算
器１３は、上記１ビットディジタルデータに応じて、係
数発生器１５で生成された多値の乗算係数である例えば
１６ビットのマルチビット乗算係数を上記１ビットディ
ジタルデータに乗算する係数乗算手段である。

【０１０１】係数発生器１５は、制御回路１６に供給さ
れた命令信号に応じた上記１６ビットのマルチビット乗
算係数を生成する。制御回路１６には、ユーザによって
選択された振幅方向の信号処理、例えばフェード処理を
実行させるための命令信号が供給される。すると、制御
回路１６は、該フェード処理を実行させるための命令信
号を基に、係数発生器１５にマルチビット乗算係数を生
成させる。

【０１０２】乗算器１３から出力されたマルチビット、
例えば１６ビットディジタルデータは、ΣΔ変調部１４
を構成する図１３に示す加算器２１に供給される。この
ΣΔ変調部１４は、加算器２１の他、該加算器２１の加
算出力に積分処理を施す積分器２２と、この積分器２２
を介したデータを１サンプル期間毎に１ビットディジタ
ルデータに量子化する量子化器２３と、この量子化器２
３の出力を１サンプル期間分遅延する遅延器２４とを備
える。量子化器２３の量子化出力は、遅延器２４を介し
て、加算器２１に負符号とされてフィードバックされ、
乗算器１３の乗算出力に加算（結果的に減算）される。
そして、量子化器２３から出力される量子化出力である
１ビットディジタルデータが出力端子１８から取り出さ
れる。この出力端子１８から取り出された１ビットディ
ジタルデータは、１サンプルラッチ部７及びスイッチ４
の被選択端子ｂに供給される。

【０１０３】ここで、乗算器１３は、上記１ビットディ
ジタルデータのとる２値状態、すなわち「１」又は「−
１」のどちらであるかに応じて、図１４に示すように、
上記１ビットディジタルデータに正又は負の１６ビット
のマルチビット乗算係数を乗算する。つまり、制御回路
１６に供給される上記命令信号に基づいて係数発生器１
５が生成したマルチビット乗算係数は、上記１ビットデ
ィジタルデータの２値状態に応じて、上記１ビットディ
ジタルデータに正又は負のマルチビット乗算係数として
乗算される。

【０１０４】ここで、乗算器１３が上記１ビットディジ
タルデータに施す信号処理は、アッテネーション処理の
一種であるフェード処理、イコライズ処理等のような振
幅方向の信号処理であるが、以下に、乗算器１３で行わ
れる処理を、例えば、入力信号の振幅を１／２にするよ
うな信号処理というように簡易化して説明する。

【０１０５】例えば、乗算器１３に、入力信号の振幅を
１／２にするような演算を行わせた場合の、このディジ
タル信号処理回路６の処理結果について図１５を用いて
説明する。図１５の（Ａ）は、入力端子１２に供給され
る１ビットディジタルデータをアナログのローパスフィ
ルタに通してアナログ信号に戻した場合の信号波形図で
ある。図１５の（Ｂ）は、ディジタル信号処理回路６で
行われた信号処理によって得られた１ビットディジタル
データをアナログ信号に戻した場合の信号波形図であ
る。すなわち、入出力ビット長は、同じ１ビットなが
ら、そのパターンは大きく違っており、簡単なアナログ
フィルタを通すことによって得られるアナログオーディ
オ信号は振幅が１／２になっている。

【０１０６】以上のように、このディジタル信号処理回
路６は、係数発生器１５が発生したアッテネーション処
理や、ミキシング処理に応じたマルチビット乗算係数を
乗算器１３が少数ビット入力ディジタル信号である１ビ
ットディジタルデータのとる２値状態に応じて制御して
演算を行い、そして、その演算出力であるマルチビット
乗算出力をΣΔ変調部１４が再度少数ビットディジタル
信号である１ビットディジタルデータに変換するので、
少数ビットのディジタル信号が伝送時に有する広帯域、
高ダイナミックレンジという特徴を生かし、高品質のオ
ーディオ信号の伝送を実現する。

【０１０７】そして、このディジタル信号処理装置１７
は、遅延器３で遅延されたΣΔ信号と、マルチビット乗
算係数が乗算されることにより例えばフェード処理が施
されたΣΔ信号とをノイズの発生を抑制して切り替える
処理を実現できる。

【０１０８】このディジタル信号処理装置１７は、入力
オーディオ信号をΣΔ変調して１ビットディジタルデー
タの形で磁気テープに記録し、該磁気テープから１ビッ
トディジタルデータを再生してアナログオーディオ信号
を出力するディジタルオーディオ記録再生装置に適用さ
れて好ましい。

【０１０９】このディジタルオーディオ記録再生装置
は、入力オーディオ信号にΣΔ変調処理を施して１ビッ
トディジタルデータとし、該１ビットディジタルデータ
を所定数単位毎に同期信号及び誤り訂正符号と共に記録
する図１６に示すような記録部３０と、記録部３０の磁
気テープ３９から再生した上記所定数単位毎の１ビット
ディジタルデータを再生する図１７に示すような再生部
４０とを有して成る。ディジタル信号処理装置１７は、
再生部４０内に設けられるが、説明の都合上、先ず、記
録部３０について説明しておく。

【０１１０】図１６に示すように、この記録部３０で
は、入力端子３１からの入力オーディオ信号が加算器３
２を通じて積分器３３に供給される。積分器３３からの
信号は、比較器３４に供給され、例えば入力オーディオ
信号の中点電位（“０Ｖ”）と比較されて１サンプル期
間毎に１ビット量子化される。ここで、サンプル期間の
周波数（サンプリング周波数）は、従来の４８ｋＨｚ、
４４．１ｋＨｚに対して、その６４倍或は１２８倍の周
波数が用いられる。

【０１１１】この量子化データが１サンプル遅延器２５
に供給されて１サンプル期間分遅延される。この遅延デ
ータが１ビットディジタル／アナログ（Ｄ／Ａ）変換器
３６を通じて加算器３２に供給されて、入力端子３１か
らの入力オーディオ信号に加算される。これによって比
較器３４からは、上記入力オーディオ信号がΣΔ変調さ
れた量子化データが出力される。この比較器３４から出
力される量子化データが同期信号及び誤り訂正符号（Ｅ
ＣＣ）の付加回路３７に供給され、例えば、所定数のサ
ンプル毎の量子化データに同期信号と誤り訂正符号が付
加される。

【０１１２】この記録フォーマットは、上記図４に示し
たように、１ビットディジタルデータを例えばデータＤ
₀〜Ｄ₃というように４個毎に分割し、この４個の１ビッ
トディジタルデータ毎に同期信号Ｓ₀、Ｓ₁と誤り訂正符
号Ｐ₀、Ｐ₁を付加している。この同期信号及びＥＣＣ付
加回路３７で付加される誤り訂正符号Ｐ₀、Ｐ₁により、
記録再生中に発生する伝送誤りを検出、訂正することが
できる。

【０１１３】次に、図１７に示す再生部４０では、再生
ヘッド４１によって磁気テープ３９に記録された１ビッ
トディジタルデータが再生される。この１ビットディジ
タルデータは４個毎に、上記同期信号及び上記誤り訂正
符号を付加されたフォーマットで記録されているので、
同期分離及び誤り訂正回路４２に供給されると、同期信
号が分離され、かつ誤り訂正処理が施されて上述の入力
オーディオ信号がΣΔ変調された４個単位の１ビットデ
ィジタルデータのみが取り出される。この１ビットディ
ジタルデータは、ディジタル信号処理装置１７に供給さ
れる。

【０１１４】そして、上記１ビットディジタルデータ
は、上述したようなディジタル信号処理装置１７によっ
て信号処理される。このディジタル信号処理装置１７で
信号処理された１ビットディジタルデータは、アナログ
フィルタ４３によりアナログオーディオ信号に戻され
る。このアナログオーディオ信号は、モニタ端子４４か
ら取り出される。

【０１１５】また、ディジタル信号処理装置１７から出
力された上記再ΣΔ変調１ビットディジタルデータは、
デシメーション（間引き）フィルタであるディジタルフ
ィルタ４５により、任意のＣＤやＤＡＴ等の信号フォー
マットに変換される。この任意のフォーマットに変換さ
れた信号は、任意のフォーマットのディジタルレコーダ
の再生系４６や、ＣＤ，ＤＡＴの再生系４７、或はＤＣ
Ｃの再生系４８等を通して、通常のＤ／Ａ変換器４９に
供給される。そして、出力端子５０からは、アナログオ
ーディオ信号が取り出される。

【０１１６】したがって、本実施例のディジタル信号切
り替え装置を用いてなるディジタル信号処理装置を適用
したディジタルオーディオ記録再生装置は、ΣΔ変調さ
れた少数ビットのディジタル信号と、マルチビット乗算
係数が乗算されることにより例えばフェード処理が施さ
れたΣΔ信号とをノイズの発生を抑制して切り替えたオ
ーディオ信号を再生することができる。

【０１１７】

【発明の効果】以上により、本発明に係るディジタル信
号切り替え方法は、所定の切り替え点の前後のデータを
用いた判定の結果に応じて１ビット分のデータを上記切
り替え点に挿入し、上記切り替え点の後のデータを遅延
させるので、異なる２系統の信号を切り替え点で切り替
える際に、ノイズの発生を抑えられる。

【０１１８】また、本発明に係るディジタル信号切り替
え装置は、判定手段で所定の切り替え点の前後のデータ
を用いた判定を行い、切り替え信号処理手段で上記判定
手段の結果に基づいて１ビット分のデータを挿入するの
で、異なる２系統の信号を切り替え点で切り替える際
に、ノイズの発生を抑えられる。

【図面の簡単な説明】

【図１】本発明に係るディジタル信号切り替え方法及び
装置の実施例となるディジタル信号切り替え装置の概略
構成を示すブロック図である。

【図２】上記ディジタル信号切り替え装置の切り替え動
作を説明するための模式図である。

【図３】上記ディジタル信号切り替え装置の判定回路が
原理動作を応用しているディジタルデータの補間装置の
概略構成を示すブロック図である。

【図４】ディジタルデータの記録フォーマット図であ
る。

【図５】上記ディジタルデータの補間装置の補間処理部
の動作を説明するためのタイミングチャートである。

【図６】不良データブロックの移動平均値を求める際
の、係数を説明するための図である。

【図７】補間処理部が移動平均値を求める際に用いるＦ
ＩＲフィルタを示す回路図である。

【図８】上記ディジタルデータ補間装置の具体的な動作
を示すフローチャートである。

【図９】上記実施例となるディジタルデータの切り替え
装置の判定回路の詳細な動作を示すフローチャートであ
る。

【図１０】上記ディジタルデータの切り替え装置の効果
を説明するための特性図である。

【図１１】本発明に係るディジタルデータの切り替え方
法及び装置の他の実施例となるディジタルデータの切り
替え装置の概略構成を示すブロック図である。

【図１２】上記他の実施例となるディジタルデータの切
り替え装置が備えるディジタル信号処理回路の概略構成
を示すブロック図である。

【図１３】上記ディジタル信号処理回路のΣΔ変調器の
詳細な構成を示すブロック図である。

【図１４】上記ディジタル信号処理回路を構成する乗算
器の動作を説明するための模式図である。

【図１５】上記ディジタル信号処理回路の処理結果を示
す特性図である。

【図１６】上記ディジタル信号処理回路を備えるディジ
タル信号処理部を適用できるディジタルオーディオ記録
再生装置の記録部の概略構成を示すブロック図である。

【図１７】上記ディジタルオーディオ記録再生装置の再
生部の概略構成を示すブロック図である。

【図１８】一般的なΣΔ変調回路の概略構成を示すブロ
ック図である。

【図１９】マルチビットディジタルオーディオ信号に振
幅方向の信号処理を施す信号処理部の概略構成を示すブ
ロック図である。

【図２０】ΣΔ信号である１ビットディジタル信号に振
幅方向の信号処理を施す従来の１ビットディジタルデー
タ用信号処理部の概略構成を示すブロック図である。

【図２１】従来のディジタルデータの切り替え装置の概
略構成を示すブロック図である。

【符号の説明】

３遅延ライン部４スイッチ６遅延ライン部７１サンプルラッチ部８判定回路

Claims

【特許請求の範囲】

【請求項１】異なる２系統の信号を所定の切り替え点
から切り替えるためのディジタル信号切り替え方法であ
って、上記切り替え点の前後のデータを用いた判定の結果に応
じて１ビット分のデータを上記切り替え点に挿入し、上
記切り替え点の後のデータを遅延させることを特徴とす
るディジタル信号切り替え方法。
【請求項２】上記切り替え点の前後のデータを用いた
判定の結果に応じて、上記切り替え点への上記１ビット
分のデータの挿入を不要とすることを特徴とする請求項
１記載のディジタル信号切り替え方法。
【請求項３】上記切り替え点の前後のデータを用いた
判定の結果に応じて、上記切り替え点への上記１ビット
分のデータの挿入を不要とし、かつ上記切り替え点の後
の少なくとも１ビット分のデータを反転することを特徴
とする請求項１記載のディジタル信号切り替え方法。
【請求項４】上記異なる２系統の信号は、異なる二つ
のシグマデルタ変調処理が施されていることを特徴とす
る請求項１記載のディジタル信号切り替え方法。
【請求項５】異なる２系統の信号を所定の切り替え点
から切り替えるためのディジタル信号切り替え装置であ
って、上記切り替え点の前後のデータを用いた判定を行う判定
手段と、上記判定手段の結果に応じて１ビット分のデータを挿入
する切り替え信号処理手段とを備えることを特徴とする
ディジタル信号切り替え装置。
【請求項６】上記判定手段は、上記切り替え点の前後
のデータを含む所定サンプル数単位のデータブロック内
の２値を表す信号の個数推定演算結果に基づいた判定を
行うことを特徴とする請求項５記載のディジタル信号切
り替え装置。
【請求項７】上記切り替え信号処理手段は、上記１ビ
ット分のデータの生成も行うことを特徴とする請求項５
記載のディジタル信号切り替え装置。
【請求項８】上記切り替え信号処理手段は、上記判定
手段の結果に応じて、上記前後のデータの内の後ろのデ
ータを遅延してから、上記１ビット分のデータを切り替
えスイッチによって挿入することを特徴とする請求項５
記載のディジタル信号切り替え装置。
【請求項９】上記切り替え信号処理手段は、上記判定
結果に応じて、上記切り替え点への上記１ビット分のデ
ータの挿入を不要とすることを特徴とする請求項５記載
のディジタル信号切り替え装置。
【請求項１０】上記切り替え信号処理手段は、上記判
定結果に応じて、上記切り替え点への上記１ビット分の
データの挿入を不要とし、かつ上記切り替え点の後の１
ビット分のデータを反転することを特徴とする請求項５
記載のディジタル信号切り替え装置。
【請求項１１】上記切り替え信号処理手段は、上記判
定結果に応じて、上記切り替え点に上記１ビット分のデ
ータを挿入し、かつ上記切り替え点の後ろの少なくとも
１ビット分のデータを反転することを特徴とする請求項
５記載のディジタル信号切り替え装置。