JPH08293616A - 半導体圧力センサ - Google Patents
半導体圧力センサInfo
- Publication number
- JPH08293616A JPH08293616A JP9846095A JP9846095A JPH08293616A JP H08293616 A JPH08293616 A JP H08293616A JP 9846095 A JP9846095 A JP 9846095A JP 9846095 A JP9846095 A JP 9846095A JP H08293616 A JPH08293616 A JP H08293616A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor
- silicon substrate
- piezoresistive element
- pressure sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 12
- 238000009530 blood pressure measurement Methods 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 239000007787 solid Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 7
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 絶縁耐圧を向上させて沿面放電を起こすこと
なく正確に圧力測定を行なう。 【構成】 圧力センサは、ダイアフラムが形成されたシ
リコン基板上にその電極部分を除いて周囲絶縁層により
絶縁された半導体ピエゾ抵抗素子と、を備えているの
で、半導体ピエゾ抵抗素子からシリコン基板に沿面放電
が行なわれることを抑制することができ、正確に圧力測
定を行なうことができる。また、ダイアフラムをシリコ
ン基板により形成しているので、周囲絶縁層へのダメー
ジがなく長時間にわたって安定した高耐電圧特性を有す
る。
なく正確に圧力測定を行なう。 【構成】 圧力センサは、ダイアフラムが形成されたシ
リコン基板上にその電極部分を除いて周囲絶縁層により
絶縁された半導体ピエゾ抵抗素子と、を備えているの
で、半導体ピエゾ抵抗素子からシリコン基板に沿面放電
が行なわれることを抑制することができ、正確に圧力測
定を行なうことができる。また、ダイアフラムをシリコ
ン基板により形成しているので、周囲絶縁層へのダメー
ジがなく長時間にわたって安定した高耐電圧特性を有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体圧力センサに係
り、特にシリコン基板にダイアフラムを形成し、ダイア
フラム上に絶縁膜を介して形成したシリコン抵抗体のピ
エゾ抵抗効果を利用して圧力検出を行なう圧力センサに
関する。
り、特にシリコン基板にダイアフラムを形成し、ダイア
フラム上に絶縁膜を介して形成したシリコン抵抗体のピ
エゾ抵抗効果を利用して圧力検出を行なう圧力センサに
関する。
【０００２】
【従来の技術】従来、半導体圧力センサとして、半導体
ピエゾ抵抗素子を半導体基板の表面部に反対導電型領域
として形成した拡散型圧力センサや、単結晶シリコンの
半導体ピエゾ抵抗部を絶縁膜を介することにより基板と
分離した、ＳＯＩ（Silicon OnInsulator）型圧力セン
サが知られている。
ピエゾ抵抗素子を半導体基板の表面部に反対導電型領域
として形成した拡散型圧力センサや、単結晶シリコンの
半導体ピエゾ抵抗部を絶縁膜を介することにより基板と
分離した、ＳＯＩ（Silicon OnInsulator）型圧力セン
サが知られている。
【０００３】このような圧力センサは、気体、液体の圧
力測定に広く用いられている。第１従来例 図３に従来の絶縁膜によって分離された半導体ピエゾ抵
抗素子を有する圧力センサの要部断面図を示す。
力測定に広く用いられている。第１従来例 図３に従来の絶縁膜によって分離された半導体ピエゾ抵
抗素子を有する圧力センサの要部断面図を示す。
【０００４】圧力センサ２００は、単結晶シリコンウェ
ハからなるシリコン基板２１を備えて構成されており、
シリコン基板２１の下面（図中、下方）側の中央部に
は、例えば、異方性エッチングにより凹部が形成される
ことによりダイアフラム２２が形成されている。
ハからなるシリコン基板２１を備えて構成されており、
シリコン基板２１の下面（図中、下方）側の中央部に
は、例えば、異方性エッチングにより凹部が形成される
ことによりダイアフラム２２が形成されている。
【０００５】このダイアフラム２２には、図示しない圧
力導入口を介して測定体の圧力が印加されることとな
る。シリコン基板２１の上面側には、シリコン酸化膜よ
りなる絶縁層２３が形成され、絶縁層２３上にはシリコ
ンウェハからなる半導体基板２４が形成されている。
力導入口を介して測定体の圧力が印加されることとな
る。シリコン基板２１の上面側には、シリコン酸化膜よ
りなる絶縁層２３が形成され、絶縁層２３上にはシリコ
ンウェハからなる半導体基板２４が形成されている。
【０００６】半導体基板２４上には、熱酸化法又はＣＶ
Ｄ（Chemical Vapor Deposit）法で形成されたシリコン
酸化膜からなる絶縁層２５が形成されている。絶縁層２
５上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフ
ィー、ドライエッチング等によってパターン形成を行な
うことにより半導体歪ゲージとして形成した半導体ピエ
ゾ抵抗素子２６が設けられている。
Ｄ（Chemical Vapor Deposit）法で形成されたシリコン
酸化膜からなる絶縁層２５が形成されている。絶縁層２
５上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフ
ィー、ドライエッチング等によってパターン形成を行な
うことにより半導体歪ゲージとして形成した半導体ピエ
ゾ抵抗素子２６が設けられている。
【０００７】半導体基板２４には、半導体基板２４を圧
力検出用ブリッジ回路（ホイートストーンブリッジ）の
最低電位端に接続する固定電位電極２７が接続されてい
る。絶縁層２５の上面側には半導体ピエゾ抵抗素子２６
及び固定電位電極２７（端子接続部を除く）を覆うよう
に、ＣＶＤ法により形成されたシリコン酸化膜あるいは
シリコン窒化膜からなる表面絶縁層２８が形成されてい
る。
力検出用ブリッジ回路（ホイートストーンブリッジ）の
最低電位端に接続する固定電位電極２７が接続されてい
る。絶縁層２５の上面側には半導体ピエゾ抵抗素子２６
及び固定電位電極２７（端子接続部を除く）を覆うよう
に、ＣＶＤ法により形成されたシリコン酸化膜あるいは
シリコン窒化膜からなる表面絶縁層２８が形成されてい
る。
【０００８】さらに半導体ピエゾ抵抗素子２６の上側の
表面絶縁層２８上には半導体基板２４と同電位のガード
電極２９が形成されている。上記構成において、絶縁層
２３は半導体ピエゾ抵抗素子２６からの電流リークを高
温時においても抑制し、半導体基板２４及びガード電極
２９は外部ノイズ等から半導体ピエゾ抵抗素子２６を保
護する。
表面絶縁層２８上には半導体基板２４と同電位のガード
電極２９が形成されている。上記構成において、絶縁層
２３は半導体ピエゾ抵抗素子２６からの電流リークを高
温時においても抑制し、半導体基板２４及びガード電極
２９は外部ノイズ等から半導体ピエゾ抵抗素子２６を保
護する。
【０００９】次に動作を説明する。ダイアフラム２２に
印加された検出体の圧力は、歪として半導体ピエゾ抵抗
素子２６に印加され、その歪量に応じて半導体ピエゾ抵
抗素子２６は、その抵抗率が変化することとなり、図示
しない圧力検出用ブリッジ回路により電圧信号に変換さ
れることとなる。
印加された検出体の圧力は、歪として半導体ピエゾ抵抗
素子２６に印加され、その歪量に応じて半導体ピエゾ抵
抗素子２６は、その抵抗率が変化することとなり、図示
しない圧力検出用ブリッジ回路により電圧信号に変換さ
れることとなる。
【００１０】この場合において、半導体ピエゾ抵抗素子
２６とダイアフラム２２とは、絶縁され、半導体ピエゾ
抵抗素子２６の上下両面を含む周囲には、絶縁層２５及
び表面絶縁層２８により電気的シールド層が形成されて
いることとなり、電磁波ノイズに対しても電気的にガー
ドされており、測定体の電位変化や高温雰囲気中におい
ても、半導体ピエゾ抵抗素子２６に流れる電流が外部に
リークすることはなく、出力される電圧信号が変動する
ことがないので、正確な圧力検出が可能となっていた。
２６とダイアフラム２２とは、絶縁され、半導体ピエゾ
抵抗素子２６の上下両面を含む周囲には、絶縁層２５及
び表面絶縁層２８により電気的シールド層が形成されて
いることとなり、電磁波ノイズに対しても電気的にガー
ドされており、測定体の電位変化や高温雰囲気中におい
ても、半導体ピエゾ抵抗素子２６に流れる電流が外部に
リークすることはなく、出力される電圧信号が変動する
ことがないので、正確な圧力検出が可能となっていた。
【００１１】この場合において、シリコン基板２１と半
導体ピエゾ抵抗素子２６は、絶縁層２３及び絶縁層２５
によって絶縁され、固定電位電極２７を介して半導体基
板２４の電位を半導体ピエゾ抵抗素子２６の電位に対し
て適当な固定電位に固定することにより、半導体基板２
４が外部ノイズを遮断して半導体ピエゾ抵抗素子２６に
交流的なノイズ電圧は誘導されないようになっていた。
導体ピエゾ抵抗素子２６は、絶縁層２３及び絶縁層２５
によって絶縁され、固定電位電極２７を介して半導体基
板２４の電位を半導体ピエゾ抵抗素子２６の電位に対し
て適当な固定電位に固定することにより、半導体基板２
４が外部ノイズを遮断して半導体ピエゾ抵抗素子２６に
交流的なノイズ電圧は誘導されないようになっていた。
【００１２】また、ガード電極２９を適当な電位に固定
することにより、表面絶縁層２８上に生ずる種々の電位
変化から半導体ピエゾ抵抗素子２６を保護することとな
り正確な圧力測定が可能となっていた。第２従来例 図４に特開平４−１６２７７９号公報に開示されている
他の圧力センサの要部断面図を示す。
することにより、表面絶縁層２８上に生ずる種々の電位
変化から半導体ピエゾ抵抗素子２６を保護することとな
り正確な圧力測定が可能となっていた。第２従来例 図４に特開平４−１６２７７９号公報に開示されている
他の圧力センサの要部断面図を示す。
【００１３】圧力センサ３００は、単結晶シリコンで形
成された筒状の台座３１を備えており、台座３１の一端
面には、絶縁層３２が設けられている。絶縁層３２上に
は、シリコンウェハからなる半導体基板３３が形成され
ている。
成された筒状の台座３１を備えており、台座３１の一端
面には、絶縁層３２が設けられている。絶縁層３２上に
は、シリコンウェハからなる半導体基板３３が形成され
ている。
【００１４】半導体基板３３上には、熱酸化法又はＣＶ
Ｄ法で形成されたシリコン酸化膜からなる絶縁層３４が
形成されている。絶縁層３４上には、Ｐ型多結晶シリコ
ン薄膜をフォトリソグラフィー、ドライエッチング等に
よってパターン形成を行なうことにより半導体歪ゲージ
として形成した半導体ピエゾ抵抗素子３５が設けられて
いる。
Ｄ法で形成されたシリコン酸化膜からなる絶縁層３４が
形成されている。絶縁層３４上には、Ｐ型多結晶シリコ
ン薄膜をフォトリソグラフィー、ドライエッチング等に
よってパターン形成を行なうことにより半導体歪ゲージ
として形成した半導体ピエゾ抵抗素子３５が設けられて
いる。
【００１５】半導体基板３３には、半導体基板３３を圧
力検出用ブリッジ回路の最低電位端に接続する固定電位
電極３６が接続されている。絶縁層３４の上面側には、
電極３６の接続部分を除く半導体ピエゾ抵抗素子３５及
び絶縁層３４（側面を除く）を覆うように、ＣＶＤ法に
より形成されたシリコン酸化膜あるいはシリコン窒化膜
からなる絶縁膜３７が形成されている。
力検出用ブリッジ回路の最低電位端に接続する固定電位
電極３６が接続されている。絶縁層３４の上面側には、
電極３６の接続部分を除く半導体ピエゾ抵抗素子３５及
び絶縁層３４（側面を除く）を覆うように、ＣＶＤ法に
より形成されたシリコン酸化膜あるいはシリコン窒化膜
からなる絶縁膜３７が形成されている。
【００１６】絶縁膜３７上には、半導体ピエゾ抵抗素子
３５に接続された電極３８が形成されている。図５に図
４の圧力センサ３００を用いて圧力検出回路を構成した
場合の等価回路を示す。
３５に接続された電極３８が形成されている。図５に図
４の圧力センサ３００を用いて圧力検出回路を構成した
場合の等価回路を示す。
【００１７】上記圧力センサ３００の構成によれば、半
導体基板３３の電位が直流電流Ｖdcにより固定されるの
で、絶縁層３２が水などの導電性液体を通じて外部ノイ
ズ電源Ｖn に接続されても半導体基板３３の電位が変動
することがなく、半導体ピエゾ抵抗素子３５には交流的
なノイズ電圧が誘導されないこととなっていた。
導体基板３３の電位が直流電流Ｖdcにより固定されるの
で、絶縁層３２が水などの導電性液体を通じて外部ノイ
ズ電源Ｖn に接続されても半導体基板３３の電位が変動
することがなく、半導体ピエゾ抵抗素子３５には交流的
なノイズ電圧が誘導されないこととなっていた。
【００１８】また、台座３１上に絶縁層３２を介して半
導体基板３３が接合され、かつ、半導体基板３３の外周
部が台座３１の外周部よりも内側になるように形成され
ているので、台座３１と半導体基板３３との沿面距離が
長くとれる利点があった。
導体基板３３が接合され、かつ、半導体基板３３の外周
部が台座３１の外周部よりも内側になるように形成され
ているので、台座３１と半導体基板３３との沿面距離が
長くとれる利点があった。
【００１９】
【発明が解決しようとする課題】ところで、上記第１従
来例の圧力センサ２００においては、シリコン基板２１
と半導体基板２４とは、絶縁層２３で絶縁されている
が、シリコン基板２１、絶縁層２３及び半導体基板２４
は、製法上、一枚の半導体ウェハに多数形成された後に
同一面で切断することとなるので、シリコン基板２１と
半導体基板２４の沿面距離は、絶縁層２３の厚さとほぼ
同じとなる。
来例の圧力センサ２００においては、シリコン基板２１
と半導体基板２４とは、絶縁層２３で絶縁されている
が、シリコン基板２１、絶縁層２３及び半導体基板２４
は、製法上、一枚の半導体ウェハに多数形成された後に
同一面で切断することとなるので、シリコン基板２１と
半導体基板２４の沿面距離は、絶縁層２３の厚さとほぼ
同じとなる。
【００２０】この場合において、絶縁層２３の厚さは厚
くても数μｍ程度であるので、湿度等の環境状態にもよ
るが、シリコン基板２１と半導体基板２４の沿面耐電圧
（絶縁層２３の表面に沿って電流が流れることのない電
圧）は１００Ｖ以下である。
くても数μｍ程度であるので、湿度等の環境状態にもよ
るが、シリコン基板２１と半導体基板２４の沿面耐電圧
（絶縁層２３の表面に沿って電流が流れることのない電
圧）は１００Ｖ以下である。
【００２１】これ以上の電圧では、シリコン基板２１と
半導体基板２４の間で沿面放電（絶縁層２３の表面に沿
って電流が流れる）が生じ、シリコン基板２１及び半導
体基板２４は同電位となってしまう。
半導体基板２４の間で沿面放電（絶縁層２３の表面に沿
って電流が流れる）が生じ、シリコン基板２１及び半導
体基板２４は同電位となってしまう。
【００２２】このとき、半導体基板２４は、固定電位電
極２７により半導体ピエゾ抵抗素子２６を含む電気回路
の適当な電位に固定されているので、半導体ピエゾ抵抗
素子２６に高電圧が印加されてしまう可能性がある。
極２７により半導体ピエゾ抵抗素子２６を含む電気回路
の適当な電位に固定されているので、半導体ピエゾ抵抗
素子２６に高電圧が印加されてしまう可能性がある。
【００２３】一方、上記第２従来例の圧力センサ３００
においては、台座３１と半導体基板３３の側面は露出し
ているので、高電圧による沿面放電の保護に対して十分
とはいえないという問題点があった。
においては、台座３１と半導体基板３３の側面は露出し
ているので、高電圧による沿面放電の保護に対して十分
とはいえないという問題点があった。
【００２４】これを解決すべく、台座３１を絶縁体で形
成すれば高電圧による沿面放電に対して有利となるが、
ダイアフラム（半導体基板３３）とは異質な材料となる
ので、熱膨脹係数の違いに基づく熱応力による歪が発生
し、良好な温度特性の圧力センサを得ることができない
という新たな課題が生じる。
成すれば高電圧による沿面放電に対して有利となるが、
ダイアフラム（半導体基板３３）とは異質な材料となる
ので、熱膨脹係数の違いに基づく熱応力による歪が発生
し、良好な温度特性の圧力センサを得ることができない
という新たな課題が生じる。
【００２５】さらに、半導体ピエゾ抵抗素子３５が電気
的に接続されるとともに半導体基板３３に接している絶
縁層３２は、測定体（水など）と直接接することとなる
ので、測定体中の異物などにより絶縁層３２がダメージ
を受け（クラックや剥離など）、絶縁耐圧が低下してし
まうという問題点があった。
的に接続されるとともに半導体基板３３に接している絶
縁層３２は、測定体（水など）と直接接することとなる
ので、測定体中の異物などにより絶縁層３２がダメージ
を受け（クラックや剥離など）、絶縁耐圧が低下してし
まうという問題点があった。
【００２６】またさらに、絶縁層３２をシリコン酸化膜
で形成した場合には、上記の問題点に加えて測定体中の
イオンが透過して絶縁耐圧が低下してしまうという問題
点があった。
で形成した場合には、上記の問題点に加えて測定体中の
イオンが透過して絶縁耐圧が低下してしまうという問題
点があった。
【００２７】そこで、本発明の目的は、絶縁耐圧を向上
させて沿面放電を起こすことなく正確に圧力測定を行な
うことが可能な圧力センサを提供することにある。
させて沿面放電を起こすことなく正確に圧力測定を行な
うことが可能な圧力センサを提供することにある。
【００２８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、ダイアフラムが形成された
シリコン基板と、半導体抵抗素子である半導体ピエゾ抵
抗素子と、前記半導体ピエゾ抵抗素子の電極部分を除く
外面を絶縁すべく前記シリコン基板上に形成された周囲
絶縁層と、を備えて構成する。
め、請求項１記載の発明は、ダイアフラムが形成された
シリコン基板と、半導体抵抗素子である半導体ピエゾ抵
抗素子と、前記半導体ピエゾ抵抗素子の電極部分を除く
外面を絶縁すべく前記シリコン基板上に形成された周囲
絶縁層と、を備えて構成する。
【００２９】請求項２記載の発明は、請求項１記載の発
明において、前記周囲絶縁層は、前記シリコン基板と前
記半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、前
記半導体ピエゾ抵抗素子の外面のうち前記第１絶縁層と
接触している外面以外の部分を絶縁する第２絶縁層と、
を備えて構成する。
明において、前記周囲絶縁層は、前記シリコン基板と前
記半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、前
記半導体ピエゾ抵抗素子の外面のうち前記第１絶縁層と
接触している外面以外の部分を絶縁する第２絶縁層と、
を備えて構成する。
【００３０】請求項４記載の発明は、ダイアフラムが形
成されたシリコン基板と、前記シリコン基板上に形成さ
れた第１絶縁層と、前記ダイアフラムの圧力検出面にほ
ぼ平行な平面への投影面積が前記第１絶縁層の前記平面
への投影面積より小さくなるように形成された導電体層
並びに前記導電体層上に形成された第３絶縁層及び前記
第３絶縁層上に形成された半導体抵抗素子である半導体
ピエゾ抵抗素子と、前記第１絶縁層上に形成されて前記
半導体ピエゾ抵抗素子の電極部分を除く外面を覆う第２
絶縁層と、を備えて構成する。
成されたシリコン基板と、前記シリコン基板上に形成さ
れた第１絶縁層と、前記ダイアフラムの圧力検出面にほ
ぼ平行な平面への投影面積が前記第１絶縁層の前記平面
への投影面積より小さくなるように形成された導電体層
並びに前記導電体層上に形成された第３絶縁層及び前記
第３絶縁層上に形成された半導体抵抗素子である半導体
ピエゾ抵抗素子と、前記第１絶縁層上に形成されて前記
半導体ピエゾ抵抗素子の電極部分を除く外面を覆う第２
絶縁層と、を備えて構成する。
【００３１】
【作用】請求項１記載の発明によれば、圧力センサは、
ダイアフラムが形成されたシリコン基板上にその電極部
分を除いて周囲絶縁層により絶縁された半導体ピエゾ抵
抗素子と、を備えているので、半導体ピエゾ抵抗素子か
らシリコン基板に沿面放電が行なわれることを抑制する
ことができ、正確に圧力測定を行なうことができる。
ダイアフラムが形成されたシリコン基板上にその電極部
分を除いて周囲絶縁層により絶縁された半導体ピエゾ抵
抗素子と、を備えているので、半導体ピエゾ抵抗素子か
らシリコン基板に沿面放電が行なわれることを抑制する
ことができ、正確に圧力測定を行なうことができる。
【００３２】また、ダイアフラムをシリコン基板により
形成しているので、周囲絶縁層へのダメージがなく長時
間にわたって安定した高耐電圧特性を有する。請求項２
記載の発明によれば、請求項１記載の発明の作用に加え
て、周囲絶縁層は、シリコン基板と半導体ピエゾ抵抗素
子とを絶縁する第１絶縁層と、半導体ピエゾ抵抗素子の
外面のうち第１絶縁層と接触している外面以外の部分を
絶縁する第２絶縁層と、を備えて構成しているので、周
囲絶縁層の形成が容易となる。
形成しているので、周囲絶縁層へのダメージがなく長時
間にわたって安定した高耐電圧特性を有する。請求項２
記載の発明によれば、請求項１記載の発明の作用に加え
て、周囲絶縁層は、シリコン基板と半導体ピエゾ抵抗素
子とを絶縁する第１絶縁層と、半導体ピエゾ抵抗素子の
外面のうち第１絶縁層と接触している外面以外の部分を
絶縁する第２絶縁層と、を備えて構成しているので、周
囲絶縁層の形成が容易となる。
【００３３】請求項４記載の発明によれば、導電体層を
ダイアフラムの圧力検出面にほぼ平行な平面への投影面
積が第１絶縁層の上記平面への投影面積より小さくなる
ように形成し、この導電体層上に第３絶縁層及び第３絶
縁層上に半導体ピエゾ抵抗素子を形成するとともに、第
２絶縁層を第１絶縁層上に形成するに際し、半導体ピエ
ゾ抵抗素子の電極部分を除く外面を覆うように設けてい
るので、第１絶縁層及び第２絶縁層により半導体ピエゾ
抵抗素子からシリコン基板に沿面放電が行なわれること
を抑制することができ、正確に圧力測定を行なうことが
できる。
ダイアフラムの圧力検出面にほぼ平行な平面への投影面
積が第１絶縁層の上記平面への投影面積より小さくなる
ように形成し、この導電体層上に第３絶縁層及び第３絶
縁層上に半導体ピエゾ抵抗素子を形成するとともに、第
２絶縁層を第１絶縁層上に形成するに際し、半導体ピエ
ゾ抵抗素子の電極部分を除く外面を覆うように設けてい
るので、第１絶縁層及び第２絶縁層により半導体ピエゾ
抵抗素子からシリコン基板に沿面放電が行なわれること
を抑制することができ、正確に圧力測定を行なうことが
できる。
【００３４】また、ダイアフラムをシリコン基板により
形成しているので、第１絶縁層へのダメージがなく長時
間にわたって安定した高耐電圧特性及び良好な温度特性
を有する。
形成しているので、第１絶縁層へのダメージがなく長時
間にわたって安定した高耐電圧特性及び良好な温度特性
を有する。
【００３５】
【実施例】次に図面を参照して本発明の好適な実施例に
ついて説明する。図１に実施例の圧力センサの断面図を
示す。
ついて説明する。図１に実施例の圧力センサの断面図を
示す。
【００３６】圧力センサ１００は、Ｎ型単結晶シリコン
ウェハからなるシリコン基板１を備えて構成されてお
り、シリコン基板１の下面（図中、下方）側の受圧面１
ａの中央部には、例えば、異方性エッチングにより凹部
が形成されることによりダイアフラム２が形成されてい
る。
ウェハからなるシリコン基板１を備えて構成されてお
り、シリコン基板１の下面（図中、下方）側の受圧面１
ａの中央部には、例えば、異方性エッチングにより凹部
が形成されることによりダイアフラム２が形成されてい
る。
【００３７】このダイアフラム２には、図示しない圧力
導入口を介して測定体Ｍの圧力Ｐが印加されることとな
る。シリコン基板１の上面側には、シリコン酸化膜より
なる第１絶縁層としての絶縁層３が形成され、絶縁層３
上には、ＣＶＤ法、スパッタリング法等により形成され
た酸化スズや酸化インジューム等の導電体層５が形成さ
れている。この場合において、導電体層５は、ドライエ
ッチング法などによりダイアフラム２の圧力検出面にほ
ぼ平行な平面への投影面積が絶縁層３（第１絶縁層）の
前述の平面への投影面積より小さくなるように形成す
る。すなわち、図面上側から圧力センサを見たと仮定す
ると、絶縁層３の周縁部分が導電体層５からはみだして
見えるように構成することとなる。
導入口を介して測定体Ｍの圧力Ｐが印加されることとな
る。シリコン基板１の上面側には、シリコン酸化膜より
なる第１絶縁層としての絶縁層３が形成され、絶縁層３
上には、ＣＶＤ法、スパッタリング法等により形成され
た酸化スズや酸化インジューム等の導電体層５が形成さ
れている。この場合において、導電体層５は、ドライエ
ッチング法などによりダイアフラム２の圧力検出面にほ
ぼ平行な平面への投影面積が絶縁層３（第１絶縁層）の
前述の平面への投影面積より小さくなるように形成す
る。すなわち、図面上側から圧力センサを見たと仮定す
ると、絶縁層３の周縁部分が導電体層５からはみだして
見えるように構成することとなる。
【００３８】導電体層５上には、シリコン酸化膜からな
る絶縁層６が形成されている。絶縁層６上には、Ｐ型多
結晶シリコン薄膜をフォトリソグラフィー、ドライエッ
チング等によってパターン形成を行なうことにより半導
体歪ゲージとして形成した半導体ピエゾ抵抗素子４が設
けられている。
る絶縁層６が形成されている。絶縁層６上には、Ｐ型多
結晶シリコン薄膜をフォトリソグラフィー、ドライエッ
チング等によってパターン形成を行なうことにより半導
体歪ゲージとして形成した半導体ピエゾ抵抗素子４が設
けられている。
【００３９】導電体層５には、導電体層５を圧力検出用
ブリッジ回路の最低電位端に接続する固定電位電極７が
接続されている。絶縁層６の上面、絶縁層６の側面、導
電体層５の側面及び絶縁層３の周縁部上面、半導体ピエ
ゾ抵抗素子４及び固定電位電極７を覆うように、シリコ
ン窒化膜からなる表面絶縁層８が形成されている。これ
により、半導体ピエゾ抵抗素子の電極部分を除く外面が
全て絶縁層（絶縁層＋表面絶縁層８＝周囲絶縁層）によ
り覆われることとなる。
ブリッジ回路の最低電位端に接続する固定電位電極７が
接続されている。絶縁層６の上面、絶縁層６の側面、導
電体層５の側面及び絶縁層３の周縁部上面、半導体ピエ
ゾ抵抗素子４及び固定電位電極７を覆うように、シリコ
ン窒化膜からなる表面絶縁層８が形成されている。これ
により、半導体ピエゾ抵抗素子の電極部分を除く外面が
全て絶縁層（絶縁層＋表面絶縁層８＝周囲絶縁層）によ
り覆われることとなる。
【００４０】ここで、図１の圧力センサの製造方法につ
いて説明する。まず、単結晶シリコンからなるシリコン
基板１に異方性エッチングなどの方法でダイアフラム２
を形成する。
いて説明する。まず、単結晶シリコンからなるシリコン
基板１に異方性エッチングなどの方法でダイアフラム２
を形成する。
【００４１】次にダイアフラム２と反対面のシリコン基
板１上に、熱酸化又は、ＣＶＤ及びスパッタリングなど
の方法により絶縁層（シリコン酸化膜）３、導電体層
（酸化スズや酸化インジューム）５、絶縁層（シリコン
酸化膜）６を形成した後、シリコン薄膜を同様の方法で
成膜し、このシリコン薄膜をドライエッチングにより半
導体ピエゾ抵抗素子４に加工する。
板１上に、熱酸化又は、ＣＶＤ及びスパッタリングなど
の方法により絶縁層（シリコン酸化膜）３、導電体層
（酸化スズや酸化インジューム）５、絶縁層（シリコン
酸化膜）６を形成した後、シリコン薄膜を同様の方法で
成膜し、このシリコン薄膜をドライエッチングにより半
導体ピエゾ抵抗素子４に加工する。
【００４２】導電体層５に接続される固定電位電極７は
絶縁層６にドライエッチング等により孔開け加工した
後、真空蒸着、スパッタリングなどの方法により電極膜
を成膜することにより得られる。
絶縁層６にドライエッチング等により孔開け加工した
後、真空蒸着、スパッタリングなどの方法により電極膜
を成膜することにより得られる。
【００４３】シリコン基板端部の導電体層５と絶縁層６
の形状は、ドライエッチング等の方法により得られる。
表面絶縁層８（シリコン窒化膜）は、プラズマＣＶＤ法
により得られる。
の形状は、ドライエッチング等の方法により得られる。
表面絶縁層８（シリコン窒化膜）は、プラズマＣＶＤ法
により得られる。
【００４４】次に図２を参照して動作を説明する。ダイ
アフラムに印加された測定体Ｍの圧力Ｐは、歪として半
導体ピエゾ抵抗素子４に印加され、その歪量に応じて半
導体ピエゾ抵抗素子４は、その抵抗率が変化することと
なる。
アフラムに印加された測定体Ｍの圧力Ｐは、歪として半
導体ピエゾ抵抗素子４に印加され、その歪量に応じて半
導体ピエゾ抵抗素子４は、その抵抗率が変化することと
なる。
【００４５】この場合において、半導体ピエゾ抵抗素子
４は、図示しない電極配線により図２に示すようにブリ
ッジ接続されており（圧力検出用ブリッジ回路）、この
ときの導電体層５の電位は、固定電位電極７を介して直
流電圧Ｖdcに固定される。
４は、図示しない電極配線により図２に示すようにブリ
ッジ接続されており（圧力検出用ブリッジ回路）、この
ときの導電体層５の電位は、固定電位電極７を介して直
流電圧Ｖdcに固定される。
【００４６】これにより絶縁層３が水などの導電性液体
を通じて外部ノイズ電源Ｖｎに接続されても半導体基板
の電位が変動することがなく、ピエゾ抵抗素子４により
構成された半導体ピエゾ抵抗素子には交流的なノイズ電
圧が誘導されない。
を通じて外部ノイズ電源Ｖｎに接続されても半導体基板
の電位が変動することがなく、ピエゾ抵抗素子４により
構成された半導体ピエゾ抵抗素子には交流的なノイズ電
圧が誘導されない。
【００４７】これらの結果、ダイアフラム２に加わる圧
力に応じて半導体ピエゾ抵抗素子から出力される出力電
圧は変化し、この出力電圧から正確な圧力値を知ること
ができる。
力に応じて半導体ピエゾ抵抗素子から出力される出力電
圧は変化し、この出力電圧から正確な圧力値を知ること
ができる。
【００４８】上記説明においては、固定電位電極７の電
位を圧力検出用ブリッジ回路の最低電位端に接続してい
たが、半導体ピエゾ抵抗素子４を含む電気回路の電位を
固定したり、半導体ピエゾ抵抗素子を含む電気回路を収
納しているケースのアース電位に固定するように構成す
ることも可能である。
位を圧力検出用ブリッジ回路の最低電位端に接続してい
たが、半導体ピエゾ抵抗素子４を含む電気回路の電位を
固定したり、半導体ピエゾ抵抗素子を含む電気回路を収
納しているケースのアース電位に固定するように構成す
ることも可能である。
【００４９】また、各絶縁層は、シリコン酸化膜だけで
はなく、シリコン窒化膜やアルミナ（Ａｌ2 Ｏ3 ）膜で
もよい。さらに導電体層５は金属薄膜や半導体及び半導
体薄膜などで構成することも可能である。
はなく、シリコン窒化膜やアルミナ（Ａｌ2 Ｏ3 ）膜で
もよい。さらに導電体層５は金属薄膜や半導体及び半導
体薄膜などで構成することも可能である。
【００５０】さらにまた、上述の説明において、シリコ
ン基板１、絶縁層３及び導電体層５で構成した構造は、
シリコン基板で絶縁層を挟んだ市販されている直接接合
基板を利用するように構成することも可能である。
ン基板１、絶縁層３及び導電体層５で構成した構造は、
シリコン基板で絶縁層を挟んだ市販されている直接接合
基板を利用するように構成することも可能である。
【００５１】本実施例によれば、導電体層５及び半導体
ピエゾ抵抗素子は、電極部分を除き外面が絶縁層（絶縁
層３及び表面絶縁層８）で絶縁、保護されているので、
シリコン基板１と、半導体ピエゾ抵抗素子と、の沿面距
離は第１従来例の圧力センサに比べより長くとれ、更
に、第３従来例の圧力センサと比較してより高い絶縁耐
圧を得ることができる。
ピエゾ抵抗素子は、電極部分を除き外面が絶縁層（絶縁
層３及び表面絶縁層８）で絶縁、保護されているので、
シリコン基板１と、半導体ピエゾ抵抗素子と、の沿面距
離は第１従来例の圧力センサに比べより長くとれ、更
に、第３従来例の圧力センサと比較してより高い絶縁耐
圧を得ることができる。
【００５２】これらにより、（圧力）測定体Ｍに商用電
源からのリーク電流が存在する環境においても、正確な
圧力検出が可能となる。また、絶縁耐圧を必要とする絶
縁層は、シリコンダイアフラムにより保護されているた
め、絶縁層へのダメージがなく長時間にわたって安定し
た高耐電圧特性を保持することが可能となる。
源からのリーク電流が存在する環境においても、正確な
圧力検出が可能となる。また、絶縁耐圧を必要とする絶
縁層は、シリコンダイアフラムにより保護されているた
め、絶縁層へのダメージがなく長時間にわたって安定し
た高耐電圧特性を保持することが可能となる。
【００５３】
【発明の効果】請求項１記載の発明によれば、圧力セン
サの半導体ピエゾ抵抗素子は、シリコン基板上にその電
極部分を除いて周囲絶縁層により絶縁されているので、
半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行
なわれることを抑制することができ、正確に圧力測定を
行なうことができる。また、ダイアフラムをシリコン基
板により形成しているので、周囲絶縁層へのダメージが
なく長時間にわたって安定した高耐電圧特性を保持する
ことが可能となり、保守管理が容易となるとともに、ラ
ンニングコストの上昇を抑制することができる。
サの半導体ピエゾ抵抗素子は、シリコン基板上にその電
極部分を除いて周囲絶縁層により絶縁されているので、
半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行
なわれることを抑制することができ、正確に圧力測定を
行なうことができる。また、ダイアフラムをシリコン基
板により形成しているので、周囲絶縁層へのダメージが
なく長時間にわたって安定した高耐電圧特性を保持する
ことが可能となり、保守管理が容易となるとともに、ラ
ンニングコストの上昇を抑制することができる。
【００５４】請求項２記載の発明によれば、請求項１記
載の発明の効果に加えて、周囲絶縁層は、シリコン基板
と半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、半
導体ピエゾ抵抗素子の外面のうち第１絶縁層と接触して
いる外面以外の部分を絶縁する第２絶縁層と、で構成し
ているので、周囲絶縁層の形成が容易で製造コストが上
昇することもない。
載の発明の効果に加えて、周囲絶縁層は、シリコン基板
と半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、半
導体ピエゾ抵抗素子の外面のうち第１絶縁層と接触して
いる外面以外の部分を絶縁する第２絶縁層と、で構成し
ているので、周囲絶縁層の形成が容易で製造コストが上
昇することもない。
【００５５】請求項４記載の発明によれば、導電体層を
ダイアフラムの圧力検出面にほぼ平行な平面への投影面
積が第１絶縁層の上記平面への投影面積より小さくなる
ように形成し、この導電体層上に第３絶縁層及び第３絶
縁層上に形成された半導体ピエゾ抵抗素子を形成すると
ともに、第２絶縁層を第１絶縁層上に形成するに際し、
半導体ピエゾ抵抗素子の電極部分を除く外面を覆うよう
に設けているので、第１絶縁層及び第２絶縁層により半
導体ピエゾ抵抗素子のほぼ外面全体にわたって絶縁する
ことができ、シリコン基板との間で沿面放電が行なわれ
ることを抑制することができるので正確に圧力測定を行
なうことができる。
ダイアフラムの圧力検出面にほぼ平行な平面への投影面
積が第１絶縁層の上記平面への投影面積より小さくなる
ように形成し、この導電体層上に第３絶縁層及び第３絶
縁層上に形成された半導体ピエゾ抵抗素子を形成すると
ともに、第２絶縁層を第１絶縁層上に形成するに際し、
半導体ピエゾ抵抗素子の電極部分を除く外面を覆うよう
に設けているので、第１絶縁層及び第２絶縁層により半
導体ピエゾ抵抗素子のほぼ外面全体にわたって絶縁する
ことができ、シリコン基板との間で沿面放電が行なわれ
ることを抑制することができるので正確に圧力測定を行
なうことができる。
【００５６】また、ダイアフラムをシリコン基板により
形成しているので、第１絶縁層へのダメージがなく長時
間にわたって安定した高耐電圧特性を保持することが可
能となり、保守管理が容易となるととともに、ランニン
グコストの上昇を抑制することができる。
形成しているので、第１絶縁層へのダメージがなく長時
間にわたって安定した高耐電圧特性を保持することが可
能となり、保守管理が容易となるととともに、ランニン
グコストの上昇を抑制することができる。
【図１】実施例の圧力センサの要部を示す断面図であ
る。
る。
【図２】図１の実施例の等価回路図である。
【図３】第１従来例の圧力センサの要部を示す断面図で
ある。
ある。
【図４】第２従来例実施例の圧力センサの要部を示す断
面図である。
面図である。
【図５】第２従来例の等価回路図である。
１００…圧力センサ １…シリコン基板 ２…ダイアフラム ３…絶縁層（第１絶縁層） ４…半導体ピエゾ抵抗素子 ５…導電体層 ６…絶縁層（第３絶縁層） ７…固定電位電極 ８…表面絶縁層（第２絶縁層） Ｍ…測定体 Ｐ…圧力
Claims (4)
- 【請求項１】 ダイアフラムが形成されたシリコン基板
と、 半導体抵抗素子である半導体ピエゾ抵抗素子と、 前記半導体ピエゾ抵抗素子の電極部分を除く外面を絶縁
すべく前記シリコン基板上に形成された周囲絶縁層と、 を備えたことを特徴とする半導体圧力センサ。 - 【請求項２】 請求項１記載の半導体圧力センサにおい
て、 前記周囲絶縁層は、前記シリコン基板と前記半導体ピエ
ゾ抵抗素子とを絶縁する第１絶縁層と、 前記半導体ピエゾ抵抗素子の外面のうち前記第１絶縁層
と接触している外面以外の部分を絶縁する第２絶縁層
と、 を備えたことを特徴とする半導体圧力センサ。 - 【請求項３】 請求項１又は請求項２記載の半導体圧力
センサにおいて、 導電体層と、 前記導電体層上に形成された第３絶縁層と、 前記第３絶縁層上に形成された前記半導体ピエゾ抵抗素
子と、 を備えたことを特徴とする半導体圧力センサ。 - 【請求項４】 ダイアフラムが形成されたシリコン基板
と、 前記シリコン基板上に形成された第１絶縁層と、 前記ダイアフラムの圧力検出面にほぼ平行な平面への投
影面積が前記第１絶縁層の前記平面への投影面積より小
さくなるように形成された導電体層並びに前記導電体層
上に形成された第３絶縁層及び前記第３絶縁層上に形成
された半導体抵抗素子である半導体ピエゾ抵抗素子と、 前記第１絶縁層上に形成されて前記半導体ピエゾ抵抗素
子の電極部分を除く外面を覆う第２絶縁層と、 を備えたことを特徴とする半導体圧力センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846095A JP3596935B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体圧力センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846095A JP3596935B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体圧力センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293616A true JPH08293616A (ja) | 1996-11-05 |
| JP3596935B2 JP3596935B2 (ja) | 2004-12-02 |
Family
ID=14220316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9846095A Expired - Fee Related JP3596935B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体圧力センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596935B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002310831A (ja) * | 2001-04-19 | 2002-10-23 | Denso Corp | 半導体センサ |
| JP2003098025A (ja) * | 2001-09-26 | 2003-04-03 | Nidec Copal Electronics Corp | 半導体センサ及びその製造方法 |
-
1995
- 1995-04-24 JP JP9846095A patent/JP3596935B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002310831A (ja) * | 2001-04-19 | 2002-10-23 | Denso Corp | 半導体センサ |
| JP2003098025A (ja) * | 2001-09-26 | 2003-04-03 | Nidec Copal Electronics Corp | 半導体センサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3596935B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0010204B1 (en) | Semiconductor absolute pressure transducer assembly | |
| KR930003148B1 (ko) | 반도체 압력 감지장치 | |
| US6353381B1 (en) | Electrical temperature sensor having one or more layers | |
| JP3114570B2 (ja) | 静電容量型圧力センサ | |
| CN1172547A (zh) | 电容性绝对压力传感器及其制造方法 | |
| FI91328B (fi) | Kapasitiiviset paineanturit | |
| KR20030091704A (ko) | 다이어프램식 반도체 압력 센서 | |
| JPH06249733A (ja) | 容量型絶対圧測定センサおよび複数の容量型絶対圧測定センサを製造する方法 | |
| US5444901A (en) | Method of manufacturing silicon pressure sensor having dual elements simultaneously mounted | |
| US5652443A (en) | Sensor having a micro-bridge heater | |
| WO2022019167A1 (ja) | 圧力センサ構造、圧力センサ装置および圧力センサ構造の製造方法 | |
| US5917264A (en) | Electrostatic capacitance type transducer and method for producing the same | |
| JP3596935B2 (ja) | 半導体圧力センサ | |
| US5440931A (en) | Reference element for high accuracy silicon capacitive pressure sensor | |
| JP3310216B2 (ja) | 半導体圧力センサ | |
| GB2034970A (en) | Semiconductor pressure transducer | |
| JPH0979928A (ja) | 半導体圧力センサ装置 | |
| JP2871064B2 (ja) | 半導体圧力センサ | |
| JPH07162018A (ja) | 半導体圧力センサ | |
| JP3124859B2 (ja) | 真空漏れ検知用センサおよび真空漏れ検知方法 | |
| US6218687B1 (en) | Smart microsensor arrays with silicon-on-insulator readouts for damage control | |
| US5375034A (en) | Silicon capacitive pressure sensor having a glass dielectric deposited using ion milling | |
| JP2001176876A (ja) | 高耐圧半導体装置 | |
| JPH02240971A (ja) | 半導体圧力センサ | |
| JP2748077B2 (ja) | 圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040608 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040831 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040907 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |