JPH08297301A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08297301A JPH08297301A JP3462996A JP3462996A JPH08297301A JP H08297301 A JPH08297301 A JP H08297301A JP 3462996 A JP3462996 A JP 3462996A JP 3462996 A JP3462996 A JP 3462996A JP H08297301 A JPH08297301 A JP H08297301A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- wiring
- drain
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 239000010408 film Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 12
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ディスクリネーションを低減し、液晶表示装
置の開口率を向上させる。 【解決手段】 信号線となるドレイン配線を走査線とな
るゲート配線１と交差しない領域ではゲート配線１と同
層に形成した第１のドレイン配線３と、ゲート線１との
交差領域ではドレイン電極４と同層に形成した第２のド
レイン配線４ａを形成し、かつ第１のドレイン配線３と
第２のドレイン配線４ａはスルーホール６を介して電気
的に接続する。透明画素電極８をドレイン配線３より上
層に形成することで、ドレイン配線３に起因する横方向
電界は軽減され、横方向電界によるリバースチルト領域
は狭くなり、ディスクリネーションの画素電極内の進入
は抑制され、開口率を向上できる。
置の開口率を向上させる。 【解決手段】 信号線となるドレイン配線を走査線とな
るゲート配線１と交差しない領域ではゲート配線１と同
層に形成した第１のドレイン配線３と、ゲート線１との
交差領域ではドレイン電極４と同層に形成した第２のド
レイン配線４ａを形成し、かつ第１のドレイン配線３と
第２のドレイン配線４ａはスルーホール６を介して電気
的に接続する。透明画素電極８をドレイン配線３より上
層に形成することで、ドレイン配線３に起因する横方向
電界は軽減され、横方向電界によるリバースチルト領域
は狭くなり、ディスクリネーションの画素電極内の進入
は抑制され、開口率を向上できる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置、特に
薄膜トランジスタをスイッチング素子として用いるアク
ティブマトリックス型液晶表示装置に関する。
薄膜トランジスタをスイッチング素子として用いるアク
ティブマトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】薄膜トランジスタ（以下ＴＦＴと記す）
駆動のアクティブマトリックス型液晶表示装置（以下Ｌ
ＣＤと記す）には、逆スタガ（またはボトムゲート型）
構造のＴＦＴが一般的に用いられている。
駆動のアクティブマトリックス型液晶表示装置（以下Ｌ
ＣＤと記す）には、逆スタガ（またはボトムゲート型）
構造のＴＦＴが一般的に用いられている。
【０００３】図５（ａ）は従来の液晶表示装置の一例を
示す平面図、図５（ｂ）は図５（ａ）のＡ−Ａ′線断面
図、図５（ｃ）は図５（ａ）のＢ−Ｂ′線断面図であ
る。
示す平面図、図５（ｂ）は図５（ａ）のＡ−Ａ′線断面
図、図５（ｃ）は図５（ａ）のＢ−Ｂ′線断面図であ
る。
【０００４】図５（ａ），（ｂ），（ｃ）に示すよう
に、透明絶縁基板１２の上に形成したゲート電極２およ
びゲート電極２に接続したゲート配線１と、絶縁膜１０
を介してゲート電極２の上に形成した半導体薄膜５と、
半導体薄膜５に接続して設けたドレイン電極４およびソ
ース電極７と、ドレイン電極４と一体化して形成し且つ
絶縁膜１０を介してゲート配線１と交差するドレイン配
線３と、ソース電極７に接続して形成した透明画素電極
８とを有して構成される。
に、透明絶縁基板１２の上に形成したゲート電極２およ
びゲート電極２に接続したゲート配線１と、絶縁膜１０
を介してゲート電極２の上に形成した半導体薄膜５と、
半導体薄膜５に接続して設けたドレイン電極４およびソ
ース電極７と、ドレイン電極４と一体化して形成し且つ
絶縁膜１０を介してゲート配線１と交差するドレイン配
線３と、ソース電極７に接続して形成した透明画素電極
８とを有して構成される。
【０００５】
【発明が解決しようとする課題】この従来のＬＣＤで
は、透明画素電極とドレイン配線は同層に形成されてい
るために、透明画素電極とドレイン配線間に横方向電界
（ＴＦＴ基板上の画素電極と対向電極間で液晶に電圧を
印加する方向を縦方向と定義）が生じる。この電界は画
素電極とドレイン配線の間隔を狭くする必要がある高精
細ディスプレイほど強くなる。通常、電圧印加時の液晶
は配向膜のラビング方向に誘起されるプレチルト方向に
立ち上がるが、プレチルト方向と逆方向に前述の強い横
方向電界が存在すると、液晶はこの電界方向に配向す
る。この結果、逆方向電界の強い領域では、液晶は通常
とは逆方向に立ち上がる（リバースチルト状態）。この
リバースチルトが形成されると、図２に示すように、通
常のチルト（ノーマルチルト状態）領域との境界にディ
スクリネーションと呼ばれる配向の遷移領域が発生す
る。このディスクリネーション領域は、ノーマリブラッ
クのＬＣＤの黒表示の際には光を透過してしまい、表示
コントラストの低下をもたらす。
は、透明画素電極とドレイン配線は同層に形成されてい
るために、透明画素電極とドレイン配線間に横方向電界
（ＴＦＴ基板上の画素電極と対向電極間で液晶に電圧を
印加する方向を縦方向と定義）が生じる。この電界は画
素電極とドレイン配線の間隔を狭くする必要がある高精
細ディスプレイほど強くなる。通常、電圧印加時の液晶
は配向膜のラビング方向に誘起されるプレチルト方向に
立ち上がるが、プレチルト方向と逆方向に前述の強い横
方向電界が存在すると、液晶はこの電界方向に配向す
る。この結果、逆方向電界の強い領域では、液晶は通常
とは逆方向に立ち上がる（リバースチルト状態）。この
リバースチルトが形成されると、図２に示すように、通
常のチルト（ノーマルチルト状態）領域との境界にディ
スクリネーションと呼ばれる配向の遷移領域が発生す
る。このディスクリネーション領域は、ノーマリブラッ
クのＬＣＤの黒表示の際には光を透過してしまい、表示
コントラストの低下をもたらす。
【０００６】このディスクリネーション領域を遮蔽する
ため、従来はＴＦＴと対向するカラーフィルタ基板上に
形成されたクロム金属層などからなるブラックマトリッ
クス（以降ＢＭと記す）層が形成されていた。この対向
基板上のＢＭ層は、対向基板とＴＦＴとの重ね合わせ精
度の制約から、ディスクリネーション領域を遮光するた
めに画素電極とかなりの幅の重ね合わせマージンをもっ
て形成されている。そのためＢＭ層の開口面積比率（開
口率）は下がり、表示輝度低下、あるいはそれを補うた
めにＬＣＤの消費電力の増大をもたらすといった問題が
ある。また、前述の横方向電界が強いとディスクリネー
ションが画素電極内部まで深く進入するので、それを遮
蔽するためにＢＭ領域を広くとらなければならないの
で、開口率のいっそうの低下を招くという問題がある。
ため、従来はＴＦＴと対向するカラーフィルタ基板上に
形成されたクロム金属層などからなるブラックマトリッ
クス（以降ＢＭと記す）層が形成されていた。この対向
基板上のＢＭ層は、対向基板とＴＦＴとの重ね合わせ精
度の制約から、ディスクリネーション領域を遮光するた
めに画素電極とかなりの幅の重ね合わせマージンをもっ
て形成されている。そのためＢＭ層の開口面積比率（開
口率）は下がり、表示輝度低下、あるいはそれを補うた
めにＬＣＤの消費電力の増大をもたらすといった問題が
ある。また、前述の横方向電界が強いとディスクリネー
ションが画素電極内部まで深く進入するので、それを遮
蔽するためにＢＭ領域を広くとらなければならないの
で、開口率のいっそうの低下を招くという問題がある。
【０００７】本発明の目的は、ディスクリネーションの
画素電極内の進入を抑制して、開口率を向上させた液晶
表示装置を提供することにある。
画素電極内の進入を抑制して、開口率を向上させた液晶
表示装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の液体表示装置
は、透明絶縁基板上に配置したゲート電極に接続し且つ
前記ゲート電極と同じ層に形成したゲート配線と、前記
ゲート電極を含む表面に形成した絶縁膜を介して前記ゲ
ート電極上に配置した半導体薄膜、ソース電極、ドレイ
ン電極のそれぞれを有する逆スタガー構造の薄膜トラン
ジスタと、前記ソース電極に接続した透明画素電極とを
含んで構成されるアクティブマトリックス型の液晶表示
装置において、前記ドレイン電極に接続して前記ゲート
配線と交差するドレイン配線が前記ゲート配線と交差す
る領域以外の前記透明画素電極の周縁部と近接する領域
で前記ゲート配線と同じ層に配置した第１のドレイン配
線と、前記ゲート配線と交差する領域で前記ドレイン電
極と同じ層に配置され且つ前記絶縁膜に設けたスルーホ
ールを介して前記第１のドレイン配線と接続した第２の
ドレイン配線とを有する。
は、透明絶縁基板上に配置したゲート電極に接続し且つ
前記ゲート電極と同じ層に形成したゲート配線と、前記
ゲート電極を含む表面に形成した絶縁膜を介して前記ゲ
ート電極上に配置した半導体薄膜、ソース電極、ドレイ
ン電極のそれぞれを有する逆スタガー構造の薄膜トラン
ジスタと、前記ソース電極に接続した透明画素電極とを
含んで構成されるアクティブマトリックス型の液晶表示
装置において、前記ドレイン電極に接続して前記ゲート
配線と交差するドレイン配線が前記ゲート配線と交差す
る領域以外の前記透明画素電極の周縁部と近接する領域
で前記ゲート配線と同じ層に配置した第１のドレイン配
線と、前記ゲート配線と交差する領域で前記ドレイン電
極と同じ層に配置され且つ前記絶縁膜に設けたスルーホ
ールを介して前記第１のドレイン配線と接続した第２の
ドレイン配線とを有する。
【０００９】
【発明の実施の形態】本発明では、透明画素電極と隣接
するドレイン配線をゲート配線と同層に形成して透明画
素電極をドレイン配線層より上層に配置することで、ド
レイン配線に起因する横方向電界を軽減し、その結果横
方向電界によるリバースチルト領域は狭くなり、ディス
クリネーションの画素電極内への進入が抑制される。
するドレイン配線をゲート配線と同層に形成して透明画
素電極をドレイン配線層より上層に配置することで、ド
レイン配線に起因する横方向電界を軽減し、その結果横
方向電界によるリバースチルト領域は狭くなり、ディス
クリネーションの画素電極内への進入が抑制される。
【００１０】また、画素電極の端とドレイン配線とを重
ねることにより、ドレイン配線をＣｒ、Ｔａ、Ａｌなど
の遮光性の金属で形成すれば遮光膜としても機能するの
で、対向基板のＢＭはその領域では不要となり、従来の
完全対向膜遮光方式に比べ開口率を向上させることがで
きる。
ねることにより、ドレイン配線をＣｒ、Ｔａ、Ａｌなど
の遮光性の金属で形成すれば遮光膜としても機能するの
で、対向基板のＢＭはその領域では不要となり、従来の
完全対向膜遮光方式に比べ開口率を向上させることがで
きる。
【００１１】次に、本発明の実施の形態について図面を
参照して説明する。
参照して説明する。
【００１２】図１（ａ）は本発明の第１の実施の形態例
を示す平面図、図１（ｂ）は図１（ａ）のＣ−Ｃ′線断
面図、図１（ｃ）は図１（ａ）のＤ−Ｄ′線断面図、図
１（ｄ）は図１（ａ）のＥ−Ｅ′線断面図である。
を示す平面図、図１（ｂ）は図１（ａ）のＣ−Ｃ′線断
面図、図１（ｃ）は図１（ａ）のＤ−Ｄ′線断面図、図
１（ｄ）は図１（ａ）のＥ−Ｅ′線断面図である。
【００１３】図１（ａ）〜（ｄ）に示すように、透明絶
縁基板１２上にスパッタ法でＣｒ膜を堆積してパターニ
ングし、ゲート電極２および各ゲート電極２に接続し且
つ付加容量素子９の下部電極を備えるゲート配線１と、
ドレイン配線３とをそれぞれ形成する。次に、これらの
各電極を含む全面にＣＶＤ法で窒化シリコン（Ｓｉ
ＮX ）膜からなる絶縁膜１０を堆積した後絶縁膜１０の
上にアモルファスシリコン（ａ−Ｓｉ）膜を堆積してパ
ターニングしゲート電極２の上の絶縁膜１０の上に半導
体薄膜５を形成する。次に、絶縁膜１０を選択的にエッ
チングしてドレイン配線３上にスルーホール６を形成す
る。
縁基板１２上にスパッタ法でＣｒ膜を堆積してパターニ
ングし、ゲート電極２および各ゲート電極２に接続し且
つ付加容量素子９の下部電極を備えるゲート配線１と、
ドレイン配線３とをそれぞれ形成する。次に、これらの
各電極を含む全面にＣＶＤ法で窒化シリコン（Ｓｉ
ＮX ）膜からなる絶縁膜１０を堆積した後絶縁膜１０の
上にアモルファスシリコン（ａ−Ｓｉ）膜を堆積してパ
ターニングしゲート電極２の上の絶縁膜１０の上に半導
体薄膜５を形成する。次に、絶縁膜１０を選択的にエッ
チングしてドレイン配線３上にスルーホール６を形成す
る。
【００１４】次に、半導体薄膜５およびスルーホール６
を含む表面にスパッタ法でＣｒ膜を堆積してパターニン
グし、スルーホール６を介して下層のドレイン配線３と
接続するドレイン電極４、スルーホール６を介してドレ
イン配線３と接続し且つ下層のゲート配線１上を跨ぎド
レイン電極４に接続する上層のドレイン配線４ａと、ソ
ース電極７のそれぞれを形成する。次に、スパッタ法で
堆積した酸化インジウム錫（ＩＴＯ）膜を選択的にエッ
チングしてソース電極７に接続した透明画素電極８を形
成し、同時に付加容量素子９を形成する。次に全面に窒
化シリコン膜を堆積して保護膜１１を形成する。
を含む表面にスパッタ法でＣｒ膜を堆積してパターニン
グし、スルーホール６を介して下層のドレイン配線３と
接続するドレイン電極４、スルーホール６を介してドレ
イン配線３と接続し且つ下層のゲート配線１上を跨ぎド
レイン電極４に接続する上層のドレイン配線４ａと、ソ
ース電極７のそれぞれを形成する。次に、スパッタ法で
堆積した酸化インジウム錫（ＩＴＯ）膜を選択的にエッ
チングしてソース電極７に接続した透明画素電極８を形
成し、同時に付加容量素子９を形成する。次に全面に窒
化シリコン膜を堆積して保護膜１１を形成する。
【００１５】図２は本実施の形態例により形成した液晶
表示装置のドレイン配線と透明画素電極間に生じる電気
力線と液晶の配向を示す模式図である。
表示装置のドレイン配線と透明画素電極間に生じる電気
力線と液晶の配向を示す模式図である。
【００１６】図２に示すように、電気力線１４は図６の
従来例と比較して、横方向電界が軽減され、液晶の配向
は、対向電極と画素電極間の縦方向電界が強く影響する
ようになる。その結果、リバースチルト領域１７は狭く
なり、ディスクリネーションライン１６の範囲が狭くな
る。
従来例と比較して、横方向電界が軽減され、液晶の配向
は、対向電極と画素電極間の縦方向電界が強く影響する
ようになる。その結果、リバースチルト領域１７は狭く
なり、ディスクリネーションライン１６の範囲が狭くな
る。
【００１７】液晶シミュレーションプログラムにより、
本実施例の液晶装置と、従来の液晶装置の液晶の配向を
シミュレートした結果をそれぞれ図３、図７に示す。こ
のとき対向電極、透明画素電極、ドレイン配線の電位は
それぞれ９Ｖ，１４Ｖ，４Ｖである。図７の従来例に比
較して、図３の本実施例の方がリバースチルト領域が狭
く、ドレイン配線の端から透明画素電極に進入したディ
スクリネーションラインの距離は、従来例が５．１μｍ
であるのに対して、本実施例では３．８μｍとなり１．
８μｍ短くなっている。このように本発明の方がディス
クリネーションの画素電極内への進入抑制の効果が大き
いといえる。
本実施例の液晶装置と、従来の液晶装置の液晶の配向を
シミュレートした結果をそれぞれ図３、図７に示す。こ
のとき対向電極、透明画素電極、ドレイン配線の電位は
それぞれ９Ｖ，１４Ｖ，４Ｖである。図７の従来例に比
較して、図３の本実施例の方がリバースチルト領域が狭
く、ドレイン配線の端から透明画素電極に進入したディ
スクリネーションラインの距離は、従来例が５．１μｍ
であるのに対して、本実施例では３．８μｍとなり１．
８μｍ短くなっている。このように本発明の方がディス
クリネーションの画素電極内への進入抑制の効果が大き
いといえる。
【００１８】図４（ａ）は本発明の第２の実施の形態例
を示す平面図、図４（ｂ）は図４（ａ）のＦ−Ｆ′線拡
大断面図である。
を示す平面図、図４（ｂ）は図４（ａ）のＦ−Ｆ′線拡
大断面図である。
【００１９】図４（ａ），（ｂ）に示すように、透明画
素電極８の周辺の一部をドレイン配線３の上に重ねて形
成し、ドレイン配線を遮光性の金属で形成した以外は第
１の実施例と同様の構成を有しており、この部分の対向
基板のカラーフィルターに設けたディスクリネーション
を遮光するためのＢＭを省略できる利点がある。この対
向基板上のＢＭ層は、対向基板とＴＦＴ基板の重ね合わ
せ精度の制約から大きな重ねマージンをもって形成され
ているが、透明画素電極の端とドレイン配線を重ねるこ
とにより、ドレイン配線が遮光層としても機能するの
で、対向基板のＢＭはその領域では不要となり、従来よ
りも開口率を向上させることができる。
素電極８の周辺の一部をドレイン配線３の上に重ねて形
成し、ドレイン配線を遮光性の金属で形成した以外は第
１の実施例と同様の構成を有しており、この部分の対向
基板のカラーフィルターに設けたディスクリネーション
を遮光するためのＢＭを省略できる利点がある。この対
向基板上のＢＭ層は、対向基板とＴＦＴ基板の重ね合わ
せ精度の制約から大きな重ねマージンをもって形成され
ているが、透明画素電極の端とドレイン配線を重ねるこ
とにより、ドレイン配線が遮光層としても機能するの
で、対向基板のＢＭはその領域では不要となり、従来よ
りも開口率を向上させることができる。
【００２０】
【発明の効果】以上説明したように本発明は、透明画素
電極に近接する領域のドレイン配線を絶縁膜の下のゲー
ト配線と同じ層に配置し、ゲート配線と交差する領域の
ドレイン配線をドレイン電極と同じ層に配置してゲート
配線上を跨ぐことにより、ディスクリネーションの画素
電極進入の抑制をする事ができる。また、ドレイン配線
と透明画素電極を重なるように形成することでディスク
リネーションをドレイン配線で遮蔽することでその部分
のＢＭを省略することができ、透明画素電極の面積が大
きくなるため開口率を大きくできるという効果を有す
る。
電極に近接する領域のドレイン配線を絶縁膜の下のゲー
ト配線と同じ層に配置し、ゲート配線と交差する領域の
ドレイン配線をドレイン電極と同じ層に配置してゲート
配線上を跨ぐことにより、ディスクリネーションの画素
電極進入の抑制をする事ができる。また、ドレイン配線
と透明画素電極を重なるように形成することでディスク
リネーションをドレイン配線で遮蔽することでその部分
のＢＭを省略することができ、透明画素電極の面積が大
きくなるため開口率を大きくできるという効果を有す
る。
【図１】図１（ａ）は本発明の第１の形態例を示す平面
図であり、図１（ｂ）は図１（ａ）におけるＣ−Ｃ′線
断面図、図１（ｃ）は図１（ａ）におけるＤ−Ｄ′線断
面図、図１（ｄ）は図１（ａ）におけるＥ−Ｅ′線断面
図である。
図であり、図１（ｂ）は図１（ａ）におけるＣ−Ｃ′線
断面図、図１（ｃ）は図１（ａ）におけるＤ−Ｄ′線断
面図、図１（ｄ）は図１（ａ）におけるＥ−Ｅ′線断面
図である。
【図２】本発明の第１の実施の形態例のドレイン配線と
透明画素電極間に生じる電気力線と液晶分子の配向を示
す模式図である。
透明画素電極間に生じる電気力線と液晶分子の配向を示
す模式図である。
【図３】本発明の第１の実施の形態例の液晶装置の液晶
分子の配向をシミュレートした結果を示す模式図であ
る。
分子の配向をシミュレートした結果を示す模式図であ
る。
【図４】図４（ａ）は本発明の第２の実施の形態例を示
す平面図であり、図４（ｂ）は図４（ａ）におけるＦ−
Ｆ′線断面図。
す平面図であり、図４（ｂ）は図４（ａ）におけるＦ−
Ｆ′線断面図。
【図５】図５（ａ）は従来の液晶表示装置を示す平面図
であり、図５（ｂ）は図５（ａ）におけるＡ−Ａ′線断
面図、図５（ｃ）は図５（ａ）におけるＢ−Ｂ′線断面
図である。
であり、図５（ｂ）は図５（ａ）におけるＡ−Ａ′線断
面図、図５（ｃ）は図５（ａ）におけるＢ−Ｂ′線断面
図である。
【図６】従来例のドレイン配線と透明画素電極間に生じ
る電気力線と液晶分子の配向を示す模式図である。
る電気力線と液晶分子の配向を示す模式図である。
【図７】従来の液晶装置の液晶分子の配向をシミュレー
トした結果を示す模式図である。
トした結果を示す模式図である。
１ ゲート配線 ２ ゲート電極 ３，４ａ ドレイン配線 ４ ドレイン電極 ５ 半導体薄膜 ６ スルーホール ７ ソース電極 ８ 透明画素電極 ９ 付加容量素子 １０ 絶縁膜 １１ 保護膜 １２ 透明絶縁基板 １３ 液晶分子 １４ 電気力線 １５ ラビング方向 １６ ディスクリネーションライン １７ リバースチルト領域 １８ 対向電極 １９ 対向基板 ２０ ブラックマトリックス層 ２１ カラーフィルタ
Claims (10)
- 【請求項１】 透明絶縁基板上に配置したゲート電極に
接続し且つ前記ゲート電極と同じ層に形成したゲート配
線と、前記ゲート電極を含む表面に形成した絶縁膜を介
して前記ゲート電極上に配置した半導体薄膜、ソース電
極、ドレイン電極のそれぞれを有する逆スタガー構造の
薄膜トランジスタと、前記ソース電極に接続した透明画
素電極とを含んで構成されるアクティブマトリックス型
の液晶表示装置において、前記ドレイン電極に接続して
前記ゲート配線と交差するドレイン配線が前記ゲート配
線と交差する領域以外の前記透明画素電極の周縁部と近
接する領域で前記ゲート配線と同じ層に配置した第１の
ドレイン配線と、前記ゲート配線と交差する領域で前記
ドレイン電極と同じ層に配置され且つ前記絶縁膜に設け
たスルーホールを介して前記第１のドレイン配線と接続
した第２のドレイン配線とを有することを特徴とする液
晶表示装置。 - 【請求項２】 第１のドレイン配線の上に絶縁膜を介し
て透明画素電極の周縁部を重ねて形成した請求項１記載
の液晶表示装置。 - 【請求項３】 透明基板上にゲート電極、ドレイン配線
及び前記ゲート電極に接続されたゲート配線を有し、前
記ゲート電極、前記ゲート配線及び前記ドレイン配線上
に絶縁膜を有し、前記絶縁膜上に前記ゲート電極上に配
置された半導体薄膜を有し、前記絶縁膜上に前記半導体
薄膜と接続されたソース電極とドレイン電極を有し、前
記絶縁膜上に前記ソース電極と接続された透明画素電極
を有し、前記ドレイン電極はコンタクトホールを介して
前記ドレイン配線と接続され、表面に透明電極を有する
対向基板と前記透明基板とで液晶を挟持することを特徴
とする液晶表示装置。 - 【請求項４】 前記ドレイン配線は遮光性の金属からな
ることを特徴とする請求項３に記載の液晶表示装置。 - 【請求項５】 前記ドレイン配線は、前記絶縁膜を介し
て前記透明画素電極と一部重なっていることを特徴とす
る請求項４記載の液晶表示装置。 - 【請求項６】 前記ドレイン配線の幅は片側が前記絶縁
膜を介して、前記透明画素電極と重なり、他の側が前記
絶縁膜を介して他の透明画素電極の前記ドレイン配線側
の端部まで有るように設定されていることを特徴とする
請求項４記載の液晶表示装置。 - 【請求項７】 第１の透明基板上にスイッチング素子
と、前記スイッチング素子の第１の電極に接続された配
線と、絶縁膜と、前記スイッチング素子の第２の電極に
接続された透明画素電極とを有し、対向電極を有する第
２の透明基板と前記第１の透明基板とで液晶を挟持する
液晶表示装置において、前記透明画素電極は前記絶縁膜
上に有り、前記配線は前記透明画素電極と隣接する領域
において前記絶縁膜の下に有ることを特徴とする液晶表
示装置。 - 【請求項８】 前記配線は遮光性の金属からなることを
特徴とする請求項７記載の液晶表示装置。 - 【請求項９】 前記配線は、前記絶縁膜を介して前記透
明画素電極と一部重なっていることを特徴とする請求項
８記載の液晶表示装置。 - 【請求項１０】 前記配線の幅は、片側が前記絶縁膜を
介して、前記透明画素電極と重なり、他の側が前記絶縁
膜を介して他の透明画素電極の前記ドレイン配線側の端
部まで有るように設定されていることを特徴とする請求
項８記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3462996A JPH08297301A (ja) | 1995-02-28 | 1996-02-22 | 液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-40224 | 1995-02-28 | ||
| JP4022495 | 1995-02-28 | ||
| JP3462996A JPH08297301A (ja) | 1995-02-28 | 1996-02-22 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08297301A true JPH08297301A (ja) | 1996-11-12 |
Family
ID=26373455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3462996A Pending JPH08297301A (ja) | 1995-02-28 | 1996-02-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08297301A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008304951A (ja) * | 2002-12-27 | 2008-12-18 | Sharp Corp | 表示装置用基板およびこれを有する液晶表示装置 |
| US8605016B2 (en) | 2002-12-27 | 2013-12-10 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
| JP2014123137A (ja) * | 2000-08-14 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014167641A (ja) * | 2010-02-05 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2020064287A (ja) * | 2018-10-16 | 2020-04-23 | 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ | 電子変調装置 |
-
1996
- 1996-02-22 JP JP3462996A patent/JPH08297301A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014123137A (ja) * | 2000-08-14 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2008304951A (ja) * | 2002-12-27 | 2008-12-18 | Sharp Corp | 表示装置用基板およびこれを有する液晶表示装置 |
| US8605016B2 (en) | 2002-12-27 | 2013-12-10 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
| JP2014167641A (ja) * | 2010-02-05 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9057918B2 (en) | 2010-02-05 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising first and second pixel electrodes that overlap each other with an insulating layer interposed therebetween |
| US9541803B2 (en) | 2010-02-05 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising first and second reflective pixel electrodes that overlap each other with an insulating layer having a tapered first end portion interposed therebetween |
| JP2020064287A (ja) * | 2018-10-16 | 2020-04-23 | 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ | 電子変調装置 |
| US11876104B2 (en) | 2018-10-16 | 2024-01-16 | Nnolux Corporation | Electronic modulating device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100748442B1 (ko) | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 | |
| US6914641B2 (en) | Liquid crystal display devices and manufacturing method thereof | |
| JP4130490B2 (ja) | 液晶表示装置 | |
| EP0595363B1 (en) | Transmission type active matrix liquid crystal device | |
| JP3087841B2 (ja) | 広視野角液晶表示装置 | |
| JP4858820B2 (ja) | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| US5936685A (en) | Liquid crystal display device with pixel electrode overlapping drain wiring | |
| JP4689851B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR101310381B1 (ko) | 수평 전계형 액정표시장치 | |
| KR19990023506A (ko) | 액정표시장치 | |
| KR100475108B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06273802A (ja) | アクティブマトリクス液晶表示装置 | |
| US7483106B2 (en) | In-plane switching liquid crystal display device | |
| US7079213B2 (en) | Array substrate for in-plane switching mode liquid crystal display and method of fabricating same | |
| KR100590932B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
| JPH08297301A (ja) | 液晶表示装置 | |
| US7050133B2 (en) | Panel for liquid crystal display | |
| JP3776187B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100607145B1 (ko) | 횡전계방식 액정표시장치 | |
| JPH05265046A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP4292829B2 (ja) | 液晶表示素子 | |
| KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981201 |