JPH0830237A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0830237A
JPH0830237A JP16382894A JP16382894A JPH0830237A JP H0830237 A JPH0830237 A JP H0830237A JP 16382894 A JP16382894 A JP 16382894A JP 16382894 A JP16382894 A JP 16382894A JP H0830237 A JPH0830237 A JP H0830237A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
line data
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16382894A
Other languages
English (en)
Inventor
Hirohisa Kitagishi
広久 北岸
Kazunori Kodama
和則 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16382894A priority Critical patent/JPH0830237A/ja
Priority to US08/500,755 priority patent/US5736972A/en
Publication of JPH0830237A publication Critical patent/JPH0830237A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【目的】 入力される画像信号における1垂直期間内の
ラインデータ数が、液晶パネルの垂直方向の画素数より
も少ない場合でも、画像の二度書きが行なわれることな
く、最適な画像を表示することが可能な液晶表示装置を
提供する。 【構成】 第1のPLL回路1からの書込クロック信号
WCに応答してメモリ5に画像信号PSのラインデータ
が書込まれる。第2のPLL回路2からの読出クロック
信号RCに応答してメモリ5からデータが読出される。
書込まれた1垂直期間内のラインデータ数が液晶パネル
8の垂直方向画素数よりも少ない場合には、1垂直期間
内において、その期間内のラインデータがすべて読出さ
れた後に、リードリセット信号RRに基づき、ダミーデ
ータが読出される。したがって、1垂直期間内のライン
データ数が液晶パネル8の垂直方向の画素数よりも少な
い場合でも、最適な画像を表示するためのラインデータ
数を確保できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、画像を表示する液晶
表示装置に関し、特に、入力される画像信号のラインデ
ータの数にかかわらず画像を適切に表示する液晶表示装
置に関する。
【0002】
【従来の技術】液晶表示装置では、1水平期間におい
て、画像信号が有するドットデータの1ドットと、表示
パネルの1画素との同期がとられて画像が表示される。
また、画像信号が1水平期間内に有する任意数のライン
データ(走査線のデータ)における1ライン(1本の走
査線)のラインデータが、表示パネルにおける垂直方向
の1ラインに対応して表示される。このラインデータ
は、ドットデータの集合体である。
【0003】このような液晶表示装置においては、コン
ピュータから出力される画像信号に応じて画像を表示す
ることが行なわれている。
【0004】近年においては、多種多様な仕様のコンピ
ュータが製造されている。これらのコンピュータは、種
類が異なると、画像信号の特性が異なる場合が多い。し
たがって、コンピュータに接続されて画像を表示する液
晶表示装置には、多種類のコンピュータに対応可能な汎
用性が要求される。
【0005】図3は、従来の液晶表示装置の要部の構成
を示すブロック図である。図3を参照して、この液晶表
示装置には、PLL回路20、マイクロコンピュータ3
0、極性反転回路70および液晶パネル80が含まれ
る。
【0006】この液晶表示装置はコンピュータに接続さ
れている。コンピュータから入力される画像信号PS
は、極性反転回路70で極性が反転されて液晶パネル8
0に供給される。液晶パネル80は、マトリクス状に配
置された複数の液晶セルおよびそれらの液晶セルの水平
方向および垂直方向のそれぞれのドライバとしてのシフ
トレジスタを含む。
【0007】PLL回路20は、位相同期ループ中に分
周回路(図示せず)を含み、その分周回路の分周比を変
化させることにより、発振するサンプリングクロック信
号SCの周波数を変更可能なように構成されている。
【0008】このPLL回路20は、水平同期信号HS
Sを位相同期の基準信号として受けるとともに、マイク
ロコンピュータ3から分周比のデータを受ける。マイク
ロコンピュータ3から供給される分周比のデータは、P
LL回路20から出力されるサンプリングクロック信号
SCと画像信号PSのドットデータとが1対1の対応で
同期するような値に設定される。
【0009】このようなドットデータとサンプリングパ
ルス信号との同期方法は、画素同期と呼ばれる。このよ
うな分周比のデータに基づいて分周回路の分周比が設定
される。これにより、PLL回路20は、画素同期を取
り得るサンプリングクロック信号SCを出力する。
【0010】このPLL回路20においては、分周回路
の出力信号が基準信号に対する比較対象信号となる。し
たがって、その比較対象信号が、水平同期信号HSSと
比較され、その水平同期信号HSSに位相同期される。
【0011】このように、マイクロコンピュータ30か
らPLL回路20へは、接続されたコンピュータに応じ
て画素同期をとるための分周比のデータが供給される。
そして、PLL回路20においては、マイクロコンピュ
ータ30から供給された分周比のデータに基づいて分周
回路の分周比が設定される。これにより、PLL回路2
0は、画素同期をとり得るサンプリングクロック信号S
Cを出力する。
【0012】液晶パネル80においては、画像信号およ
びサンプリングクロック信号SCの他にリセットパルス
信号RPを受ける。このリセットパルス信号RPは、画
像信号のラインデータのうち、表示を開始するラインデ
ータを決定する信号である。
【0013】このリセットパルス信号RPは、コンピュ
ータから供給される垂直同期信号に基づいて発生される
信号であって、その垂直同期信号と周期が等しくかつ、
位相が異なり得る信号である。
【0014】その表示において液晶パネル80では、リ
セットパルス信号RPに基づいて画面上での表示を開始
するラインデータが決定される。すなわち、リセットパ
ルス信号RPの1つのパルス発生に応答して表示を開始
するラインデータが決定される。
【0015】液晶パネル80においては、画像信号、サ
ンプリングクロック信号SCおよびリセットパルス信号
RPをドライバが受け、そのドライバがそれらの信号に
応答して液晶セルを駆動することにより画像が表示され
る。
【0016】このような構成の従来の液晶表示装置にお
いては、出力する画像信号の特性が異なる多種のコンピ
ュータに対応して最適な画像を表示するためには、画素
同期をとるとともに、図4に示すように、画像信号のラ
インデータと、液晶パネル80の垂直方向の画素とを1
対1で対応させる必要がある。
【0017】図4は、図3の液晶表示装置において画像
信号が1垂直期間内に有するラインデータ数が液晶パネ
ルの垂直方向の画素数以上である場合の各部の信号のタ
イミングチャートである。
【0018】この図4には、画像信号PS、水平同期信
号HSS、PLL回路20内における比較対象信号PC
Sおよびリセットパルス信号RPが示される。以下の説
明においては、液晶パネル80が640(水平方向画素
数)×480(垂直方向画素数)の画素を有する場合を
例にとって説明する。
【0019】図4を参照して、画像信号PSは、1垂直
期間内において480個以上のラインデータA1,A
2,A3,…を有する。この場合の1垂直期間は、リセ
ットパルス信号RPの1周期に相当する。
【0020】このように、画像信号PSが液晶パネル8
0の垂直方向の画素数(480個)以上の数のラインデ
ータを有する場合は、液晶パネル80において、次の図
5に示すような表示が行なわれる。
【0021】図5は、図4の画像信号に基づく液晶パネ
ルの表示状態を示す模式図である。図5において、A
1,A2,…,A480は、それぞれ図4における画像
信号PSのラインデータに対応するラインを示してい
る。
【0022】図5に示されるように、画像信号PSが液
晶パネル80の垂直方向の画素数以上の数のラインデー
タを有する場合においては、液晶パネル80上には垂直
方向の480ラインのすべてに正常な画像が表示され
る。
【0023】
【発明が解決しようとする課題】しかし、コンピュータ
の種類によっては、画像信号における1垂直期間内のラ
インデータ数が、液晶パネル80の垂直方向の画素数よ
りも少ない場合がある。このような場合には、次のよう
な問題が生じる。その問題点の具体例を次に示す。
【0024】図6は、図3の液晶表示装置において画像
信号PSが1垂直期間内に有するラインデータ数が液晶
パネル80の垂直方向の画素数よりも少ない場合の各部
の信号のタイミングチャートである。この図6において
も、液晶パネル80の垂直方向の画素数が480画素で
ある場合を例として示す。この図6においても図4と同
じ種類の信号を示す。
【0025】図6を参照して、画像信号PSは、1垂直
期間内において480個よりも少ないラインデータA
1,A2,…を有する。この場合の1垂直期間内におけ
る水平同期信号HSSは400個のパルスを有する。図
において水平同期信号HSSの上側に示された数字がそ
のようなパルスの番号を示す。
【0026】このように、画像信号PSが液晶パネル8
0の垂直方向の画素数(480個)よりも少ない数のラ
インデータを有する場合は、液晶パネル80において、
次の図7に示すような表示がなされる。
【0027】図7は、図6の画像信号PSに基づく液晶
パネル80の表示状態を示す模式図である。図7におい
ても、A1,A2,…,A480は、図6における画像
信号PSのラインデータに対応するラインを示してい
る。
【0028】図7に示されるように、画像信号PSが液
晶パネル80の垂直方向の画素数よりも少ないラインデ
ータ数を1垂直期間内に有する場合には、液晶パネル8
0の画面の第1ライン〜第400ラインに、画像信号P
SのすべてのラインデータA1〜A400がそれぞれ表
示される。
【0029】そして、残りの80ラインには、第1ライ
ンから第80ラインまでに表示されたラインデータと同
じラインデータA1,A2,…が表示される。すなわ
ち、液晶パネル80の画面上には同じ画像が二度書きさ
れる。
【0030】このような画像の二度書きは、画像信号P
Sのラインデータ数が480ラインよりも少ないことに
より、液晶パネル80のすべてのラインが走査される途
中にリセットパルスRPが入力されるために生じる。
【0031】このように、従来の液晶表示装置において
は、画像信号における1垂直期間内のラインデータ数
が、液晶表示装置の垂直方向の画素数よりも少ない場合
に、液パネルに画像が二度書きされるという問題があっ
た。
【0032】この発明はこのような問題を解決するため
になされたものであり、入力される画像信号における1
垂直期間内のラインデータ数が、液晶パネルの垂直方向
の画素数よりも少ない場合でも、画像の二度書きが行な
われることなく、最適な画像を表示することが可能であ
る液晶表示装置を提供することを目的とする。
【0033】
【課題を解決するための手段】請求項1に記載の本発明
は、任意数のラインデータを1垂直期間内に有する画像
信号に応じて画像を液晶パネルに表示する液晶表示装置
であって、記憶手段および読出信号発生手段を含む。
【0034】記憶手段には、画像信号のラインデータが
書込まれる。読出信号発生手段は、液晶パネルでの表示
に必要なデータを1垂直期間中に読出すための読出クロ
ック信号と、1垂直期間内に記憶手段から読出されたラ
インデータの数が1垂直期間内の画像信号のラインデー
タ数を超えた時点からその1垂直期間の終了までの間に
記憶手段から任意の情報をダミーデータとして読出すた
めの制御信号とを記憶手段に供給する。
【0035】請求項2に記載の本発明は、請求項1に記
載の液晶表示装置において、さらに、書込信号発生手段
を備える。
【0036】その書込信号発生手段は、記憶手段にライ
ンデータを書込むための書込クロック信号を記憶手段に
供給する。さらに、読出クロック信号による読出周期が
書込クロック信号による書込周期よりも短くされる。
【0037】
【作用】請求項1に記載の本発明によれば、記憶手段に
は、画像信号のラインデータが書込まれる。記憶手段に
書込まれたラインデータは、読出信号発生手段から供給
される読出クロック信号に応答して読出される。
【0038】そして、1垂直期間内において、記憶手段
から読出されたラインデータの数が1垂直期間内の画像
信号のラインデータ数を超えた時点からその垂直期間の
終了までの間には、読出信号発生手段から供給される制
御信号に応答して記憶手段から任意の情報がダミーデー
タとして出力される。
【0039】このため、1垂直期間内における画像信号
のラインデータ数が液晶パネルでの表示に必要な数より
も少ない場合、液晶パネルでの表示に用いられる画像信
号は、ラインデータにダミーデータを加えた信号にな
る。
【0040】したがって、1垂直期間内の画像信号のラ
インデータ数が液晶パネルでの表示に必要な数よりも少
ない場合でも、液晶パネルでの表示に必要なラインデー
タ数を有する画像信号を得ることが可能である。
【0041】請求項2に記載の本発明によれば、記憶手
段には、書込信号発生手段から書込クロック信号が供給
され、読出信号発生手段から読出クロック信号が供給さ
れる。読出クロック信号による読出周期が書込クロック
信号による書込周期よりも短いため、液晶パネルでの表
示に用いる画像信号のラインデータ数を増やすことがで
きる。
【0042】
【実施例】次に、この発明の実施例を図面に基づいて詳
細に説明する。
【0043】図1は、この発明の実施例による液晶表示
装置の要部の構成を示すブロック図である。
【0044】この液晶表示装置は、第1のPLL回路
1、第2のPLL回路2、マイクロコンピュータ3、A
/D変換回路4、メモリ5、D/A変換回路6、信号処
理回路7、液晶パネル8および信号発生回路9を含む。
【0045】以下、この液晶表示装置がコンピュータに
接続され、そのコンピュータから画像信号および水平同
期信号等の信号を受ける場合について説明する。
【0046】図1を参照して、第1のPLL回路1は、
位相同期ループ中に分周回路(図示せず)を含み、その
分周回路の分周比を変化させることにより、発振する書
込クロック信号WCの周波数を変更可能なように構成さ
れている。
【0047】この第1のPLL回路1は、水平同期信号
HSSを位相同期の基準信号として受けるとともにマイ
クロコンピュータ3から分周比のデータを受ける。マイ
クロコンピュータ3から供給される分周比のデータは、
第1のPLL回路1から出力される読出クロック信号W
Cと画像信号PSのドットデータとが画素同期されるよ
うな値に設定される。この分周比のデータに基づいて分
周回路の分周比が設定される。
【0048】この第1のPLL回路1は、水平同期信号
HSSを基準信号として、画像信号PSと画素同期する
書込クロック信号WCをA/D変換回路4およびメモリ
5に供給する。この第1のPLL回路1においては、分
周回路の出力信号が基準信号に対する比較対象信号とな
る。したがって、その比較対象信号が、水平同期信号H
SSと比較され、その水平同期信号HSSに位相同期さ
れる。
【0049】A/D変換回路4は、さらに、画像信号P
Sを受け、その画像信号PSをA/D変換してメモリ5
へ与える。メモリ5への画像信号PSのドットデータの
書込は、第1のPLL回路1からA/D変換回路4およ
びメモリ5のそれぞれに供給される書込クロック信号W
Cに同期して行なわれる。このようなドットデータの書
込により、1垂直期間内に任意の数のラインデータが書
込まれる。すなわち、ドットデータの集合体がラインデ
ータである。
【0050】第2のPLL回路2は、分周回路(図示せ
ず)を含み、その分周回路の分周比を変化させることに
より、発振する読出クロック信号RCおよびサンプリン
グクロック信号SCの周波数を変更可能なように構成さ
れる。さらに、この第2のPLL回路2は、メモリ5の
読出をリセットするためのリードリセット信号(または
リードイネーブル信号)も発生する。
【0051】この第2のPLL回路2は、水平同期信号
HSSを位相同期の基準信号として受けるとともに、マ
イクロコンピュータ3からコンピュータに応じた分周比
のデータと、リードリセット信号RRを発生させるため
のリセットデータとを受ける。
【0052】そのリセットデータは、リードリセット信
号RRの出力タイミングおよび出力期間を規定するため
のデータであって、接続されたコンピュータに応じて異
なる。
【0053】具体的に説明すると、そのリセットデータ
は、1垂直期間内に画像信号PSが有するラインデータ
がすべて読出された時点からその1垂直期間の終了時ま
での間にリードリセット信号RRが出力され続けるよう
に、リードリセット信号RRの出力タイミングおよび出
力期間を規定する。このようなリードデータは、接続さ
れる可能性があるコンピュータごとに予め定められてお
り、マイクロコンピュータ3に記憶されている。
【0054】PLL回路2においては、分周回路の出力
信号が基準信号に対する比較対象信号となる。したがっ
て、その比較対象信号が、水平同期信号HSSと比較さ
れ、その水平同期信号HSSに位相同期される。
【0055】第2のPLL回路2から出力される読出ク
ロック信号RCおよびサンプリングクロック信号SCの
周波数は、それぞれ書込クロック信号WCの周波数より
も高い値に設定される。
【0056】書込クロック信号WCは、メモリ5および
D/A変換回路6に供給される。リードリセット信号R
Rは、メモリ5に供給される。サンプリングクロック信
号SCは、液晶パネル8に供給される。
【0057】メモリ5からのデータの読出は、読出クロ
ック信号RCに応答して行なわれる。そして、メモリ5
では、リードリセット信号RRに応答してダミーデータ
が読出される。そのダミーデータは、1垂直期間内にお
いて読出されるべきラインデータがなくなった期間に読
出される。D/A変換回路6は、メモリ5から読出され
たデータをD/A変換し、その変換された画像信号PS
1を信号処理回路7に供給する。
【0058】信号処理回路7は、極性反転回路およびブ
ランキング処理回路(ともに図示せず)等の処理回路を
含む。信号処理回路7では、画像信号PS1に対して、
極性反転およびブランキング処理をし、処理された画像
信号を液晶パネル8に供給する。
【0059】信号処理回路7でのブランキング処理は、
画像信号PS1の1垂直期間内におけるダミーデータの
部分に対して行なわれる。これにより、そのダミーデー
タの部分は、ブランキング期間となる。
【0060】液晶パネル8は、画素を構成する液晶セル
(図示せず)がマトリクス状に配置される。この液晶パ
ネル8には、液晶セルを駆動するためのシフト回路より
なるドライバ回路(図示せず)も含まれる。
【0061】この液晶パネル8は、所定の信号発生回路
から発生されるリセットパルス信号RPを受ける。この
リセットパルス信号RPは、垂直同期信号VSSに基づ
いて発生される信号であって、垂直同期信号と周期が等
しく、位相が異なり得る信号である。
【0062】液晶パネル8は、その表示において、リセ
ットパルス信号RPに基づいて、画面の垂直方向で表示
を開始する画像データ(ラインデータ)を決定する。す
なわち、1垂直期間内に含まれるラインデータのうち、
リセットパルス信号RPの1つのパルスの発生に応答し
て、表示開始データとなるラインデータが決定される。
【0063】そして、液晶パネル8では、サンプリング
クロック信号SCに基づいて画像信号をサンプリング
し、そのサンプリングされた画像信号データに基づいて
画像を表示する。
【0064】次に、図1の液晶表示装置の動作について
説明する。図2は、図1の液晶表示装置の動作を示すタ
イミングチャートである。この図2においては、画像信
号PS、第1のPLL回路1の比較対象信号PCS1、
垂直同期信号VSS、第2のPLL回路2の比較対象信
号PCS2、リセットパルス信号RP、画像信号PS1
およびリードリセット信号RRが示される。
【0065】この図2においては、液晶パネル8が垂直
方向に480ドットの画素を有し、画像信号PSが48
0ドットよりも少ない数のラインデータを1垂直期間内
に有する場合を例にとって説明する。
【0066】図2を参照して、画像信号PSは、1垂直
期間内において、480よりも少ない数のラインデータ
A1,A2,…を有する。画像信号PSのドットデータ
は、画素同期された書込クロック信号WCに同期してメ
モリ5に書込まれる。
【0067】このようなドットデータの書込が続けられ
ると、1水平期間内に1つのラインデータが書込まれ、
そして、1垂直期間内に480よりも少ない数のライン
データが書込まれる。
【0068】そして、メモリ5に書込まれたドットデー
タは、書込クロック信号WCよりも周期が短い読出クロ
ック信号RCに同期して高速で読出される。このような
ドットデータの読出が続けられると、1水平期間内に1
つのラインデータが読出される。そして、1垂直期間内
に対応して書込まれた480よりも少ないラインデータ
が、1垂直期間内にすべて読出される。
【0069】このように読出が行なわれていくと、1垂
直期間内において読出すべきラインデータ(ドットデー
タ)が不足する。それは、画像信号PSのラインデータ
が、液晶パネル8の水平方向の画素数である480より
も少ないためである。
【0070】このように読出すラインデータがなくなっ
た時点でリードリセット信号RRがHレベルに立上が
る。そのリードリセット信号は、1垂直期間が終了する
までHレベルに保持される。リードリセット信号RRが
Hレベルになると、メモリ5からの読出がリセットさ
れ、メモリ5からダミーデータが読出される。そのダミ
ーデータは、1垂直期間の終了時まで継続して読出され
る。
【0071】この場合のダミーデータは、たとえば、メ
モリ5に記憶されているラインデータのうちの最初のア
ドレスから順に再び読出されたデータである。なお、そ
のダミーデータは、ダミーのラインデータに相当するも
のであればどのようなデータでもよい。
【0072】このため、1水平期間内の画像信号PS1
は、画像信号PSに基づく正規のラインデータA1,A
2,…に、ダミーデータD1,D2,…を加えたデータ
になる。
【0073】液晶パネル8において画像が二度書きされ
ることがない最適な画像を表示するためには、1垂直期
間内において、液晶パネル8の垂直方向の画素数に対応
する480の数のラインデータが、1垂直期間内の画像
信号PS1に存在することが必要である。
【0074】画像信号PS1は、1垂直期間内において
正規のラインデータがない期間にダミーデータが加えら
れている。このため、液晶パネル8においては、1垂直
期間内に必要な数のラインデータを有する画像信号PS
1が供給される。
【0075】したがって、液晶パネル8においては、画
像を最適な状態で表示することが可能である。この場合
の画像信号PS1において、ダミーデータの部分は、信
号処理回路7においてブランキング処理されるため、液
晶パネル8の画面上において、たとえば黒い色で表示さ
れる。
【0076】このように、この液晶表示装置では、入力
される画像信号PSの1垂直期間内のラインデータ数が
液晶パネル8の垂直方向の画素数よりも少ない場合で
も、画像信号PSのラインデータにダミーデータが加え
られる。このため、垂直方向の最適な液晶表示に必要な
画像に関するデータが確保される。
【0077】したがって、液晶表示装置がどのようなコ
ンピュータに接続されても画像を最適な状態で表示する
ことが可能である。
【0078】
【発明の効果】請求項1に記載の本発明によれば、1垂
直期間内の画像信号のラインデータの数が液晶パネルで
の表示に必要なラインデータの数よりも少ない場合に
は、1垂直期間内の画像信号のラインデータにダミーデ
ータが加えられる。このため、1垂直期間内のラインデ
ータの数が、液晶パネルの垂直方向の画素数よりも少な
い場合でも、画像が二度書きされることなく、最適な画
像を表示することができる。
【0079】請求項2に記載の本発明によれば、記憶手
段における読出周期が書込周期よりも短くされるため、
1垂直期間における液晶パネルでの表示に用いる画像信
号のラインデータ数を増やすことができる。したがっ
て、1垂直期間内のラインデータの数が液晶パネルの垂
直方向の画素数よりも少ない場合でも、画像を二度書き
することなく、さらに最適な画像を表示することができ
る。
【図面の簡単な説明】
【図1】この発明の実施例による液晶表示装置の要部の
構成を示すブロック図である。
【図2】図1の液晶表示装置の動作を示すタイミングチ
ャートである。
【図3】従来の液晶表示装置の要部の構成を示すブロッ
ク図である。
【図4】図3の液晶表示装置において画像信号が有する
ラインデータ数が液晶パネルの垂直方向の画素数以上で
ある場合の各部の信号のタイミングチャートである。
【図5】図4の画像信号に基づく液晶パネルの表示状態
を示す模式図である。
【図6】図3の液晶表示装置において画像信号が有する
ラインデータ数が液晶パネルの垂直方向の画素数よりも
少ない場合の各部の信号のタイミングチャートである。
【図7】図6の画像信号に基づく液晶パネルの表示状態
を示す模式図である。
【符号の説明】
1 第1のPLL回路 2 第2のPLL回路 3 マイクロコンピュータ 5 メモリ 8 液晶パネル

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 任意数のラインデータを1垂直期間内に
    有する画像信号に応じて画像を液晶パネルに表示する液
    晶表示装置であって、 前記画像信号のラインデータが書込まれる記憶手段と、 前記液晶パネルでの表示に必要なデータを1垂直期間中
    に読出すための読出クロック信号と、1垂直期間内に前
    記記憶手段から読出されたラインデータの数が1垂直期
    間内の前記画像信号のラインデータ数を超えた時点から
    その1垂直期間の終了までの間に前記記憶手段から任意
    の情報をダミーデータとして読出すための制御信号とを
    前記記憶手段に供給する読出信号発生手段とを備えた、
    液晶表示装置。
  2. 【請求項2】 前記記憶手段に前記ラインデータを書込
    むための書込クロック信号を前記記憶手段に供給する書
    込信号発生手段をさらに備え、 前記読出クロック信号による読出周期を前記書込クロッ
    ク信号による書込周期よりも短くした、請求項1記載の
    液晶表示装置。
JP16382894A 1994-07-15 1994-07-15 液晶表示装置 Pending JPH0830237A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16382894A JPH0830237A (ja) 1994-07-15 1994-07-15 液晶表示装置
US08/500,755 US5736972A (en) 1994-07-15 1995-07-11 Liquid crystal display apparatus capable of displaying a complete picture in response to an insufficient video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16382894A JPH0830237A (ja) 1994-07-15 1994-07-15 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0830237A true JPH0830237A (ja) 1996-02-02

Family

ID=15781522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16382894A Pending JPH0830237A (ja) 1994-07-15 1994-07-15 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0830237A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202062A (ja) * 2000-01-17 2001-07-27 Seiko Epson Corp 液晶表示装置およびその駆動方法
US7978190B2 (en) 1997-08-20 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978190B2 (en) 1997-08-20 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP2001202062A (ja) * 2000-01-17 2001-07-27 Seiko Epson Corp 液晶表示装置およびその駆動方法

Similar Documents

Publication Publication Date Title
US6340970B1 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US8134531B2 (en) Source line driving circuit, active matrix type display device and method for driving the same
EP0607778B1 (en) Apparatus for driving liquid crystal display panel for small size image
KR20030066362A (ko) 액정 표시 장치
US6128045A (en) Flat-panel display device and display method
JPH0876721A (ja) マトリックスパネル表示装置
JP2004062210A (ja) 液晶表示装置及びその駆動方法
US5289175A (en) Method of and apparatus for driving ferroelectric liquid crystal display device
US5736972A (en) Liquid crystal display apparatus capable of displaying a complete picture in response to an insufficient video signal
JPS646478B2 (ja)
JPH05297827A (ja) 液晶表示装置
JP2003195828A (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
JP3270809B2 (ja) 液晶表示装置および液晶表示装置の表示方法
JPH0830237A (ja) 液晶表示装置
JP2924842B2 (ja) 液晶表示装置
JPH0830236A (ja) 液晶表示装置
JP2001109439A (ja) 液晶パネルの走査電極駆動回路と駆動方法
EP1111576A2 (en) Liquid crystal display and driving method for liquid crystal display
JP3235116B2 (ja) 液晶表示装置
JP2000122594A (ja) 画像表示方法と画像表示装置
KR100206580B1 (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치
JPH1069253A (ja) 液晶表示装置
JP2004309961A (ja) 液晶表示装置
JPH08286638A (ja) 液晶表示装置
JP2982029B2 (ja) 映像表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980922