JPH08304113A

JPH08304113A - バーニア形アブソリュートエンコーダ

Info

Publication number: JPH08304113A
Application number: JP11040095A
Authority: JP
Inventors: Hiroshi Nakayama; 博史中山
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1995-05-09
Filing date: 1995-05-09
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】位置信号を求めるための演算がビット操作だけ
で行えるデジタル化演算に適した構造のバーニア形アブ
ソリュートエンコーダを実現することにある。【構成】コード板に設けられたピッチ数の異なる格子パ
ターン列よりなるメイントラックとバーニアトラックの
検出信号に基づいてコード板の絶対位置に関連した出力
を得るように構成されたバーニア形アブソリュートエン
コーダにおいて、前記メイントラックのピッチ数と各ト
ラック間のピッチ数の差がいずれも２^Nに設定されたこ
とを特徴とするもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバーニア形アブソリュー
トエンコーダに関し、詳しくは、デジタル処理に適した
装置に関するものである。

【０００２】

【従来の技術】本発明の出願人は、プロッタやロボット
などの機械的位置に関連した信号を出力する高精度で高
分解能のアブソリュートエンコーダとして、特公平４−
７３５２７号に記載されているバーニア形のものを提案
している。図１はこのような先願の装置の外観の模式図
であり、（Ａ）は正面図、（Ｂ）はその側面図である。

【０００３】図１において、コード板１には、光を通過
させるスリット部と光を遮断する遮光部とが交互に形成
されたピッチ数の異なる３つの帯状の格子パターン１
１，１２，１３が、コード板１の中心位置を中心とする
３つの同心円のそれぞれの円周に沿って配置されてい
る。外側の同心円の円周上の格子パターン１１のスリッ
ト数はＮ（ただし、Ｎは自然数）に設定され、中間の同
心円の円周上の格子パターン１２のスリット数はＮ−Ｍ
（ただし、Ｍは自然数）に設定され、内側の同心円の円
周上の格子パターン１３のスリット数はＮ−Ｍ−Ｌ（た
だし、Ｌは自然数）に設定されていて、これら自然数
Ｎ，Ｍ，Ｌの間には、Ｎ＝ｋＭ，Ｍ＝Ｌ＋１の関係が成立している。ここで、格子パターン１１はメ
イントラックとして機能し、格子パターン１２，１３は
バーニアトラックとして機能する。

【０００４】格子パターン１１の近傍にはセンサアレイ
２１が配置され、格子パターン１２の近傍にはセンサア
レイ２２が配置され、格子パターン１３の近傍にはセン
サアレイ２３が配置されている。各センサアレイ２１〜
２３にはいずれも複数個のフォトダイオードが配列され
ている。センサアレイ２１は光源４から照射されて格子
パターン１１のスリット部を通過する光線を受光し、セ
ンサアレイ２２は光源４から照射されて格子パターン１
２のスリット部を通過する光線を受光し、センサアレイ
２３は光源４から照射されて格子パターン１３のスリッ
ト部を通過する光線を受光する。ここで、コード板１は
矢印ａの方向に回転移動するものであって、この回転に
伴って各センサアレイ２１〜２３上に照射される光パタ
ーンが変化する。

【０００５】図２は先願の電気回路のブロック図であ
る。３１〜３３は各センサアレイ２１〜２３に対応して
設けられたスイッチ回路であり、それぞれには各センサ
アレイ２１〜２３を形成する複数個のフォトダイオード
に対応するように複数個のスイッチよりなるスイッチ列
が設けられている。センサアレイ２１の出力はスイッチ
回路３１の一方の入力端子に接続され、スイッチ回路３
１の他方の入力端子にはスイッチ駆動回路４１の出力端
子が接続され、スイッチ回路３１の出力端子は信号処理
回路５１の入力端子に接続されている。センサアレイ２
２の出力はスイッチ回路３２の一方の入力端子に接続さ
れ、スイッチ回路３２の他方の入力端子にはスイッチ駆
動回路４２の出力端子が接続され、スイッチ回路３２の
出力端子は信号処理回路５２の入力端子に接続されてい
る。センサアレイ２３の出力はスイッチ回路３３の一方
の入力端子に接続され、スイッチ回路３３の他方の入力
端子にはスイッチ駆動回路４３の出力端子が接続され、
スイッチ回路３３の出力端子は信号処理回路５３の入力
端子に接続されている。

【０００６】信号処理回路５１の出力端子は位相測定回
路６の第１の入力端子に接続され、信号処理回路５２の
出力端子は位相測定回路６の第２の入力端子に接続さ
れ、信号処理回路５３の出力端子は位相測定回路６の第
３の入力端子に接続されている。タイミング回路４０の
第１の出力端子はスイッチ駆動回路４１の入力端子に接
続され、タイミング回路４０の第２の出力端子はスイッ
チ駆動回路４２の入力端子に接続され、タイミング回路
４０の第３の出力端子はスイッチ駆動回路４３の入力端
子に接続され、タイミング回路４０の第４の出力端子は
位相測定回路６の第４の入力端子に接続されている。位
相測定回路６の出力端子は演算回路７の入力端子に接続
され、演算回路７の出力端子は表示器８の入力端子に接
続されている。

【０００７】このように構成された先願の動作を図３の
波形図で説明する。各センサアレイ２１〜２３を形成す
るフォトダイオード列は、移動するコード板１のスリッ
トにより生成される光パターンに対応した電気信号を出
力する。各スイッチ駆動回路４１〜４３は、タイミング
回路４０から加えられる一定周期のタイミング信号に従
ってスイッチ回路３１〜３３のスイッチ列を形成するス
イッチを順次開閉する。各センサアレイ２１〜２３から
出力される電気信号は、スイッチ回路３１〜３３のスイ
ッチ列を介して信号処理回路５１〜５３に順次入力され
る。

【０００８】各信号処理回路５１〜５３はスイッチ回路
３１〜３３を介して入力される電気信号を増幅してフィ
ルタ処理することにより方形波に整形する。これによ
り、スイッチ回路３１〜３３の走査周期に対応した繰り
返しを有する交番信号が生成される。タイミング回路４
０から出力される基準交番信号に対するこれら信号処理
回路５１〜５３から出力される交番信号の位相差は位相
測定回路６で測定される。この位相測定回路６からの信
号入力に基づいて演算回路７で絶対変位位置に関連した
信号が生成されて表示器８に出力され、演算結果が表示
される。

【０００９】次に、演算回路７の演算内容を説明する。
センサアレイ２１の出力に対応する信号処理回路５１か
ら出力される交番信号の基準交番信号に対する位相差を
φ₁とし、センサアレイ２２の出力に対応する信号処理
回路５２から出力される交番信号の基準交番信号に対す
る位相差をφ₂とし、センサアレイ２３の出力に対応す
る信号処理回路５３から出力される交番信号の基準交番
信号に対する位相差をφ₃とすると、演算回路７は次の
演算を行う。

【００１０】φ₁₂＝φ₁−φ₂ φ₂₃＝φ₂−φ₃ φ₁₂₃＝φ₁₂−φ₂₃ 図３に示すように、コード板１の１回転に対して位相角
０から２πまでの変化すなわち周期が位相φ₁ではＮ回
にわたって繰り返され、位相φ₁₂ではＭ回にわたって繰
り返され、位相φ₁₂₃では１回行われる。すなわち、コ
ード板１の回転角は位相φ₁₂₃の位相角に相当する。

【００１１】まず、位相φ₁₂のＭ回の繰り返しのうちか
ら、コード板１の回転角と等価な位相φ₁₂₃にかかわる
位相角を含む繰り返しの１個が選択される。すなわち、
位相φ₁₂₃の位相角がφ_cであったとき、位相φ₁₂のＭ個
の繰り返しのうちから位相角φ_cで与えられる図３の位
相φ₁₂のｈ番目の波形が同定される。さらにこの位相φ
₁₂のｈ番目の波形内にはｋ個の位相φ₁があるため、ｋ
個の位相φ₁の波形のうちｊ番目の位相φ₁が同定され
る。この結果、最もスリット数の多い格子パターン１１
についてＮ個のうちのｉ番目がｉ＝ｋ×ｈ＋ｊにより求
めることができ、格子パターンの移動量ｄに当たるコー
ド板１の回転角θを求めることができる。

【００１２】ところで、先願ではスイッチ回路３１〜３
３を順次切り換えることによりセンサアレイ２１〜２３
から交番信号を得てその位相角を測定する例を説明して
いるが、センサアレイ２１〜２３の出力信号は直流的で
あることからセンサアレイ自体のオフセット（暗電流）
や信号処理回路５１〜５３のオフセットなどの影響を受
けて位相測定の精度が左右されるという問題がある。

【００１３】このようなオフセット問題の解決には、本
発明の出願人が別途出願している特願平３−１２９７６
２号（特開平４−２３１８１７号）に記載されているデ
ジタル回路方式が有効である。図４はこのようなデジタ
ル回路方式の一例のブロック図であり、スリット１０１
と遮光部１０２が設けられたコード板１０３と、コード
板１０３を照射する光源１０４と、コード板１０３の裏
側に生じる正弦波状照度分布の１周期を４等分する位置
に配列された４個の光電変換素子１０５と、これらの素
子の出力のうち互いに１８０°位相が異なる出力同士を
減算する２つの減算手段１０６，１０７と、この２つの
減算手段１０６，１０７の同一時刻の出力をデジタル値
に変換するＡ／Ｄ変換手段１０８，１０９と、光源１０
４を点灯・消灯駆動する手段１１０と、点灯時と消灯時
における第１減算手段１０６の出力のデジタル値の差分
(sinθ)および点灯時と消灯時における第２減算手段１
０７の出力のデジタル値の差分(cosθ)を演算しこの２
つの差分から正弦波状照度分布の位相を演算する演算器
１１１を備えている。１１２は回路全体のシーケンスを
制御するコントローラである。

【００１４】このような構成の点灯時における各減算器
１０６，１０７の出力には、コード板１０３の位相情報
θの他に、光電変換素子１０５のオフセット電流（暗電
流）と回路系のオフセットが重畳されている。一方、消
灯時における各減算器１０６，１０７の出力は、光電変
換素子１０５のオフセット電流と回路系のオフセットを
加算したものになる。演算器１１１は、Ａ／Ｄ変換器１
０８，１０９から変換出力されるこれら点灯時と消灯時
における各減算器１０６，１０７の出力の差分sinθ,co
sθを演算してコード板１０３の位相情報θを求める。
従って、これら２つの差分から求められる正弦波状照度
分布の位相θは、光電変換素子１０５のオフセット電流
と回路系のオフセットに影響されることはなく正確であ
る。

【００１５】図１に示す３トラックに対して図４のよう
な回路構成でオフセット補償をデジタル的に行う場合を
説明する。以下の説明では、図１の外側の格子パターン
１１をＡトラックとし、中間の格子パターン１２をＢト
ラックとし、内側の格子パターン１３をＣトラックとす
る。これら各トラックとピッチ数，検出位相および１ピ
ッチの機械角の関係は次のようになる。

【００１６】トラック名ピッチ数検出位相１ピッチの機械角（絶対角）Ａ N_a(=9) φ_a α(=2π/N_a) Ｂ N_b(=6) φ_b Ｃ N_c(=5) φ_c Ａ−Ｂ N_ab=N_a-N_b(=3) φ_ab β(=2π/N_ab) Ｂ−Ｃ N_bc=N_b-N_c(=1) φ_bc 2π 角度演算フローは次のようになる。

【００１７】データ採取各トラックＡ，Ｂ，Ｃについて、sinθに関連したデジ
タル変換データV_as,V_bs,V_csおよびcosθに関連したデジ
タル変換データV_ac,V_bc,V_ccを求める。位相演算これらデジタル変換データV_as,V_bs,V_cs,V_ac,V_bc,V_ccを
用いて位相φ_a，φ_b，φ_cの演算を行う。

【００１８】φ_a=ARCTAN(V_as/V_ac) φ_b=ARCTAN(V_bs/V_bc) φ_c=ARCTAN(V_cs/V_cc) 位相差演算これら演算された位相データφ_a，φ_b，φ_cを用いて位
相差φ_abおよびφ_bcを演算する。

【００１９】φ_ab=φ_a-φ_b IF φ_ab<0 THEN φ_ab=φ_ab+2π φ_bc=φ_b-φ_c IF φ_bc<0 THEN φ_bc=φ_bc+2π アブソリュート角度演算第１ピッチ同定（１回転で１回循環する位相差から１回
転でＮ_ab回循環する位相差のピッチを同定する。）ピッチ番号ｊの同定 φ_bc/β=j+Δj （ｊ；整数、Δｊ；小数）ピッチ番号補正 θ₁=j*β+φ_ab/N_ab IF θ₁<(j+Δj-0.5)*β THEN j=j+1 IF θ₁>(j+Δj+0.5)*β THEN j=j-1 第２ピッチ同定（１回転でＮ_ab回循環する位相差から１
回転でＮ_a回循環する位相のピッチを同定する。）ピッチ番号ｉの同定 φ_ab/N_ab/α=i+Δi （ｉ；整数、Δｉ；小数）ピッチ番号補正 θ₂=i*α+φ_a/N_a IF θ₂<(i+Δi-0.5)*α THEN i=i+1 IF θ₂>(i+Δi+0.5)*α THEN i=i-1 絶対角度の合成 θ=j*β+i*α+φ_a/N_a θ=(θ+2π)MOD 2π θは負または２π以上の場合が有り得る

【００２０】

【発明が解決しようとする課題】しかし、このようなア
ナログ的な一連の演算を実行するためには演算器にかな
りの負担がかかるという問題がある。この種のアブソリ
ュートエンコーダにおける演算をデジタル化して簡単に
する方法として、例えばバイナリーコードやグレイコー
ド方式のエンコーダでは全てのトラックのピッチ数を２
^Nにすることが行われているが、分解能を高めるために
はトラック数Ｎを増やすしかなく、コード板の規模が大
きくなってコストも高くなるという問題がある。

【００２１】本発明は、このような従来の問題点を解決
するものであって、その目的は、位置信号を求めるため
の演算がビット操作だけで行えるデジタル化演算に適し
た構造のバーニア形アブソリュートエンコーダを実現す
ることにある。

【００２２】

【課題を解決するための手段】本発明のバーニア形アブ
ソリュートエンコーダは、コード板に設けられたピッチ
数の異なる格子パターン列よりなるメイントラックとバ
ーニアトラックの検出信号に基づいてコード板の絶対位
置に関連した出力を得るように構成されたバーニア形ア
ブソリュートエンコーダにおいて、前記メイントラック
のピッチ数と各トラック間のピッチ数の差がいずれも２
^Nに設定されたことを特徴とする。

【００２３】

【作用】メイントラックとバーニアトラックの検出信号
に基づくコード板の絶対位置を求めるための演算はビッ
ト操作だけでよく、演算器の負担を大幅に軽減できる。
これにより、計算速度を上げることができ、比較的安価
な演算器（マイクロプロセッサ）を用いることができる
のでコストを下げることもできる。

【００２４】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１に基づいて本発明の一実施例を説明すると、コ
ード板１の構成で従来と異なる点は、メイントラックと
して機能する格子パターン１１のピッチ数（スリット
数）は２^Nに設定され、バーニアトラックとして機能す
る格子パターン１２，１３のピッチ数は各トラック間の
ピッチ数の差がいずれも２^Nになるように設定されてい
ることである。

【００２５】本発明で用いる信号処理系統の構成は実質
的には図４と同様であるが、コード板１１の各格子パタ
ーン１１のピッチ数が２^Nに設定され、格子パターン１
２，１３のピッチ数は各トラック間のピッチ数の差が２
^Nになるように設定されているので、アブソリュート角
度を求めるための具体的な演算ステップは大幅に簡略化
できる。すなわち、本発明では、図４の演算器１１１は
各トラックのデジタル出力からARCTAN演算を行うことに
よりビットフルのデジタル化された位相出力を得て、ア
ブソリュート角度演算を行う。

【００２６】具体例で説明する。なお説明を簡単にする
ために、メイントラック１１のピッチ数を８、サブトラ
ック１２のピッチ数を４、サブトラック１３のピッチ数
を３とする。これにより、８＝２³，８−４＝２²，４−
３＝２⁰になってそれぞれの条件を満たすことになる。
また、各トラックの位相を４ビットフルで正規化する
と、１回転は４＋３＝７ビットフルで正規化されること
になる。なお、位相の表現とその意味は、例えばφ_aに
ついては、φ_a=(a₃,a₂,a₁,a₀)=a₃2^-1+a₂2^-2+a₁2^-3+a₀2
^-4(a_k=0or1)とする。

【００２７】このような実施例のこれら各トラックとピ
ッチ数，検出位相および１ピッチの機械角の関係は次の
ようになる。トラック名ピッチ数検出位相１ピッチの機械角Ａ N_a=2ⁿ=2^m+1=8 φ_a α=1/2³=2^-3 Ｂ N_b=N_a-2^m=4 φ_b Ｃ N_c=N_a-2^m-1=3 φ_c n=3 m=2 l=1 Ａ−Ｂ N_ab=N_a-N_b=4=2² φ_ab β=1/2²=2^-2 Ｂ−Ｃ N_bc=N_b-N_c=1=2⁰ φ_bc １角度演算フローは次のようになる。

【００２８】位相演算（ビットフル） φ_a=(a₃,a₂,a₁,a₀) φ_b=(b₃,b₂,b₁,b₀) φ_c=(c₃,c₂,c₁,c₀) 位相差演算補数により巡回性があり、正値の換算は不要である。

【００２９】φ_ab=φ_a-φ_b=(s₃,s₂,s₁,s₀) φ_bc=φ_b-φ_c=(t₃,t₂,t₁,t₀) アブソリュート角度演算第１ピッチ同定（ピッチ番号部と端数部がビットで切り
分けられる）ピッチ番号ｊの同定 φ_bc/β=(t₃2^-1+t₂2^-2+t₁2^-3+t₀2^-4)/2^-2 =t₃2¹+t₂2⁰+t₁2^-1+t₀2^-2=j+Δj j=t₃2¹+t₂2⁰ Δj=t₁2^-1+t₀2^-2 ピッチ番号ｊの補正 θ₁=j*β+φ_ab/N_ab =(t₃2¹+t₂2⁰)*2^-2+(s₃2^-1+s₂2^-2+s₁2^-3+s₀2^-4)/2^-2 =t₃2^-1+t₂2^-2+s₃2^-3+s₂2^-4+s₁2^-5+s₀2^-6 =(t₃,t₂,s₃,s₂ ,s₁,s₀) φ_bc=(t₃,t₂,t₁,t₀ ) 下線を付けた端数部相当のビットを比較することでピッ
チ番号の補正が行える。端数部のビット比較によるピッ
チ番号ｊの補正の組み合わせは次のようになる。

【００３０】 t₁,t₀ ／s₃,s₂ １，１１，００，１０，０１，１００ − ＋１１，００００ − ０，１ − ００００，０ −１ − ００＋１：ｊ←ｊ＋１ −１：ｊ←ｊ−１０：ｊ←ｊ −：ｊ←ｊ（判定不能）第２ピッチ同定（ピッチ番号部と端数部がビットで切り
分けられる）ピッチ番号ｉの同定 φ_ab/N_ab/α=(s₃2^-1+s₂2^-2+s₁2^-3+s₀2^-4)/2²/2^-3 =s₃2⁰+s₂2^-1+s₁2^-2+s₀2^-3=i+Δi i=s₃2⁰ Δi=s₂2^-1+s₁2^-2+s₀2^-3 ピッチ番号ｉの補正 θ₂=i*α+φ_a/N_a =s₃2⁰*2^-3+(a₃2^-1+a₂2^-2+a₁2^-3+a₀2^-4)*2³ =s₃2^-3+a₃2^-4+a₂2^-5+a₁2^-6+a₀2^-7 =(s₃,a₃,a₂,a₁ ,a₀) φ_ab=(s₃,s₂,s₁,s₀ ) 下線を付けた端数部相当のビットを比較することでピッ
チ番号の補正が行える。端数部のビット比較によるピッ
チ番号ｉの補正の組み合わせは次のようになる。比較ビ
ット数が多い分判定不能領域が減らせるが、組み合わせ
は多くなる。なおこれらの組み合わせはテーブル化して
演算器に格納してもよいが、デジタル加算器と比較器を
組み合わせることによっても同等の機能が得られ、テー
ブルは不要になる。s₂,s₁,s₀ /a₃,a₂,a₁ 1,1,1 1,1,0 1,0,1 1,0,0 0,1,0 0,1,0 0,0,1 0,0,0 1,1,1 ００００ − ＋１＋１＋１ 1,1,0 ０００００ − ＋１＋１ 1,0,1 ００００００ − ＋１ 1,0,0 ０００００００ − 0,1,1 − ０００００００ 0,1,0 −１ − ００００００ 0,0,1 −１ −１ − ０００００ 0,0,0 −１ −１ −１ − ００００＋１：ｉ←ｉ＋１ −１：ｉ←ｉ−１０：ｉ←ｉ −：ｉ←ｉ（判定不能）絶対角度の合成 θ=j*β+i*α+φ_a/N_a =(t₃2¹+t₂2⁰)*2^-2+s₃2⁰*2^-3+(a₃2^-1+a₂2^-2+a₁2^-3+a₀2^-4)*2³ =t₃2^-1+t₂2^-2+s₃2^-3+a₃2^-4+a₂2^-5+a₁2^-6+a₀2^-7 =(t₃,t₂,s₃,a₃,a₂,a₁,a₀) なお、上記の説明は原理に基づいた演算例であるが、ア
ブソリュート角度演算部で次のように暫定的に絶対角を
各ビットのつぎはぎで表して下位のスリット同定の補正
から上位のスリット同定の補正をしていくことにより簡
略化できる。

【００３１】暫定絶対角度の合成 θ=(t₃,t₂,s₃,a₃,a₂,a₁,a₀) 下線ビット暫定絶対角度と比較暫定絶対角度のs₃ビッ
ト±１補正 φab=(s₃,s₂,s₁,s₀ ) 下線ビット上記補正後の暫定絶対角度と比較暫定絶対
角度のt₂ビット±１補正 φ_bc=(t₃,t₂,t₁,t₀ ) このようにアブソリュート角度演算が位相差と位相のビ
ットのつぎはぎとビット比較とで実現でき、ソフト処理
が簡単になる。

【００３２】なお、このような演算手順をゲートアレイ
などで実現することもできる。また、本発明は実施例で
説明した光学式のロータリーエンコーダに限るものでは
なく、リニアエンコーダにも有効であり、磁気形や静電
形にも適用できる。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
位置信号を求めるための演算がビット操作だけで行える
デジタル化演算に適したバーニア形アブソリュートエン
コーダを実現できる。

【図面の簡単な説明】

【図１】従来の装置および本発明の装置に共通する外観
を示す模式図である。

【図２】従来の装置の電気回路のブロック図である。

【図３】従来の装置の動作を示す波形図である。

【図４】オフセットを補償するデジタル回路方式の一例
のブロック図である。

【符号の説明】

１，１０３コード板４，１０４光源６位相測定回路７，１１１４演算器１１，１２，１３格子パターン２１，２２，２３，１０５センサアレイ１０５，１０６減算器１０８，１０９Ａ／Ｄ変換器

Claims

【特許請求の範囲】

【請求項１】コード板に設けられたピッチ数の異なる格
子パターンよりなるメイントラックとバーニアトラック
の検出信号に基づいてコード板の絶対位置に関連した出
力を得るように構成されたバーニア形アブソリュートエ
ンコーダにおいて、前記メイントラックのピッチ数と各トラック間のピッチ
数の差がいずれも２^Nに設定されたことを特徴とするバ
ーニア形アブソリュートエンコーダ。