JPH08305341A - 画像データ処理方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像処理を実行しつつ、処理された画像をす
ばやく確認できるようにする。 【構成】 画像を４×４画素のブロックに分割し、各ブ
ロック内の１画素を順次選択して画像処理を実行する。
最初の１画素の処理が全ブロックについて終了した時点
で、各ブロック内の１６個の画素に処理後の画素データ
を割り当てることによって、全画像範囲の処理後画像デ
ータを形成する。そして、この処理後画像データをフレ
ームメモリに転送して画像を表示する。２番目以降の画
素の処理では、いくつかの画素の画素データを更新して
ゆき、最終的に全画素について処理が完了した画像を求
める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像データの処理を
行ないつつ処理した画像を表示する方法、および、その
ための装置に関する。

【０００２】

【従来の技術】ビットマップ画像データは、図１に示す
ように、各画素のデータ（「画素データ」と呼ぶ）が主
走査方向および副走査方向の走査順に並べられた画素デ
ータ列である。ビットマップ画像データに対して画像処
理を行なう際には、その先頭の画素から順番に処理が実
行される。

【０００３】

【発明が解決しようとする課題】従来は、画像内の全画
素の処理が終了してから処理後の画像がモニタに表示さ
れていた。従って、ユーザは、処理後の画像を観察する
のにかなり長時間待たなければならなかった。特に、画
像の解像度が増すに従って画素数が増大するので、画像
処理が完了するまでの時間が増大することになる。この
ため、画像処理の結果に満足できない場合に、画像処理
のためのパラメータを変更して再度画像処理を実行する
には膨大な時間を要するという問題があった。

【０００４】この発明は、従来技術における上述の課題
を解決するためになされたものであり、画像処理を実行
しつつ、処理された画像をすばやく確認することができ
る画像処理方法およびそのための装置を提供することを
目的とする。

【０００５】

【課題を解決するための手段および作用】上述の課題を
解決するため、請求項１に記載された画像データ処理方
法では、（ａ）画像データで表わされる画像の領域を所
定形状の複数のブロックに区分する工程と、（ｂ）各ブ
ロック内の１画素を選択し、選択された画素の画像デー
タに対して画像処理を実行することによって修正画素デ
ータを作成する工程と、（ｃ）前記修正画素データから
各ブロック内の画像を表わす処理後画像データを作成す
る工程と、（ｄ）前記処理後画像データに従って画像を
表示する工程と、（ｅ）前記各ブロック内の各画素を順
次選択しつつ前記工程（ｂ）ないし工程（ｄ）を実行す
ることによって、前記画像内の各画素に対して前記画像
処理を実施する工程と、を備えることを特徴とする。

【０００６】各ブロック内の１画素の修正画素データが
得られると、その修正画素データから各ブロック内の画
像を表わす処理後画像データを作成してその画像を表示
するので、処理途中の画像が表示される。

【０００７】請求項２に記載された画像データ処理方法
では、前記工程（ｃ）は、各ブロック内において、処理
対象となった画素に対する修正画素データを未処理の画
素に割り当てることによって各ブロックに対する前記処
理後画像データを作成する工程を含む。

【０００８】こうすれば、画像処理の初期には、実質的
に間引かれた画像について画像処理を行なった結果が表
示され、その解像度が次第に向上するように画像が更新
されながら表示される。

【０００９】請求項３に記載された画像データ処理方法
では、前記工程（ｃ）は、各ブロックにおいて最初に選
択された画素に対する修正画素データが得られた際に、
前記修正画素データを補間して未処理の画素の画素デー
タを求めることによって前記処理後画像データを作成す
る工程を含む。

【００１０】こうすれば、画像処理の初期から比較的自
然な画像が表示される。

【００１１】なお、請求項４に記載された画像データ処
理装置は、画像を表示する表示手段と、画像データを記
憶するメモリと、画像の領域を区分する所定形状の複数
のブロックの各ブロック内の各画素を順次選択しつつ、
選択された画素の画像データに対して画像処理を実行す
ることによって修正画素データを作成し、前記修正画素
データから各ブロック内の画像を表わす処理後画像デー
タを作成する画像処理手段と、前記処理後画像データに
従って画像を表示する表示制御手段と、を備えることを
特徴とする。

【００１２】

【実施例】図２は、この発明の一実施例としての画像処
理装置を示すブロック図である。この画像処理装置は、
ＣＰＵ１０と、ＲＡＭおよびＲＯＭを含むメインメモリ
１２と、フレームメモリとしてのビデオＲＡＭ１４と、
表示制御回路１６と、画像表示手段としてのカラーモニ
タ１８と、外部記憶装置としてのハードディスク装置２
０と、入力ポート２２と、入力ポート２２に接続された
スキャナ２４とを備えている。

【００１３】ＣＰＵ１０は、メインメモリ１２に記憶さ
れた画像データに対して画像処理を行なう画像処理部１
０ａ、および、画像データを転送する画像転送部１０ｂ
としての機能を実行する。これらの機能は、メインメモ
リ１２に記憶されたソフトウェアプログラムをＣＰＵ１
０が実行することによって実現される。

【００１４】図３は、実施例における処理の全体手順を
示すフローチャートである。ステップＳ１では、画像処
理の対象となる画像データがスキャナ２４によって読み
取られてハードディスク装置２０に格納される。ステッ
プＳ２では、ユーザの指定に応じて、画像処理の対象と
なる画像データがハードディスク装置２０からメインメ
モリ１２に転送される。ステップＳ３では、ユーザが画
像処理のための各種のパラメータ（以下、「画像処理パ
ラメータ」と呼ぶ）を指定する。画像処理パラメータ
は、画像処理の種類と、その画像処理の処理内容を規定
するための各種の設定値とを含んでいる。画像処理の種
類としては、ハイライト点／シャドウ点の設定、色変更
処理（カラーコレクション）、トーンカーブ変更処理
（階調変換処理）等がある。

【００１５】ステップＳ４では、画像処理部１０ａが指
定された画像処理を行なって処理後画像データを作成す
る。図４は、処理対象となる画像の構成の一例を示す説
明図である。この画像は、水平方向にＮｘ画素、垂直方
向にＮｙ画素の幅を有している。また、１画素分の画像
データ（すなわち画素データ）は、Ｐｘバイトである。
従って、水平方向の１ライン（１走査線）分の画像デー
タは、Ｒｗ（＝Ｐｘ＊Ｎｘ）バイトである。このとき、
画像内の座標（ｘ，ｙ）の画素データのアドレスａｄｄ
ｒ（ｘ，ｙ）は次の（１）式で与えられる。 ａｄｄｒ（ｘ，ｙ）＝Ｒｗ＊ｙ＋Ｐｘ＊ｘ …（１）

【００１６】なお、一般に画像データの先頭アドレス
（ベースアドレス）がＡＤである場合には、各画素デー
タのアドレスａｄｄｒ（ｘ，ｙ）は、次の（２）式で与
えられる。 ａｄｄｒ（ｘ，ｙ）＝ＡＤ＋Ｒｗ＊ｙ＋Ｐｘ＊ｘ …（２）

【００１７】図５は、画像処理の手順を示す概念図であ
る。画像処理部１０ａは、メインメモリ１２に記憶され
ている処理前の画像データ（「元画像データ」と呼ぶ）
を読み出して画像処理を施し、処理後の画像データをメ
インメモリ１２内の他の領域に書き込む。画像転送部１
０ｂはこの処理後画像データをビデオＲＡＭ１４に転送
する。そして、ビデオＲＡＭ１４に書き込まれた画像デ
ータに従って、表示制御回路１６（図２）が処理後の画
像をカラーモニタ１８に表示する。

【００１８】図６は、画像処理を行なう際の画像の分割
方法の一例を示す説明図である。この実施例では、画像
内を４画素×４画素の正方形のブロックに分割してい
る。図６において、各ブロック内に書かれたＡ〜Ｐの文
字は、各ブロック内の１６個の画素位置を区別するため
に便宜的に付された記号である。画像処理の際には、各
ブロック内の互いに対応する位置の画素について処理が
実行される。例えば、画素位置Ａが処理の対象となる場
合には、各ブロックの画素位置Ａの画素が順次処理され
る。図６には、各ブロックの位置を示すブロック座標
（ｊ，ｋ）と、各画素の位置を示す画素座標（ｘ，ｙ）
の関係も示されている。

【００１９】図６の下部に示す画素位置Ａ〜Ｐの相対ア
ドレス（ｐ，ｑ）を用いると、ブロック座標（ｊ，ｋ）
内の各画素位置のアドレスは次の（３）式で表わされ
る。 ａｄｄｒ＝Ｒｗ＊（ｋ＊４＋ｑ）＋Ｐｘ＊（ｊ＊４＋ｐ） …（３）

【００２０】従って、ブロック座標（ｊ，ｋ）と、ブロ
ック内の相対アドレス（ｐ，ｑ）を指定すれば、画像内
の各画素のアドレスａｄｄｒを（３）式で求めることが
できる。

【００２１】なお、ブロックの形状とサイズは４画素×
４画素に限らず、任意の矩形形状に設定することができ
る。但し、デジタルデータの処理のしやすさの点から
は、ブロックの一辺のサイズを２のｎ乗［画素］の値に
設定することが望ましい。

【００２２】図７は、図３のステップＳ４における画像
処理の詳細手順を示すフローチャートである。ステップ
Ｓ１１〜Ｓ１３では、画像処理に用いる３つのループ変
数ｉ，ｊ，ｋが０に初期化される。ここで、第１のルー
プ変数ｉは、各ブロック内の処理対象となった画素数を
カウントするための変数である。この実施例では１ブロ
ックに１６個の画素が含まれているので、変数ｉは０〜
１５の範囲の値をとる。ループ変数ｊ，ｋは、図６に示
すブロック座標ｊ，ｋと同じものである。従って、ルー
プ変数ｊは０〜（Ｎｘ／４−１）の範囲の値をとり、ル
ープ変数ｋは０〜（Ｎｙ／４−１）の範囲の値をとる。
ここで、ＮｘとＮｙは、図４に示す画像の水平方向と垂
直方向の画素数である。

【００２３】ステップＳ１４では、アドレス設定部が呼
び出されて入力アドレスと出力アドレスが設定される。
アドレス設定部は、３つのループ変数ｉ，ｊ，ｋの値に
応じて、処理対象となる画素位置のアドレス（入力アド
レス）と、処理後の画素データが書き込まれる画素位置
のアドレス（出力アドレス）とを求める。アドレス設定
部は、画像処理部１０ａを実現するソフトウェアプログ
ラムに含まれる処理ルーチンの１つである。

【００２４】図８は、アドレス設定部内に予め設定され
ている内容を示す説明図である。アドレス設定部には、
第１のループ変数ｉの０〜１５の値にそれぞれ対応し
て、入力画素位置と出力画素位置とが設定されている。
ここで、「入力画素位置」とは画像処理が実行される画
素位置を意味し、「出力画素位置」とは処理後の画素デ
ータが書き込まれる画素位置を意味する。例えば、ルー
プ変数ｉが０の時には、各ブロック内の画素位置Ｆの画
素データがメインメモリ１２から読み出されて処理が実
行され、画素位置Ａ〜Ｐに処理後の画素データが書き込
まれる。このように、出力画素位置には、処理対象の画
素位置と、処理後の画素データが書き込まれる未処理の
画素位置とが含まれている。

【００２５】アドレス設定部内に実際に設定されている
のは、前述した図６の下部に示す各画素位置Ａ〜Ｐの相
対アドレス（ｐ，ｑ）である。アドレス設定部は、第１
のループ変数ｉに応じて入力画素位置と出力画素位置の
相対アドレス（ｐ，ｑ）を読み出すとともに、これらの
画素位置の相対アドレス（ｐ，ｑ）と第２，第３のルー
プ変数ｊ，ｋとから、上述した（３）式に従って入力画
素位置と出力画素位置のアドレスａｄｄｒをそれぞれ算
出する。

【００２６】図７のステップＳ１５では、演算処理部が
呼び出されて入力画素位置の画素データに対する演算処
理が実行される。演算処理部は、画像処理部１０ａを実
現するソフトウェアプログラムに含まれる処理ルーチン
の１つである。演算処理部は、入力画素位置の画素デー
タをメインメモリ１２から読み出すとともに、その画素
データに指定された画像処理を実行して、処理後の画素
データ（「修正画素データ」と呼ぶ）を各出力画素位置
に書き込む。前述した図５に示すように、修正画素デー
タが書き込まれるメモリ領域は、元の画像データが記憶
されているメモリ領域とは別に設定されている。なお、
ステップＳ１５において処理されるのは、第２と第３の
ループ変数ｊ，ｋで示される１つのブロック内の、第１
のループ変数ｉで示される１つの画素である。

【００２７】こうして１ブロック内の１画素の処理が終
了すると、次のステップＳ１６において水平方向のブロ
ック座標を示すループ変数ｊが１つインクリメントされ
る。そして、ループ変数ｊの値が０〜（Ｎｘ／４−１）
の間はステップＳ１４〜Ｓ１７の処理が繰り返し実行さ
れる。Ｎｘは画像の水平方向の画素数であり、Ｎｘ／４
は水平方向のブロック数である。すなわち、ステップＳ
１４〜Ｓ１７は、水平方向についての処理を繰り返し実
行するループである。

【００２８】ステップＳ１７においてループ変数ｊがＮ
ｘ／４に等しくなると、ステップＳ１８において垂直方
向のブロック座標を示すループ変数ｋが１つインクリメ
ントされる。そして、ループ変数ｋの値が０〜（Ｎｙ／
４−１）の間はステップＳ１３〜Ｓ１９の処理が繰り返
し実行される。Ｎｙは画像の垂直方向の画素数であり、
Ｎｙ／４は垂直方向のブロック数である。前述したよう
に、ステップＳ１４〜Ｓ１７では水平方向に配列された
複数のブロックが処理対象となっているので、ステップ
Ｓ１３〜Ｓ１９は、画像内の各ブロックについて、ルー
プ変数ｉで示される入力画素位置の処理をそれぞれ実行
するループとなっている。ステップＳ１３〜Ｓ１９のル
ープ内では第１のループ変数ｉは一定なので、各ブロッ
ク内の互いに対応する画素位置が処理対象となる。例え
ば、第１のループ変数が０の場合には、ステップＳ１３
〜Ｓ１９のループ内では各ブロックの画素位置Ｆが処理
対象となる。

【００２９】こうして、各ブロック内の１つの画素位置
についての処理が全ブロックについて終了すると、図７
のステップＳ２０において第１のループ変数ｉが１つイ
ンクリメントされる。図８に示されているように、例え
ば第１のループ変数ｉが１となった場合には、画素位置
Ｐが入力画素位置となり、画素位置Ｋ，Ｌ，Ｏ，Ｐが出
力画素位置となる。

【００３０】図７のステップＳ２１では、必要に応じて
補間処理が実行される。補間処理については後述する。
ステップＳ２２では、図５画像転送部１０ｂが処理後の
画像データをメインメモリ１２からビデオＲＡＭ１４に
転送する。表示制御回路１６は、図７に示す処理ルーチ
ンとは非同期に、ビデオＲＡＭ１４に記憶されている画
像データを周期的に読み出してその画像をカラーモニタ
１８に表示する。従って、すべての画素についての画像
処理が終了していない時点においても、ビデオＲＡＭ１
４に転送された処理後画像データに従って、処理途中の
画像がカラーモニタ１８に表示される。

【００３１】図９および図１０は、第１のループ変数ｉ
に応じた出力画素位置を示す説明図である。図９および
図１０において枠で囲まれた画素位置が出力画素位置で
あり、枠内に記載された文字は入力画素位置を示してい
る。第１のループ変数ｉが０の場合には、入力画素位置
はＦであり、その修正画素データが１ブロック内の１６
個のすべての画素位置に割り当てられる。

【００３２】また、第１のループ変数ｉが１の場合に
は、入力画素位置はＰであり、その処理後の画素データ
が１ブロック内の４個の出力画素位置Ｋ，Ｌ，Ｏ，Ｐに
割り当てられる。また、第１のループ変数ｉが２の場合
には、入力画素位置はＨであり、その処理後の画素デー
タが１ブロック内の４個の出力画素位置Ｃ，Ｄ，Ｇ，Ｈ
に割り当てられる。この実施例では、処理済みの修正画
素データを未処理の画素に割り当てることによって画像
処理の途中でも全画像範囲を表わす画像データを作成し
ているので、図９および図１０に示すような１６段階の
処理中の画像を経時的に順次カラーモニタ１８に表示し
ていくことが可能である。

【００３３】ユーザは、カラーモニタ１８に表示されて
いる処理中の画像を観察して、処理中の画像が所望の結
果と異なることが解った時点で割込みをかけることによ
って、実行中の画像処理を中断することが可能である。
この割込みは、例えばキーボードやマウスなどの入力装
置による所定の入力操作によって起動される。

【００３４】図７における画像処理の途中、あるいはそ
の終了後に、ユーザが画像処理の結果が不満足であると
判断した場合には、図３のステップＳ５からステップＳ
３に戻り、ユーザが画像処理パラメータを一部変更し
て、ステップＳ４における画像処理を再度実行させる。
このように、画像処理中の画像がカラーモニタ１８に経
時的に表示されてゆくので、表示されている画像が不満
足な場合には、画像全体に対する画像処理が完了する前
でもその処理を中止して、画像処理パラメータを変更す
ることができる。従って、見かけの処理速度が向上し、
また、所望の画像処理を効率的に行なうことが可能であ
る。例えば、印刷物をカラーモニタ１８上で校正するた
めのカラーシミュレーションを行なう際には、間引かれ
た画像でも比較的容易に処理結果の良否を判断すること
ができるので、処理途中の画像をリアルタイムで表示す
ることによって見かけの処理速度が大幅に向上する。

【００３５】図１１は、図７のステップＳ２１における
補間処理の内容を示す説明図である。図１１（Ａ）の例
では、ループ変数ｉが０の時に画素位置Ａが入力画素位
置として選択されているものと仮定している。補間処理
を行なう場合には、図７のステップＳ１５において１画
素の処理を行なう際に、修正画素データを未処理の画素
に割り当てず、図１１（Ａ）に示すように入力画素位置
Ａに修正画素データを書き込むだけである。そして、ス
テップＳ２２において、各ブロック内の画素位置Ａの修
正画素データを補間することによって未処理の画素位置
の画素データを求める。こうすれば、図９のｉ＝０の場
合のように１６個の画素に同じ画素データが割り当てら
れることがなく、補間された画素データで画像が表わさ
れるので、より自然な画像を表示することが可能であ
る。

【００３６】なお、補間処理はループ変数ｉのすべての
値について実行する必要はなく、予め設定された値の場
合にのみ実行される。例えば、図１１（Ａ）のように、
ｉ＝０において画素位置Ａについての処理が終了した際
に一度補間を行なった後は補間を行なわず、その後はス
テップＳ１５において修正画素データをそれぞれの入力
画素位置に単に書き込むようにすることも可能である。
また、ｉ＝０において補間処理を行なった後に、図１１
（Ｂ）に示すように、ｉ＝０〜３で画素位置Ａ，Ｃ，
Ｉ，Ｋについての処理が終了した時点で再度補間を行な
うようにしてもよい。

【００３７】なお、前述の図９および図１０に示した例
は、補間を一度も行なわない場合の例である。すなわ
ち、図９および図１０の例では、修正画素データを各ブ
ロック内の未処理の画素位置に割り当てることによって
全画像範囲の画像データを形成している。一方、図１１
の例では、未処理の画素位置の画素データを、修正画素
データから補間して求めることによって全画像範囲の画
像データを形成している。従って、いずれの場合にも、
修正画素データから各ブロック内の画像を表わす処理後
画像データを形成しているものと言うことができる。但
し、図９および図１０のように、補間処理をせずに修正
画素データを未処理の画素位置に割り当てる方法では、
補間を行なわないので全体の処理を高速に行なうことが
できるという利点がある。一方、図１１のように補間処
理を行なう方法では、画像処理の初期の時点から比較的
自然な画像を表示することができるという利点がある。

【００３８】なお、この発明は上記実施例に限られるも
のではなく、その要旨を逸脱しない範囲において種々の
態様において実施することが可能であり、例えば次のよ
うな変形も可能である。

【００３９】（１）図９および図１０に示す処理は、元
の高解像度の画像をいくつかの低解像度画像に分解し、
その中の１つの低解像度画像に対して演算処理を行なっ
てその処理後の画像をカラーモニタ１８に表示し、その
後、残りの低解像度画像に対して順次演算処理を行なう
度に処理後の画像を合成していくことによって、最終的
に高解像度の処理済み画像を求めている、と言い換える
ことも可能である。

【００４０】

【発明の効果】以上説明したように、請求項１または４
に記載された発明によれば、処理途中の画像が表示され
るので、画像処理の途中においても処理された画像をす
ばやく確認することができる。

【００４１】請求項２または５に記載された発明によれ
ば、画像処理の初期には、実質的に間引かれた画像につ
いて画像処理を行なった結果が表示され、その解像度が
次第に向上するように画像が更新されながら表示される
ので、処理途中の画像をうまく表示することができる。

【００４２】請求項３または６に記載された発明によれ
ば、画像処理の初期から比較的自然な画像が表示され
る。

【図面の簡単な説明】

【図１】ビットマップ画像データを示す説明図。

【図２】この発明の一実施例としての画像処理装置を示
すブロック図。

【図３】実施例における処理の全体手順を示すフローチ
ャート。

【図４】処理対象となる画像の構成の一例を示す説明
図。

【図５】画像処理の手順を示す概念図。

【図６】画像処理を行なう際の画像の分割方法の一例を
示す説明図。

【図７】図３のステップＳ４における画像処理の詳細手
順を示すフローチャート。

【図８】アドレス設定部の設定内容を示す説明図。

【図９】第１のループ変数ｉに応じた出力画素位置を示
す説明図。

【図１０】第１のループ変数ｉに応じた出力画素位置を
示す説明図。

【図１１】補間処理の内容を示す説明図。

【符号の説明】

１０…ＣＰＵ １０ａ…画像処理部 １０ｂ…画像転送部 １２…メインメモリ １４…ビデオＲＡＭ １６…表示制御回路 １８…カラーモニタ ２０…ハードディスク装置 ２２…入力ポート ２４…スキャナ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画像データを処理する方法であって、
   （ａ）画像データで表わされる画像の領域を所定形状の
   複数のブロックに区分する工程と、（ｂ）各ブロック内
   の１画素を選択し、選択された画素の画像データに対し
   て画像処理を実行することによって修正画素データを作
   成する工程と、（ｃ）前記修正画素データから各ブロッ
   ク内の画像を表わす処理後画像データを作成する工程
   と、（ｄ）前記処理後画像データに従って画像を表示す
   る工程と、（ｅ）前記各ブロック内の各画素を順次選択
   しつつ前記工程（ｂ）ないし工程（ｄ）を実行すること
   によって、前記画像内の各画素に対して前記画像処理を
   実施する工程と、を備えることを特徴とする画像データ
   処理方法。
2. 【請求項２】 請求項１記載の画像データ処理方法であ
   って、 前記工程（ｃ）は、各ブロック内において、処理対象と
   なった画素に対する修正画素データを未処理の画素に割
   り当てることによって各ブロックに対する前記処理後画
   像データを作成する工程を含む、画像データ処理方法。
3. 【請求項３】 請求項１記載の画像データ処理方法であ
   って、 前記工程（ｃ）は、各ブロックにおいて最初に選択され
   た画素に対する修正画素データが得られた際に、前記修
   正画素データを補間して未処理の画素の画素データを求
   めることによって前記処理後画像データを作成する工程
   を含む、画像データ処理方法。
4. 【請求項４】 画像データを処理する装置であって、 画像を表示する表示手段と、 画像データを記憶するメモリと、 画像の領域を区分する所定形状の複数のブロックの各ブ
   ロック内の各画素を順次選択しつつ、選択された画素の
   画像データに対して画像処理を実行することによって修
   正画素データを作成し、前記修正画素データから各ブロ
   ック内の画像を表わす処理後画像データを作成する画像
   処理手段と、 前記処理後画像データに従って画像を表示する表示制御
   手段と、を備えることを特徴とする画像データ処理装
   置。
5. 【請求項５】 請求項４記載の画像データ処理装置であ
   って、 前記画像処理手段は、各ブロック内において、処理対象
   となった画素に対する修正画素データを未処理の画素に
   割り当てることによって各ブロックに対する前記処理後
   画像データを作成する手段を含む、画像データ処理装
   置。
6. 【請求項６】 請求項４記載の画像データ処理装置であ
   って、 前記画像処理手段は、各ブロックにおいて最初に選択さ
   れた画素に対する修正画素データが得られた際に、前記
   修正画素データを補間して未処理の画素の画素データを
   求めることによって前記処理後画像データを作成する手
   段を含む、画像データ処理装置。