JPH08305431A - メモリアクセス方式 - Google Patents

メモリアクセス方式

Info

Publication number
JPH08305431A
JPH08305431A JP10501695A JP10501695A JPH08305431A JP H08305431 A JPH08305431 A JP H08305431A JP 10501695 A JP10501695 A JP 10501695A JP 10501695 A JP10501695 A JP 10501695A JP H08305431 A JPH08305431 A JP H08305431A
Authority
JP
Japan
Prior art keywords
data
read
address
read request
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10501695A
Other languages
English (en)
Inventor
Jiro Kinoshita
木下次朗
Yoshiyuki Kubo
久保義幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP10501695A priority Critical patent/JPH08305431A/ja
Publication of JPH08305431A publication Critical patent/JPH08305431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)

Abstract

(57)【要約】 【目的】 マスタユニットからスレーブユニットのメモ
リに対するリードアクセスを高速化する。 【構成】 リード要求は、リード要求送信手段1aに入
力される。リード要求送信手段1aは、そのリード要求
のアドレスが前回のリード要求時のアドレスと連続であ
るかどうかを判別する。連続のアドレスでなければその
リード要求をスレーブユニット2に対して送信し、連続
のアドレスであればリードデータ制御手段1bに対しア
ドレス合致信号を出力する。メモリアクセス制御手段2
aは、リード要求が示すアドレスの第1のデータと、そ
の次のアドレスの第2のデータとをマスタユニット1に
対して送信する。リードデータ制御手段1bは、第1の
データをリードデータとして転送し、第2のデータをバ
ッファ1baに格納する。この状態で、さらに連続のア
ドレスに対するリード要求が出力され、リードデータ制
御手段1bにアドレス合致信号が入力された場合には、
バッファ1ba内の第2のデータを転送する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマスタユニットとスレー
ブユニットとが伝送線路を介して接続されたシステムの
メモリアクセス方式に関し、特にマスタユニットからス
レーブユニット内のメモリへ直接アクセスすることがで
きるシステムのメモリアクセス方式に関する。
【0002】
【従来の技術】数値制御システムには、数値制御装置
(CNC)と、対話形でデータの入出力を行いそのデー
タを処理するマンマシンコントローラ(MMC)とが設
けられている。MMCには、キーボードやマウスによる
入力装置や、CRTや液晶ディスプレイによる表示装置
等の各種装置が設けられている。
【0003】そして、多くの場合はCNCとMMCとは
1つの筐体内に設けられ、パラレルバスによってお互い
が接続されていた。ところが、MMCをCNCと離れた
場所に設置できれば、MMCを作業者の作業し易い場所
に設置し作業効率をあげることができる。そのため、M
MCとCNCを長い伝送線路で接続したいという要求が
あった。しかも、長い伝送線路を介しながらも一方から
他方のメモリへ直接アクセスできることが望まれてい
た。
【0004】そこで、従来はMMCをマスタユニット、
CNCをスレーブユニットとし、高速の伝送線路により
互いに接続することにより、MMCからCNC内のコモ
ンRAMに対する直接のアクセスを可能にしていた。こ
の場合、MMC側のCPUは、MMC内部のメモリにア
クセスするのと同様にメモリアクセス要求を出力する。
このメモリアクセス要求はシリアル通信によりCNCに
転送される。CNC側では、MMC側からのメモリアク
セス要求を受け取るとコモンRAMに対してDMA(ダ
イレクトメモリアクセス)を行う。アクセス要求がリー
ド要求であれば該当するデータをMMCに対し送信す
る。この様な例として本出願人は特願平6−86331
号を出願している。
【0005】このようにして、MMCは、CNC内のC
PUの処理を介すことなく、CNC内のメモリに直接ア
クセスすることができる。
【0006】
【発明が解決しようとする課題】ところで、上記のよう
なメモリアクセス方式において、スレーブユニット側の
RAMへライトを行う場合には、マスタユニット側のシ
リアルバスコントローラに設けられたレジスタにライト
すべきデータを格納した時点で、マスタユニット側のラ
イトサイクルを終了させる。その結果、ライトサイクル
はローカルバスに接続されたメモリに対するアクセスと
同様に高速に行われ、マスタユニット側のCPUは直ぐ
に次の処理を行うことができる。
【0007】しかし、リードサイクルの場合には、マス
タユニット側から出力されたリード要求がスレーブユニ
ット側に到達し、スレーブユニット側から目的のデータ
が届くまでマスタユニット側のCPUは待たされる。こ
の間、マスタユニット側のCPUは他の処理を行うこと
ができない。従って、全体のデータ処理速度が遅くなっ
てしまうという問題点があった。
【0008】本発明はこのような点に鑑みてなされたも
のであり、マスタユニットからスレーブユニットのメモ
リに対するリードアクセスを高速に行うことができるメ
モリアクセス方式を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明では上記課題を解
決するために、マスタユニットとスレーブユニットとが
伝送線路を介して接続されたシステムのメモリアクセス
方式において、前記マスタユニット内に設けられ、前記
スレーブユニット内のメモリの任意のアドレスに対する
リード要求を前記伝送線路を介して送信するリード要求
送信手段と、前記スレーブユニット内に設けられ、前記
リード要求を受け取ると、要求された前記アドレスの第
1のデータ、及び前記アドレスの次のアドレスの第2の
データを前記マスタユニットに対して送信するメモリア
クセス制御手段と、を有することを特徴とするメモリア
クセス方式が提供される。
【0010】また、マスタユニットとスレーブユニット
とが伝送線路を介して接続されたシステムのメモリアク
セス方式において、前記マスタユニット内に設けられ、
前記スレーブユニット内のメモリの任意のアドレスに対
するリード要求が前回アクセスしたデータと連続したデ
ータを要求しているかどうかを判別し、連続したデータ
を要求している場合にはアドレス合致信号を出力し、連
続でないデータを要求している場合には前記リード要求
を前記伝送線路を介して送信するリード要求送信手段
と、前記スレーブユニット内に設けられ、前記リード要
求を受け取ると、要求された前記アドレスの第1のデー
タ、及び前記アドレスの次のアドレスの第2のデータを
前記伝送線路を介して送信するメモリアクセス制御手段
と、前記マスタユニット内に設けられ、受け取った前記
第1のデータを前記リード要求を出力した装置に転送す
るとともに前記第2のデータをバッファ内に格納し、前
記アドレス合致信号が出力された際には、前記バッファ
内の前記第2のデータを前記リード要求を出力した装置
に転送するリードデータ制御手段とを有することを特徴
とするメモリアクセス方式が提供される。
【0011】
【作用】マスタユニット内に設けられたリード要求送信
手段は、スレーブユニット内のメモリの任意のアドレス
に対するリード要求を伝送線路を介して送信する。スレ
ーブユニット内に設けられたメモリアクセス制御手段
は、リード要求を受け取ると、要求されたアドレスの第
1のデータ及びその次のアドレスの第2のデータをマス
タユニットに対して送信する。
【0012】また、マスタユニット内に設けられたリー
ド要求送信手段は、スレーブユニット内のメモリの任意
のアドレスに対するリード要求が前回アクセスしたデー
タと連続したデータを要求しているかどうかを判別し、
連続したデータを要求している場合にはアドレス合致信
号を出力し、連続でないデータを要求している場合には
リード要求を伝送線路を介して送信する。スレーブユニ
ット内に設けられたメモリアクセス制御手段は、リード
要求を受け取ると、要求されたアドレスの第1のデー
タ、及びその次のアドレスの第2のデータを伝送線路を
介して送信する。マスタユニット内に設けられたリード
データ制御手段は、受け取った第1のデータをリード要
求を出力した装置に転送するとともに、第2のデータを
バッファ内に格納し、アドレス合致信号が出力された際
には、バッファ内の第2のデータをリード要求を出力し
た装置に転送する。
【0013】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明の概略構成を示すブロック図であ
る。マスタユニット1とスレーブユニット2とは、シリ
アル伝送の伝送線路3で互いに接続されている。
【0014】マスタユニット1内において出力されたス
レーブユニット2内のメモリ2bに対するリード要求
は、リード要求送信手段1aに入力される。リード要求
送信手段1aはリード要求を受け取ると、そのリード要
求のアドレスが前回のリード要求時のアドレスと連続で
あるかどうかを判別する。連続のアドレスでなければそ
のリード要求をスレーブユニット2に対して送信し、連
続のアドレスであればリードデータ制御手段1bに対し
アドレス合致信号を出力する。
【0015】リード要求送信手段1aから送信されたリ
ード要求は伝送線路3を介してスレーブユニット2内の
メモリアクセス制御手段2aに入力される。メモリアク
セス制御手段2aは、メモリ2b内の、リード要求が示
すアドレスの第1のデータと、その次のアドレスの第2
のデータとをマスタユニット1に対して送信する。例え
ば、「ADD#01」のアドレスに対するリード要求であれ
ば、アドレス「ADD#01」と「ADD#02」とのデータ「DATA
1 」、「DATA2 」を送信する。
【0016】スレーブユニット2から転送されたデータ
はリードデータ制御手段1bに入力される。リードデー
タ制御手段1bは、第1のデータをリードデータとして
リード要求を出力した装置に転送し、第2のデータをバ
ッファ1baに格納する。例えば、「DATA1 」と「DATA
2 」とを受け取った場合には、「DATA1 」をリード要求
を出力した装置に転送し、「DATA2 」をバッファ1ba
に格納する。
【0017】この状態において、さらに連続のアドレス
に対するリード要求が出力され、リードデータ制御手段
1bにアドレス合致信号が入力された場合には、バッフ
ァ1ba内の第2のデータをリード要求を出力した装置
に対し転送する。以後、このようなリード時のデータ転
送をリードバースト転送と呼ぶ。
【0018】このようにして、連続したアドレスに対す
るリード要求が出力された場合には、バッファに格納さ
れたデータを転送することができる。この結果、短時間
でリードサイクルを終了させることができる。
【0019】図2は本発明を実施するための数値制御シ
ステムの構成を示すブロック図である。図は大別して、
MMC(マンマシンコントローラ)20とCNC(数値
制御装置)30とに分かれている。この例では、MMC
20がマスタユニットであり、CNC30がスレーブユ
ニットである。CNC30はCPU31がローカルバス
35を介して各種装置を制御しており、MMC20は、
CPU24がローカルバス29を介して各種装置を制御
している。MMC20とCNC30とは伝送線路40で
接続されており、この伝送線路40を介してデータの送
受信が行われる。なお、CNC30内のローカルバス3
5はマルチマスタバスであり、CPU31以外の装置も
バスマスタになることができる。
【0020】CNC30において、CPU31はCNC
30全体を制御する。コモンRAM32は、各種のデー
タあるいは入出力信号が格納され、CNC30とMMC
20とが共用することができる。不揮発性メモリ33に
はCMOSを用いたメモリが使用され、バッテリによっ
てバックアップされており、電源切断後も保持すべきパ
ラメータ、ピッチ誤差補正量及び工具誤差補正量等が格
納される。
【0021】軸制御回路36はCPU31から軸の移動
指令を受けて、軸の指令をサーボアンプ37に出力す
る。サーボアンプ37はこの移動指令を受けて、工作機
械10のサーボモータを駆動する。PMC(プログラマ
ブル・マシン・コントローラ)38はNCプログラムを
実行する際に、T機能信号(工具選択指令)等を受け取
る。そして、これらの信号をシーケンス・プログラムで
処理して、動作指令として信号を出力し、工作機械10
を制御する。また、工作機械10から状態信号を受け
て、シーケンス処理を行って、CPU31へ必要な入力
信号を転送する。
【0022】さらに、ローカルバス35に接続されたシ
リアルバスコントローラ34は、MMC20とデータの
送受信を行っている。MMC20から、コモンRAM3
2へのアクセス要求があると、シリアルバスコントロー
ラ34がDMA(ダイレクト・メモリ・アクセス)を行
い、コモンRAM32のデータにアクセスする。アクセ
ス要求が、読み取り要求(リード要求)であった場合、
MMC20に対しそのデータと、その次のアドレスのデ
ータとを転送する。アクセス要求が書き込み要求(ライ
ト要求)であった場合、転送されてきたデータをコモン
RAM32に書き込む。また、シリアルバスコントロー
ラ34は、ローカルバス35のデータ転送に使用されて
いるパラレル信号をシリアル信号に変換してMMC20
に出力し、入力されたシリアル信号をパラレル信号に変
換して受信する。
【0023】MMC20において、CPU24は対話処
理用のプログラムを実行することにより表示される対話
形入力画面において、設定可能な作業またはデータ等を
メニュー形式で、グラフィック制御回路22aを介して
表示装置22に表示する。また、こうして入力されたデ
ータから加工プログラムを作成するとともに、バックグ
ラウンドアニメーションとして、工具全体の起動軌跡な
どを表示する。RAM25には、対話用の各種データ等
が格納される。不揮発性メモリ26はCMOSを用いた
メモリが使用され、バッテリによってバックアップされ
ており、電源切断後も保持すべきアプリケーションプロ
グラムや加工プログラム等が格納される。VRAM(ビ
デオRAM)27は高速にアクセス可能なRAMであっ
て、不揮発性メモリ26にNC文として格納された加工
プログラムに基づき工作機械10の切削シミュレーショ
ンを行う際のアニメーション表示のためのグラフィック
データが格納される。グラフィック制御回路22aはV
RAM27に格納されたグラフィックデータを表示用の
信号に変換して表示装置22に出力する。
【0024】さらに、データの交換を行う際にはFDD
インタフェース21aを介して接続されたFDD21に
フロッピ・ディスクを挿入し、フロッピ・ディスクから
ソフトウェアをロードしたり、各種データをフロッピ・
ディスクへ書き込んだりする。
【0025】また、グラフィック制御回路22aはCP
U24等から出力されたディジタル信号を表示用の信号
に変換して表示装置22に与える。表示装置22にはC
RTあるいは液晶表示装置が使用される。キーボード・
インタフェース23aは、キーボード23とCPU24
との間のデータ転送を制御する。キーボード23はシン
ボリックキー、数値キー等からなり、必要な図形デー
タ、NCデータをこれらのキーを使用して入力する。
【0026】シリアルバスコントローラ28は、MMC
20内の装置からCNC30内のコモンRAM32への
アクセス要求があると、パラレル信号で入力されるアク
セス要求をシリアル信号に変換し、CNC30に出力す
る。また、CNC30から入力されたシリアル信号は、
パラレル信号に変換し受信する。
【0027】なお、MMC20側のシリアルバスコント
ローラ28とCNC30側のシリアルバスコントローラ
34との間の伝送線路40は20m〜50mの長さにす
ることができる。そして、高速のデータ転送(約25M
bps)が可能である。
【0028】以上のような数値制御システムにおけるM
MC20とCNC30との間でデータ転送にはパケット
交換方式が用いられる。パケット交換方式では、転送す
べきデータを任意の長さのブロックに分割する。この分
割されたブロックに各種制御情報を付加したものがパケ
ットである。以下に、MMC20からCNC30へのア
クセス要求において用いられるパケット交換方式につい
て説明する。
【0029】図3はパケットのフォーマット形式の例を
示す図である。リード要求パケット51は、MMC側の
装置がCNC内のコモンRAMのデータにアクセスする
際に出力されるパケットである。リード要求パケット5
1の先頭の4ビットはコマンド51aであり、このパケ
ットがリード要求パケットであることを示す。次の23
ビットはリードを要求するアドレスである。最後の8ビ
ットはCRC(CyclicRedundancy Check)のチェックコ
ードである。
【0030】リードデータパケット52は、MMCから
のリード要求に応じてデータを送り返す場合にCNCが
出力するパケットである。リードデータパケット52の
先頭の4ビットはコマンド52aであり、このパケット
がリードデータパケットであることを示す。次の16ビ
ットはリード要求されたアドレスのデータ52bであ
る。最後の8ビットはCRC(Cyclic Redundancy Chec
k)のチェックコード52cである。
【0031】なお、このリードデータパケット52のコ
マンド52aには、第1のリードデータパケットと第2
のリードデータパケットとの2種類がある。リードバー
スト転送を行わない場合には、第1のリードデータパケ
ットが転送される。一方、リードバースト転送を行う場
合には、まずリード要求により要求された第1のデータ
が第2のリードデータパケットとして転送され、次のア
ドレスの第2のデータが第1のリードデータパケットと
して転送される。
【0032】ライトデータパケット53はMMCからC
NC内のコモンRAMへのデータの書込を行う場合に出
力されるパケットである。ライトデータパケット53の
先頭の4ビットはコマンド53aであり、このパケット
がライトデータパケットであることを示す。次の23ビ
ットはライトを要求するアドレス53bである。次の1
6ビットはライト要求によりメモリに書き込むべきデー
タ53cである。最後の8ビットはCRC(Cyclic Red
undancy Check)のチェックコード53dである。
【0033】次に、図2に示す数値制御システムにおい
て、上記のパケットを用いて行われるリードサイクルに
ついて説明する。まず、MMC20側のCPU24から
CNC30側のコモンRAM32へリードを行う場合、
MMC20のローカルバス29に接続されたシルアルバ
スコントローラ28が、CNC30内のコモンRAM3
2に対するリードサイクルを検出する。このシルアルバ
スコントローラ28は、このリード要求をリード要求パ
ケットとしてCNC30側に転送する。
【0034】CNC30側のシルアルバスコントローラ
34はリード要求パケットを受け取ると、コモンRAM
32上の要求されたアドレスと、そのアドレスの次のア
ドレスとに対してリードサイクルを発生させる。そし
て、リードサイクルにより読み込んだ第1のデータと第
2のデータとをそれぞれ第2のリードデータパケット、
第1のリードデータパケットとしてMMC20側に転送
する。
【0035】MMC20側のシリアルバスコントローラ
28は、第2のリードデータパケットを受け取ると、リ
ード要求を出力した装置に第1のデータを転送するとと
もに、リードバースト転送が行われることを認識する。
そして、次に送られてくる第1のリードデータパケット
の第2のデータをリードバーストバッファ内に格納す
る。この状態で、さらに出力されたCNC30のコモン
RAM32に対するリード要求が、連続したアドレスに
対するリード要求であれば、リードバーストバッファ内
の第2のデータをリード要求を出力した装置に転送す
る。
【0036】以下にシリアルバスコントローラ28につ
いて更に詳しく説明する。図4はMMC側のシリアルバ
スコントローラの内部構成を示すブロック図である。シ
リアルバスコントローラはローカルバス29に接続され
ている。CNCのコモンRAMに対するアクセス要求
は、ローカルバス29を介して入力される。このアクセ
ス要求は送信制御部28cに送られるとともに、アドレ
スラッチ回路28aと比較部28bとに入力される。ア
ドレスラッチ回路28aはさらに比較部28bに接続さ
れている。比較部28bの出力信号はアドレス合致信号
であり、送信制御部28cとデータ出力制御部28jに
入力される。送信制御部28cの出力信号は、パラレル
シリアル変換回路28dによりシリアル信号に変換さ
れ、ドライバ28eでドライブされ、CNCに出力され
る。
【0037】一方、CNCからの入力信号は、レシーバ
28fで受信され、シリアルパラレル変換回路28gで
パラレル信号に変換された後、受信データ切り換え部2
8hに入力される。受信データ切り換え部28hからの
一方の出力はローカルバス29に出力され、他方の出力
はリードバーストバッファ28iに入力される。リード
バーストバッファ28iの出力端はデータ出力制御部2
8jを介して出力される。
【0038】このような構成のシリアルバスコントロー
ラ28において、CNC内のコモンRAMに対するアク
セス要求がローカルバス29を介して入力されると、そ
のアクセス要求がリード要求であれば、そのデータはア
ドレスラッチ回路28aにラッチされる。比較部28b
は、リード要求により要求されているアドレスとアドレ
スラッチ回路28a内にラッチされているアドレスとの
差をとり、この差が「1」であれば連続したデータへの
リード要求であると判断しアドレス合致信号を出力す
る。
【0039】送信制御部28cは、入力されたアクセス
要求がライト要求であれば、そのライト要求をライトデ
ータパケットととして出力する。一方、入力されたアク
セス要求がリード要求であった場合には、比較部28b
がアドレス合致信号を出力していなければリード要求を
リードデータパケットととして出力し、比較部28bが
アドレス合致信号を出力していればデータの出力を行わ
ない。送信制御部28cから送信されたパケットは、パ
ラレルシリアル変換回路28dでシリアル信号に変換さ
れた後、ドライバ28eでドライブされCNCに転送さ
れる。
【0040】伝送線路を介してCNCから送られてきた
パケットはレシーバ28fを介してシリアルパラレル変
換回路28gに入力される。シリアル・パラレル変換回
路28gは、シリアル信号で転送されてきたパケットを
パラレル信号に変換する。受信データ切り換え部28h
は、パラレル信号に変換されたパケットの先頭コマンド
により、そのパケットの種類を判断する。送られてきた
1つめのパケットが第1のリードデータパケットであれ
ばそのパケットのデータをリードデータとして出力す
る。また、第2のリードデータパケットと第1のリード
データパケットが連続して転送された場合には、第2の
リードデータパケットのデータをリードデータとして出
力した後、第1のリードデータパケットのデータをリー
ドバーストバッファ28iに格納する。この状態におい
て、さらに連続したアドレスに対するリード要求が出力
されると、比較部28bからアドレス合致信号が出力さ
れる。このアドレス合致信号が入力されたデータ出力制
御部28jは、リードバーストバッファ28i内のデー
タをリード要求を出力した装置に転送する。
【0041】このようにして、CNC内のコモンRAM
の連続したアドレスに対するリード要求が出力された際
には、リードバーストバッファ28i内に格納されたデ
ータを転送することにより、リードサイクルを短時間で
終了させることができる。従って、MMCのCPUは待
ち時間が減少し、システム全体のデータ処理能力が向上
する。
【0042】上記の例では、CNC内のコモンRAMが
CNCのローカルバスに接続されているような構成を用
いて説明したが、CNCのシリアルバスコントローラに
直接接続されたコモンRAMが設けられている場合もあ
る。この場合、MMCからのリード要求に応じて、リー
ドバースト転送を行うかどうかの切り換えを行うことが
できる。つまり、ローカルバスを介して接続されたコモ
ンRAMに対するリード要求の場合にはリードバースト
転送を行わず、要求されたアドレスのデータのみにアク
セスする。そして、シリアルバスコントローラに直接接
続されたコモンRAMに対するリード要求の場合にはリ
ードバースト転送を行う。
【0043】このように、リードバースト転送の実施を
シリアルバスコントローラに直接接続されたコモンRA
Mに対するアクセスに限定することにより、ローカルバ
スを介して接続されたコモンRAMに対するアクセス時
に、CNCのローカルバスを必要以上に専有することが
なくなる。この結果、リードバースト転送がCNCのデ
ータ処理速度に与える悪影響を防止することができる。
【0044】
【発明の効果】以上説明したように本発明では、スレー
ブユニット内のメモリに対しするリード要求がマスタユ
ニットから出力されると、スレーブユニットからマスタ
ユニットへ、要求されたアドレスの第1のデータ及びそ
の次のアドレスの第2のデータを転送するようにしたた
め、マスタユニットで連続したアドレスに対するリード
要求が出力されると、そのリード要求を出力した装置に
対し、予め受け取っている第2のデータを転送すること
ができ、短い時間でリードサイクルを終了させることが
できる。
【図面の簡単な説明】
【図1】本発明の概略構成を示すブロック図である。
【図2】本発明を実施するための数値制御システムの構
成を示すブロック図である。
【図3】パケットのフォーマット形式の例を示す図であ
る。
【図4】MMC側のシリアルバスコントローラの内部構
成を示すブロック図である。
【符号の説明】
1 マスタユニット 1a リード要求送信手段 1b リードデータ制御手段 1ba バッファ 2 スレーブユニット 2a メモリアクセス制御手段 2b メモリ 3 伝送線路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 マスタユニットとスレーブユニットとが
    伝送線路を介して接続されたシステムのメモリアクセス
    方式において、 前記マスタユニット内に設けられ、前記スレーブユニッ
    ト内のメモリの任意のアドレスに対するリード要求を前
    記伝送線路を介して送信するリード要求送信手段と、 前記スレーブユニット内に設けられ、前記リード要求を
    受け取ると、要求された前記アドレスの第1のデータ、
    及び前記アドレスの次のアドレスの第2のデータを前記
    マスタユニットに対して送信するメモリアクセス制御手
    段と、 を有することを特徴とするメモリアクセス方式。
  2. 【請求項2】 マスタユニットとスレーブユニットとが
    伝送線路を介して接続されたシステムのメモリアクセス
    方式において、 前記マスタユニット内に設けられ、前記スレーブユニッ
    ト内のメモリの任意のアドレスに対するリード要求が前
    回アクセスしたデータと連続したデータを要求している
    かどうかを判別し、連続したデータを要求している場合
    にはアドレス合致信号を出力し、連続でないデータを要
    求している場合には前記リード要求を前記伝送線路を介
    して送信するリード要求送信手段と、 前記スレーブユニット内に設けられ、前記リード要求を
    受け取ると、要求された前記アドレスの第1のデータ、
    及び前記アドレスの次のアドレスの第2のデータを前記
    伝送線路を介して送信するメモリアクセス制御手段と、 前記マスタユニット内に設けられ、受け取った前記第1
    のデータを前記リード要求を出力した装置に転送すると
    ともに前記第2のデータをバッファ内に格納し、前記ア
    ドレス合致信号が出力された際には、前記バッファ内の
    前記第2のデータを前記リード要求を出力した装置に転
    送するリードデータ制御手段と、 を有することを特徴とするメモリアクセス方式。
  3. 【請求項3】 前記リードデータ制御手段は、パケット
    として転送された前記第1のデータと前記第2のデータ
    とのヘッダを解読することにより、データの種類を判別
    することを特徴とする請求項2記載のメモリアクセス方
    式。
  4. 【請求項4】 前記マスタユニットは、マンマシンコン
    トローラであることを特徴とする請求項2記載のメモリ
    アクセス方式。
  5. 【請求項5】 前記スレーブユニットは、数値制御装置
    であることを特徴とする請求項2記載のメモリアクセス
    方式。
JP10501695A 1995-04-28 1995-04-28 メモリアクセス方式 Pending JPH08305431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10501695A JPH08305431A (ja) 1995-04-28 1995-04-28 メモリアクセス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10501695A JPH08305431A (ja) 1995-04-28 1995-04-28 メモリアクセス方式

Publications (1)

Publication Number Publication Date
JPH08305431A true JPH08305431A (ja) 1996-11-22

Family

ID=14396275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10501695A Pending JPH08305431A (ja) 1995-04-28 1995-04-28 メモリアクセス方式

Country Status (1)

Country Link
JP (1) JPH08305431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117032579A (zh) * 2023-08-21 2023-11-10 上海合芯数字科技有限公司 一种从机启动方法、装置及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117032579A (zh) * 2023-08-21 2023-11-10 上海合芯数字科技有限公司 一种从机启动方法、装置及存储介质

Similar Documents

Publication Publication Date Title
JP3566304B2 (ja) バス制御装置及びバス制御システム
US7054982B2 (en) Fieldbus interface board
EP0844566B1 (en) Interface apparatus for adapting data width to system bus width
US6668205B1 (en) Control method of factory automation system, recording medium recording a program therefor and central processor of factory automation system
JP3308386B2 (ja) 制御システム
JPH08305431A (ja) メモリアクセス方式
EP0929847B1 (en) Universal operator station module for a distributed process control system
US7443886B1 (en) Communication protocol system and method
US20040186949A1 (en) XIP system and method for serial memory
JP2546574B2 (ja) グラフィック情報処理システム
JP3768561B2 (ja) 多重プロセッサシステム
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JP2735112B2 (ja) 数値制御装置のデータ・リード・ライト方式
JPH09128030A (ja) 数値制御装置の高速化方法
JP2002140103A (ja) サーボ制御装置及びその制御方法
JP3227273B2 (ja) プログラマブルコントローラのリンク処理方式
CN119988276A (zh) 一种基于lin总线的扩展sci通讯系统、方法、设备及存储介质
SU1541623A1 (ru) Устройство дл сопр жени ЭВМ с периферийным устройством
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPH03262064A (ja) システムバスを用いたデータ転送方式
JPH0546460A (ja) 命令処理方式
JP2001136186A (ja) 多重通信装置
JP2000163347A (ja) 通信制御装置及びこの装置による通信制御方式
KR20080062694A (ko) 메모리 액세스 제어 장치 및 방법
JPH01180659A (ja) プログラマブルコントローラ用計算機リンクユニツト