JPH0830567A - 並列計算機のプロセッサ間相互アクセス方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 複数の並列プログラムが動作する並列計算機
の各プロセッサのプロセスが、他プロセッサ上のプロセ
スの仮想空間を相互にアクセス可能にする。 【構成】 並列計算機は、並列プログラムが動作中であ
る各プロセスの持つ全ての共有領域に共通な識別子とし
て並列プログラムの識別子を割当て、各プロセッサは共
有領域識別子に対応して自プロセッサ内の各プロセスの
共有領域の情報を保持する領域指定テーブル１０６、２
０６を備え、要求側プロセッサ１０１は、識別子を領域
指定レジスタ１０４に、相手先プロセッサ番号をＰＥ番
号レジスタにセットし、アクセスを行うデータの仮想ア
ドレスを指定し、識別子と相手先プロセッサ番号と仮想
アドレスをＴＬＢで変換した実アドレスのオフセットを
返答側プロセッサ２０１に送出し、返答側は、領域指定
テーブルの内容と識別子に基づきオフセットを自己のプ
ロセッサ内での対応する実アドレスに変換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は並列計算機におけるプロ
セッサ間での相互アクセス方法に係り、特に複数の並列
プログラムが動作する並列計算機において各プロセッサ
上で動作するプロセスが他プロセッサ上で動作するプロ
セスの仮想空間にアクセス可能にするプロセッサ間相互
アクセス方法に関する。

【０００２】

【従来の技術】複数のプロセッサを結合し並列処理を行
う並列計算機は、プロセッサ台数に応じた計算の高速化
を図ることが可能であるため重要な技術となっている。
プロセッサ台数が比較的少ない場合（〜数十台程度）に
は、共有メモリ型並列計算機が実用化されている。これ
に対しプロセッサ台数が多い場合（数百台〜）には、共
有メモリに対するアクセスの集中を避けるため、分散メ
モリ型並列計算機が開発されている。

【０００３】従来、分散メモリ型並列計算機において他
プロセッサ上のメモリのデータが必要な場合、相手先プ
ロセッサから自プロセッサ上のメモリに対してデータの
ブロック転送を行うメッセージパッシング方式が使用さ
れている。これに対して、共有メモリ型並列計算機の使
いやすさを分散メモリ型並列計算機で実現するために、
他プロセッサ上のメモリに対して直接アクセス可能であ
る分散共有メモリ型並列計算機の研究が盛んに行われて
いる。分散共有メモリ型並列計算機では、並列計算機内
の全メモリをアクセス可能とするために、グローバルア
ドレス空間を実現する必要がある。

【０００４】従来、ローカルメモリを持ち、独立に動作
可能な複数のプロセッサから構成されるクラスタを複数
用いて構成され、他クラスタの他プロセッサの仮想空間
を互いにアクセス可能な並列計算機においては、アドレ
ス変換方式として論理プロセッサ番号、論理ページ番号
およびページ内オフセットを指定してアクセスを行う方
式を採用していた。例えば、特開平５−８９０５６およ
び特開平５−１８１７５１において論じられている方式
がこれに相当する。並列計算機がマルチプロセス環境を
実現する場合、複数のクラスタにまたがって複数の並列
プログラムが動作し、各プロセッサは複数のプロセスを
実行する必要があり、従来技術においてはあるプロセス
が他プロセッサに対してアクセスを行う時に、相手先の
プロセスを指定する方法がないため、全プロセッサ上で
同一のプロセスを動作させ、プロセス切替時には全プロ
セッサが同じ並列プログラムを構成するプロセスにプロ
セス切替を行うギャングスケジューリングと呼ばれるプ
ロセス切替方式を採用している。

【０００５】

【発明が解決しようとする課題】上記従来技術おいて
は、ギャングスケジューリングではプロセス切替時に全
プロセッサに対してプロセス切替要求を送信し、全プロ
セッサが発行したアクセスが全て完了したことを確認し
た後、全プロセッサに対してプロセス切替命令を送信す
る必要があり、プロセス切替時に大きなオーバヘッドが
生じる。また、各プロセッサで異なるプロセスを実行す
ることができないため、並列プログラムを構成するプロ
セスの一部が実行中断状態にあっても、これらのプロセ
スのみをプロセス切替することはできない。本発明の目
的は、複数の並列プログラムが動作する並列計算機にお
いて並列プログラムの各プロセッサ担当部分であるプロ
セスが、各プロセッサで自由にタスクスイッチを行って
もプロセスの仮想空間を相互にアクセス可能である方法
を提供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、１台以上のプロセッサと該１台以上のプ
ロセッサにより使用される主記憶装置からなる複数のク
ラスタと、該複数のクラスタを接続するネットワークを
具備し、それぞれのプロセッサにおいて仮想空間が割り
当てられた少なくとも１つのプロセスが動作し、システ
ム内の１以上のクラスタ上の前記各プロセッサ上で動作
する複数の前記プロセスの集合により構成される並列プ
ログラムが少なくとも１つ動作する並列計算機におい
て、前記クラスタ内の各プロセッサで動作中の並列プロ
グラムのプロセッサ担当部分である前記プロセスが、他
クラスタ内のプロセッサ上で同一並列プログラムを構成
するプロセスの仮想空間上の共有領域に対応する実メモ
リ領域をアクセス可能にするプロセッサ間相互アクセス
方法であって、前記並列計算機は、並列プログラムが動
作中である各プロセスの持つ全ての共有領域に共通な識
別子として並列プログラムの識別子を割当て、各プロセ
ッサは前記共有領域識別子に対応して自プロセッサ内の
各プロセスの共有領域の情報を保持する領域指定テーブ
ルを備え、要求側プロセッサは前記共有領域識別子と、
アクセスを行う共有領域を保持する相手先プロセッサ番
号と、アクセスを行うデータの仮想アドレスを指定し、
該識別子と該相手先プロセッサ番号と該仮想アドレスを
変換して得られた実アドレスのオフセットを返答側プロ
セッサに送出してアクセスを行い、返答側プロセッサ
は、前記領域指定テーブルの内容と前記共有領域識別子
に基づき前記オフセットを自己のプロセッサ内での対応
する実アドレスに変換するようにしている。また、前記
並列計算機は、並列プログラムが動作中である各プロセ
スの共有領域全体に対応して１つの共有領域識別子を割
当てるようにしている。また、要求側プロセッサは前記
共有領域識別子と、アクセスを行うデータの仮想アドレ
スとしてアクセスを行う共有領域を保持する相手先プロ
セッサ番号を含む仮想アドレスを指定し、該識別子と、
該相手先プロセッサ番号を含む仮想アドレスを変換して
得られた相手先プロセッサ番号と実アドレスのオフセッ
トとを返答側プロセッサに送出してアクセスを行うよう
にしている。また、共有領域を実メモリ上で連続に確保
し、前記領域指定テーブルの各エントリは共有領域識別
子と共有領域に対応する実メモリ領域のベースアドレス
とサイズを有し、ネットワークインターフェイス回路
は、前記要求側プロセッサからの共有領域識別子により
前記領域指定テーブルをアクセスし、得られたエントリ
の前記ベースアドレスに前記要求側プロセッサからのオ
フセットを加算することにより実アドレスを求めるよう
にしている。また、前記領域指定テーブルをクラスタ毎
に設け、共有領域を実メモリ上で連続に確保し、該領域
指定テーブルの各エントリはクラスタ内プロセッサ番号
と共有領域識別子と共有領域に対応する実メモリ領域の
ベースアドレスとサイズを有し、ネットワークインター
フェイス回路は、前記要求側プロセッサからのプロセッ
サ番号と共有領域識別子により前記領域指定テーブルを
アクセスし、得られたエントリの前記ベースアドレスに
前記要求側プロセッサからのオフセットを加算すること
により実アドレスを求めるようにしている。また、前記
要求側プロセッサが送出する相手先プロセッサ番号を論
理プロセッサ番号とし、共有領域を実メモリ上で連続に
確保し、前記領域指定テーブルの各エントリは共有領域
識別子と論理プロセッサ番号と共有領域に対応する実メ
モリ領域のベースアドレスとサイズを有し、返答側プロ
セッサは、前記要求側プロセッサからの共有領域識別子
と論理プロセッサ番号により前記領域指定テーブルをア
クセスし、得られたエントリの前記ベースアドレスに前
記要求側プロセッサからのオフセットを加算することに
より実アドレスを求めるようにしている。また、前記領
域指定テーブルの各エントリは、さらに、共有領域識別
子に対応してアクセスの発行時にインクリメントされ、
アクセスの完了時にデクリメントされるカウント値を有
するようにしている。前記領域指定テーブルの各エント
リは、さらに、共有領域識別子に対応して領域有効フラ
グ、読み出しフラグ、書き込みフラグを有するようにし
ている。また、前記要求側プロセッサが指定する相手先
プロセッサ番号を論理プロセッサ番号とし、相手先プロ
セッサ番号を論理プロセッサ番号から物理プロセッサ番
号に変換するプロセッサ番号変換手段を設け、該手段に
より論理プロセッサ番号を物理プロセッサ番号に変換し
て返答側プロセッサに送出するようにしている。また、
前記領域指定テーブルを主記憶装置上に配置し、領域指
定テーブルキャッシュを設け、該領域指定テーブルキャ
ッシュに前記領域指定テーブルのエントリをキャッシン
グするようにしている。

【０００７】

【作用】本発明は、並列プログラムを構成する各プロセ
ッサ上のプロセスの共有領域を共通の識別子で表し、他
プロセッサの共有領域アクセス時に自プロセスの共有領
域の識別子を付加する。そのため、他プロセッサ上でど
のプロセスが動作しているかによらず自プロセスに対応
する他プロセッサの共有領域をアクセスすることができ
る。

【０００８】

【実施例】 〈実施例１〉以下に、本発明の第１の実施例について説
明する。図１は、本発明に係る並列計算機を示す。本実
施例では複数のクラスタ１００、２００がネットワーク
３００により結合されている。図１において、１０１、
２０１はプロセッサであり、従来技術によるマイクロプ
ロセッサと同様の構成であってよい。図１では簡単のた
めにプロセッサはクラスタあたり１つとしているが、各
クラスタ１００、２００は１つ以上のプロセッサからな
る密結合マルチプロセッサ構成を取る。各クラスタ１０
０、２００はプロセッサ部１０、２０と１つのネットワ
ークインターフェイス回路１２、２２および主記憶装置
１０７、２０７からなる。クラスタ１００に複数プロセ
ッサを設けた場合はプロセッサ部１０と同様のものが複
数接続される。クラスタ２００に複数プロセッサを設け
た場合もプロセッサ部２０と同様のものが複数接続され
る。

【０００９】主記憶装置１０７、２０７は、従来技術を
用いてアドレス線、データ線を使ってアクセスする。主
記憶装置には、例えば３２ビットプロセッサでは０ｘ０
０００００００から０ｘ７ＦＦＦＦＦＦＦ（０ｘは１６
進数であることを示す記号である）の範囲が実装されて
おり、最上位ビットが１であるアドレス空間には自プロ
セッサ内には対応する実メモリを持たないことにしてい
る。３００は複数のクラスタ１００、２００を接続する
ネットワークであり、あるプロセッサから送信先プロセ
ッサアドレスを指定すると、ネットワークインターフェ
イス回路により制御され、そのアドレスに対応する相手
先プロセッサにデータ等を送信する。１１１、２１１
は、他プロセッサに対するメモリアクセス要求を送信す
る要求メッセージ送信回路、１１２、２１２は、他プロ
セッサからのメモリアクセス要求を受信する要求メッセ
ージ受信回路、１１３、２１３は、他プロセッサからの
メモリアクセス要求を要求メッセージ受信回路１１２、
２１２より得て主記憶装置１０７、２０７に対してアク
セスを行いメモリアクセスに対する返答メッセージを送
信する返答メッセージ送信回路、１１４、２１４は、自
プロセッサからのアクセス要求に対する相手先プロセッ
サからの返答メッセージを受信しプロセッサに対してア
クセスを返す返答メッセージ受信回路であり、それぞれ
ネットワークインターフェイス回路１２、２２内に存在
する。

【００１０】本実施例では、複数のクラスタ１００、２
００上の複数のプロセッサ（１０１、２０１等）にまた
がって実行される並列プログラムは、各プロセッサ上で
動作するプロセスにより構成され、各プロセスはプロセ
スの共有領域に対応して主記憶装置１０７、２０７上に
実メモリ領域を持ち、共有領域の識別子としては並列プ
ログラムの識別子を並列プログラムを構成する全プロセ
スに共通の識別子として与える。各プロセッサ１０１、
２０１は、プロセッサで実行する全プロセスに対応する
共有領域の識別子をテーブルエントリとする領域指定テ
ーブル１０６、２０６を持つ。また、領域指定レジスタ
１０４、２０４は、現在実行中のプロセスの並列プログ
ラムの識別子を保持する。

【００１１】本実施例では、共有領域を実アドレス空間
で連続な領域として確保して、同一の並列プログラムを
構成する各プロセスに共通な並列プログラムの識別子を
共有領域の識別子として与え、共有領域を領域のベース
アドレスとサイズによって管理することによりページ単
位の管理を避けること、そして、他プロセスの共有領域
へのアクセス時に、プロセッサ番号（ＰＥ番号）とオフ
セットからなるアドレスにおけるオフセットをＴＬＢに
よりアドレス変換し、この変換したオフセットのアドレ
スの他にアクセス側のプロセスの共有領域の識別子を付
加して、これをアクセスされる側である上記ＰＥ番号の
プロセッサの存在するクラスタに送出し、該クラスタは
これにより一意に定まる共有領域をアクセスすることに
より、アクセスされる側で動作中のプロセスに関わりな
く対応するプロセスの共有領域をアクセスできることに
特徴がある。

【００１２】各プロセスの仮想空間の構造を図２に示
す。図では、プロセッサ（ＰＥ）１０１上にプロセス
Ａ、プロセスＢ、プロセスＣが存在している。各プロセ
スは、プロセッサ１０１上のプロセスからのみアクセス
される仮想プライベート領域（仮想Ｐ領域）４０３、４
１３、４２３と、共有領域のうち実体がプロセッサ１０
１にあり、プロセッサ１０１および他プロセッサ上のプ
ロセスからアクセスされる仮想ローカル領域（仮想Ｌ領
域）４０２、４１２、４２２と、プロセッサ１０１から
他プロセッサ上の仮想ローカル領域をアクセスするため
のウィンドウである仮想グローバル領域（仮想Ｇ領域）
４０１、４１１、４２１からなる。ここで、プロセスＡ
の各領域４０１、４０２、４０３に付された“０”は領
域識別子であり、領域識別子としては並列プログラム番
号が用いられ、ここでは並列プログラム番号は“０”で
ある。また、プロセスＢの各領域４１１、４１２、４１
３の領域識別子は並列プログラム番号の“１”であり、
プロセスＣの各領域４２１、４２２、４２３の領域識別
子は並列プログラム番号の“２”である。

【００１３】仮想プライベート領域４０３、４１３、４
２３は、プロセッサ１０１内のＴＬＢによるアドレス変
換によってページ単位でプロセッサ１０１内の主記憶装
置１０７上の任意の実プライベート領域（実Ｐ領域）４
３２、４３４、４３６、４３８へと変換される。このと
き、ＴＬＢの出力であるアドレスは最上位ビットが０と
なっており、アドレス判定回路１０２がこれを判定し、
アドレスは主記憶装置１０７に送出される。これによ
り、各プロセスから仮想プライベート領域４０３、４１
３、４２３をアクセスすると対応する実プライベート領
域内のアドレスが参照される。

【００１４】仮想ローカル領域４０２、４１２、４２２
は、プロセッサ１０１内のＴＬＢによるアドレス変換に
よってプロセッサ１０１内の主記憶装置１０７上でそれ
ぞれ連続な実ローカル領域（実Ｌ領域）４３３、４３
５、４３７へと変換される。このとき、ＴＬＢの出力で
あるアドレスは最上位ビットが０となっており、アドレ
ス判定回路１０２がこれを判定し、アドレスは主記憶装
置１０７に送出される。これにより各プロセスから仮想
ローカル領域４０２、４１２、４２２をアクセスすると
対応する実ローカル領域４３３、４３５、４３７内のア
ドレスが参照される。

【００１５】仮想グローバル領域４０１、４１１、４２
１は、プロセッサ１０１内のＴＬＢによるアドレス変換
によって全て一つの連続な実グローバル領域（実Ｇ領
域）４３１へと変換される。変換の結果得られた実グロ
ーバル領域は、実アドレスの最上位ビットが１である領
域であり、主記憶装置１０７上には対応する領域を持た
ず、アドレス判定回路１０２がこれを判定し、変換出力
のアドレスを要求メッセージ送信回路１１１に送出す
る。

【００１６】他プロセッサ２０１上では、実ローカル領
域４４５、４４７、４４３は任意のアドレスから始まる
連続領域であり、プロセッサ１０１上の対応する領域と
同じアドレスである必要はない。実ローカル領域４４５
の領域識別子は並列プログラム番号の“０”であり、実
ローカル領域４４７の領域識別子は並列プログラム番号
の“１”であり、実ローカル領域４４３の領域識別子は
並列プログラム番号の“２”である。

【００１７】上記の各実ローカル領域に関する情報（領
域ベースアドレス、領域サイズ等）は図１の領域指定テ
ーブル１０６あるいは領域指定テーブル２０６に登録さ
れる。領域指定テーブル１０６、２０６の内容は図３に
示したように、領域識別子、領域有効フラグ、領域ベー
スアドレス、領域サイズ、アクセスカウンタ、読み出し
フラグ、書き込みフラグによりなる。領域識別子は、並
列プログラムを構成する各プロセスに対して与えられた
共通の識別子であり、並列プログラムの番号により指定
される。領域有効フラグは、各実ローカル領域の有効ま
たは無効を示すフラグであり、他プロセッサ１０１より
無効な実ローカル領域がアクセスされるとエラー判定回
路２０５がそれを判定し、そしてプロセッサ２０１に対
して割込をかける。領域ベースアドレスは実アドレス空
間上での各領域の先頭アドレスを示し、領域サイズは各
領域のバイト数を示す。

【００１８】アクセスカウンタは、他プロセッサ上の共
有領域へのアクセスの完了を、各共有領域毎に保証する
ために存在する。アクセスカウンタは、共有領域の作成
時に０にセットされる。プロセッサ１０１で他クラスタ
上のプロセッサ２０１に対するアクセスが発行される
と、アクセス発行時の領域指定レジスタ１０４の保持す
る値と同じ領域識別子を持つエントリを領域指定テーブ
ル１０６から検索し、このエントリのアクセスカウンタ
をインクリメントする。他クラスタ上のプロセッサ２０
１に対して発行したアクセスが返答メッセージ受信回路
１１４に戻ると、メッセージ内の領域識別子に対応する
領域指定テーブル１０６のエントリのアクセスカウンタ
をデクリメントする。これにより、他クラスタ上のプロ
セッサの共有領域に対してアクセスを発行すると領域指
定テーブル１０６内の対応する領域のアクセスカウンタ
がインクリメントされ、発行したアクセスが戻ると領域
指定テーブル１０６内の対応する領域のアクセスカウン
タがデクリメントされる。このため、アクセスカウンタ
は他クラスタ上の共有領域に対して発行した全アクセス
の中で、完了していないアクセスの数を表す。並列プロ
グラムで同期を行なう場合、同期以前の全アクセスの完
了を保証する。この時、アクセスカウンタが０となるま
で待つことにより、同期以前の全アクセスの完了を保証
することができる。

【００１９】読み出しフラグは、他プロセッサからの共
有領域への読み出しアクセスの許可または不許可を指定
するフラグ、書き込みフラグは、他プロセッサからの共
有領域への書き込みアクセスの許可または不許可を指定
するフラグである。並列プログラムの中には、他プロセ
ッサの共有領域の読み出しは許可するが、他プロセッサ
の共有領域への書き込みは行なわないものがある。この
ような並列プログラムの実行時には、書き込みフラグで
他プロセッサの共有領域への書き込みアクセスを不許可
にすることで、誤った書き込みが発生するのを防ぐ。ま
た、並列プログラムの実行中に排他処理を行なう場合、
他プロセッサからの共有領域への読み出しおよび書き込
みを一時的に禁止する。これは、読み出しフラグ、書き
込みフラグを不許可状態にすることにより実現できる。

【００２０】プロセッサ１０１上のプロセスから他プロ
セッサ２０１上のプロセスのローカル領域をアクセスす
る場合、プロセッサ１０１上のグローバル領域が使用さ
れる。本実施例では、プロセッサ１０１上でプロセスＡ
が実行中である場合について説明する。 （ステップ１）プロセスＡ（領域識別子は並列プログラ
ム番号０である）が同一並列プログラムの他プロセッサ
２０１上のプロセスＤ（領域識別子は並列プログラム番
号０である）のローカル領域４６２をアクセスする時、
領域指定レジスタ１０４に並列プログラム番号０を領域
識別子として設定し、ＰＥ番号レジスタ１０３にアドレ
スの内のプロセッサ２０１のプロセッサ番号を設定し
て、仮想グローバル領域４０１に対してアクセスを行
う。アクセスの種類は、読み出し要求又は書き込み要求
であり、プロセッサの制御線により判定される。 （ステップ２）仮想グローバル領域４０１に対するアク
セスは、アドレスの内のオフセットをプロセッサ１０１
内のＴＬＢによって実グローバル領域４３１へとアドレ
ス変換し、プロセッサのアドレス線１２０ａに出力され
る。 （ステップ３）アドレス判定回路１０２は、アドレスの
最上位ビットが１であることにより実グローバル領域４
３１へのアクセスと判定し、最上位ビットを０にセット
することにより相手先プロセッサ２０１の実ローカル領
域でのオフセットを求め、これを信号線１７０ｏを通し
て要求メッセージ回路１１１へ転送する。また、領域指
定レジスタの値に対応する領域指定テーブル１０６のア
クセスカウンタの値をインクリメントする。

【００２１】（ステップ４）要求メッセージ送信回路１
１１は、領域内のオフセットを受けるとＰＥ番号レジス
タ１０３の値、領域指定レジスタ１０４の値を信号線１
５０ｐ、１６０ｒを通して得る。また、アクセスが書き
込みであった場合には、書き込む値をデータ線１３２ｄ
を通して得る。 （ステップ５）要求メッセージ送信回路１１１は、ステ
ップ４で得た情報を元に相手先プロセッサ２０１に対す
る要求メッセージを生成し、ネットワーク３００に送出
する。要求メッセージは、図４に示すように、パケット
ヘッダ、転送データにより構成され、パケットヘッダ
は、受信側プロセッサ番号、送信側プロセッサ番号、転
送データ長、パケット種別、領域識別子、領域オフセッ
トからなる。受信側プロセッサ番号はＰＥ番号レジスタ
１０３の値、送信側プロセッサ番号は自プロセッサ１０
１のプロセッサ番号、転送データ長は転送データのサイ
ズ、パケット種別は要求メッセージの種別であり読み出
し要求又は書き込み要求、領域識別子は領域指定レジス
タの値、領域オフセットはアドレス判定回路１０２によ
り生成されたオフセットである。

【００２２】（ステップ６）要求メッセージは、プロセ
ッサ２００の要求メッセージ受信回路２１２により受信
される。 （ステップ７）要求メッセージ受信回路２１２は、要求
メッセージの領域識別子を信号線２６１ｒを通じて領域
指定テーブル２０６に与え、対応する実ローカル領域の
属性を読み出す。この時、実ローカル領域４４５が領域
指定テーブル２０６に存在していない、または実ローカ
ル領域４４５の領域有効フラグが無効を示している場合
はエラーとなり、プロセッサ２００に割込をかける。 （ステップ８）要求メッセージの領域識別子に対応する
有効な実ローカル領域４４５が存在する場合、要求メッ
セージの領域オフセットと領域指定テーブル２０６の対
応するエントリの領域サイズがエラー判定回路２０５で
比較され、領域オフセットが領域サイズ以上であるなら
エラーとなり信号線２８４ｅを使ってプロセッサ２０１
に割込をかける。また、読み出し要求アクセスにおいて
対応する有効な実ローカル領域の読み出しフラグが不許
可を示している場合、書き込み要求アクセスにおいて対
応する有効な実ローカル領域の書き込みフラグが不許可
を示している場合はエラーとなりプロセッサ２０１に割
込をかける。

【００２３】（ステップ９）正常にアクセスが行われた
場合以上のエラーは成立せず、領域指定テーブル２０６
から領域ベースアドレス２８０ｂが読み出され、加算器
２０８により領域オフセットを加えて対応する実ローカ
ル領域内のデータのアドレス２２３ａが算出され返答メ
ッセージ送信回路２１３に与えられる。また、要求メッ
セージのヘッダ上の送信側プロセッサ番号、転送データ
長、パケット種別の各情報についても返答メッセージ送
信回路２１３に与えられる。 （ステップ１０）返答メッセージ送信回路２１３は、ア
ドレス線２２２ａ、データ線２３８ｄを使って主記憶装
置２０７をアクセスし、結果を返答メッセージに組立て
ネットワーク３００に送信する。 （ステップ１１）返答メッセージ受信回路１１４は、返
答メッセージを受信してプロセッサ１００に結果を返
す。以上の操作により、プロセスＡの仮想グローバル領
域から他プロセッサ２０１上の同一並列プログラムを構
成するプロセスＤの実ローカル領域４４５がアクセスで
き、結果としてプロセスＤの仮想ローカル領域４０２を
アクセスしたこととなる。

【００２４】次に、プロセッサ１０１においてプロセス
Ａが実行を中断し、他の並列プログラム番号１のプロセ
スＢが実行中となった場合について説明する。プロセス
切替によりプロセスＢが実行中となった場合、領域指定
レジスタ１０４に領域識別子１が書き込まれる。プロセ
スＢが実行中に他プロセッサ２０１に対するアクセスを
行う場合、前述の場合と同様に、ＰＥ番号レジスタ１０
３にプロセッサ２０１のプロセッサ番号が書き込まれ仮
想グローバル領域４１１にアクセスする。そして仮想グ
ローバル領域４１１は実グローバル領域４３１に変換さ
れ、要求メッセージ送信回路により他プロセッサ２０１
へのアクセスが発行される。プロセッサ２０１では、領
域識別子として１が指定されているので、プロセッサ２
０１の実ローカル領域４４７へのアクセスであると認識
され、アクセスが正しく行われる。このように領域識別
子は、アクセスされるプロセッサで動作中のプロセスに
関係なくアクセスする側のプロセッサによって指定する
ので、各プロセッサが異なる並列プログラムのプロセス
を実行中であっても記憶装置へのアクセスは問題なく動
作する。以上が実施例１である。

【００２５】〈実施例１の変形例〉以上に示した実施例
では、共有領域の識別子として並列プログラムの識別子
を使用したが、共有領域自体に独自の識別子を設け、領
域識別子として、並列プログラムの識別子の識別子に代
えて、これを用いてもよい。この場合、各プロセッサ上
の各プロセスは複数の仮想ローカル領域とこれに対応す
る実ローカル領域を保持することができる。

【００２６】上記のステップ１ではＰＥ番号をＰＥ番号
レジスタ１０３に書き込むことにより相手先プロセッサ
を指定しているが、アドレス判定回路１０２へＰＥ番号
とオフセットを与えるようにＴＬＢを構成し、アドレス
判定回路１０２の出力する領域オフセット線１７０ｏの
上位複数ビットにより指定指定するようにしてもよい。
この場合、ＰＥ番号レジスタ１０３は不要となる。この
場合ＴＬＢの出力データ幅は大きくなる。

【００２７】また、上記のステップ１では領域識別子を
領域番号レジスタ１０４に書き込むことにより相手先プ
ロセッサ内の領域を指定しているが、アドレス判定回路
へ領域識別子を与えるようにＴＬＢを構成し、アドレス
判定回路１０２の出力する領域オフセット線１７０ｏの
上位複数ビットにより指定してもよい。この場合、領域
指定レジスタ１０４は不要となる。この場合ＴＬＢの出
力データ幅は大きくなる。

【００２８】〈実施例２〉本発明の実施例２を図５によ
って説明する。本実施例は実施例１の変形であるため、
相違点についてのみ説明する。本実施例は、領域指定テ
ーブル１０６−２、２０６−２をクラスタ１００、２０
０に一つとし、これに対応して領域指定テーブル１０６
−２、２０６−２の構造を変更している点が異なる。領
域指定テーブル１０６−２、２０６−２の構造を図６に
示す。本実施例での領域指定テーブル１０６−２の内容
は実施例１の領域指定テーブルにプロセッサ番号を付加
し、領域指定テーブル１０６−２をプロセッサ番号と共
有領域の識別子の組でアクセスする。

【００２９】本実施例では、プロセッサ１０１によるプ
ロセッサ２０１への要求メッセージが要求メッセージ受
信回路２１２に到着した場合の、クラスタ２００内での
処理について実施例１のステップに沿って説明する。 （ステップ７）要求メッセージは、クラスタ２００の要
求メッセージ受信回路２１２により受信される。要求メ
ッセージ回路２１２は領域指定テーブル１０６−２に対
してプロセッサ番号と要求メッセージの領域識別子を与
え、対応する実ローカル領域の属性を読み出す。実ロー
カル領域４４５が領域指定テーブル２０６に存在してい
ない、または実ローカル領域４４５の領域有効フラグが
無効を示している場合はエラーとなり、プロセッサ２０
１に割込をかける。本実施例によれば、領域指定テーブ
ルをクラスタ単位で用意することにより、領域指定テー
ブルをクラスタ単位で一括して制御することができる。

【００３０】〈実施例３〉本発明の実施例３を図７によ
って説明する。本実施例は実施例１の変形であるため、
相違点についてのみ説明する。本実施例は、ＰＥ番号レ
ジスタ１０３、２０３を実プロセッサ番号ではなく、論
理プロセッサ番号で指定する点のみが異なる。実プロセ
ッサ番号から論理プロセッサ番号への変換はアクセス発
行側のプロセッサ２０１内の図７に示した回路で行われ
る。図７の２０３−２はＰＥ番号変換回路、２０３−３
はＰＥ番号変換テーブルである。ＰＥ番号変換テーブル
２０３−３はＰＥ番号変換回路２０３−２により領域の
識別子と論理プロセッサ番号の組でアクセスされ、実プ
ロセッサ番号を返すテーブルである。

【００３１】本実施例では、プロセッサ２０１はＰＥ番
号レジスタ２０３に論理プロセッサ番号を書き込む。Ｐ
Ｅ番号変換回路２０３−２はプロセッサのＰＥ番号レジ
スタ２０３とプロセッサ群を表す領域指定レジスタ２０
４の値の組でＰＥ番号変換テーブル２０３−３をアクセ
スし、ＰＥ番号レジスタ２０３の論理プロセッサ番号か
ら実プロセッサ番号に変換して要求メッセージ送信回路
に転送する。 （ステップ４）要求メッセージ送信回路１１１は、領域
内のオフセットを受けると相手先プロセッサ番号、領域
指定レジスタ１０４の値を信号線１５０ｐ、１６０ｒを
通して得る。また、アクセスが書き込みであった場合に
は、書き込む値をデータ線１３２ｄを通して得る。

【００３２】本実施例により、各並列プログラムを並列
計算機内の任意のプロセッサの組み合せによるプロセッ
サ群で実行し、各プロセッサ上で複数のプロセスを実行
することができる。

【００３３】〈実施例４〉本発明の実施例４を説明す
る。本実施例は実施例３の変形であるため、異なる点に
ついてのみ説明する。本実施例では要求メッセージに論
理プロセッサ番号を付加し、相手先プロセッサ内で論理
プロセッサ番号と共有領域の識別子の組により領域指定
テーブル１０６をアクセスする点が実施例３と異なる。

【００３４】本実施例での領域指定テーブル１０６−３
の構造を図８に示す。本実施例での領域指定テーブル１
０６−３は論理プロセッサ番号が付加されており、論理
プロセッサ番号と共有領域の識別子の組によりアクセス
される。また、本実施例の要求メッセージの構造を図９
に示す。要求メッセージには相互結合網３００によって
メッセージを返答側プロセッサ又はクラスタに転送する
ために必要な受信側プロセッサ番号に加えて、受信側論
理プロセッサ番号を付加する。

【００３５】本実施例における各プロセスの仮想空間の
構造を図１０に示す。図では、並列プログラムＩが動作
しており、プロセッサ（ＰＥ）１０１上に論理プロセッ
サ０および論理プロセッサ１、プロセッサ２０１上に論
理プロセッサ２および論理プロセッサ３が配置されてい
る。論理プロセッサ０、１、２、３は順にプロセスＡ、
Ｂ、Ｄ、Ｅを実行する。５０１、５１１、５２１、５６
１、５７１、５８１は各プロセスの仮想グローバル領
域、５０２、５１２、５２２、５６２、５７２、５８２
は各プロセスの仮想ローカル領域、５０３、５１３、５
２３、５６３、５７３、５８３は各プロセスの仮想プラ
イベート領域、５３１、５４１はプロセッサ１０１、２
０１の実グローバル領域、５３２、５３４、５３６、５
３８、５４２、５４４、５４６、５４８はプロセッサ１
０１、２０１の実プライベート領域、５３３はプロセス
Ａの仮想ローカル領域５０２に対応するプロセッサ１０
１の実ローカル領域、５３５はプロセスＢの仮想ローカ
ル領域５１２に対応するプロセッサ１０１の実ローカル
領域、５３７はプロセスＣの仮想ローカル領域５２２に
対応するプロセッサ１０１の実ローカル領域、５４５は
プロセスＤの仮想ローカル領域５６２に対応するプロセ
ッサ２０１の実ローカル領域、５４７はプロセスＥの仮
想ローカル領域５７２に対応するプロセッサ２０１の実
ローカル領域、５４３はプロセスＦの仮想ローカル領域
５８２に対応するプロセッサ２０１の実ローカル領域で
ある。並列プログラムＩの共有領域は仮想ローカル領域
５０２、５１２、５６２、５７２であり、共通の共有領
域の識別子０を使ってアクセスされる。

【００３６】本実施例では、論理プロセッサ０で実行中
のプロセスＡがプロセスＡの仮想グローバル領域を使っ
て論理プロセッサ２上のプロセスＤの仮想ローカル領域
をアクセスする場合について実施例３と異なる点を中心
に説明する。 （ステップ１）プロセッサ１０１は、プロセスＡのプロ
グラムに従って領域指定レジスタ１０４に領域番号０を
設定し、ＰＥ番号レジスタ１０３に論理プロセッサ２の
プロセッサ番号を設定して、仮想グローバル領域５０１
に対してアクセスを行う。アクセスの種類は、読み出し
要求又は書き込み要求である。 （ステップ２）仮想グローバル領域に対するアクセス
は、プロセッサ１０１内のＴＬＢによって実グローバル
領域５３１へとアドレス変換されプロセッサのアドレス
線１２０ａに出力される。 （ステップ３）実施例１と同じである。 （ステップ４）実施例３のステップ４に加えて、要求メ
ッセージ送信回路１１１はＰＥ番号レジスタ１０３から
論理プロセッサ番号を得る。 （ステップ５）実施例１のステップ５と同じであるが、
要求メッセージの構造は図９に示したもとなる。 （ステップ６）実施例１と同じである。 （ステップ７）要求メッセージ受信回路２１２は、要求
メッセージの領域識別子と論理プロセッサ番号を信号線
２６１ｒを通じて領域指定テーブル２０６に与え、対応
する実ローカル領域５４５の属性を読み出す。この時、
実ローカル領域５４５が領域指定テーブル２０６に存在
していない、または実ローカル領域５４５の領域有効フ
ラグが無効を示している場合はエラーとなり、プロセッ
サ２０１に割込をかける。 （ステップ８）実施例１と同じである。 （ステップ９）実施例１と同じである。 （ステップ１０）実施例１と同じである。 （ステップ１１）実施例１と同じである。 以上の操作により、論理プロセッサ０で実行中のプロセ
スＡの仮想グローバル領域４０２から他論理プロセッサ
１上の同一並列プログラムを構成するプロセスＤの実ロ
ーカル領域５４５がアクセスでき、結果としてプロセス
Ｄの仮想ローカル領域５６２をアクセスしたこととな
る。本実施例によれば、並列プログラムを構成するプロ
セスを１実プロセッサ上で複数実行することが可能とな
り、プロセッサ数を仮想化することができる。

【００３７】〈実施例５〉本発明の実施例５を図１１に
よって説明する。本実施例は実施例１の変形であるた
め、相違点についてのみ説明する。本実施例は、領域指
定テーブル１０６、２０６を主記憶装置１０７、２０７
上に保持し、必要な部分についてのみ領域テーブルキャ
ッシュ１０６Ｃ、２０６Ｃ上にキャッシングする点のみ
が異なる。領域指定テーブルキャッシュ１０６Ｃ、２０
６Ｃは、図３に示した領域指定テーブルの各要素毎にエ
ントリ有効ビットが付加されている他は領域指定テーブ
ルの構造と同じである。

【００３８】本実施例では、プロセッサ１０１によるプ
ロセッサ２０１への要求メッセージが要求メッセージ受
信回路２１２に到着した場合の、クラスタ２００内での
処理について実施例１のステップに沿って説明する。

【００３９】（ステップ７）要求メッセージは、クラス
タ２００の要求メッセージ受信回路２１２により受信さ
れる。要求メッセージ回路２１２は、要求メッセージの
領域識別子を信号線２６１ｒを通じて領域指定テーブル
キャッシュ２０６Ｃに与え、対応する実ローカル領域の
属性を読み出す。この時、対応する実ローカル領域の属
性が領域指定テーブルキャッシュ２０６Ｃ内に存在しな
い、又は、対応する実ローカル領域の属性のエントリ有
効ビットが無効を示している場合、主記憶装置２０７上
の領域指定テーブル２０６の対応する実ローカル領域の
属性をアクセスし、領域指定テーブルキャッシュ２０６
Ｃにキャッシングを行う。キャッシングについては従来
技術であるので説明は省略する。また、実ローカル領域
４４５が領域指定テーブル２０６に存在していない、ま
たは実ローカル領域４４５の領域有効フラグが無効を示
している場合はエラーとなり、プロセッサ２００に割込
をかける。領域指定テーブル２０６を変更する場合、プ
ロセッサは領域指定テーブルキャッシュ２０６の全ての
エントリのエントリ有効ビットを無効にする。本実施例
によれば、領域指定テーブルを主記憶装置内におくこと
ができ実施例１に対してハードウェア量を減少させるこ
とができ、または、領域の最大数を増やすことができ
る。

【００４０】

【発明の効果】本発明によれば、並列計算機を構成する
各プロセッサが相手先プロセッサ上で動作中のプロセス
に関わらず、自プロセッサ上のプロセスに対応する共有
領域をアクセスすることができる。そのため、並列計算
機上で複数の並列プログラムを動作させることができ
る。

【図面の簡単な説明】

【図１Ａ】実施例１に係る並列計算機の構成の部分を示
す図である。

【図１Ｂ】実施例１に係る並列計算機の構成の他の部分
を示す図である。

【図２】実施例１に係る仮想アドレス空間と実アドレス
空間の関係を示す図である。

【図３】実施例１に係る領域指定テーブルの構成を示す
図である。

【図４】実施例１に係るパケットの構成を示す図であ
る。

【図５Ａ】実施例２に係る並列計算機の構成の部分を示
す図である。

【図５Ｂ】実施例２に係る並列計算機の構成の他の部分
を示す図である。

【図６】実施例２に係る領域指定テーブルの構成を示す
図である。

【図７】実施例３に係るプロセッサ番号変換回路の構成
を示す図である。

【図８】実施例４に係る領域指定テーブルの構成を示す
図である。

【図９】実施例４に係るパケットの構成を示す図であ
る。

【図１０】実施例４に係る仮想アドレス空間と実アドレ
ス空間の関係を示す図である。

【図１１Ａ】本発明の実施例５に係る並列計算機の構成
の部分を示す図である。

【図１１Ｂ】実施例５に係る並列計算機の構成の他の部
分を示す図である。

【符号の説明】

１００、２００ クラスタ １０、２０、１０−２、２０−２、１０−３、２０−３
プロセッサ部 １２、２２、１２−２、２２−２、１２−３、２２−３
ネットワークインターフェイス回路 １０１、２０１ プロセッサ １０２、２０２ アドレス判定回路 １０３、２０３ プロセッサ番号レジスタ １０４、２０４ 領域指定レジスタ ２０３−２ プロセッサ番号変換回路 ２０３−３ プロセッサ番号変換テーブル １０５、２０５ エラー判定回路 １０６、２０６ 領域指定テーブル １０６Ｃ、２０６Ｃ 領域指定テーブルキャッシュ １０７、２０７ 主記憶装置 １０８、２０８ アドレス加算器 １１１、２１１ 要求メッセージ送信回路 １１２、２１２ 要求メッセージ受信回路 １１３、２１３ 返答メッセージ送信回路 １１４、２１４ 返答メッセージ受信回路 ３００ 相互結合網 １２０ａ、２２０ａ プロセッサアドレスバス １２１ａ〜１２３ａ、２２１ａ〜２２３ａ 主記憶アク
セスアドレス線 １３０ｄ〜１３９ｄ、２３０ｄ〜２３９ｄ データ線 １４０ｍ〜１４３ｍ、２４０ｍ〜２４３ｍ メッセージ
線 １５０ｐ、２５０ｐ プロセッサ番号線 １６０ｒ、１６１ｒ、２６０ｒ、２６１ｒ 領域番号線 １７０ｏ、１７１ｏ、２７０ｏ、２７１ｏ 領域オフセ
ット線 １８０ｂ、２８０ｂ 領域ベースアドレス線 １８２ｓ、２８２ｓ 領域サイズ線 １８４ｅ、２８４ｅ エラー信号線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 助川 直伸 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 １台以上のプロセッサと該１台以上のプ
   ロセッサにより使用される主記憶装置からなる複数のク
   ラスタと、該複数のクラスタを接続するネットワークを
   具備し、それぞれのプロセッサにおいて仮想空間が割り
   当てられた少なくとも１つのプロセスが動作し、システ
   ム内の１以上のクラスタ上の前記各プロセッサ上で動作
   する複数の前記プロセスの集合により構成される並列プ
   ログラムが少なくとも１つ動作する並列計算機におい
   て、前記クラスタ内の各プロセッサで動作中の並列プロ
   グラムのプロセッサ担当部分である前記プロセスが、他
   クラスタ内のプロセッサ上で同一並列プログラムを構成
   するプロセスの仮想空間上の共有領域に対応する実メモ
   リ領域をアクセス可能にするプロセッサ間相互アクセス
   方法であって、 前記並列計算機は、並列プログラムが動作中である各プ
   ロセスの持つ全ての共有領域に共通な識別子として並列
   プログラムの識別子を割当て、 各プロセッサは前記共有領域識別子に対応して自プロセ
   ッサ内の各プロセスの共有領域の情報を保持する領域指
   定テーブルを備え、 要求側プロセッサは前記共有領域識別子と、アクセスを
   行う共有領域を保持する相手先プロセッサ番号と、アク
   セスを行うデータの仮想アドレスを指定し、該識別子と
   該相手先プロセッサ番号と該仮想アドレスを変換して得
   られた実アドレスのオフセットを返答側プロセッサに送
   出してアクセスを行い、 返答側プロセッサは、前記領域指定テーブルの内容と前
   記共有領域識別子に基づき前記オフセットを自己のプロ
   セッサ内での対応する実アドレスに変換することを特徴
   とする並列計算機のプロセッサ間相互アクセス方法。
2. 【請求項２】 １台以上のプロセッサと該１台以上のプ
   ロセッサにより使用される主記憶装置からなる複数のク
   ラスタと、該複数のクラスタを接続するネットワークを
   具備し、それぞれのプロセッサにおいて仮想空間が割り
   当てられた少なくとも１つのプロセスが動作し、システ
   ム内の１以上のクラスタ上の前記各プロセッサ上で動作
   する複数の前記プロセスの集合により構成される並列プ
   ログラムが少なくとも１つ動作する並列計算機におい
   て、前記クラスタ内の各プロセッサで動作中の並列プロ
   グラムのプロセッサ担当部分である前記プロセスが、他
   クラスタ内のプロセッサ上で同一並列プログラムを構成
   するプロセスの仮想空間上の共有領域に対応する実メモ
   リ領域をアクセス可能にするプロセッサ間相互アクセス
   方法であって、 前記並列計算機は、並列プログラムが動作中である各プ
   ロセスの共有領域全体に対応して１つの共有領域識別子
   を割当て、 各プロセッサは該共有領域識別子に対応して自プロセッ
   サ内の各プロセスの共有領域の情報を保持する領域指定
   テーブルを持ち、 要求側プロセッサは前記共有領域識別子と、アクセスを
   行う共有領域を保持する相手先プロセッサ番号と、アク
   セスを行うデータの仮想アドレスを指定し、該識別子と
   該相手先プロセッサ番号と該仮想アドレスを変換して得
   られた実アドレスのオフセットを返答側プロセッサに送
   出してアクセスを行い、 返答側プロセッサは、前記領域指定テーブルの内容と前
   記共有領域識別子に基づき前記オフセットを自己のプロ
   セッサ内での対応する実アドレスに変換することを特徴
   とする並列計算機のプロセッサ間相互アクセス方法。
3. 【請求項３】 請求項１または請求項２記載の並列計算
   機のプロセッサ間相互アクセス方法において、 要求側プロセッサは前記共有領域識別子と、アクセスを
   行うデータの仮想アドレスとしてアクセスを行う共有領
   域を保持する相手先プロセッサ番号を含む仮想アドレス
   を指定し、該識別子と、該相手先プロセッサ番号を含む
   仮想アドレスを変換して得られた相手先プロセッサ番号
   と実アドレスのオフセットとを返答側プロセッサに送出
   してアクセスを行うことを特徴とする並列計算機のプロ
   セッサ間相互アクセス方法。
4. 【請求項４】 請求項１乃至請求項３のいずれかの請求
   項記載の並列計算機のプロセッサ間相互アクセス方法に
   おいて、 共有領域を実メモリ上で連続に確保し、前記領域指定テ
   ーブルの各エントリは共有領域識別子と共有領域に対応
   する実メモリ領域のベースアドレスとサイズを有し、 返答側プロセッサは、前記要求側プロセッサからの共有
   領域識別子により前記領域指定テーブルをアクセスし、
   得られたエントリの前記ベースアドレスに前記要求側プ
   ロセッサからのオフセットを加算することにより実アド
   レスを求めることを特徴とする並列計算機のプロセッサ
   間相互アクセス方法。
5. 【請求項５】 請求項１乃至請求項３のいずれかの請求
   項記載の並列計算機のプロセッサ間相互アクセス方法に
   おいて、 前記領域指定テーブルをクラスタ毎に設け、 共有領域を実メモリ上で連続に確保し、該領域指定テー
   ブルの各エントリはクラスタ内プロセッサ番号と共有領
   域識別子と共有領域に対応する実メモリ領域のベースア
   ドレスとサイズを有し、 返答側プロセッサは、前記要求側プロセッサからのプロ
   セッサ番号と共有領域識別子により前記領域指定テーブ
   ルをアクセスし、得られたエントリの前記ベースアドレ
   スに前記要求側プロセッサからのオフセットを加算する
   ことにより実アドレスを求めることを特徴とする並列計
   算機のプロセッサ間相互アクセス方法。
6. 【請求項６】 請求項１乃至請求項３のいずれかの請求
   項記載の並列計算機のプロセッサ間相互アクセス方法に
   おいて、 前記要求側プロセッサが送出する相手先プロセッサ番号
   を論理プロセッサ番号とし、 共有領域を実メモリ上で連続に確保し、前記領域指定テ
   ーブルの各エントリは共有領域識別子と論理プロセッサ
   番号と共有領域に対応する実メモリ領域のベースアドレ
   スとサイズを有し、 返答側プロセッサは、前記要求側プロセッサからの共有
   領域識別子と論理プロセッサ番号により前記領域指定テ
   ーブルをアクセスし、得られたエントリの前記ベースア
   ドレスに前記要求側プロセッサからのオフセットを加算
   することにより実アドレスを求めることを特徴とする並
   列計算機のプロセッサ間相互アクセス方法。
7. 【請求項７】 請求項４乃至請求項６のいずれかの請求
   項記載の並列計算機のプロセッサ間相互アクセス方法に
   おいて、 前記領域指定テーブルの各エントリは、さらに、共有領
   域識別子に対応してアクセスの発行時にインクリメント
   され、アクセスの完了時にデクリメントされるカウント
   値を有することを特徴とする並列計算機のプロセッサ間
   相互アクセス方法。
8. 【請求項８】 請求項４乃至請求項６のいずれかの請求
   項記載の並列計算機のプロセッサ間相互アクセス方法に
   おいて、 前記領域指定テーブルの各エントリは、さらに、共有領
   域識別子に対応して領域有効フラグ、読み出しフラグ、
   書き込みフラグを有することを特徴とする並列計算機の
   プロセッサ間相互アクセス方法。
9. 【請求項９】 請求項１乃至請求項３のいずれかの請求
   項記載の並列計算機のプロセッサ間相互アクセス方法に
   おいて、 前記要求側プロセッサが指定する相手先プロセッサ番号
   を論理プロセッサ番号とし、 相手先プロセッサ番号を論理プロセッサ番号から物理プ
   ロセッサ番号に変換するプロセッサ番号変換手段を設
   け、 該手段により論理プロセッサ番号を物理プロセッサ番号
   に変換して返答側プロセッサに送出することを特徴とす
   る並列計算機のプロセッサ間相互アクセス方法。
10. 【請求項１０】 請求項１乃至請求項３のいずれかの請
    求項記載の並列計算機のプロセッサ間相互アクセス方法
    において、 前記領域指定テーブルを主記憶装置上に配置し、領域指
    定テーブルキャッシュを設け、該領域指定テーブルキャ
    ッシュに前記領域指定テーブルのエントリをキャッシン
    グすることを特徴とする並列計算機のプロセッサ間相互
    アクセス方法。