JPH08306684A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08306684A JPH08306684A JP11282195A JP11282195A JPH08306684A JP H08306684 A JPH08306684 A JP H08306684A JP 11282195 A JP11282195 A JP 11282195A JP 11282195 A JP11282195 A JP 11282195A JP H08306684 A JPH08306684 A JP H08306684A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- insulating film
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】フルオロシランと酸化ガスとを用いたＣＶＤに
より絶縁膜を形成する。 【効果】形成速度が大きく、ステップカバレジに優れた
Ｆ添加ＳｉＯ2 膜を形成でき、配線容量を減少できる。
より絶縁膜を形成する。 【効果】形成速度が大きく、ステップカバレジに優れた
Ｆ添加ＳｉＯ2 膜を形成でき、配線容量を減少できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、化学気相成長法による絶縁膜形成方法に関
する。
係り、特に、化学気相成長法による絶縁膜形成方法に関
する。
【０００２】
【従来の技術】ＬＳＩの高集積化，高性能化に伴い、多
層配線技術の重要性が高まっている。この中で、多層配
線の高性能化の課題は、配線抵抗および層間絶縁膜の誘
電率を低減することが特に重要である。配線を伝わる信
号の遅延時間は、配線抵抗と配線容量の積で決定される
からである。本発明は、後者の層間絶縁膜の低誘電率化
技術に関する。
層配線技術の重要性が高まっている。この中で、多層配
線の高性能化の課題は、配線抵抗および層間絶縁膜の誘
電率を低減することが特に重要である。配線を伝わる信
号の遅延時間は、配線抵抗と配線容量の積で決定される
からである。本発明は、後者の層間絶縁膜の低誘電率化
技術に関する。
【０００３】従来から、低誘電率絶縁膜としてポリイミ
ド膜やテフロン膜等の有機絶縁膜が検討されている。こ
れらの有機絶縁膜は比誘電率が２ないし３.５ であり、
現在用いられている酸化シリコン（ＳｉＯ2 ）膜の値
（４.０ないし４.５）に比べて十分に低い。しかし、こ
れらの有機絶縁膜はＳｉＯ2 膜に比べて、機械強度が弱
い（柔らかい）、電気的な絶縁耐圧が低い、ＬＳＩ製造
のレジスト除去工程（酸素プラズマ処理）への耐性が無
い、等の問題点が有り、超高集積ＵＬＳＩには未だ広く
用いられていない。
ド膜やテフロン膜等の有機絶縁膜が検討されている。こ
れらの有機絶縁膜は比誘電率が２ないし３.５ であり、
現在用いられている酸化シリコン（ＳｉＯ2 ）膜の値
（４.０ないし４.５）に比べて十分に低い。しかし、こ
れらの有機絶縁膜はＳｉＯ2 膜に比べて、機械強度が弱
い（柔らかい）、電気的な絶縁耐圧が低い、ＬＳＩ製造
のレジスト除去工程（酸素プラズマ処理）への耐性が無
い、等の問題点が有り、超高集積ＵＬＳＩには未だ広く
用いられていない。
【０００４】このような背景から有機絶縁膜と比べて従
来のＳｉＯ2 膜との互換性の高い、フッ素（Ｆ）を添加
したＳｉＯ2 膜が低誘電率絶縁膜として検討されてい
る。通常、Ｆを添加する方法は、テトラエトキシシラン
（ＴＥＯＳ），Ｏ2 にＣＦ4 ，Ｃ3Ｆ8，ＣＨＦ3 等を加
えたプラズマＣＶＤが用いられる。ＴＥＯＳ，Ｏ2にＣ
Ｆ4 を加えた場合には、例えば、１９９４年 ドライプ
ロセス シンポジウムプローシーディング １３３−１
３４頁に記載されている。また、Ｃ2Ｆ6を加えた場合に
ついては月刊セミコンダクターワールド １９９３年１
２月号 １６４−１６８頁に記載されている。
来のＳｉＯ2 膜との互換性の高い、フッ素（Ｆ）を添加
したＳｉＯ2 膜が低誘電率絶縁膜として検討されてい
る。通常、Ｆを添加する方法は、テトラエトキシシラン
（ＴＥＯＳ），Ｏ2 にＣＦ4 ，Ｃ3Ｆ8，ＣＨＦ3 等を加
えたプラズマＣＶＤが用いられる。ＴＥＯＳ，Ｏ2にＣ
Ｆ4 を加えた場合には、例えば、１９９４年 ドライプ
ロセス シンポジウムプローシーディング １３３−１
３４頁に記載されている。また、Ｃ2Ｆ6を加えた場合に
ついては月刊セミコンダクターワールド １９９３年１
２月号 １６４−１６８頁に記載されている。
【０００５】これらの方法では、ＣＦ4 等のエッチング
ガスを加えているのでＳｉＯ2 膜の形成速度が小さく、
膜中のＦ濃度の経時変化等における膜の安定性が低い、
等の問題がある。このため、反応性の高いＳｉＨ4を原
料ガスに用い、これにＣＦ4等を添加するプラズマＣＶ
Ｄが検討されている。しかしこの方法では形成速度は増
加するが、配線間の狭いギャップでのＳｉＯ2 膜のステ
ップカバレジが低い等の問題がある。
ガスを加えているのでＳｉＯ2 膜の形成速度が小さく、
膜中のＦ濃度の経時変化等における膜の安定性が低い、
等の問題がある。このため、反応性の高いＳｉＨ4を原
料ガスに用い、これにＣＦ4等を添加するプラズマＣＶ
Ｄが検討されている。しかしこの方法では形成速度は増
加するが、配線間の狭いギャップでのＳｉＯ2 膜のステ
ップカバレジが低い等の問題がある。
【０００６】このように、従来は高い形成速度，ステッ
プカバレジ、および膜の安定性を同時に満たす、Ｆを添
加した絶縁膜の形成方法は確立されていなかった。
プカバレジ、および膜の安定性を同時に満たす、Ｆを添
加した絶縁膜の形成方法は確立されていなかった。
【０００７】
【発明が解決しようとする課題】本発明の目的は、ステ
ップカバレジに優れ、形成速度，安定性の高い，Ｆを含
むＳｉＯ2 等の絶縁膜の形成方法を提供することにあ
る。
ップカバレジに優れ、形成速度，安定性の高い，Ｆを含
むＳｉＯ2 等の絶縁膜の形成方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】この目的はフルオロシラ
ンと酸化ガスとを用いたＣＶＤ法で絶縁膜を形成するこ
とにより達成できる。
ンと酸化ガスとを用いたＣＶＤ法で絶縁膜を形成するこ
とにより達成できる。
【０００９】
【作用】フルオロシラン(ＳｉＨxＦy)は原料ガス中にＳ
ｉ−Ｆ結合を有するので、Ｆ添加のためにエッチング性
を有するＣＦ4 等を添加する必要がない。また、フルオ
ロシラン自体もＳｉＨ4 等と同じく化学的に活性なＳｉ
−Ｈ結合を有するために化学的には活性である。フルオ
ロシランの内でも、ＳｉＨＦ3からＳｉＨ3ＦへとＨが増
えるにつれて反応性が増す。このために、フルオロシラ
ンを用いたＣＶＤでは形成速度の高い絶縁膜の形成が可
能になる。また、フルオロシランはＳiＨ4と異なり、化
学的に安定なＳｉ−Ｆ結合を有するために基板への吸着
係数が小さいので、ＳｉＨ4 を用いた場合に比べて形成
速度はやや低くなるが、ステップカバレジの高い膜の形
成が可能になる。また、膜中に存在するＦはＳｉ−Ｈ結
合の存在のために安定化して膜の安定性も向上する。
ｉ−Ｆ結合を有するので、Ｆ添加のためにエッチング性
を有するＣＦ4 等を添加する必要がない。また、フルオ
ロシラン自体もＳｉＨ4 等と同じく化学的に活性なＳｉ
−Ｈ結合を有するために化学的には活性である。フルオ
ロシランの内でも、ＳｉＨＦ3からＳｉＨ3ＦへとＨが増
えるにつれて反応性が増す。このために、フルオロシラ
ンを用いたＣＶＤでは形成速度の高い絶縁膜の形成が可
能になる。また、フルオロシランはＳiＨ4と異なり、化
学的に安定なＳｉ−Ｆ結合を有するために基板への吸着
係数が小さいので、ＳｉＨ4 を用いた場合に比べて形成
速度はやや低くなるが、ステップカバレジの高い膜の形
成が可能になる。また、膜中に存在するＦはＳｉ−Ｈ結
合の存在のために安定化して膜の安定性も向上する。
【００１０】
（実施例１）本発明の実施例を図を用いて説明する。図
１(ａ）に示す様に、Ｓｉ(１００）基板１上に拡散層を
形成した後にフィールド酸化膜２を形成する。その後
に、ＢＰＳＧ膜３をＣＶＤ法により堆積させてリフロー
させた後に通常のホトリソグラフィとドライエッチング
工程によりコンタクト孔を形成しＷプラグ４をコンタク
ト内に埋め込んだ。Ｗプラグは選択ＣＶＤ法を用いて形
成したが、全面（ブランケット）ＣＶＤと全面ドライエ
ッチ、あるいはＣＭＰ（Chemical MechanicalPolish）
とを行って形成することもできる。その後、スパッタリ
ング法により１００ｎｍの窒化チタン（ＴｉＮ）膜５と
５００ｎｍのＡｌ−Ｃｕ膜６を順次堆積させた後に配線
形状に加工した。
１(ａ）に示す様に、Ｓｉ(１００）基板１上に拡散層を
形成した後にフィールド酸化膜２を形成する。その後
に、ＢＰＳＧ膜３をＣＶＤ法により堆積させてリフロー
させた後に通常のホトリソグラフィとドライエッチング
工程によりコンタクト孔を形成しＷプラグ４をコンタク
ト内に埋め込んだ。Ｗプラグは選択ＣＶＤ法を用いて形
成したが、全面（ブランケット）ＣＶＤと全面ドライエ
ッチ、あるいはＣＭＰ（Chemical MechanicalPolish）
とを行って形成することもできる。その後、スパッタリ
ング法により１００ｎｍの窒化チタン（ＴｉＮ）膜５と
５００ｎｍのＡｌ−Ｃｕ膜６を順次堆積させた後に配線
形状に加工した。
【００１１】次に図１（ｂ）に示す様に、ＳｉＨ2Ｆ2と
Ｏ2 とを用いたプラズマＣＶＤによりＦを添加したＳｉ
Ｏ2 膜７を２００ｎｍ形成した。膜形成には、平行平板
型プラズマＣＶＤ装置を用いて、ＳｉＨ2Ｆ2流量１００
sccm，Ｏ2 流量１００sccm，Ｈｅ流量３００sccm，圧力
１Torr，基板温度３００℃，ＲＦパワー１００Ｗの条件
を用いた。これによりステップカバレジに優れた緻密な
ＳｉＯ2 膜が形成でき、膜中のＦ含有量は約７ａｔ％で
あった。プラズマの発生装置は、ＥＣＲ（Electron Cyc
lotron Resonance）やヘリコン波等を用いた高密度プラ
ズマ装置を用いることができる。
Ｏ2 とを用いたプラズマＣＶＤによりＦを添加したＳｉ
Ｏ2 膜７を２００ｎｍ形成した。膜形成には、平行平板
型プラズマＣＶＤ装置を用いて、ＳｉＨ2Ｆ2流量１００
sccm，Ｏ2 流量１００sccm，Ｈｅ流量３００sccm，圧力
１Torr，基板温度３００℃，ＲＦパワー１００Ｗの条件
を用いた。これによりステップカバレジに優れた緻密な
ＳｉＯ2 膜が形成でき、膜中のＦ含有量は約７ａｔ％で
あった。プラズマの発生装置は、ＥＣＲ（Electron Cyc
lotron Resonance）やヘリコン波等を用いた高密度プラ
ズマ装置を用いることができる。
【００１２】続いて、塗布絶縁膜（ＳＯＧ）８を３００
ｎｍ堆積させた後に全面ドライエッチを用いたエッチバ
ック工程により平坦化を行った。さらに、ＳｉＨ2Ｆ2と
Ｏ2とを用いたプラズマＣＶＤによりＦを添加したＳｉ
Ｏ2 膜９を３００ｎｍ形成した。
ｎｍ堆積させた後に全面ドライエッチを用いたエッチバ
ック工程により平坦化を行った。さらに、ＳｉＨ2Ｆ2と
Ｏ2とを用いたプラズマＣＶＤによりＦを添加したＳｉ
Ｏ2 膜９を３００ｎｍ形成した。
【００１３】次に、図１（ｃ）に示す様に、Ａｌ−Ｃｕ
配線６上に接続孔を形成した。次に、図２（ａ）に示す
様に、スパッタリング法により１００ｎｍの窒化チタン
膜１０，７００ｎｍのＣｕ膜１１を順次堆積させて配線
を形成した。
配線６上に接続孔を形成した。次に、図２（ａ）に示す
様に、スパッタリング法により１００ｎｍの窒化チタン
膜１０，７００ｎｍのＣｕ膜１１を順次堆積させて配線
を形成した。
【００１４】次に、図２（ｂ）に示す様に、ＳｉＨ3Ｆ
とＮ2Ｏを用いたプラズマＣＶＤにより、Ｆを添加した
ＳｉＯ2膜１２を１μｍ堆積させた。膜形成条件は、Ｓ
ｉＨＦ3流量４００sccm，Ｎ2Ｏ流量４００sccm，Ｎ2 流
量３００sccm，圧力５Torr，基板温度２００℃，ＲＦパ
ワー１５０Ｗであった。本方法により、Ｃｕ配線を酸化
させることなく、平坦で緻密なＳｉＯ2 膜を形成するこ
とができた。
とＮ2Ｏを用いたプラズマＣＶＤにより、Ｆを添加した
ＳｉＯ2膜１２を１μｍ堆積させた。膜形成条件は、Ｓ
ｉＨＦ3流量４００sccm，Ｎ2Ｏ流量４００sccm，Ｎ2 流
量３００sccm，圧力５Torr，基板温度２００℃，ＲＦパ
ワー１５０Ｗであった。本方法により、Ｃｕ配線を酸化
させることなく、平坦で緻密なＳｉＯ2 膜を形成するこ
とができた。
【００１５】本実施例ではプラズマＣＶＤ法によるＳｉ
Ｏ2 膜の形成方法を述べたが、通常の熱ＣＶＤによりＳ
ｉＯ2 膜を形成することが可能である。ＳｉＨ2Ｆ2とＯ
2 とを用いた場合では、形成温度７００ないし８００℃
でステップカバレジに優れた緻密なＳｉＯ2 膜を形成す
ることができる。特に、Ｃｕ配線の最小間隔が０.５μ
ｍ以下、Ｃｕ配線の厚さが０.１ μｍ以上の場合でも、
良好なステップカバレジのＳｉＯ2 膜形成が可能になっ
た。さらに、ＳｉＯ2 表面をＣＭＰもしくはエッチバッ
クにより表面の平坦性を向上させることができる。
Ｏ2 膜の形成方法を述べたが、通常の熱ＣＶＤによりＳ
ｉＯ2 膜を形成することが可能である。ＳｉＨ2Ｆ2とＯ
2 とを用いた場合では、形成温度７００ないし８００℃
でステップカバレジに優れた緻密なＳｉＯ2 膜を形成す
ることができる。特に、Ｃｕ配線の最小間隔が０.５μ
ｍ以下、Ｃｕ配線の厚さが０.１ μｍ以上の場合でも、
良好なステップカバレジのＳｉＯ2 膜形成が可能になっ
た。さらに、ＳｉＯ2 表面をＣＭＰもしくはエッチバッ
クにより表面の平坦性を向上させることができる。
【００１６】上記本実施例では、ＳｉＨ2Ｆ2，ＳｉＨ3
Ｆ と酸化ガスとを用いてステップカバレジ，安定性に
優れたＳｉＯ2 膜を形成した多層配線工程を示した。こ
のようにして形成された多層配線は耐湿性および耐腐食
性等の信頼性に優れており、Ｆ添加による絶縁膜の低誘
電率化とＣｕ配線による低抵抗化により信号遅延の問題
が少ない。
Ｆ と酸化ガスとを用いてステップカバレジ，安定性に
優れたＳｉＯ2 膜を形成した多層配線工程を示した。こ
のようにして形成された多層配線は耐湿性および耐腐食
性等の信頼性に優れており、Ｆ添加による絶縁膜の低誘
電率化とＣｕ配線による低抵抗化により信号遅延の問題
が少ない。
【００１７】（実施例２）本発明の他の実施例を図３を
用いて説明する。Ｓｉ（１００）基板上にタングステン
膜２１をスパッタリング法により１００ｎｍ堆積させた
後に、ＳｉＨＦ3とＯ2とを用いたプラズマＣＶＤにより
Ｆを添加したＳｉＯ2膜２２を２００ｎｍ形成した。基
板温度は２５０ないし３５０℃でＳｉＨＦ3／Ｏ2流量を
０.１ ないし１０の範囲で変化させた。この後、さらに
タングステン膜２３をスパッタリング法により１００ｎ
ｍ堆積させて、通常のリソグラフィ，ドライエッチによ
りタングステン膜／ＳｉＯ2 膜／タングステン膜を加工
してキャパシタ容量を形成して容量を測定した。
用いて説明する。Ｓｉ（１００）基板上にタングステン
膜２１をスパッタリング法により１００ｎｍ堆積させた
後に、ＳｉＨＦ3とＯ2とを用いたプラズマＣＶＤにより
Ｆを添加したＳｉＯ2膜２２を２００ｎｍ形成した。基
板温度は２５０ないし３５０℃でＳｉＨＦ3／Ｏ2流量を
０.１ ないし１０の範囲で変化させた。この後、さらに
タングステン膜２３をスパッタリング法により１００ｎ
ｍ堆積させて、通常のリソグラフィ，ドライエッチによ
りタングステン膜／ＳｉＯ2 膜／タングステン膜を加工
してキャパシタ容量を形成して容量を測定した。
【００１８】ＳｉＯ2 膜中のＦ量は赤外分光法およびＲ
ＢＳ（Rutherford backscatteringspectroscopy）によ
り同定した。比較のためにＴＥＯＳ／Ｏ2 を用いたＳｉ
Ｏ2膜を２００ｎｍ堆積させたキャパシタ容量も形成し
た。この結果、ＳｉＯ2 膜中のＦ含有量が１ａｔ％以上
の膜で容量の低下が確認された。容量低下はＦ含有量が
大きい程大きかった。Ｆ含有量が５ａｔ％の場合、比誘
電率に直すと約３.５に対応し、ＴＥＯＳ／Ｏ2を用いた
場合の値４ないし４.５ に比べて低下した。また、Ｆ含
有量が２０ａｔ％を越えると、膜中のＦが極めて不安定
であり誘電率の経時変化が激しく実用上には問題があ
る。
ＢＳ（Rutherford backscatteringspectroscopy）によ
り同定した。比較のためにＴＥＯＳ／Ｏ2 を用いたＳｉ
Ｏ2膜を２００ｎｍ堆積させたキャパシタ容量も形成し
た。この結果、ＳｉＯ2 膜中のＦ含有量が１ａｔ％以上
の膜で容量の低下が確認された。容量低下はＦ含有量が
大きい程大きかった。Ｆ含有量が５ａｔ％の場合、比誘
電率に直すと約３.５に対応し、ＴＥＯＳ／Ｏ2を用いた
場合の値４ないし４.５ に比べて低下した。また、Ｆ含
有量が２０ａｔ％を越えると、膜中のＦが極めて不安定
であり誘電率の経時変化が激しく実用上には問題があ
る。
【００１９】
【発明の効果】本発明によれば、フルオロシランと酸化
ガスを用いたＣＶＤによりステップカバレジに優れた、
形成速度が大きい、Ｆを含むＳｉＯ2 膜を形成できる。
このＳｉＯ2 膜は、通常の生産設備を用いて容易に形成
できるために経済性の上からも優れている。
ガスを用いたＣＶＤによりステップカバレジに優れた、
形成速度が大きい、Ｆを含むＳｉＯ2 膜を形成できる。
このＳｉＯ2 膜は、通常の生産設備を用いて容易に形成
できるために経済性の上からも優れている。
【図１】本発明の半導体装置の第一製造工程を示す断面
図。
図。
【図２】本発明の半導体装置の第二製造工程を示す断面
図。
図。
【図３】本発明の半導体装置を説明する断面図。
１…Ｓｉ（１００）基板、２…フィールド酸化膜、３…
ＢＰＳＧ膜、４…タングステンプラグ、５…窒化チタン
（ＴｉＮ）膜、６…銅を含んだアルミニウム（Ａｌ−Ｃ
ｕ）膜、７…Ｆを含有したＳｉＯ2 膜、８…塗布絶縁膜
（ＳＯＧ膜）、９…Ｆを含有したＳｉＯ2 膜、１０…窒
化チタン（ＴｉＮ）膜、１１…銅（Ｃｕ）膜、１２…Ｆ
を含有したＳｉＯ2 膜。
ＢＰＳＧ膜、４…タングステンプラグ、５…窒化チタン
（ＴｉＮ）膜、６…銅を含んだアルミニウム（Ａｌ−Ｃ
ｕ）膜、７…Ｆを含有したＳｉＯ2 膜、８…塗布絶縁膜
（ＳＯＧ膜）、９…Ｆを含有したＳｉＯ2 膜、１０…窒
化チタン（ＴｉＮ）膜、１１…銅（Ｃｕ）膜、１２…Ｆ
を含有したＳｉＯ2 膜。
Claims (8)
- 【請求項１】化学気相成長法により絶縁膜を形成する工
程において、原料ガスとしてフルオロシランと酸化ガス
を用いて前記フルオロシランを酸化させることでフッ素
を含んだ絶縁膜を半導体基板上に形成することを特徴と
する半導体装置の製造方法。 - 【請求項２】請求項１に記載のフルオロシランとしてモ
ノフルオロシラン（ＳｉＨ3Ｆ），ジフルオロシラン
（ＳｉＨ2Ｆ2），トリフルオロシラン（ＳｉＨＦ3）、
もしくはこれらの混合ガスを用いる半導体装置の製造方
法。 - 【請求項３】請求項１に記載の前記酸化ガスとして、酸
素（Ｏ2），窒化酸素（Ｎ2Ｏ）等の酸素を含んだ無機系
ガス、もしくは有機系ガスを用いる半導体装置の製造方
法。 - 【請求項４】請求項１において、熱ＣＶＤ法で絶縁膜を
形成する半導体装置の製造方法。 - 【請求項５】請求項１において、プラズマを印加した状
態で絶縁膜を形成する半導体装置の製造方法。 - 【請求項６】請求項１に記載の絶縁膜中のフッ素濃度が
１ａｔ％以上２０ａｔ％以下である半導体装置の製造方
法。 - 【請求項７】請求項１に記載の半導体基板として、シリ
コンウエハ上に絶縁膜を介して多層の金属配線が形成さ
れた基板を用いる半導体装置の製造方法。 - 【請求項８】請求項７に記載の前記基板で、前記金属配
線の最小間隔が０.５ μｍ以下，配線の厚さ（高さ）が
０.１ μｍ以上である半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11282195A JPH08306684A (ja) | 1995-05-11 | 1995-05-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11282195A JPH08306684A (ja) | 1995-05-11 | 1995-05-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306684A true JPH08306684A (ja) | 1996-11-22 |
Family
ID=14596384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11282195A Pending JPH08306684A (ja) | 1995-05-11 | 1995-05-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306684A (ja) |
-
1995
- 1995-05-11 JP JP11282195A patent/JPH08306684A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119441B2 (en) | Semiconductor interconnect structure | |
| US5413962A (en) | Multi-level conductor process in VLSI fabrication utilizing an air bridge | |
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5759906A (en) | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits | |
| US6316351B1 (en) | Inter-metal dielectric film composition for dual damascene process | |
| JP2973905B2 (ja) | 半導体装置の製造方法 | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US6187662B1 (en) | Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US6518646B1 (en) | Semiconductor device with variable composition low-k inter-layer dielectric and method of making | |
| US6562725B2 (en) | Dual damascene structure employing nitrogenated silicon carbide and non-nitrogenated silicon carbide etch stop layers | |
| US6524972B1 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| JP2000091422A (ja) | 多層配線構造の製造方法 | |
| JP3148183B2 (ja) | 半導体装置の製造方法 | |
| US6440838B1 (en) | Dual damascene structure employing laminated intermediate etch stop layer | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| CN104282620B (zh) | 半导体互连结构的制作方法 | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| JP2000200786A (ja) | 絶縁膜の形成方法 | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| JPH08306684A (ja) | 半導体装置の製造方法 | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| US6475901B2 (en) | Method for manufacturing semiconductor device having a multi-layer interconnection |