JPH0830826B2 - Method for manufacturing active matrix display device - Google Patents
Method for manufacturing active matrix display deviceInfo
- Publication number
- JPH0830826B2 JPH0830826B2 JP12519190A JP12519190A JPH0830826B2 JP H0830826 B2 JPH0830826 B2 JP H0830826B2 JP 12519190 A JP12519190 A JP 12519190A JP 12519190 A JP12519190 A JP 12519190A JP H0830826 B2 JPH0830826 B2 JP H0830826B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- line
- scanning
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、表示用絵素電極にスイッチング素子を介し
て駆動信号を印加することにより、表示を実行する表示
装置の製造方法に関し、特に絵素電極をマトリクス状に
配列して高密度表示を行うアクティブマトリクス駆動方
式の表示装置の製造方法に関する。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a display device that performs display by applying a drive signal to a display pixel electrode via a switching element, and more particularly to a method for manufacturing a display device. The present invention relates to a method of manufacturing a display device of an active matrix driving system, in which element electrodes are arranged in a matrix to perform high density display.
(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、これらの電極の間に介在す
る液晶等の表示媒体の光学的変調が行われる。この光学
的変調が表示パターンとして視認される。絵素電極の駆
動方式として、個々の独立した絵素電極を配列し、この
絵素電極のそれぞれにスイッチング素子を連結して駆動
するアクティブマトリクス駆動方式が知られている。絵
素電極を選択駆動するスイッチング素子としては、TFT
(薄膜トランジスタ)素子、MIM(金属−絶縁層−金
属)素子、MOSトランジスタ素子、ダイオード、バリス
タ等が一般的に知られている。アクティブマトリクス駆
動方式は、高コントラストの表示が可能であり、液晶テ
レビジョン、ワードプロセッサ、コンピュータの端末表
示装置等に実用化されている。(Prior Art) Conventionally, in a liquid crystal display device, an EL display device, a plasma display device, etc., a display pattern is formed on a screen by selectively driving pixel electrodes arranged in a matrix. . A voltage is applied between the selected pixel electrode and a counter electrode facing the pixel electrode, and a display medium such as a liquid crystal interposed between these electrodes is optically modulated. This optical modulation is visually recognized as a display pattern. As a driving method of the picture element electrodes, an active matrix driving method is known in which individual picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes for driving. As a switching element that selectively drives the pixel electrodes, a TFT
(Thin film transistor) elements, MIM (metal-insulating layer-metal) elements, MOS transistor elements, diodes, varistors, and the like are generally known. The active matrix drive system is capable of high-contrast display, and has been put to practical use in liquid crystal televisions, word processors, terminal display devices of computers, and the like.
第7図及び第8図に従来のアクティブマトリクス型表
示装置に用いられるアクティブマトリクス基板の平面図
を示す。第7図の基板では、互いに平行に配列されたゲ
ートバス配線21に直交して、ソースバス配線23が配設さ
れている。2本のゲートバス配線21及び2本のソースバ
ス配線23に囲まれた矩形の各領域には、絵素電極41が配
されている。ゲートバス配線21とソースバス配線23との
交差部近傍のゲートバス配線21上には、スイッチング素
子として機能するTFT31が形成されている。ゲートバス
配線21の一部がTFT31のゲート電極として機能してい
る。TFT31のドレイン電極は絵素電極41に電気的に接続
されている。TFT31のセース電極には、ソーズバス配線2
3から分岐した支線が接続されている。7 and 8 are plan views of an active matrix substrate used in a conventional active matrix type display device. In the substrate of FIG. 7, source bus lines 23 are arranged orthogonal to the gate bus lines 21 arranged in parallel with each other. A pixel electrode 41 is arranged in each rectangular region surrounded by the two gate bus lines 21 and the two source bus lines 23. A TFT 31 that functions as a switching element is formed on the gate bus line 21 near the intersection of the gate bus line 21 and the source bus line 23. A part of the gate bus wiring 21 functions as the gate electrode of the TFT 31. The drain electrode of the TFT 31 is electrically connected to the pixel electrode 41. Saw's bus wiring 2 on the ces electrode of TFT31
The branch line branched from 3 is connected.
第8図のアクティブマトリクス基板は、第7図の基板
と同様であるが、TFT31付近の構成が異なる。即ち、TFT
31はゲートバス配線21から分岐したゲートバス支線22上
に形成されている。ゲートバス支線22の一部がTFT31の
ゲート電極として機能している。The active matrix substrate of FIG. 8 is the same as the substrate of FIG. 7, but the configuration near the TFT 31 is different. That is, TFT
Reference numeral 31 is formed on the gate bus branch line 22 branched from the gate bus wiring 21. A part of the gate bus branch line 22 functions as a gate electrode of the TFT 31.
(発明が解決しようとする課題) このような基板を有する表示装置を用いて高密度の表
示を行う場合、非常に多数の絵素電極41とTFT31とを配
列することが必要となる。ところが、TFT31は基板上に
作製した時点で動作不良素子として形成されることがあ
る。このような不良素子に連結された絵素電極は、表示
に寄与しない点欠陥を生ずる。点欠陥は表示装置の画像
品位を著しく損ない、製品の歩留りを大きく低下させ
る。(Problems to be Solved by the Invention) When high-density display is performed using a display device having such a substrate, it is necessary to arrange a large number of pixel electrodes 41 and TFTs 31. However, the TFT 31 may be formed as a malfunctioning element when it is formed on the substrate. The pixel electrode connected to such a defective element causes a point defect that does not contribute to display. The point defect significantly impairs the image quality of the display device and greatly reduces the product yield.
点欠陥の主な発生原因は、大別すると2種類ある。1
つは走査信号によって絵素電極が選択されている時間内
に、絵素電極に十分な充電が行われないために起こる不
良(以下では「オン不良」と称す)である。他の1つ
は、充電された絵素電極の電荷が非選択時間内に漏洩し
てしまう不良(以下では「オフ不良」と称す)である。
オン不良はTFTの不良に起因する。オフ不良はTFTを介す
る電気的漏洩によって生ずる場合と、絵素電極とバス配
線との間の電気的漏洩によって生じる場合とがある。何
れの不良が生じても、絵素電極と対向電極との間に必要
な電圧が印加されないため、点欠陥を生じることにな
る。このような不良は、絵素電極と対向電極との間に印
加される電圧が0Vのときに光の透過率が最大となるノー
マリホワイトモードでは輝点として現れ、該電圧が0Vの
ときに光の透過率が最低となるノーマリブラックモード
では黒点として現れる。The main causes of point defects are roughly classified into two types. 1
One is a defect (hereinafter referred to as "on defect") that occurs because the pixel electrode is not sufficiently charged within the time when the pixel electrode is selected by the scanning signal. The other one is a defect (hereinafter referred to as "off defect") in which the charge of the charged pixel electrode leaks within the non-selection time.
The ON failure is caused by the TFT failure. The off failure may be caused by electrical leakage through the TFT or may be caused by electrical leakage between the pixel electrode and the bus wiring. No matter which defect occurs, a necessary voltage is not applied between the pixel electrode and the counter electrode, which causes a point defect. Such a defect appears as a bright spot in the normally white mode in which the light transmittance becomes maximum when the voltage applied between the pixel electrode and the counter electrode is 0V, and when the voltage is 0V, It appears as a black dot in the normally black mode where the light transmittance is the lowest.
このような欠陥は、レーザトリミング等を行うことに
より修正し得る。しかし、この欠陥修正は、表示装置を
組み立てる前のアクティブマトリクス基板の段階で行わ
れなければならない。絵素欠陥を表示装置として組み立
てた後に検出することは容易であるが、絵素欠陥をアク
ティブマトリクス基板の段階で検出することは極めて困
難である。特に絵素数が10万個〜50万個以上もある大型
表示装置では、全ての絵素電極の電気的特性を検出して
不良TFTを発見するには、極めて高精度の測定機器等を
使用しなければならない。このため、検査工程が繋雑と
なり、量産性が阻害される。従って、コスト高になると
いう結果を招く。このような理由で、絵素数の多い大型
表示装置では、上述のレーザ光を用いた基板の状態での
絵素欠陥の修正を行なうことができないというのが実情
である。Such defects can be corrected by performing laser trimming or the like. However, this defect correction must be performed at the stage of the active matrix substrate before assembling the display device. Although it is easy to detect pixel defects after assembling them as a display device, it is extremely difficult to detect pixel defects at the stage of the active matrix substrate. Especially in a large display device with 100,000 to 500,000 or more picture elements, use an extremely high-precision measuring device to detect the defective TFT by detecting the electrical characteristics of all picture element electrodes. There must be. For this reason, the inspection process becomes complicated and mass productivity is hindered. Therefore, the cost is increased. For this reason, in a large-sized display device having a large number of picture elements, the picture element defect cannot be corrected in the state of the substrate using the laser light described above.
本発明はこのような問題点を解決するものであり、本
発明の目的は、スイッチング素子の不良による絵素欠陥
が生じても、表示装置を組み立てた状態で該欠陥を目立
たないように修正し得るアクティブマトリクス型表示装
置の製造方法を提供することである。The present invention solves such a problem, and an object of the present invention is to correct a pixel defect due to a defective switching element so that the defect is not noticeable in a state where the display device is assembled. An object of the present invention is to provide a method for manufacturing an active matrix display device to be obtained.
(課題を解決するための手段) 本発明のアクティブマトリクス型表示装置の製造方法
は、絶縁性基板と、該基板上に縦横に配線された走査線
及び信号線と、該走査線から分岐した走査支線と、該走
査支線の先端部をゲート電極として形成されスイッチン
グ素子と、該スイッチング素子に接続された絵素電極と
を、備えており、該スイッチング素子の該走査線側の側
部から該走査線までの距離が、光エネルギーを照射して
該走査支線を切断し得る大きさであるアクティブマトリ
クス基板を形成する工程と、該アクティブマトリクス基
板と対向基板とを貼り合わせて、該アクティブマトリク
ス基板と該対向基板との間に表示媒体を封入する工程
と、該走査線及び該信号線から該スイッチング素子を介
して該絵素電極に駆動電圧を印加し、絵素欠陥を検出す
る工程と、該絵素欠陥を生じている欠陥絵素電極に接続
されているスイッチング素子のゲート電極とソース電極
との重畳部分およびそのゲート電極とドレイン電極との
重畳部分に光エネルギーを照射して該欠陥絵素電極と信
号線とをゲート電極を介して電気的に接続し、且つ、該
欠陥絵素電極に接続されているスイッチング素子の走査
支線に光エネルギーを照射して該走査支線を該走査線か
ら切り離す工程と、を包含しており、そのことによって
上記目的が達成される。(Means for Solving the Problem) A method for manufacturing an active matrix display device according to the present invention is directed to an insulating substrate, scanning lines and signal lines wired vertically and horizontally on the substrate, and scanning branched from the scanning line. The scanning line is provided with a branch line, a switching element formed by using the tip of the scanning branch line as a gate electrode, and a pixel electrode connected to the switching element. A step of forming an active matrix substrate in which the distance to the line is such that the scanning branch line can be cut by irradiating light energy, and the active matrix substrate and the counter substrate are bonded together to form the active matrix substrate. A step of encapsulating a display medium between the counter substrate and a driving voltage is applied to the picture element electrode from the scanning line and the signal line through the switching element, thereby causing a picture element defect. And a step of detecting light energy in the overlapping portion of the gate electrode and the source electrode of the switching element connected to the defective pixel electrode in which the pixel defect is generated and the overlapping portion of the gate electrode and the drain electrode. Irradiate to electrically connect the defective pixel electrode and the signal line through the gate electrode, and irradiate the scanning branch line of the switching element connected to the defective pixel electrode with light energy to perform the scanning. Separating the branch line from the scan line, whereby the above object is achieved.
(作用) 本発明のアクティブマトリクス型表示装置の製造方法
に於て、スイッチング素子の不良、信号線と絵素電極と
の間の弱いリーク電流の発生等のオン不良又はオフ不良
による絵素欠陥が検出されると、表示装置を組み立てた
状態で絵素欠陥の修正が行なわれる。まず、絵素欠陥を
生じている絵素電極に接続されている走査支線がレーザ
光照射等によって切断される。本発明の表示装置の製造
方法では、スイッチング素子の走査線側の側部から該走
査線までの距離が、レーザ光等の光エネルギーを照射し
て走査支線を切断し得る大きさに設定されているので、
走査支線を確実に切断し得る。次に、スイッチング素子
の絵素電極に接続された電極と、信号線に接続された電
極との間が、光エネルギー照射によって電気的に接続さ
れる。これにより、欠陥絵素電極は信号線に直接接続さ
れる。(Operation) In the method for manufacturing an active matrix display device of the present invention, a pixel defect due to an ON defect or an OFF defect such as a switching element defect or a weak leak current between a signal line and a pixel electrode is generated. When detected, the pixel defect is corrected with the display device assembled. First, the scanning branch line connected to the picture element electrode having the picture element defect is cut by laser light irradiation or the like. In the method for manufacturing a display device of the present invention, the distance from the side of the switching element on the scanning line side to the scanning line is set to a size capable of irradiating light energy such as laser light to cut the scanning branch line. Because
The scanning branch line can be reliably cut. Next, the electrode connected to the pixel electrode of the switching element and the electrode connected to the signal line are electrically connected by light energy irradiation. As a result, the defective pixel electrode is directly connected to the signal line.
スイッチング素子がTFTである場合には、この電気的
接続は、ソース電極とゲート電極との重畳部、及びドレ
イン電極とゲート電極との重畳部にそれぞれ光エネルギ
ーを照射することにより行われる。光エネルギーとして
レーザ光を照射することにより、これらの重畳部にはス
ポット状に穴が開く。この穴の周囲では、ソース電極と
ゲート電極とが電気的に接続され、ドレイン電極とゲー
ト電極とが電気的に接続される。このように、ソース電
極とドレイン電極とは、ゲート電極を介して電気的に接
続される。When the switching element is a TFT, this electrical connection is performed by irradiating light energy to the overlapping portion of the source electrode and the gate electrode and the overlapping portion of the drain electrode and the gate electrode, respectively. By irradiating laser light as light energy, holes are formed in spots in these overlapping portions. Around the hole, the source electrode and the gate electrode are electrically connected, and the drain electrode and the gate electrode are electrically connected. In this way, the source electrode and the drain electrode are electrically connected via the gate electrode.
このように、本発明では、TFT自体を絵素短絡部とし
て用いることによって、従来のように、このTFTとは別
に欠陥修正用のTFTを併設したり、信号線と絵素電極を
金属層で直結する絵素短絡部を設けることによる、欠陥
修正のための開口率低下が皆無となる。Thus, in the present invention, by using the TFT itself as a pixel short-circuit portion, a TFT for defect correction is provided separately from this TFT as in the conventional case, or the signal line and the pixel electrode are formed of a metal layer. By providing the pixel short-circuit portion that is directly connected, there is no reduction in the aperture ratio for defect correction.
以上のようにして信号線に接続された絵素電極(以下
では「修正絵素電極」と称する)に印加される電圧につ
いて、第6図を参照しながら説明する。第6図に於て、
Gnはn番目の走査線の信号電圧(縦軸)と時間(横軸)
との関係を表わし、Smはm番目の信号線の信号電圧(縦
軸)と時間(横軸)との関係を表わす。Pnmは、n番目
の走査線とm番目の信号線とに接続された正常な絵素電
極に印加される電圧を表す。P′nmは、n番目の走査線
とm番目の信号線とに接続された修正絵素電極に印加さ
れる電圧を表わす。The voltage applied to the picture element electrode (hereinafter referred to as "corrected picture element electrode") connected to the signal line as described above will be described with reference to FIG. In Figure 6,
Gn is the signal voltage of the nth scanning line (vertical axis) and time (horizontal axis)
And Sm represents the relationship between the signal voltage (vertical axis) of the m-th signal line and time (horizontal axis). Pnm represents a voltage applied to a normal pixel electrode connected to the nth scanning line and the mth signal line. P'nm represents the voltage applied to the modified pixel electrode connected to the nth scan line and the mth signal line.
走査線にはGn、Gn+1に示すように順次スイッチング素
子を選択する信号(Vgh)が選択時間Tonの間出力され
る。走査線の選択時間Tonに対応して、信号線には映像
信号電圧V0が出力され、正常な絵素電極ではPnmに示す
ように、この信号電圧V0が非選択時間Toffの間保持され
る。そして、次に選択信号電圧Vghが印加されると、信
号線には、−V0の映像信号が印加される。A signal (Vgh) for sequentially selecting switching elements is output to the scanning line for a selection time Ton as shown by Gn and Gn + 1 . The video signal voltage V 0 is output to the signal line corresponding to the selection time Ton of the scanning line, and this signal voltage V 0 is held for the non-selection time Toff as indicated by Pnm in the normal pixel electrode. It Then, when the selection signal voltage Vgh is applied next, the video signal of −V 0 is applied to the signal line.
これに対し、修正絵素電極には、P′nm示すように、
信号線からの映像信号が常に印加されるため、修正絵素
電極は正常には機能し得ない。しかし、この修正絵素電
極によって表示される絵素は、1周期を通してみるとこ
の1周期の間に信号線に印加された映像信号の実効値に
相当する表示を行う。従って、この絵素は完全な輝点又
は黒点となることはなく、信号線に素って並ぶ絵沿の平
均的な明るさの表示を行う。従って、この絵沿はきわめ
て判別し難い絵素欠陥となる。On the other hand, in the modified pixel electrode, as shown by P'nm,
Since the video signal from the signal line is always applied, the modified pixel electrode cannot function normally. However, the picture element displayed by this modified picture element electrode performs a display corresponding to the effective value of the video signal applied to the signal line during this one cycle when viewed through one cycle. Therefore, this picture element does not become a complete bright spot or a black spot, and the average brightness is displayed along the picture lined up along the signal line. Therefore, this picture area is a picture element defect that is extremely difficult to distinguish.
上述のようにして光エネルギー照射によって接続され
た部分に於ける電気抵抗は、スイッチング素子の選択状
態での抵抗(以下では「オン抵抗」と称する)よりも小
さいことが必要である。その理由は以下のようである。
スイッチング素子のオン抵抗の値は、スイッチング素子
が選択されている時間内に絵素電極に電荷を充電し得る
だけの電流が流れるように設定されている。従って、上
記の接続を行った部分での抵抗がオン抵抗より大きい
と、修正絵素電極にはスイッチング素子の選択時間毎に
変化する信号電圧が確実に書き込まれず、修正絵素電極
に印加される電圧の実効値が小さくなってしまう。この
ような状態では、修正絵素電極によって表示される絵素
と他の正常な絵素との間で明るさの違いが大きくなり、
絵素欠陥として視覚的に認識されることになる。It is necessary that the electric resistance in the portion connected by the light energy irradiation as described above is smaller than the resistance of the switching element in the selected state (hereinafter referred to as “on resistance”). The reason is as follows.
The value of the on-resistance of the switching element is set so that a current enough to charge the pixel electrode flows during the time when the switching element is selected. Therefore, if the resistance in the portion where the above connection is made is larger than the on-resistance, the signal voltage that changes every selection time of the switching element is not surely written in the modified pixel electrode and is applied to the modified pixel electrode. The effective value of voltage becomes small. In such a state, the difference in brightness between the pixel displayed by the modified pixel and the other normal pixel becomes large,
It will be visually recognized as a pixel defect.
(実施例) 本発明の実施例について以下に説明する。(Example) The Example of this invention is described below.
第1図に本発明のアクティブマトリクス型表示装置の
製造方法によるアクティブマトリクス基板の平面図を示
す。第3図に第1図の基板を用いた表示装置の第1図に
於けるIII-III線に沿った断面図を示す。本実施例のア
クティブマトリクス型表示装置の製造工程について説明
する。本実施例では、絶縁性基板として透明のガラス基
板を用いた。ガラス基板1上に走査線として機能するゲ
ートバス配線21と、該ゲートバス配線21から分岐するゲ
ートバス支線22とを形成した。ゲートバス配線21及びゲ
ートバス支線22は一般にTa、Ti、Al、Cr等の単層又はこ
れらの多層金属で形成されるが、本実施例ではTaを使用
した。ゲートバス配線21及びゲートバス支線22は、スパ
ッタリング法により形成されたTa金属層をパターニング
することにより形成される。ゲートバス配線21及びゲー
トバス支線22を形成する前に、ガラス基板1上にTa2O5
等から成るベースコート膜を形成してもよい。尚、ゲー
トバス支線22については後述する。FIG. 1 is a plan view of an active matrix substrate according to the method of manufacturing an active matrix type display device of the present invention. FIG. 3 is a sectional view taken along line III-III in FIG. 1 of a display device using the substrate of FIG. The manufacturing process of the active matrix type display device of the present embodiment will be described. In this example, a transparent glass substrate was used as the insulating substrate. A gate bus wire 21 functioning as a scanning line and a gate bus branch line 22 branching from the gate bus wire 21 were formed on the glass substrate 1. The gate bus wiring 21 and the gate bus branch line 22 are generally formed of a single layer of Ta, Ti, Al, Cr or the like or a multilayer metal thereof, but Ta is used in this embodiment. The gate bus wiring 21 and the gate bus branch line 22 are formed by patterning a Ta metal layer formed by a sputtering method. Before forming the gate bus wiring 21 and the gate bus branch line 22, Ta 2 O 5 is formed on the glass substrate 1.
You may form the base coat film which consists of etc. The gate bus branch line 22 will be described later.
ゲートバス配線21及びゲートバス支線22上には、SiN
×からなるベース絶縁膜11を全面に形成した。ゲート絶
縁膜11は、プラズマCVD法により3000Åの厚さに形成さ
れている。SiN on the gate bus wiring 21 and the gate bus branch line 22.
A base insulating film 11 made of x was formed on the entire surface. The gate insulating film 11 is formed with a thickness of 3000 Å by the plasma CVD method.
次に、ゲートバス支線22の先端部に、スイッチング素
子として機能するTFT31を形成した。ゲートバス支線22
の一部がTFT31のゲート電極25として機能する。上述の
ようにゲート絶縁膜11を形成した後、後にチャネル層12
となるアモルファスシリコン(a-Si)層と、後にエッチ
ングストッパ層13となるSiN×層とを堆積させた。a-Si
層の厚さは300Å、SiN×層の厚さは2000Åである。次
に、SiN×層のパターニングを行い、エッチングストッ
パ層13を形成した。更に、a-Si層及びエッチングストッ
パ層13上の全面に、後にコンタクト層1、14となる、P
(リン)を添加したn+型a-Si層を、プラズマCVD法によ
り800Åの厚さに堆積させた。次に、上記a-Si層及びn+
型a-Si層のパターニングを同時に行い、チャネル層12及
びコンタクト層14、14を形成した。Next, a TFT 31 functioning as a switching element was formed at the end of the gate bus branch line 22. Gate bus branch line 22
A part of this functions as the gate electrode 25 of the TFT 31. After forming the gate insulating film 11 as described above, the channel layer 12 is formed later.
Then, an amorphous silicon (a-Si) layer to be an SiN x layer to be an etching stopper layer 13 was deposited. a-Si
The layer thickness is 300Å and the SiN x layer thickness is 2000Å. Next, the SiN x layer was patterned to form the etching stopper layer 13. Furthermore, the contact layers 1 and 14 will be formed on the entire surface of the a-Si layer and the etching stopper layer 13 later, P
An n + -type a-Si layer containing (phosphorus) was deposited to a thickness of 800 Å by the plasma CVD method. Next, the a-Si layer and n +
The patterning of the mold a-Si layer was performed simultaneously to form the channel layer 12 and the contact layers 14 and 14.
次に、後にソース電極32、信号線として機能するソー
スバス配線23、及びドレイン電極33となるTi金属層を形
成した。上記ソースバス配線23等は、一般に、Ti、Al、
Mo、Cr等の単層又はこれらの多層金属で形成されるが、
本実施例ではTiを使用した。Ti金属層はスパッタリング
法により形成した。このTi金属層をパターニングするこ
とにより、ソース電極32、ソースバス配線23、及びドレ
イン電極33を形成した。ソースバス配線23とゲートバス
配線21とは、前述のゲート絶縁膜11を挟んで交差してい
る。Next, a source electrode 32, a source bus line 23 functioning as a signal line later, and a Ti metal layer to be the drain electrode 33 were formed. The source bus wiring 23 and the like are generally Ti, Al,
It is formed of a single layer of Mo, Cr, etc., or a multilayer metal of these,
Ti is used in this embodiment. The Ti metal layer was formed by the sputtering method. By patterning this Ti metal layer, the source electrode 32, the source bus line 23, and the drain electrode 33 were formed. The source bus line 23 and the gate bus line 21 cross each other with the gate insulating film 11 interposed therebetween.
次に、第1図に示すように、ゲートバス配線21とソー
スバス配線23とに囲まれた矩形の領域に、ITO(Indium
tin oxide)から成る絵素電極41を形成した。絵素電極4
1はTFT31のドレイン電極33の端部に重畳され、ドレイン
電極33に電気的に接続されている。Next, as shown in FIG. 1, ITO (Indium) is formed in a rectangular area surrounded by the gate bus wiring 21 and the source bus wiring 23.
A pixel electrode 41 made of tin oxide) was formed. Picture element electrode 4
1 is superimposed on the end of the drain electrode 33 of the TFT 31 and is electrically connected to the drain electrode 33.
更に、TFT31及び絵素電極41を形成した基板上の全面
に、SiN×からなる保護膜17を堆積した。保護膜17は、
絵素電極41の中央部の上で除去した窓状の形状としても
よい。保護膜17上には配向膜19を形成した。ガラス基板
1に対向するガラス基板2上には、対向電極3及び配向
膜9を形成した。これらの基板1及び2上の間には液晶
層18を封入した。Further, a protective film 17 made of SiN x was deposited on the entire surface of the substrate on which the TFT 31 and the pixel electrode 41 were formed. The protective film 17 is
A window shape removed on the central portion of the pixel electrode 41 may be used. An alignment film 19 was formed on the protective film 17. The counter electrode 3 and the alignment film 9 were formed on the glass substrate 2 facing the glass substrate 1. A liquid crystal layer 18 is enclosed between the substrates 1 and 2.
TFT31の近傍の構成について説明する。TFT31付近の拡
大図を第2図に示す。前述のようにTFT31はゲートバス
配線21から分岐したゲートバス支線22上に形成されてい
る。TFT31のドレイン電極33は絵素電極41に電気的に接
続され、ソース電極32はソースバス配線23に電気的に接
続されている。TFT31のゲートバス配線21側の側部から
ゲートバス配線21までの距離Xは、前述の第12図の従来
例のそれよりも大きく、レーザ光等の光エネルギーを用
いてゲートバス支線22を切断し得る大きさである。距離
Xが10μm以上であれば確実に切断できることを確認し
た。距離Xが小さいと、TFT31を損傷することなくゲー
トバス支線22を切断することが不可能であるばかりでは
なく、照射されるレーザ光がゲートバス配線21とソース
バス配線23との交差部に悪影響を及ぼし、これらのバス
配線21及び23間の絶縁不良を起こす場合が生じる。The configuration near the TFT 31 will be described. An enlarged view around TFT31 is shown in Fig. 2. As described above, the TFT 31 is formed on the gate bus branch line 22 branched from the gate bus line 21. The drain electrode 33 of the TFT 31 is electrically connected to the pixel electrode 41, and the source electrode 32 is electrically connected to the source bus line 23. The distance X from the side of the gate bus wiring 21 side of the TFT 31 to the gate bus wiring 21 is larger than that of the conventional example of FIG. 12 described above, and the gate bus branch line 22 is cut by using light energy such as laser light. It is a size that can be done. It was confirmed that if the distance X is 10 μm or more, the cutting can be reliably performed. If the distance X is small, not only is it impossible to cut the gate bus branch line 22 without damaging the TFT 31, but also the irradiated laser light adversely affects the intersection between the gate bus line 21 and the source bus line 23. This may cause an insulation failure between the bus lines 21 and 23.
前述のように基板1及び2の間に液晶層18を封入した
後、ゲートバス配線21及びソーズバス配線23からTFT31
を介して全絵素電極41に駆動電圧を印加し、絵素欠陥を
検出した。TFT31が不良となったり、ソースバス配線23
と絵素電極41との間に弱いリーク電流が発生している場
合には、絵素欠陥が生じる。生じた絵素欠陥の発生位置
を確認した後、次のようにして修正が行われる。まず、
第2図に破線で示す領域51に光エネルギーを照射するこ
とにより、ゲートバス支線22を切断した。これにより、
ゲートバス支線22はゲートバス配線21から電気的に絶縁
される。本実施例では光エネルギーとして、YAGレーザ
光(波長1064nm)を用いた。前述のように、距離Xは十
分大きく設定されているので、ゲートバス支線22の切断
は確実に行われる。レーザ光は基板1及び2の何れの基
板から照射してもよいが、基板2には遮光膜が形成され
ている場合が多く、その場合には基板1側から照射し
た。本実施例でも基板1側から照射した。次に、第2図
に破線で示す領域52及び53、即ち、第3図の矢印26及び
27で示す部分にレーザ光を照射した。これにより、領域
52ではソース電極32とゲート電極25とが電気的に接続さ
れ、領域53ではドレイン電極33とゲート電極25とが電気
的に接続される。従って、ソース電極32とドレイン電極
33とはゲート電極25を介して電気的に接続される。After enclosing the liquid crystal layer 18 between the substrates 1 and 2 as described above, the gate bus wiring 21 and the swords bus wiring 23 to the TFT 31
A drive voltage was applied to all the picture element electrodes 41 via the to detect picture element defects. TFT31 becomes defective, source bus wiring 23
When a weak leak current is generated between the pixel electrode 41 and the pixel electrode 41, a pixel defect occurs. After confirming the occurrence position of the generated picture element defect, the correction is performed as follows. First,
The gate bus branch line 22 was cut by irradiating the area 51 shown by the broken line in FIG. 2 with light energy. This allows
The gate bus branch line 22 is electrically insulated from the gate bus wiring 21. In this example, YAG laser light (wavelength 1064 nm) was used as the light energy. As described above, the distance X is set to be sufficiently large, so that the gate bus branch line 22 is reliably cut. The laser light may be emitted from either the substrate 1 or the substrate 2, but the substrate 2 is often provided with a light-shielding film, and in that case, the laser light was emitted from the substrate 1 side. Also in this example, irradiation was performed from the substrate 1 side. Next, areas 52 and 53 indicated by broken lines in FIG. 2, that is, arrows 26 and 53 in FIG.
The portion indicated by 27 was irradiated with laser light. This allows the area
In 52, the source electrode 32 and the gate electrode 25 are electrically connected, and in the region 53, the drain electrode 33 and the gate electrode 25 are electrically connected. Therefore, the source electrode 32 and the drain electrode
It is electrically connected to 33 through the gate electrode 25.
以上のようにして修正されたTFT31に接続された絵素
電極41(修正絵素電極)には、ソースバス配線23の信号
が常に印加されるため、修正絵素電極は正常には機能す
ることはできない。しかし、修正絵素電極によって表示
される絵素は、ソースバス配線23に印加される信号の実
効値に相当する表示を行うので、この絵素は完全な輝点
又は黒点となることはなく、ソースバス配線23に沿って
並ぶ絵素の平均的な明るさの表示を行うことになる。従
って、この絵素は、きわめて判別し難い絵素欠陥とな
る。Since the signal of the source bus line 23 is always applied to the picture element electrode 41 (correction picture element electrode) connected to the TFT 31 modified as described above, the correction picture element electrode normally functions. I can't. However, since the picture element displayed by the modified picture element electrode performs display corresponding to the effective value of the signal applied to the source bus line 23, this picture element does not become a complete bright spot or a black spot, The average brightness of the picture elements arranged along the source bus wiring 23 is displayed. Therefore, this picture element becomes a picture element defect that is extremely difficult to distinguish.
上述のようにレーザ光照射を行っても、ゲートバス支
線22及びTFT31上には保護膜17が形成されているので、
溶融した金属等が表示媒体である液晶層18に混入するこ
ともなく、表示には影響しない。また、レーザ光の照射
条件を変えることにより、同じレーザ光を用いて金属層
間の溶融接続と金属層の切断とを行うことが可能である
ことが確認されている。Even if laser light irradiation is performed as described above, since the protective film 17 is formed on the gate bus branch line 22 and the TFT 31,
The molten metal or the like does not enter the liquid crystal layer 18 which is a display medium, and does not affect the display. It has also been confirmed that it is possible to perform fusion connection between metal layers and cutting of metal layers by using the same laser light by changing the irradiation conditions of laser light.
本発明の構成は、第4図に示すように、付加容量42を
有するアクティブマトリクス型表示装置にも適用でき
る。第4図の表示装置は、前述の第1図〜第3図に示す
実施例に付加容量42を設けたものである。付加容量42
は、基板1上にゲートバス配線21と並行して設けられた
付加容量用電極24と、絵素電極41との重畳部(斜線部)
に形成されている。第4図の表示装置に於いても前述の
第1図〜第3図の実施例と同様に絵素欠陥を修正するこ
とができる。The structure of the present invention can be applied to an active matrix type display device having an additional capacitor 42 as shown in FIG. The display device of FIG. 4 is obtained by adding the additional capacitor 42 to the embodiment shown in FIGS. Additional capacity 42
Is an overlapping portion (hatched portion) of the additional capacitance electrode 24 provided in parallel with the gate bus wiring 21 on the substrate 1 and the pixel electrode 41.
Is formed. In the display device shown in FIG. 4, the picture element defect can be corrected in the same manner as the embodiment shown in FIGS.
更に、本発明は第5図の構成を有するアクティブマト
リクス型表示装置にも適用することができる。この表示
装置は、第4図の表示装置に於いて、付加容量42の占め
る部分による絵素の面積が減少するという欠点を解消し
たものである。この表示装置では、ゲートバス配線21の
幅を広げ、絵素電極41の一部と重畳されている。この構
成では、隣接する非選択状態のゲートバス配線21を付加
容量用電極として用いることができる。しかも、第4図
のようにゲートバス配線21と付加容量用電極24との間に
隙間が存在しないので、絵素の面積の減少を抑えること
ができる。この表示装置に於いても、第1図〜第3図の
実施例と同様に絵素欠陥が修正される。Further, the present invention can be applied to the active matrix type display device having the configuration of FIG. This display device eliminates the drawback of the display device of FIG. 4 in that the area of the picture element is reduced due to the portion occupied by the additional capacitance 42. In this display device, the width of the gate bus line 21 is widened and overlapped with a part of the pixel electrode 41. In this configuration, the adjacent non-selected gate bus line 21 can be used as the additional capacitance electrode. Moreover, since there is no gap between the gate bus line 21 and the additional capacitance electrode 24 as shown in FIG. 4, it is possible to suppress the reduction of the area of the picture element. Also in this display device, the picture element defect is corrected as in the embodiment shown in FIGS.
上記実施例では、TFT31のゲート電極の上方に、ソー
ス電極及びドレイン電極が形成されている例を示した
が、ゲート電極が上に、ソース電極及びドレイン電極が
下に形成されたタイプのTFTを用いることもできる。In the above-mentioned embodiment, the example in which the source electrode and the drain electrode are formed above the gate electrode of the TFT 31 is shown, but a TFT of the type in which the gate electrode is formed above and the source electrode and the drain electrode are formed below is shown. It can also be used.
また、上記の実施例ではスイッチング素子としてTFT
を用いたが、レーザ光等の光エネルギー照射によって、
信号線側の電極と絵素電極側の電極とを電気的に接続し
得るスイッチング素子であれば本発明に用いることがで
きる。Further, in the above embodiment, the TFT is used as the switching element.
Was used, but by irradiation with light energy such as laser light,
Any switching element capable of electrically connecting the signal line side electrode and the pixel electrode side electrode can be used in the present invention.
(発明の効果) 本発明のアクティブマトリクス型表示装置の製造方法
によれば、絵素欠陥を容易に検出することができる表示
装置の状態で、該絵素欠陥を目立たないように修正した
表示装置を得ることができるとともに、TFT自体を絵素
短絡部として用いるため、従来のように、このTFTとは
別に欠陥修正用の部材併設による開口率低下を皆無とす
ることができる。従って、本発明によれば、高い歩留り
で表示装置を生産することができ、表示装置のコスト低
下に寄与することができる。(Effect of the Invention) According to the method for manufacturing an active matrix display device of the present invention, a display device in which a pixel defect is corrected so as not to be noticeable in a state of the display device in which the pixel defect can be easily detected. In addition, since the TFT itself is used as a pixel short-circuit portion, it is possible to eliminate the reduction of the aperture ratio due to the provision of a defect correction member separately from the TFT as in the conventional case. Therefore, according to the present invention, a display device can be produced with a high yield, which can contribute to a reduction in the cost of the display device.
第1図は本発明の表示装置の製造方法によるアクティブ
マトリクス基板の平面図、第2図は第1図のTFT近傍の
拡大平面図、第3図は第1図の基板を用いた表示装置の
第1図に於けるIII-III線に沿った断面図、第4図及び
第5図はそれぞれ本発明の製造方法による付加容量を有
するアクティブマトリクス基板の平面図、第6図は走査
線及び信号線に印加される信号と絵素電極の電圧との関
係を示す図、第7図及び第8図はそれぞれ従来のアクテ
ィブマトリクス型表示装置に用いられるアクティブマト
リクス基板の平面図である。 1,2……ガラス基板、3……対向電極、9,19……配向
膜、11……ゲート絶縁膜、12……チャネル層、13……エ
ッチングストッパ層、、14……コンタクト層、18……液
晶層、21……ゲートバス配線、22……ゲートバス支線、
23……ソースバス配線、24……付加容量用電極、25……
ゲート電極、31……TFT、32……ソース電極、33……ド
レイン電極、41……絵素電極、42……付加容量。FIG. 1 is a plan view of an active matrix substrate according to the method for manufacturing a display device of the present invention, FIG. 2 is an enlarged plan view of the vicinity of the TFT of FIG. 1, and FIG. 3 is a display device using the substrate of FIG. A sectional view taken along the line III-III in FIG. 1, FIGS. 4 and 5 are plan views of an active matrix substrate having an additional capacitance according to the manufacturing method of the present invention, and FIG. 6 is a scanning line and a signal. FIG. 7 is a plan view of an active matrix substrate used in a conventional active matrix type display device, showing the relationship between the signal applied to the line and the voltage of the pixel electrode. 1,2 …… Glass substrate, 3 …… Counter electrode, 9,19 …… Alignment film, 11 …… Gate insulating film, 12 …… Channel layer, 13 …… Etching stopper layer, 14 …… Contact layer, 18 ... liquid crystal layer, 21 ... gate bus wiring, 22 ... gate bus branch line,
23 …… Source bus wiring, 24 …… Additional capacitance electrode, 25 ……
Gate electrode, 31 ... TFT, 32 ... source electrode, 33 ... drain electrode, 41 ... pixel electrode, 42 ... additional capacitance.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 博章 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 矢野 耕三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 藤原 敏昭 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭2−124538(JP,A) 特開 昭59−101693(JP,A) 特開 昭1−188832(JP,A) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Hiroaki Kato 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Kozo Yano 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Co., Ltd. (72) Inventor Toshiaki Fujiwara 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Co., Ltd. (56) Reference JP-A-2-124538 (JP, A) JP-A-59-101693 (JP) , A) JP-A-188832 (JP, A)
Claims (1)
た走査線及び信号線と、該走査線から分岐した走査支線
と、該走査支線の先端部をゲート電極として形成された
スイッチング素子と、該スイッチング素子に接続された
絵素電極とを、備えており、該スイッチング素子の該走
査線側の側部から該走査線までの距離が、光エネルギー
を照射して該走査支線を切断し得る大きさであるアクテ
ィブマトリクス基板を形成する工程と、 該アクティブマトリクス基板と対向基板とを貼り合わせ
て、該アクティブマトリクス基板と該対向基板との間に
表示媒体を封入する工程と、 該走査線及び該信号線から該スイッチング素子を介して
該絵素電極に駆動電圧を印加し、絵素欠陥を検出する工
程と、 該絵素欠陥を生じている欠陥絵素電極に接続されている
スイッチング素子のゲート電極とソース電極との重畳部
分およびそのゲート電極とドレイン電極との重畳部分に
光エネルギーを照射して該欠陥絵素電極と信号線とをゲ
ート電極を介して電気的に接続し、且つ、該欠陥絵素電
極に接続されているスイッチング素子の該走査支線に光
エネルギーを照射して該走査支線を該走査線から切り離
す工程と、 を包含するアクティブマトリクス型表示装置の製造方
法。1. An insulating substrate, a scanning line and a signal line wired vertically and horizontally on the substrate, a scanning branch line branched from the scanning line, and a switching formed by using a tip portion of the scanning branch line as a gate electrode. An element and a pixel electrode connected to the switching element, and a distance from the side of the switching element on the scanning line side to the scanning line irradiates light energy to form the scanning branch line. A step of forming an active matrix substrate having a size that can be cut, a step of bonding the active matrix substrate and a counter substrate, and enclosing a display medium between the active matrix substrate and the counter substrate, A step of applying a driving voltage from the scanning line and the signal line to the picture element electrode through the switching element to detect a picture element defect; and a step of connecting to the defective picture element electrode in which the picture element defect has occurred. The switching element is electrically connected to the defective pixel electrode and the signal line by irradiating the overlapping portion of the gate electrode and the source electrode and the overlapping portion of the gate electrode and the drain electrode with light energy. And irradiating the scanning branch line of the switching element connected to the defective pixel electrode with light energy to separate the scanning branch line from the scanning line, and a method for manufacturing an active matrix display device. .
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12519190A JPH0830826B2 (en) | 1990-05-14 | 1990-05-14 | Method for manufacturing active matrix display device |
| EP96200206A EP0717303B1 (en) | 1990-05-11 | 1991-02-19 | An active matrix display device, a method of manufacturing the same and a method to treat defective pixels |
| DE69133246T DE69133246T2 (en) | 1990-05-11 | 1991-02-19 | Active matrix display device, method of manufacturing the same, and method of treating defective pixels |
| EP91301303A EP0456338B1 (en) | 1990-05-11 | 1991-02-19 | An active matrix display device and a method of manufacturing the same |
| US07/656,845 US5335102A (en) | 1990-05-11 | 1991-02-19 | Liquid crystal display element and method for treating defective pixels therein |
| DE69122162T DE69122162T2 (en) | 1990-05-11 | 1991-02-19 | Active matrix display device and method for its manufacture |
| KR1019910005675A KR0149447B1 (en) | 1990-05-11 | 1991-04-09 | Active Matrix Display and Manufacturing Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12519190A JPH0830826B2 (en) | 1990-05-14 | 1990-05-14 | Method for manufacturing active matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0419618A JPH0419618A (en) | 1992-01-23 |
| JPH0830826B2 true JPH0830826B2 (en) | 1996-03-27 |
Family
ID=14904172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12519190A Expired - Lifetime JPH0830826B2 (en) | 1990-05-11 | 1990-05-14 | Method for manufacturing active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830826B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2669954B2 (en) * | 1991-05-08 | 1997-10-29 | シャープ株式会社 | Active matrix display |
| JP4858718B2 (en) * | 2007-12-13 | 2012-01-18 | 本田技研工業株式会社 | Engine coolant passage structure |
| KR101813293B1 (en) * | 2011-06-27 | 2017-12-28 | 가부시키가이샤 제이올레드 | Display device and method for manufacturing the same |
| WO2013001564A1 (en) * | 2011-06-27 | 2013-01-03 | パナソニック株式会社 | Display device and production method therefor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (en) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | Active matrix substrate |
| JPH01188832A (en) * | 1988-01-25 | 1989-07-28 | Matsushita Electric Ind Co Ltd | Active matrix array |
| JPH02124538A (en) * | 1988-11-02 | 1990-05-11 | Fujitsu Ltd | Active matrix type liquid crystal display device |
-
1990
- 1990-05-14 JP JP12519190A patent/JPH0830826B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0419618A (en) | 1992-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
| JP2669954B2 (en) | Active matrix display | |
| US5469025A (en) | Fault tolerant active matrix display device | |
| JP2698239B2 (en) | Line defect repair method for active matrix display device | |
| US5508591A (en) | Active matrix display device | |
| JP4173332B2 (en) | Display device, pixel repair method for display device, and method for manufacturing display device | |
| JPH0820646B2 (en) | Active matrix display device | |
| JPH0830826B2 (en) | Method for manufacturing active matrix display device | |
| JP2760459B2 (en) | Active matrix type substrate | |
| JPH0324524A (en) | Active matrix display device | |
| JPH07122720B2 (en) | Active matrix display device | |
| JP2654259B2 (en) | Active matrix display device | |
| JP2654258B2 (en) | Active matrix display device | |
| JP2994905B2 (en) | Modification method of active matrix display device | |
| JPH07122719B2 (en) | Active matrix display device | |
| JPH0792573B2 (en) | Display device | |
| JPH05100237A (en) | Line defect correcting method for active matrix display device | |
| JPH0786619B2 (en) | Active matrix display | |
| JP2589867B2 (en) | Active matrix display device | |
| JP2502400B2 (en) | Active matrix display | |
| JPH055895A (en) | Active matrix display device | |
| JP2514720B2 (en) | Active matrix display | |
| KR101192072B1 (en) | Liquid crystal display device | |
| JP2005173499A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2552368B2 (en) | Active matrix display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |