JPH08314579A - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPH08314579A JPH08314579A JP7148271A JP14827195A JPH08314579A JP H08314579 A JPH08314579 A JP H08314579A JP 7148271 A JP7148271 A JP 7148271A JP 14827195 A JP14827195 A JP 14827195A JP H08314579 A JPH08314579 A JP H08314579A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- voltage
- reset circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 101000955355 Homo sapiens Xylosyltransferase 1 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100038983 Xylosyltransferase 1 Human genes 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Abstract
(57)【要約】
【目的】 電源電圧を監視し、所定値以下に低下した際
に電子装置をリセットする為のリセット信号を発生する
リセット回路の消費電流を低減する。 【構成】 電源電圧Ｖccから抵抗Ｒ1 を通じて、ベース
・コレクタ間に抵抗Ｒ2が接続されたダイオード接続の
トランジスタＱ1 に電流を供給する。Ｑ1 のコレクタ，
ベースにはトランジスタＱ2 ，Ｑ3 のベースが接続さ
れ、Ｑ2 のコレクタ電流はカレントミラー回路（Ｑ5 ，
Ｑ6 ）で反転されてＱ3 のコレクタに印加される。Ｖcc
が所定値に等しいときＱ2 ，Ｑ3 のコレクタ電流を等し
くすべくＱ2，Ｑ3 のエミッタ面積の比が定められてい
る。Ｖccが所定値以下になると、Ｑ2のコレクタ電流が
Ｑ3 より大きくなり、Ｑ4 がオンしてリセット信号が出
る。Ｖccが所定値より大きくなると、Ｑ2 のコレクタ電
流がＱ3 より小さくなり、Ｑ4がカットオフする。この
ときＱ2 のコレクタ電流は減少するので、その分消費電
流が小さくなる。
に電子装置をリセットする為のリセット信号を発生する
リセット回路の消費電流を低減する。 【構成】 電源電圧Ｖccから抵抗Ｒ1 を通じて、ベース
・コレクタ間に抵抗Ｒ2が接続されたダイオード接続の
トランジスタＱ1 に電流を供給する。Ｑ1 のコレクタ，
ベースにはトランジスタＱ2 ，Ｑ3 のベースが接続さ
れ、Ｑ2 のコレクタ電流はカレントミラー回路（Ｑ5 ，
Ｑ6 ）で反転されてＱ3 のコレクタに印加される。Ｖcc
が所定値に等しいときＱ2 ，Ｑ3 のコレクタ電流を等し
くすべくＱ2，Ｑ3 のエミッタ面積の比が定められてい
る。Ｖccが所定値以下になると、Ｑ2のコレクタ電流が
Ｑ3 より大きくなり、Ｑ4 がオンしてリセット信号が出
る。Ｖccが所定値より大きくなると、Ｑ2 のコレクタ電
流がＱ3 より小さくなり、Ｑ4がカットオフする。この
ときＱ2 のコレクタ電流は減少するので、その分消費電
流が小さくなる。
Description
【０００１】
【産業上の利用分野】本発明はリセット回路に関し、よ
り詳細にはマイクロプロセッサ等の電子装置の低電圧時
における暴走を防止するために、電源電圧を監視し、所
定値以下に低下した際に電子装置をリセットするための
リセット信号を発生するリセット回路に関する。
り詳細にはマイクロプロセッサ等の電子装置の低電圧時
における暴走を防止するために、電源電圧を監視し、所
定値以下に低下した際に電子装置をリセットするための
リセット信号を発生するリセット回路に関する。
【０００２】
【従来の技術】一般にマイクロプロセッサ等の電子装置
はその電源電圧が或る値以下に低下すると、正常な動作
を保証することができず、暴走の危険がある。このた
め、電圧の低下が予想される種類の電源、例えば電池で
駆動される電子装置においては、電池の電圧を監視して
所定値以下に低下した際に電子装置をリセットするため
のリセット信号を発生するリセット回路が別途備えられ
ている。
はその電源電圧が或る値以下に低下すると、正常な動作
を保証することができず、暴走の危険がある。このた
め、電圧の低下が予想される種類の電源、例えば電池で
駆動される電子装置においては、電池の電圧を監視して
所定値以下に低下した際に電子装置をリセットするため
のリセット信号を発生するリセット回路が別途備えられ
ている。
【０００３】そして、従来のこの種のリセット回路は、
電源電圧をコンパレータによって基準電圧と比較する形
式のものが一般的である。
電源電圧をコンパレータによって基準電圧と比較する形
式のものが一般的である。
【０００４】
【発明が解決しようとする課題】ところで、リセット回
路は、監視対象とする電源自体から電力を得て動作し且
つ電子装置の動作中は常に動作し続けているため、電源
の消耗を防ぐためにそれ自体が低消費電流であることが
要求される。しかしながら、従来のリセット回路は、電
源の電圧が増加すると、その消費電流が増加する傾向に
あるため、リセットをかける必要のない状態、つまり電
源電圧が所定値より高い状態の下での電力消費が大きい
という問題点があった。
路は、監視対象とする電源自体から電力を得て動作し且
つ電子装置の動作中は常に動作し続けているため、電源
の消耗を防ぐためにそれ自体が低消費電流であることが
要求される。しかしながら、従来のリセット回路は、電
源の電圧が増加すると、その消費電流が増加する傾向に
あるため、リセットをかける必要のない状態、つまり電
源電圧が所定値より高い状態の下での電力消費が大きい
という問題点があった。
【０００５】本発明はこのような従来の問題点を解決し
たもので、その目的は、電源電圧がリセットをかける所
定値より増加すると消費電流が逆に低下する傾向を示
す、小電力タイプのリセット回路を提供することにあ
る。
たもので、その目的は、電源電圧がリセットをかける所
定値より増加すると消費電流が逆に低下する傾向を示
す、小電力タイプのリセット回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するために、監視すべき電源自体から電力の供給を受
けて動作し、前記電源の電圧を検出して予め定められた
値以下に低下したときは、前記電源から電力の供給を受
けて動作している他の電子装置をリセットするためのリ
セット信号を発生するリセット回路において、前記電源
から第１の抵抗を経て電流の与えられる、ベース・コレ
クタ間に第２の抵抗を挿入された形のダイオード接続と
等価な第１のトランジスタと、ベースが前記第１のトラ
ンジスタのコレクタに接続された第２のトランジスタ
と、ベースが前記第１のトランジスタのベースに接続さ
れた第３のトランジスタとを備え、前記第２および第３
のトランジスタのコレクタ電流の比較により前記電源の
電圧の検出判定を行うことを基本とする。そして、第２
および第３のトランジスタのコレクタ電流の比較は、前
記第２のトランジスタのコレクタ電流を反転して前記第
３のトランジスタのコレクタに加えるカレントミラー回
路を設けることにより実現する。また、前記電源の電圧
が予め定められた値に等しいときに前記第２および第３
のトランジスタのコレクタ電流を等しくすべく、前記第
２および第３のトランジスタのエミッタ面積の比が定め
られている。或いは、それに代えて、前記カレントミラ
ー回路の入力電流と出力電流の比が定められている。リ
セット信号は、第３のトランジスタのコレクタから直接
に取り出す構成以外に、ベースが前記第３のトランジス
タのコレクタに接続された第４のトランジスタを設け、
そのコレクタから取り出す構成が採用される。
成するために、監視すべき電源自体から電力の供給を受
けて動作し、前記電源の電圧を検出して予め定められた
値以下に低下したときは、前記電源から電力の供給を受
けて動作している他の電子装置をリセットするためのリ
セット信号を発生するリセット回路において、前記電源
から第１の抵抗を経て電流の与えられる、ベース・コレ
クタ間に第２の抵抗を挿入された形のダイオード接続と
等価な第１のトランジスタと、ベースが前記第１のトラ
ンジスタのコレクタに接続された第２のトランジスタ
と、ベースが前記第１のトランジスタのベースに接続さ
れた第３のトランジスタとを備え、前記第２および第３
のトランジスタのコレクタ電流の比較により前記電源の
電圧の検出判定を行うことを基本とする。そして、第２
および第３のトランジスタのコレクタ電流の比較は、前
記第２のトランジスタのコレクタ電流を反転して前記第
３のトランジスタのコレクタに加えるカレントミラー回
路を設けることにより実現する。また、前記電源の電圧
が予め定められた値に等しいときに前記第２および第３
のトランジスタのコレクタ電流を等しくすべく、前記第
２および第３のトランジスタのエミッタ面積の比が定め
られている。或いは、それに代えて、前記カレントミラ
ー回路の入力電流と出力電流の比が定められている。リ
セット信号は、第３のトランジスタのコレクタから直接
に取り出す構成以外に、ベースが前記第３のトランジス
タのコレクタに接続された第４のトランジスタを設け、
そのコレクタから取り出す構成が採用される。
【０００７】
【作用】監視すべき電源から第１の抵抗を通じて、ベー
ス・コレクタ間に第２の抵抗が接続されたダイオード接
続の第１のトランジスタに電流が供給されると、第１の
トランジスタのコレクタにベースが接続された第２のト
ランジスタのコレクタと、第１のトランジスタのベース
にベースが接続された第３のトランジスタのコレクタと
に電流が流れ、第２のトランジスタのコレクタ電流はカ
レントミラー回路で反転されて第３のトランジスタのコ
レクタに印加される。電源電圧が予め定められた値に等
しいときに第２および第３のトランジスタのコレクタ電
流が等しくなるように、第２および第３のトランジスタ
のエミッタ面積の比或いはカレントミラー回路の入力電
流と出力電流の比が定められおり、電源電圧が予め定め
られた値以下に低下すると、第２のトランジスタのコレ
クタ電流が第３のトランジスタのコレクタ電流より大き
くなり、第４のトランジスタがオンしてリセット信号が
出る。電源電圧が予め定められた値より大きい場合、第
２のトランジスタのコレクタ電流は第３のトランジスタ
のコレクタ電流より大きくないため、第４のトランジス
タはカットオフする。このとき第２のトランジスタのコ
レクタ電流は電源電圧の上昇につれて減少する傾向を示
すので、その分、通常時における消費電流が低減され
る。
ス・コレクタ間に第２の抵抗が接続されたダイオード接
続の第１のトランジスタに電流が供給されると、第１の
トランジスタのコレクタにベースが接続された第２のト
ランジスタのコレクタと、第１のトランジスタのベース
にベースが接続された第３のトランジスタのコレクタと
に電流が流れ、第２のトランジスタのコレクタ電流はカ
レントミラー回路で反転されて第３のトランジスタのコ
レクタに印加される。電源電圧が予め定められた値に等
しいときに第２および第３のトランジスタのコレクタ電
流が等しくなるように、第２および第３のトランジスタ
のエミッタ面積の比或いはカレントミラー回路の入力電
流と出力電流の比が定められおり、電源電圧が予め定め
られた値以下に低下すると、第２のトランジスタのコレ
クタ電流が第３のトランジスタのコレクタ電流より大き
くなり、第４のトランジスタがオンしてリセット信号が
出る。電源電圧が予め定められた値より大きい場合、第
２のトランジスタのコレクタ電流は第３のトランジスタ
のコレクタ電流より大きくないため、第４のトランジス
タはカットオフする。このとき第２のトランジスタのコ
レクタ電流は電源電圧の上昇につれて減少する傾向を示
すので、その分、通常時における消費電流が低減され
る。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【０００９】図１は本発明のリセット回路の一実施例の
電気回路図である。同図において、Ｖccは図示しないマ
イクロプロセッサ等の電子装置に電力を供給する電池の
電源電圧を示す。この電源電圧Ｖccは、第１の抵抗Ｒ1
を介して第１のトランジスタＱ1 のベースに印加される
と共に、カレントミラー回路を構成する第５および第６
のトランジスタＱ5 ，Ｑ6 のエミッタに印加されてい
る。第１のトランジスタＱ1 のベースとコレクタとの間
には第２の抵抗Ｒ2 が挿入され、またそのエミッタは接
地されている。第２のトランジスタＱ2 のベースは第１
のトランジスタＱ1 のコレクタに接続され、そのコレク
タはカレントミラー回路の入力、つまり第５のトランジ
スタＱ5 のコレクタ及びベースに接続され、そのエミッ
タは接地されている。第３のトランジスタＱ3 のベース
は第１のトランジスタＱ1 のベースに接続され、そのコ
レクタはカレントミラー回路の出力、つまり第６のトラ
ンジスタのコレクタに接続され、そのエミッタは接地さ
れている。また、第３のトランジスタＱ3 のコレクタに
は、増幅用の第４のトランジスタＱ4 のベースが接続さ
れ、この第４のトランジスタＱ4 のコレクタにリセット
信号出力端子ＯＵＴが接続されている。なお、第４のト
ランジスタＱ4 のエミッタは接地されている。
電気回路図である。同図において、Ｖccは図示しないマ
イクロプロセッサ等の電子装置に電力を供給する電池の
電源電圧を示す。この電源電圧Ｖccは、第１の抵抗Ｒ1
を介して第１のトランジスタＱ1 のベースに印加される
と共に、カレントミラー回路を構成する第５および第６
のトランジスタＱ5 ，Ｑ6 のエミッタに印加されてい
る。第１のトランジスタＱ1 のベースとコレクタとの間
には第２の抵抗Ｒ2 が挿入され、またそのエミッタは接
地されている。第２のトランジスタＱ2 のベースは第１
のトランジスタＱ1 のコレクタに接続され、そのコレク
タはカレントミラー回路の入力、つまり第５のトランジ
スタＱ5 のコレクタ及びベースに接続され、そのエミッ
タは接地されている。第３のトランジスタＱ3 のベース
は第１のトランジスタＱ1 のベースに接続され、そのコ
レクタはカレントミラー回路の出力、つまり第６のトラ
ンジスタのコレクタに接続され、そのエミッタは接地さ
れている。また、第３のトランジスタＱ3 のコレクタに
は、増幅用の第４のトランジスタＱ4 のベースが接続さ
れ、この第４のトランジスタＱ4 のコレクタにリセット
信号出力端子ＯＵＴが接続されている。なお、第４のト
ランジスタＱ4 のエミッタは接地されている。
【００１０】以下、図１の実施例の動作を説明する。
【００１１】一般にトランジスタのＶBE（ベース・エミ
ッタ間電圧）とＩc （コレクタ電流）との関係は次式で
与えられる。 ＶBE＝（ＫＴ／ｑ）ln（Ｉc ／Ｉs ） …（１） ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷、Ｉs は飽和電流、lnは自然対数をそれぞれ示
す。
ッタ間電圧）とＩc （コレクタ電流）との関係は次式で
与えられる。 ＶBE＝（ＫＴ／ｑ）ln（Ｉc ／Ｉs ） …（１） ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷、Ｉs は飽和電流、lnは自然対数をそれぞれ示
す。
【００１２】本実施例では、図１の第２のトランジスタ
Ｑ2 のエミッタ面積は第３のトランジスタＱ3 のエミッ
タ面積の１０倍になっている。従って、第２および第３
のトランジスタＱ2 ，Ｑ3 のベース電圧の差が、（ＫＴ
／ｑ）ln１０の場合に、両トランジスタＱ2 ，Ｑ3 のコ
レクタ電流は等しくなる。これは、第２のトランジスタ
Ｑ2 の飽和電流Ｉs が第３のトランジスタＱ3 の１０倍
になるので、上記（１）式に当てはめれば、電圧差をΔ
Ｖとすると、 ΔＶ＋（ＫＴ／ｑ）ln（Ｉc ／１０×Ｉs ）＝（ＫＴ／ｑ）ln（Ｉc ／Ｉs ） から、ΔＶ＝（ＫＴ／ｑ）ｌｎ１０となるからである。
Ｑ2 のエミッタ面積は第３のトランジスタＱ3 のエミッ
タ面積の１０倍になっている。従って、第２および第３
のトランジスタＱ2 ，Ｑ3 のベース電圧の差が、（ＫＴ
／ｑ）ln１０の場合に、両トランジスタＱ2 ，Ｑ3 のコ
レクタ電流は等しくなる。これは、第２のトランジスタ
Ｑ2 の飽和電流Ｉs が第３のトランジスタＱ3 の１０倍
になるので、上記（１）式に当てはめれば、電圧差をΔ
Ｖとすると、 ΔＶ＋（ＫＴ／ｑ）ln（Ｉc ／１０×Ｉs ）＝（ＫＴ／ｑ）ln（Ｉc ／Ｉs ） から、ΔＶ＝（ＫＴ／ｑ）ｌｎ１０となるからである。
【００１３】このΔＶの電圧値はＴ＝３００°Ｋのとき
に約６０ｍＶになるので、第２の抵抗Ｒ2 を６０ＫΩと
すると、１μＡの電流が抵抗Ｒ2 ，第１のトランジスタ
Ｑ1に流れた場合に、第２および第３のトランジスタＱ
2 ，Ｑ3 のコレクタ電流が一致する。このとき、第１の
抵抗Ｒ1 を例えば６００ＫΩとすると、第１のトランジ
スタＱ1 のＶBEは（ＫＴ／ｑ）ln（１μＡ／Ｉs ）であ
るから、Ｖccが、 （ＫＴ／ｑ）ln（１μＡ／Ｉs ）＋６００ｍＶ …（２） のときに、第２および第３のトランジスタＱ2 ，Ｑ3 の
コレクタ電流が一致することになる。以下、上記（２）
式で示される電圧値を閾値電圧値と呼ぶ。
に約６０ｍＶになるので、第２の抵抗Ｒ2 を６０ＫΩと
すると、１μＡの電流が抵抗Ｒ2 ，第１のトランジスタ
Ｑ1に流れた場合に、第２および第３のトランジスタＱ
2 ，Ｑ3 のコレクタ電流が一致する。このとき、第１の
抵抗Ｒ1 を例えば６００ＫΩとすると、第１のトランジ
スタＱ1 のＶBEは（ＫＴ／ｑ）ln（１μＡ／Ｉs ）であ
るから、Ｖccが、 （ＫＴ／ｑ）ln（１μＡ／Ｉs ）＋６００ｍＶ …（２） のときに、第２および第３のトランジスタＱ2 ，Ｑ3 の
コレクタ電流が一致することになる。以下、上記（２）
式で示される電圧値を閾値電圧値と呼ぶ。
【００１４】さて、Ｖccが増加して、第１のトランジス
タＱ1 のコレクタ電流がΔｉだけ増加した場合を考える
と、前記（１）式から、 ｄＶBE／ｄＩs ＝（ＫＴ／ｑ）・（１／Ｉs ） となるので、Δｉの変化に対する第１のトランジスタＱ
1 のΔＶBEは、 ΔＶBE＝（ＫＴ／ｑ）・（１／Ｉs ）・Δｉ で与えられる。このため、ＫＴ／ｑ≒２５６ｍＶ（Ｔ＝
３００°Ｋのとき）、Ｉc ＝１μＡの場合、第１のトラ
ンジスタＱ1 のΔＶBEは、 ΔＶBE＝２５．６ＫΩ・Δｉ となる。一方、抵抗Ｒ2 の両端の電圧の変化は、 ΔＶ（Ｒ2 ）＝６０ＫΩ・Δｉ となる。
タＱ1 のコレクタ電流がΔｉだけ増加した場合を考える
と、前記（１）式から、 ｄＶBE／ｄＩs ＝（ＫＴ／ｑ）・（１／Ｉs ） となるので、Δｉの変化に対する第１のトランジスタＱ
1 のΔＶBEは、 ΔＶBE＝（ＫＴ／ｑ）・（１／Ｉs ）・Δｉ で与えられる。このため、ＫＴ／ｑ≒２５６ｍＶ（Ｔ＝
３００°Ｋのとき）、Ｉc ＝１μＡの場合、第１のトラ
ンジスタＱ1 のΔＶBEは、 ΔＶBE＝２５．６ＫΩ・Δｉ となる。一方、抵抗Ｒ2 の両端の電圧の変化は、 ΔＶ（Ｒ2 ）＝６０ＫΩ・Δｉ となる。
【００１５】従って、第２のトランジスタＱ2 のベース
電圧の変化は抵抗Ｒ1 に流れる電流の変化Δｉに対し、 ２５．６ＫΩ・Δｉ−６０ＫΩ・Δｉ＝−３４．４ＫΩ・Δｉ となる。他方、第３のトランジスタＱ3 のベース電圧の
変化は２５．６ＫΩ・Δｉである。この電流値における
トランジスタのｇｍ（相互コンダクタンス）は、１／２
５．６ＫΩ＝３９μ・Ｓであるので、結局、第３のトラ
ンジスタＱ3 のコレクタ電流はΔｉだけ変化するのに対
し、第２のトランジスタＱ2 のコレクタ電流は、 （−３４．４／２５．６）・Δｉ＝−１．３４Δｉ だけ変化し、両者の差としては、入力のΔｉの変化に対
し、第３のトランジスタＱ3 および第６のトランジスタ
Ｑ6 のコレクタから流れ出す方向を正として、電流が−
２．３４Δｉだけ変化する。
電圧の変化は抵抗Ｒ1 に流れる電流の変化Δｉに対し、 ２５．６ＫΩ・Δｉ−６０ＫΩ・Δｉ＝−３４．４ＫΩ・Δｉ となる。他方、第３のトランジスタＱ3 のベース電圧の
変化は２５．６ＫΩ・Δｉである。この電流値における
トランジスタのｇｍ（相互コンダクタンス）は、１／２
５．６ＫΩ＝３９μ・Ｓであるので、結局、第３のトラ
ンジスタＱ3 のコレクタ電流はΔｉだけ変化するのに対
し、第２のトランジスタＱ2 のコレクタ電流は、 （−３４．４／２５．６）・Δｉ＝−１．３４Δｉ だけ変化し、両者の差としては、入力のΔｉの変化に対
し、第３のトランジスタＱ3 および第６のトランジスタ
Ｑ6 のコレクタから流れ出す方向を正として、電流が−
２．３４Δｉだけ変化する。
【００１６】この結果、Ｖccが閾値電圧値より上がれ
ば、第３のトランジスタＱ3 のコレクタ電流が第２のト
ランジスタＱ2 のコレクタ電流を超えるため（但し、第
３のトランジスタＱ3 は実際には供給が無くなるので、
増加しては電流が流れない）、第４のトランジスタＱ4
はカットオフする。また、閾値電圧値より下がれば、第
２のトランジスタＱ2 のコレクタ電流が第３のトランジ
スタＱ3 のコレクタ電流を上回り、第４のトランジスタ
Ｑ4 がオンしてリセット信号出力端子ＯＵＴからリセッ
ト信号が出力されることになる。
ば、第３のトランジスタＱ3 のコレクタ電流が第２のト
ランジスタＱ2 のコレクタ電流を超えるため（但し、第
３のトランジスタＱ3 は実際には供給が無くなるので、
増加しては電流が流れない）、第４のトランジスタＱ4
はカットオフする。また、閾値電圧値より下がれば、第
２のトランジスタＱ2 のコレクタ電流が第３のトランジ
スタＱ3 のコレクタ電流を上回り、第４のトランジスタ
Ｑ4 がオンしてリセット信号出力端子ＯＵＴからリセッ
ト信号が出力されることになる。
【００１７】そして、この場合、前述したようにＶCCが
閾値電圧値より高いと、第２のトランジスタＱ2 のコレ
クタ電流が減少する傾向を示すので、通常状態における
当該リセット回路の消費電流を抑えることができる。
閾値電圧値より高いと、第２のトランジスタＱ2 のコレ
クタ電流が減少する傾向を示すので、通常状態における
当該リセット回路の消費電流を抑えることができる。
【００１８】図２は、電源電圧ＶCCの変化に応じ、図１
のトランジスタＱ1 〜Ｑ6 を流れる電流がどのように変
化するかを模式的に示している。同図に示すように、ト
ランジスタＱ2 ，Ｑ5 ，Ｑ6 を流れる電流はＶccの上昇
につれて急激に上昇した後、急激に下降する特性を示
し、他方トランジスタＱ1 ，Ｑ3 を流れる電流はＶccの
上昇につれて単調に上昇する特性を示す。そして、閾値
電圧値の箇所でトランジスタＱ2 （Ｑ5 ，Ｑ6 ）の電流
とトランジスタＱ3 の電流が等しくなり、閾値電圧値よ
りＶccが低いと、トランジスタＱ2 の電流の方がトラン
ジスタＱ3 の電流より大きくなるので、トランジスタＱ
4 がオンする。また、閾値電圧値よりＶccが高いと、ト
ランジスタＱ3 の電流の方がトランジスタＱ2 の電流よ
り大きくなろうとするので、トランジスタＱ4 がカット
オフする。
のトランジスタＱ1 〜Ｑ6 を流れる電流がどのように変
化するかを模式的に示している。同図に示すように、ト
ランジスタＱ2 ，Ｑ5 ，Ｑ6 を流れる電流はＶccの上昇
につれて急激に上昇した後、急激に下降する特性を示
し、他方トランジスタＱ1 ，Ｑ3 を流れる電流はＶccの
上昇につれて単調に上昇する特性を示す。そして、閾値
電圧値の箇所でトランジスタＱ2 （Ｑ5 ，Ｑ6 ）の電流
とトランジスタＱ3 の電流が等しくなり、閾値電圧値よ
りＶccが低いと、トランジスタＱ2 の電流の方がトラン
ジスタＱ3 の電流より大きくなるので、トランジスタＱ
4 がオンする。また、閾値電圧値よりＶccが高いと、ト
ランジスタＱ3 の電流の方がトランジスタＱ2 の電流よ
り大きくなろうとするので、トランジスタＱ4 がカット
オフする。
【００１９】次に、本発明のリセット回路がいわゆるバ
ンドギャップ安定化電源の原理により、温度特性をキャ
ンセルすることができる点について説明する。
ンドギャップ安定化電源の原理により、温度特性をキャ
ンセルすることができる点について説明する。
【００２０】第１のトランジスタＱ1 のＶBEは（ＫＴ／
ｑ）ln（Ｉc ／Ｉs ）で与えられるが、Ｔ1 におけるＩ
s をＩs （Ｔ1 ）としたとき、Ｔ0 におけるＩ
s （Ｔ0 ）に対し、下記のような関係があるので、Ｉs
は温度特性を持つ。 Ｉs （Ｔ1 ）＝Ｉs （Ｔ0 ）・（Ｔ1 ／Ｔ0 ）XTI ・ｅｘｐ（ｑ・ＥＧ（Ｔ1 − Ｔ0 ）／Ｋ・Ｔ1 ／Ｔ0 ） ここで、ＥＧはシリコンのバンドギャップ電圧を、ＸＴ
Ｉは回路シミュレーションとして標準的に用いられるカ
リフォルニア大学バークレー校で開発された”ＳＰＩＣ
Ｅ”プログラムに用いられるトランジスタの逆方向飽和
電流の温度特性を示すパラメータで、バイポーラトラン
ジスタの物理的な等価モデルとして完成度が高いと言わ
れるＧｕｍｍｅｌ−Ｐｏｏｎモデルに基づく。また、当
該式もＳＰＩＣＥによるものである。上記の値は電流領
域によって異なるが、−２ｍＶ／°Ｃ程度の温度特性と
なる。他方、先の説明でもわかる通り、第２および第３
のトランジスタＱ2 ，Ｑ3 のコレクタ電流が一致すると
きの抵抗Ｒ1 の両端電圧は絶対温度に比例する。従っ
て、両者は相殺される関係にあり、その結果、抵抗Ｒ1
の両端の電圧を１．２５Ｖ程度に選べば、いわゆるバン
ドギャップタイプの安定化電源回路の動作原理として良
く知られているように、温度特性をほぼ無くすことがで
きる。
ｑ）ln（Ｉc ／Ｉs ）で与えられるが、Ｔ1 におけるＩ
s をＩs （Ｔ1 ）としたとき、Ｔ0 におけるＩ
s （Ｔ0 ）に対し、下記のような関係があるので、Ｉs
は温度特性を持つ。 Ｉs （Ｔ1 ）＝Ｉs （Ｔ0 ）・（Ｔ1 ／Ｔ0 ）XTI ・ｅｘｐ（ｑ・ＥＧ（Ｔ1 − Ｔ0 ）／Ｋ・Ｔ1 ／Ｔ0 ） ここで、ＥＧはシリコンのバンドギャップ電圧を、ＸＴ
Ｉは回路シミュレーションとして標準的に用いられるカ
リフォルニア大学バークレー校で開発された”ＳＰＩＣ
Ｅ”プログラムに用いられるトランジスタの逆方向飽和
電流の温度特性を示すパラメータで、バイポーラトラン
ジスタの物理的な等価モデルとして完成度が高いと言わ
れるＧｕｍｍｅｌ−Ｐｏｏｎモデルに基づく。また、当
該式もＳＰＩＣＥによるものである。上記の値は電流領
域によって異なるが、−２ｍＶ／°Ｃ程度の温度特性と
なる。他方、先の説明でもわかる通り、第２および第３
のトランジスタＱ2 ，Ｑ3 のコレクタ電流が一致すると
きの抵抗Ｒ1 の両端電圧は絶対温度に比例する。従っ
て、両者は相殺される関係にあり、その結果、抵抗Ｒ1
の両端の電圧を１．２５Ｖ程度に選べば、いわゆるバン
ドギャップタイプの安定化電源回路の動作原理として良
く知られているように、温度特性をほぼ無くすことがで
きる。
【００２１】なお、抵抗Ｒ1 の両端電圧が１．２５Ｖ以
外の場合、例えば抵抗Ｒ1 を大きくしてその両端電圧を
例えば２Ｖにすると、７５０ｍＶ分について正の温度特
性（絶対温度比例）を持つので、検出電圧は３００°Ｋ
に対し２．５ｍＶ／°Ｃの温度特性を持つ。このような
場合、抵抗をブリーダにすることで、等価的に電圧を下
げた状態でチェックすれば良い。即ち、鳳・テブナンの
定理により、図３（ａ）の回路は図３（ｂ）の回路と等
価であるから、図１の実施例の抵抗Ｒ1 の部分に鳳・テ
ブナンの定理を適用して図４に示すように抵抗Ｒ3 ，Ｒ
4 に変形すれば、より良好な温度特性が得られる。ま
た、図５に示すようにシリーズに抵抗Ｒ5を接続しても
良い。なお、図５の回路において回路定数の一例を示せ
ば、Ｒ2 ＝１２０ＫΩ、Ｒ3 ＝１０００ＫΩ、Ｒ4 ＝１
８８０ＫΩ、Ｒ5 ＝６３７ＫΩ、Ｑ2 のエミッタ面積は
Ｑ3 の１０倍であり、このときＶccが２Ｖ以下に低下す
るとリセット信号が出力される。
外の場合、例えば抵抗Ｒ1 を大きくしてその両端電圧を
例えば２Ｖにすると、７５０ｍＶ分について正の温度特
性（絶対温度比例）を持つので、検出電圧は３００°Ｋ
に対し２．５ｍＶ／°Ｃの温度特性を持つ。このような
場合、抵抗をブリーダにすることで、等価的に電圧を下
げた状態でチェックすれば良い。即ち、鳳・テブナンの
定理により、図３（ａ）の回路は図３（ｂ）の回路と等
価であるから、図１の実施例の抵抗Ｒ1 の部分に鳳・テ
ブナンの定理を適用して図４に示すように抵抗Ｒ3 ，Ｒ
4 に変形すれば、より良好な温度特性が得られる。ま
た、図５に示すようにシリーズに抵抗Ｒ5を接続しても
良い。なお、図５の回路において回路定数の一例を示せ
ば、Ｒ2 ＝１２０ＫΩ、Ｒ3 ＝１０００ＫΩ、Ｒ4 ＝１
８８０ＫΩ、Ｒ5 ＝６３７ＫΩ、Ｑ2 のエミッタ面積は
Ｑ3 の１０倍であり、このときＶccが２Ｖ以下に低下す
るとリセット信号が出力される。
【００２２】以上本発明の実施例について説明したが、
本発明は以上の実施例にのみ限定されずその他各種の付
加変更が可能である。例えば、電源電圧Ｖccが予め定め
られた値に等しいときに第２および第３のトランジスタ
Ｑ2 ，Ｑ3 のコレクタ電流が等しくなるように、第５お
よび第６のトランジスタＱ5 ，Ｑ6 のエミッタ面積比を
定める等により、カレントミラー回路の入力電流と出力
電流の比を定めておくようにしても良い。
本発明は以上の実施例にのみ限定されずその他各種の付
加変更が可能である。例えば、電源電圧Ｖccが予め定め
られた値に等しいときに第２および第３のトランジスタ
Ｑ2 ，Ｑ3 のコレクタ電流が等しくなるように、第５お
よび第６のトランジスタＱ5 ，Ｑ6 のエミッタ面積比を
定める等により、カレントミラー回路の入力電流と出力
電流の比を定めておくようにしても良い。
【００２３】
【発明の効果】以上説明したように本発明のリセット回
路は、電源の電圧がリセットをかけるべき予め定められ
た値より高くなると、第２のトランジスタのコレクタ電
流が逆に減少する傾向を示すので、その分、消費電流を
抑えることができ、小電力タイプのリセット回路を実現
することができる。また、いわゆるバンドギャップ安定
化電源の原理で温度特性をキャンセルすることができ
る。
路は、電源の電圧がリセットをかけるべき予め定められ
た値より高くなると、第２のトランジスタのコレクタ電
流が逆に減少する傾向を示すので、その分、消費電流を
抑えることができ、小電力タイプのリセット回路を実現
することができる。また、いわゆるバンドギャップ安定
化電源の原理で温度特性をキャンセルすることができ
る。
【図１】本発明の一実施例の電気回路図である。
【図２】図１の実施例の各トランジスタを流れる電流の
変化を示す図である。
変化を示す図である。
【図３】鳳・テブナンの定理の説明図である。
【図４】鳳・テブナンの定理を適用して図１の実施例を
変形した本発明の他の実施例の電気回路図である。
変形した本発明の他の実施例の電気回路図である。
【図５】鳳・テブナンの定理を適用して図１の実施例を
変形した本発明のまた別の実施例の電気回路図である。
変形した本発明のまた別の実施例の電気回路図である。
Ｑ1 〜Ｑ6 …トランジスタ Ｒ1 〜Ｒ5 …抵抗 ＶCC…監視対象となる電源電圧 ＯＵＴ…リセット信号出力端子
Claims (5)
- 【請求項１】 監視すべき電源自体から電力の供給を受
けて動作し、前記電源の電圧を検出して予め定められた
値以下に低下したときは、前記電源から電力の供給を受
けて動作している他の電子装置をリセットするためのリ
セット信号を発生するリセット回路において、 前記電源から第１の抵抗を経て電流の与えられる、ベー
ス・コレクタ間に第２の抵抗を挿入された形のダイオー
ド接続と等価な第１のトランジスタと、 ベースが前記第１のトランジスタのコレクタに接続され
た第２のトランジスタと、 ベースが前記第１のトランジスタのベースに接続された
第３のトランジスタとを備え、 前記第２および第３のトランジスタのコレクタ電流の比
較により前記電源の電圧の検出判定を行うことを特徴と
するリセット回路。 - 【請求項２】 前記第２のトランジスタのコレクタ電流
を反転して前記第３のトランジスタのコレクタに加える
カレントミラー回路を備えることを特徴とする請求項１
記載のリセット回路。 - 【請求項３】 前記電源の電圧が予め定められた値に等
しいときに前記第２および第３のトランジスタのコレク
タ電流が等しくなるように、前記第２および第３のトラ
ンジスタのエミッタ面積の比が定められていることを特
徴とする請求項２記載のリセット回路。 - 【請求項４】 前記電源の電圧が予め定められた値に等
しいときに前記第２および第３のトランジスタのコレク
タ電流が等しくなるように、前記カレントミラー回路の
入力電流と出力電流の比が定められていることを特徴と
する請求項２記載のリセット回路。 - 【請求項５】 ベースが前記第３のトランジスタのコレ
クタに接続され、コレクタから前記リセット信号が取り
出される第４のトランジスタを備えることを特徴とする
請求項３または４記載のリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7148271A JPH08314579A (ja) | 1995-05-23 | 1995-05-23 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7148271A JPH08314579A (ja) | 1995-05-23 | 1995-05-23 | リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314579A true JPH08314579A (ja) | 1996-11-29 |
Family
ID=15449041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7148271A Pending JPH08314579A (ja) | 1995-05-23 | 1995-05-23 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314579A (ja) |
-
1995
- 1995-05-23 JP JP7148271A patent/JPH08314579A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420536B2 (ja) | Ｃｍｏｓバンドギャップ電圧基準 | |
| US7224210B2 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| US11480989B2 (en) | High accuracy zener based voltage reference circuit | |
| US7573324B2 (en) | Reference voltage generator | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| US7057442B2 (en) | Temperature-independent current source circuit | |
| JP3315921B2 (ja) | 温度検出回路 | |
| JPH0228165B2 (ja) | ||
| US20220131538A1 (en) | Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations | |
| JPH08314579A (ja) | リセット回路 | |
| JPH0962389A (ja) | 定電圧源回路 | |
| JP4395412B2 (ja) | 定電圧回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JP2000065872A (ja) | 電圧検出回路 | |
| JP3518138B2 (ja) | 電圧検出回路 | |
| US6570438B2 (en) | Proportional to absolute temperature references with reduced input sensitivity | |
| JPH08314561A (ja) | 起動回路 | |
| JPH07104876A (ja) | 定電流回路内蔵ｉｃ | |
| JP3403054B2 (ja) | 温度特性補正回路 | |
| JP3431380B2 (ja) | バンドギヤツプ回路 | |
| JPH0535351A (ja) | 定電流回路 | |
| JP2704035B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |