JPH0831536B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0831536B2 JPH0831536B2 JP62160589A JP16058987A JPH0831536B2 JP H0831536 B2 JPH0831536 B2 JP H0831536B2 JP 62160589 A JP62160589 A JP 62160589A JP 16058987 A JP16058987 A JP 16058987A JP H0831536 B2 JPH0831536 B2 JP H0831536B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diffusion layer
- substrate
- source electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に拡散層の切換に
より形成されるROM,PLAなどの集積回路に関する。
より形成されるROM,PLAなどの集積回路に関する。
一般に、半導体集積回路のうちPLA,ROMは、選択され
たワード線をゲート電極にもつMOSトランジスタの存在
の有無によって出力を決定している。このため、通常拡
散層を切換えて形成されるROM,PLAは、第２図（ｃ）に
示す様に、どのコードにおいても共通となるソース電極
に接続されたMOSトランジスタのソースにあたる拡散層
５、ゲートポリシリコン１、出力配線３、この出力配線
３とMOSトランジスタのドレイン電極とを接続するコン
タクト２を配置したパターンを基本パターンとし、これ
に第２図（ｄ）に示す様なMOSトランジスタの存在する
箇所の追加のパターンをドレイン電極とソース電極に接
続された拡散層との間に付加することにより、第２図
（ａ），（ｂ）に示すように、MOSトランジスタの有無
を実現しており、コードの入力を可能としている。
たワード線をゲート電極にもつMOSトランジスタの存在
の有無によって出力を決定している。このため、通常拡
散層を切換えて形成されるROM,PLAは、第２図（ｃ）に
示す様に、どのコードにおいても共通となるソース電極
に接続されたMOSトランジスタのソースにあたる拡散層
５、ゲートポリシリコン１、出力配線３、この出力配線
３とMOSトランジスタのドレイン電極とを接続するコン
タクト２を配置したパターンを基本パターンとし、これ
に第２図（ｄ）に示す様なMOSトランジスタの存在する
箇所の追加のパターンをドレイン電極とソース電極に接
続された拡散層との間に付加することにより、第２図
（ａ），（ｂ）に示すように、MOSトランジスタの有無
を実現しており、コードの入力を可能としている。
このように従来の拡散層切換型ROM,PLAにおいては、
前述の基本パターンを必要とするため、この基本パター
ンの領域内には基板コンタクト（もしくはウェルコンタ
クト）を設けることができず、基板電位（もしくはウェ
ル電位）が変動する可能性があり、ラッチアップを引き
起す原因となる欠点がある。また、このコンタクトを設
けようとした場合、この領域を切り開いてその隙間にコ
ンタクトを設けることからレイアウト面積が増大する欠
点がある。
前述の基本パターンを必要とするため、この基本パター
ンの領域内には基板コンタクト（もしくはウェルコンタ
クト）を設けることができず、基板電位（もしくはウェ
ル電位）が変動する可能性があり、ラッチアップを引き
起す原因となる欠点がある。また、このコンタクトを設
けようとした場合、この領域を切り開いてその隙間にコ
ンタクトを設けることからレイアウト面積が増大する欠
点がある。
本発明の目的は、このような欠点を除き、コンタクト
を設けてもレイアウト面積を増大させないようにした拡
散層切換型のROM,PLAを含む半導体集積回路を提供する
ことにある。
を設けてもレイアウト面積を増大させないようにした拡
散層切換型のROM,PLAを含む半導体集積回路を提供する
ことにある。
本発明の構成は、ソース電極に接続された第１の配線
に平行して出力配線を配置し、前記第１の配線に直交し
て制御配線を配置し、この制御配線を境に前記第１の配
線に接続した拡散層及び前記出力配線に接続したドレイ
ン電極を配置した基本パターンに、コードデータ用拡散
層の付加パターンを前記ドレイン電極とソース電極に接
続された拡散層との間に設けることにより所定配列のMO
Sトランジスタを形成した拡散層切換型の半導体集積回
路において、前記コードデータ用拡散層パターンが付加
されずに未使用のソース電極の拡散層に基板またはウェ
ルと同じ不純物を注入した不純物注入層を設けることに
より、これら基板またはウェルと前記第１の配線との間
を導通させることを特徴とする。
に平行して出力配線を配置し、前記第１の配線に直交し
て制御配線を配置し、この制御配線を境に前記第１の配
線に接続した拡散層及び前記出力配線に接続したドレイ
ン電極を配置した基本パターンに、コードデータ用拡散
層の付加パターンを前記ドレイン電極とソース電極に接
続された拡散層との間に設けることにより所定配列のMO
Sトランジスタを形成した拡散層切換型の半導体集積回
路において、前記コードデータ用拡散層パターンが付加
されずに未使用のソース電極の拡散層に基板またはウェ
ルと同じ不純物を注入した不純物注入層を設けることに
より、これら基板またはウェルと前記第１の配線との間
を導通させることを特徴とする。
以下、本発明を図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明による拡散層切換型RO
M及びPLAのレイアウト図およびその断面図を示す。
M及びPLAのレイアウト図およびその断面図を示す。
まず、第１図（ｃ）の様に、どのコードにおいても共
通となるソース電極につながる配線4,このソース電極に
接続されたMOSトランジスタセルのソースにあたる拡散
層5,ゲートポリシリコン1,出力配線3,この出力配線３と
MOSトランジスタのドレイン電極とを接続するコンタク
ト２からなる基本パターンを用意し、それにコードによ
って変更の生じるMOSトランジスタの存在する箇所の拡
散層のパターン（第１図（ｄ））を従来通り追加するこ
とでコードを入力する。
通となるソース電極につながる配線4,このソース電極に
接続されたMOSトランジスタセルのソースにあたる拡散
層5,ゲートポリシリコン1,出力配線3,この出力配線３と
MOSトランジスタのドレイン電極とを接続するコンタク
ト２からなる基本パターンを用意し、それにコードによ
って変更の生じるMOSトランジスタの存在する箇所の拡
散層のパターン（第１図（ｄ））を従来通り追加するこ
とでコードを入力する。
この場合、コードによっては拡散層パターンが追加さ
れず、MOSトランジスタが接続されずに未使用のソース
電極に接続された拡散層７がある。そこで、この部分に
追加パターンで基板（もしくはウェル）と同じ不純物を
注入した不純物注入層６を追加することにより、この部
分が基板（もしくはウェル）と同じＰ型の半導体となり
導通がとれることから、基板コンタクト（もしくはウェ
ルコンタクト）と同様の効果を得ることができる（第１
図（ａ）（ｂ））。なお、第１図（ｂ）の断面図は基板
10がＰ形半導体のものを示している。
れず、MOSトランジスタが接続されずに未使用のソース
電極に接続された拡散層７がある。そこで、この部分に
追加パターンで基板（もしくはウェル）と同じ不純物を
注入した不純物注入層６を追加することにより、この部
分が基板（もしくはウェル）と同じＰ型の半導体となり
導通がとれることから、基板コンタクト（もしくはウェ
ルコンタクト）と同様の効果を得ることができる（第１
図（ａ）（ｂ））。なお、第１図（ｂ）の断面図は基板
10がＰ形半導体のものを示している。
また、本発明においては、基板コンタクト（もしくは
ウェルコンタクト）を設けるのに基本パターンを切り開
き隙間を作るような必要はなく、基本パターンの未使用
部を用いているので、このコンタクトによりレイアウト
面積が増大することはない。
ウェルコンタクト）を設けるのに基本パターンを切り開
き隙間を作るような必要はなく、基本パターンの未使用
部を用いているので、このコンタクトによりレイアウト
面積が増大することはない。
以上の説明においては、Ｐ形半導体を基板とする場合
を示したが、これに限られることなくＮ形半導体を基板
とするものでも同様の効果が得られる。
を示したが、これに限られることなくＮ形半導体を基板
とするものでも同様の効果が得られる。
以上の説明で明らかな如く、本発明の拡散層切換型の
ROM,PLAによれば、コード入力時に拡散層パターンが追
加されずに、トランジスタが接続されないで未使用とな
ったソース電極に接続された拡散層に基板（もしくはウ
ェル）と同じ不純物を注入することにより、レイアウト
面積が増大することなく、基板コンタクト（もしくはウ
ェルコンタクト）が得られ、この基板コンタクトを介し
て基板電位（ウェル電位）を確保することができる。
ROM,PLAによれば、コード入力時に拡散層パターンが追
加されずに、トランジスタが接続されないで未使用とな
ったソース電極に接続された拡散層に基板（もしくはウ
ェル）と同じ不純物を注入することにより、レイアウト
面積が増大することなく、基板コンタクト（もしくはウ
ェルコンタクト）が得られ、この基板コンタクトを介し
て基板電位（ウェル電位）を確保することができる。
第１図（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実
施例の斜視図、そのＡ−Ａ´断面図、その基本パターン
および追加パターンの各斜視図、第２図（ａ），
（ｂ），（ｃ），（ｄ）は従来の半導体集積回路の一例
の斜視図、そのＡ−Ａ´断面図、その基本パターンおよ
び追加パターンの各斜視図である。 １……ゲートポリシリコン、２……出力配線とドレイン
電極のコンタクト、３……出力配線、４……ソース電極
用配線、５……拡散層、６……不純物注入層、７……未
使用リース電極の拡散層、８……絶縁膜、９……基板。
施例の斜視図、そのＡ−Ａ´断面図、その基本パターン
および追加パターンの各斜視図、第２図（ａ），
（ｂ），（ｃ），（ｄ）は従来の半導体集積回路の一例
の斜視図、そのＡ−Ａ´断面図、その基本パターンおよ
び追加パターンの各斜視図である。 １……ゲートポリシリコン、２……出力配線とドレイン
電極のコンタクト、３……出力配線、４……ソース電極
用配線、５……拡散層、６……不純物注入層、７……未
使用リース電極の拡散層、８……絶縁膜、９……基板。
Claims (1)
- 【請求項１】ソース電極に接続された第１の配線に平行
して出力配線を配置し、前記第１の配線に直交して制御
配線を配置し、この制御配線を境に前記第１の配線に接
続した拡散層及び前記出力配線に接続したドレイン電極
を配置した基本パターンに、コードデータ用拡散層の付
加パターンを前記ドレイン電極とソース電極に接続され
た拡散層との間に設けることにより所定配列のMOSトラ
ンジスタを形成した拡散層切換型の半導体集積回路にお
いて、前記コードデータ用拡散層パターンが付加されず
に未使用のソース電極の拡散層に基板またはウェルと同
じ不純物を注入した不純物注入層を設けることにより、
これら基板またはウェルと前記第１の配線との間を導通
させることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62160589A JPH0831536B2 (ja) | 1987-06-26 | 1987-06-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62160589A JPH0831536B2 (ja) | 1987-06-26 | 1987-06-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS645053A JPS645053A (en) | 1989-01-10 |
| JPH0831536B2 true JPH0831536B2 (ja) | 1996-03-27 |
Family
ID=15718223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62160589A Expired - Lifetime JPH0831536B2 (ja) | 1987-06-26 | 1987-06-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831536B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242346B1 (en) * | 1997-08-13 | 2001-06-05 | United Microelectronics Corporation | Metallization for uncovered contacts and vias |
-
1987
- 1987-06-26 JP JP62160589A patent/JPH0831536B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645053A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098163B1 (en) | Gate-array chip | |
| KR940002772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| US4755864A (en) | Semiconductor read only memory device with selectively present mask layer | |
| KR910015056A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPH0758734B2 (ja) | 絶縁ゲ−ト型セミカスタム集積回路 | |
| JP2017112392A (ja) | 半導体集積回路装置 | |
| JPH0638468B2 (ja) | 半導体集積回路装置 | |
| US5229667A (en) | Delay unit implemented by inverting circuits associated with capacitive load for increasing delay | |
| US4063273A (en) | Fundamental logic circuit | |
| JPH0113223B2 (ja) | ||
| KR940004455B1 (ko) | Cmos 반도체 집적 회로 장치 | |
| KR950007345B1 (ko) | 바이폴라 트랜지스터·절연 게이트형 트랜지스터 혼재 반도체 장치 | |
| KR900003940B1 (ko) | 상보형(相補形) 금속산화막 반도체 직접회로장치 | |
| JPH06151731A (ja) | 半導体装置 | |
| US4622571A (en) | CMOS integrated circuit device | |
| EP0318869B1 (en) | Substrate potential detecting circuit | |
| JP3076248B2 (ja) | 半導体記憶回路 | |
| JP3065672B2 (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPH0534832B2 (ja) | ||
| JPH08222640A (ja) | 半導体集積回路装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS60225460A (ja) | 半導体装置 | |
| JPS60223157A (ja) | 半導体装置 | |
| JPH10335485A (ja) | 半導体装置及びその製造方法 | |
| JPH05267596A (ja) | Ｍｉｓ集積回路装置 |