JPH08316522A - Ｈｅｍｔ型光検出部を備えた光検出器 - Google Patents
Ｈｅｍｔ型光検出部を備えた光検出器Info
- Publication number
- JPH08316522A JPH08316522A JP7145496A JP14549695A JPH08316522A JP H08316522 A JPH08316522 A JP H08316522A JP 7145496 A JP7145496 A JP 7145496A JP 14549695 A JP14549695 A JP 14549695A JP H08316522 A JPH08316522 A JP H08316522A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photodetector
- hemt
- amplification
- photodetection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】光周波数応答特性、光電流特性、時間応答特
性、雑音特性に優れた光検出器である。 【構成】２次元電子ガス層を含むφ−ＧａＡｓ層５を光
検出層としてソース・ドレイン電極１１、１２間を流れ
る電流により光を検出するＨＥＭＴ型光検出部を備えた
光検出器である。光検出部１０と、光検出部１０の光検
出層５外の領域に生じるホールの吐き出し電極１４と、
光検出部１０と同一層構成で同一電極材料である信号増
幅用のＨＥＭＴ２０とが同一基板１上にモノリシックに
集積されている。ホール吐き出し電極１４と増幅用ＨＥ
ＭＴ２０とは電気的にアイソレートされており、光検出
部１０の光電流を１つの増幅用ＨＥＭＴ２０のゲート電
極１３に印加する。同一層構成の増幅部２０を、ホール
吐き出し電極１４からの影響を受けないように電気的に
分離することで、増幅部２０のチャネルの狭窄を防ぎ増
幅効率を上げると共に消費電力を低減できる。
性、雑音特性に優れた光検出器である。 【構成】２次元電子ガス層を含むφ−ＧａＡｓ層５を光
検出層としてソース・ドレイン電極１１、１２間を流れ
る電流により光を検出するＨＥＭＴ型光検出部を備えた
光検出器である。光検出部１０と、光検出部１０の光検
出層５外の領域に生じるホールの吐き出し電極１４と、
光検出部１０と同一層構成で同一電極材料である信号増
幅用のＨＥＭＴ２０とが同一基板１上にモノリシックに
集積されている。ホール吐き出し電極１４と増幅用ＨＥ
ＭＴ２０とは電気的にアイソレートされており、光検出
部１０の光電流を１つの増幅用ＨＥＭＴ２０のゲート電
極１３に印加する。同一層構成の増幅部２０を、ホール
吐き出し電極１４からの影響を受けないように電気的に
分離することで、増幅部２０のチャネルの狭窄を防ぎ増
幅効率を上げると共に消費電力を低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信等における光信
号の検出器に関するものであり、更に詳しくはＨＥＭＴ
構造を用いて光を検出する光検出部と光検出信号の増幅
器の集積化に関するものである。
号の検出器に関するものであり、更に詳しくはＨＥＭＴ
構造を用いて光を検出する光検出部と光検出信号の増幅
器の集積化に関するものである。
【０００２】
【従来の技術】従来、高速の光検出器としてＰＩＮフォ
トダイオード、アバランシェフォトダイオードなどが知
られている。また、ＨＥＭＴ（High Electron Mobility
Transistor; 高電子移動度トランジスタ）構造を用い
た光検出器も、高速動作が期待され、いくつかの報告例
がある（例えば、C.Y.Chen et.al., Appl Phys Lett. 4
1, p1040(1983),馬場他 信学会誌ＯＱＥ９２−４３，
ｐ８１（１９９２））。
トダイオード、アバランシェフォトダイオードなどが知
られている。また、ＨＥＭＴ（High Electron Mobility
Transistor; 高電子移動度トランジスタ）構造を用い
た光検出器も、高速動作が期待され、いくつかの報告例
がある（例えば、C.Y.Chen et.al., Appl Phys Lett. 4
1, p1040(1983),馬場他 信学会誌ＯＱＥ９２−４３，
ｐ８１（１９９２））。
【０００３】図７及び図８は、ＨＥＭＴ構造を有する光
検出器の従来例である。各々を、素子Ａ、素子Ｂと呼ぶ
ことにする。素子Ａは、半絶縁性（以下、ＳＩと記す）
−ＧａＡｓ基板１００１上に、φ−ＧａＡｓバッファ層
１００２を厚さ１．０μｍで、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ
層１００３を厚さ０．１μｍで、ｎ+−ＧａＡｓコンタ
クト層１００４を厚さ０．０５μｍで順次積層し、その
上に、ソース電極１０１１とドレイン電極１０１２を設
けた後、ｎ+−ＧａＡｓコンタクト層１００４をエッチ
ングし、リセス型ゲート１０１３を設けることで作製さ
れている。素子Ａでは、２次元電子ガス（以下２ＤＥＧ
と記す）層はφ−ＧａＡｓバッファ層１００２とφ−Ａ
ｌ0.3Ｇａ0.7Ａｓ層１００３との界面に形成される。一
方、素子Ｂは、ｐ−ＧａＡｓ基板１０２１上に、ｐ−Ｇ
ａＡｓバッファ層１０２２を厚さ１．０μｍで、２ＤＥ
Ｇ層を含むφ−ＧａＡｓ層１０２３を厚さ０．０５μｍ
で、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層１０２４を厚さ０．１μ
ｍで、ｎ+−ＧａＡｓコンタクト層１０２５を厚さ０．
０５μｍで順次積層し、その上に、ソース電極１０３１
とドレイン電極１０３２を設けた後、ｎ+−ＧａＡｓコ
ンタクト層１０２５をエッチングし、リセス型ゲート１
０３３を設け、更に基板１０２１裏面にホール吐き出し
電極１０３４を設けることで作製される。
検出器の従来例である。各々を、素子Ａ、素子Ｂと呼ぶ
ことにする。素子Ａは、半絶縁性（以下、ＳＩと記す）
−ＧａＡｓ基板１００１上に、φ−ＧａＡｓバッファ層
１００２を厚さ１．０μｍで、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ
層１００３を厚さ０．１μｍで、ｎ+−ＧａＡｓコンタ
クト層１００４を厚さ０．０５μｍで順次積層し、その
上に、ソース電極１０１１とドレイン電極１０１２を設
けた後、ｎ+−ＧａＡｓコンタクト層１００４をエッチ
ングし、リセス型ゲート１０１３を設けることで作製さ
れている。素子Ａでは、２次元電子ガス（以下２ＤＥＧ
と記す）層はφ−ＧａＡｓバッファ層１００２とφ−Ａ
ｌ0.3Ｇａ0.7Ａｓ層１００３との界面に形成される。一
方、素子Ｂは、ｐ−ＧａＡｓ基板１０２１上に、ｐ−Ｇ
ａＡｓバッファ層１０２２を厚さ１．０μｍで、２ＤＥ
Ｇ層を含むφ−ＧａＡｓ層１０２３を厚さ０．０５μｍ
で、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層１０２４を厚さ０．１μ
ｍで、ｎ+−ＧａＡｓコンタクト層１０２５を厚さ０．
０５μｍで順次積層し、その上に、ソース電極１０３１
とドレイン電極１０３２を設けた後、ｎ+−ＧａＡｓコ
ンタクト層１０２５をエッチングし、リセス型ゲート１
０３３を設け、更に基板１０２１裏面にホール吐き出し
電極１０３４を設けることで作製される。
【０００４】以下、各素子の動作について説明する。
【０００５】素子Ａをバイアス状態とし、φ−ＧａＡｓ
バッファ層１００２とφ−Ａｌ0.3Ｇａ0.7Ａｓ層１００
３との界面に形成される２ＤＥＧ層に電子が存在しない
（ピンチオフ）状態になるようにゲート電圧を設定す
る。この状態で、上面から光を入射すると、φ−ＧａＡ
ｓ層１００２で吸収された光によりキャリアが生成され
る。ここで生じるキャリアは電子とホール（正孔）であ
り、その量は光強度に依存する。電子は２ＤＥＧ層を電
子の流れるチャネルとして、電界により直ちにドレイン
電極１０１２に到達して検出される。一方、２ＤＥＧ層
直下に生成されるホールは電子が走行するチャネルの幅
を広げ、その結果、光強度に応じた電流ＩDが流れるよ
うになる。
バッファ層１００２とφ−Ａｌ0.3Ｇａ0.7Ａｓ層１００
３との界面に形成される２ＤＥＧ層に電子が存在しない
（ピンチオフ）状態になるようにゲート電圧を設定す
る。この状態で、上面から光を入射すると、φ−ＧａＡ
ｓ層１００２で吸収された光によりキャリアが生成され
る。ここで生じるキャリアは電子とホール（正孔）であ
り、その量は光強度に依存する。電子は２ＤＥＧ層を電
子の流れるチャネルとして、電界により直ちにドレイン
電極１０１２に到達して検出される。一方、２ＤＥＧ層
直下に生成されるホールは電子が走行するチャネルの幅
を広げ、その結果、光強度に応じた電流ＩDが流れるよ
うになる。
【０００６】素子Ｂは、基板１０２１側をｐ型にし、こ
れにバイアスを掛けることでホールを吐き出すことによ
り応答速度を高めたものである。
れにバイアスを掛けることでホールを吐き出すことによ
り応答速度を高めたものである。
【０００７】
【発明が解決しようとしている課題】ホールは、電子に
比べ移動速度が非常に遅い。従って、上記従来例の素子
Ａでは、２ＤＥＧ層より基板１００１側は電界がほとん
ど掛かっていないので、この領域で生成されたホール
は、高速変調を受けた光信号を受光する場合には、次の
信号を受ける瞬間まで蓄積されてしまい応答速度の劣化
を招く。また、こうした電荷の蓄積は基板１００１側電
位を変化させるため、光電流特性を不安定とする要因と
なる。
比べ移動速度が非常に遅い。従って、上記従来例の素子
Ａでは、２ＤＥＧ層より基板１００１側は電界がほとん
ど掛かっていないので、この領域で生成されたホール
は、高速変調を受けた光信号を受光する場合には、次の
信号を受ける瞬間まで蓄積されてしまい応答速度の劣化
を招く。また、こうした電荷の蓄積は基板１００１側電
位を変化させるため、光電流特性を不安定とする要因と
なる。
【０００８】これに対し素子Ｂでは、基板１０２１側を
ｐ型にしホールを吐き出す機構１０３４を設けること
で、応答速度と光電流特性を向上させた。しかし、素子
Ａで蓄積されるホールのうち２ＤＥＧ層直下にあるもの
は、先に述べたように２ＤＥＧチャネルを基板方向に広
げる働きをしており、これは光電流の増幅作用に直接関
係している。それ故、素子Ｂでは、ｐ型領域で発生した
ホールが光電流特性に一切関与しないため、光電流は極
めて小さなものになってしまう。結果として、素子Ｂを
用いるには増幅回路が必要となるが、外付けのものを使
うと全体としての容量や抵抗が大きくなり、結局、応答
特性が悪くなる。また、この構造のままのＨＥＭＴを光
の光検出用ＨＥＭＴと集積し、増幅に用いる場合、増幅
用ＨＥＭＴの基板側準位が光信号に応じて変動し不安定
とならないようにするには、ホール吐き出し電極に大き
なバイアスが必要である。しかし、その結果、チャネル
は狭まり、ドレインに大きな電圧を掛けねば十分な増幅
が得られなくなる。そのため、消費電力が増加するだけ
でなく素子全体の雑音特性も劣化する。
ｐ型にしホールを吐き出す機構１０３４を設けること
で、応答速度と光電流特性を向上させた。しかし、素子
Ａで蓄積されるホールのうち２ＤＥＧ層直下にあるもの
は、先に述べたように２ＤＥＧチャネルを基板方向に広
げる働きをしており、これは光電流の増幅作用に直接関
係している。それ故、素子Ｂでは、ｐ型領域で発生した
ホールが光電流特性に一切関与しないため、光電流は極
めて小さなものになってしまう。結果として、素子Ｂを
用いるには増幅回路が必要となるが、外付けのものを使
うと全体としての容量や抵抗が大きくなり、結局、応答
特性が悪くなる。また、この構造のままのＨＥＭＴを光
の光検出用ＨＥＭＴと集積し、増幅に用いる場合、増幅
用ＨＥＭＴの基板側準位が光信号に応じて変動し不安定
とならないようにするには、ホール吐き出し電極に大き
なバイアスが必要である。しかし、その結果、チャネル
は狭まり、ドレインに大きな電圧を掛けねば十分な増幅
が得られなくなる。そのため、消費電力が増加するだけ
でなく素子全体の雑音特性も劣化する。
【０００９】従って、本発明の目的は、これらの問題点
を解決した上記両素子の特徴を併せ持った光検出器を提
供する事にある。
を解決した上記両素子の特徴を併せ持った光検出器を提
供する事にある。
【００１０】
【課題を解決するための手段】本発明の上記目的は、２
次元電子ガス層を含むφ−ＧａＡｓ層を光検出層として
ソース・ドレイン電極間を流れる電流により光を検出す
るＨＥＭＴ型光検出部を備えた光検出器であって、前記
光検出部と、該光検出部の光検出層外の領域に生じるホ
ールを吐き出す手段と、前記光検出部と同一層構成で同
一電極材料である信号を増幅させるための少なくとも１
つの増幅用ＨＥＭＴとが同一基板上にモノリシックに集
積されており、ホールを吐き出す手段と増幅用ＨＥＭＴ
とは電気的にアイソレートされており、光検出部の光電
流を１つの増幅用ＨＥＭＴのゲート電極に印加すること
を特徴とする光検出器により達成される。この構成によ
り、作製工程を実質的にほとんど変えることなく、光検
出部単体の光応答特性と光電流特性を向上させると同時
に、検出部と増幅部との間に生ずる浮遊容量・入力容量
を低下させることで、雑音・応答特性を向上し、光検出
部単体の特性をほとんど劣化させることなく光電流出力
を増幅することが可能になっている。また、光検出特性
を向上させ、さらに、同一層構成の増幅部を、ホール吐
き出し電極からの影響を受けないように電気的に分離す
ることで、増幅部のチャネルの狭窄を防ぎ増幅効率を上
げると共に消費電力を低減する。
次元電子ガス層を含むφ−ＧａＡｓ層を光検出層として
ソース・ドレイン電極間を流れる電流により光を検出す
るＨＥＭＴ型光検出部を備えた光検出器であって、前記
光検出部と、該光検出部の光検出層外の領域に生じるホ
ールを吐き出す手段と、前記光検出部と同一層構成で同
一電極材料である信号を増幅させるための少なくとも１
つの増幅用ＨＥＭＴとが同一基板上にモノリシックに集
積されており、ホールを吐き出す手段と増幅用ＨＥＭＴ
とは電気的にアイソレートされており、光検出部の光電
流を１つの増幅用ＨＥＭＴのゲート電極に印加すること
を特徴とする光検出器により達成される。この構成によ
り、作製工程を実質的にほとんど変えることなく、光検
出部単体の光応答特性と光電流特性を向上させると同時
に、検出部と増幅部との間に生ずる浮遊容量・入力容量
を低下させることで、雑音・応答特性を向上し、光検出
部単体の特性をほとんど劣化させることなく光電流出力
を増幅することが可能になっている。また、光検出特性
を向上させ、さらに、同一層構成の増幅部を、ホール吐
き出し電極からの影響を受けないように電気的に分離す
ることで、増幅部のチャネルの狭窄を防ぎ増幅効率を上
げると共に消費電力を低減する。
【００１１】
【実施例１】図１に、本発明の第１の実施例を示す。本
実施例においてはＩＩＩ−Ｖ族化合物半導体であるＡｌ
xＧａ1-xＡｓ／ＧａＡｓ系にて説明を行う。本素子の光
検出部と光増幅部は、ＨＥＭＴ構成であるため、ソース
電極１１、２１、ドレイン電極１２、２２として、Ａｕ
／Ｎｉ／Ａｕ−Ｇｅをオーミック接触で用い、また、ゲ
ート電極１３、２３としてＴｉ／Ｐｔ／Ａｕをショット
キー接触で用い、そして、ホール吐き出し用電極１４に
はＣｒ／Ａｕをオーミック接触で用いる。光検出用ＨＥ
ＭＴの素子サイズとしては、ゲート長１μｍ、ゲート幅
５μｍ、ソース・ゲート間隔２μｍ、ゲート・ドレイン
間隔２μｍであり、一方、増幅用ＨＥＭＴのゲート幅は
１５０μｍで、他は光検出用ＨＥＭＴの素子サイズと同
サイズであり、また、光検出用ＨＥＭＴ１０と増幅用Ｈ
ＥＭＴ２０の間隔は１５０μｍとなっている。光検出用
ＨＥＭＴ１０と信号増幅用ＨＥＭＴ２０とは、ホール吐
き出し電極１４以外は層構成、電極材料共に全く同一の
ものとなっている。
実施例においてはＩＩＩ−Ｖ族化合物半導体であるＡｌ
xＧａ1-xＡｓ／ＧａＡｓ系にて説明を行う。本素子の光
検出部と光増幅部は、ＨＥＭＴ構成であるため、ソース
電極１１、２１、ドレイン電極１２、２２として、Ａｕ
／Ｎｉ／Ａｕ−Ｇｅをオーミック接触で用い、また、ゲ
ート電極１３、２３としてＴｉ／Ｐｔ／Ａｕをショット
キー接触で用い、そして、ホール吐き出し用電極１４に
はＣｒ／Ａｕをオーミック接触で用いる。光検出用ＨＥ
ＭＴの素子サイズとしては、ゲート長１μｍ、ゲート幅
５μｍ、ソース・ゲート間隔２μｍ、ゲート・ドレイン
間隔２μｍであり、一方、増幅用ＨＥＭＴのゲート幅は
１５０μｍで、他は光検出用ＨＥＭＴの素子サイズと同
サイズであり、また、光検出用ＨＥＭＴ１０と増幅用Ｈ
ＥＭＴ２０の間隔は１５０μｍとなっている。光検出用
ＨＥＭＴ１０と信号増幅用ＨＥＭＴ２０とは、ホール吐
き出し電極１４以外は層構成、電極材料共に全く同一の
ものとなっている。
【００１２】ここで、作成プロセスについて説明する。
ＳＩ−ＧａＡｓ基板１上に、φ−ＧａＡｓバッファ層２
を厚さ１．０μｍで、ｐ+−ＧａＡｓコンタクト層３を
厚さ０．５μｍで、ｐ−ＧａＡｓ層４を厚さ０．５μｍ
で、２次元電子ガス層を含むφ−ＧａＡｓ光検出層５を
厚さ０．０５μｍで、φ−Ａｌ0.3Ｇａ0.7Ａｓスペーサ
層６を厚さ０．００８μｍで、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ
層７を厚さ０．０５μｍで、ｎ+−ＧａＡｓコンタクト
層８を厚さ０．０３μｍで、ＭＢＥ法を用いて順次積層
する。まず、フォトリソグラフィ法によりソース電極１
１、２１の形成部、ドレイン電極１２、２２の形成部以
外をレジストで覆い、ｎ+−ＧａＡｓコンタクト層８を
エッチング除去する。同じくフォトリソグラフィ法によ
りホール吐き出し電極１４の形成部以外をレジストで覆
い、ｐ+−ＧａＡｓコンタクト層３までエッチングす
る。ここで、サンプルを加熱し、スパッタリング法によ
り全面に酸化シリコン９を厚さ０．０５μｍで蒸着した
後、光検出用ＨＥＭＴ１０と信号増幅用ＨＥＭＴ２０と
の間に電気的分離部３０を形成するため、電気的分離部
３０以外の部分をフォトリソグラフィ法によりレジスト
で覆い、酸化シリコン９をバッファフッ酸で、半導体ウ
ェハーを硫酸系のエッチング液によりφ−ＧａＡｓバッ
ファ層２に達する迄エッチングし、ＭＯＣＶＤ法により
φ−Ａｓ0.3Ｇａ0.7Ａｓ高抵抗埋め込み層３１を形成す
る。
ＳＩ−ＧａＡｓ基板１上に、φ−ＧａＡｓバッファ層２
を厚さ１．０μｍで、ｐ+−ＧａＡｓコンタクト層３を
厚さ０．５μｍで、ｐ−ＧａＡｓ層４を厚さ０．５μｍ
で、２次元電子ガス層を含むφ−ＧａＡｓ光検出層５を
厚さ０．０５μｍで、φ−Ａｌ0.3Ｇａ0.7Ａｓスペーサ
層６を厚さ０．００８μｍで、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ
層７を厚さ０．０５μｍで、ｎ+−ＧａＡｓコンタクト
層８を厚さ０．０３μｍで、ＭＢＥ法を用いて順次積層
する。まず、フォトリソグラフィ法によりソース電極１
１、２１の形成部、ドレイン電極１２、２２の形成部以
外をレジストで覆い、ｎ+−ＧａＡｓコンタクト層８を
エッチング除去する。同じくフォトリソグラフィ法によ
りホール吐き出し電極１４の形成部以外をレジストで覆
い、ｐ+−ＧａＡｓコンタクト層３までエッチングす
る。ここで、サンプルを加熱し、スパッタリング法によ
り全面に酸化シリコン９を厚さ０．０５μｍで蒸着した
後、光検出用ＨＥＭＴ１０と信号増幅用ＨＥＭＴ２０と
の間に電気的分離部３０を形成するため、電気的分離部
３０以外の部分をフォトリソグラフィ法によりレジスト
で覆い、酸化シリコン９をバッファフッ酸で、半導体ウ
ェハーを硫酸系のエッチング液によりφ−ＧａＡｓバッ
ファ層２に達する迄エッチングし、ＭＯＣＶＤ法により
φ−Ａｓ0.3Ｇａ0.7Ａｓ高抵抗埋め込み層３１を形成す
る。
【００１３】次いで、ホール吐き出し電極１４の形成部
以外をレジストで覆い酸化シリコン９をバッファフッ酸
を用いてエッチングし、Ｃｒ／Ａｕを連続蒸着した後、
レジストを剥離剤で除去することで、ホール吐き出し用
電極１４をリフトオフ形成する。同様に、ソース電極１
１、１２とドレイン電極２１、２２の部分、カソード電
極４１の部分以外をレジストで覆い酸化シリコン９をエ
ッチングし、Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着した
後、ソース電極１１、２１、ドレイン電極１２、２２、
ドーナツ状のカソード電極４１をリフトオフ形成する。
ここで、これまで形成された電極のオーミックコンタク
トをとるためにアロイを行う。次いで、レジストパター
ンを形成後Ｔｉ／Ａｕを連続蒸着し、引き出し電極（相
互接続メタル）１５をリフトオフ形成する。
以外をレジストで覆い酸化シリコン９をバッファフッ酸
を用いてエッチングし、Ｃｒ／Ａｕを連続蒸着した後、
レジストを剥離剤で除去することで、ホール吐き出し用
電極１４をリフトオフ形成する。同様に、ソース電極１
１、１２とドレイン電極２１、２２の部分、カソード電
極４１の部分以外をレジストで覆い酸化シリコン９をエ
ッチングし、Ａｕ−Ｇｅ／Ｎｉ／Ａｕを連続蒸着した
後、ソース電極１１、２１、ドレイン電極１２、２２、
ドーナツ状のカソード電極４１をリフトオフ形成する。
ここで、これまで形成された電極のオーミックコンタク
トをとるためにアロイを行う。次いで、レジストパター
ンを形成後Ｔｉ／Ａｕを連続蒸着し、引き出し電極（相
互接続メタル）１５をリフトオフ形成する。
【００１４】最後に、ゲート電極１３、２３の部分、ア
ノード電極４２の部分以外をレジストマスクで覆い、酸
化シリコン９をバッファフッ酸で、ｎ+−ＧａＡｓコン
タクト層６をアンモニア系のエッチング液により選択的
にエッチングし、Ｔｉ／Ｐｔ／Ａｕを連続蒸着した後、
リフトオフによりゲート電極１３、２３、円形のアノー
ド電極４２を形成する。
ノード電極４２の部分以外をレジストマスクで覆い、酸
化シリコン９をバッファフッ酸で、ｎ+−ＧａＡｓコン
タクト層６をアンモニア系のエッチング液により選択的
にエッチングし、Ｔｉ／Ｐｔ／Ａｕを連続蒸着した後、
リフトオフによりゲート電極１３、２３、円形のアノー
ド電極４２を形成する。
【００１５】上記プロセスにより容易に集積された光検
出器の動作について説明する。光検出用ＨＥＭＴ１０の
ドレイン電極１２に、ソース電極１１に対して正の電界
ＶDを印加し、ゲート電極１３にソース電極１１に対し
て負の電界ＶGを印加してバイアス状態とする。図２
は、本素子の光検出用ＨＥＭＴ１０のゲート電極１３下
の半導体層のエネルギーバンド図を示したもので、同図
において、破線はゲート１３に電圧を掛けない場合を示
し、実線は後に説明するピンチオフ状態を示したもので
ある。本素子においては、ゲート電極１３はｎ−Ａｌ
0.3Ｇａ0.7Ａｓ層７に対しショットキー接触しており、
ここから基板１側に空乏層が伸びている。負のゲート電
圧ＶGを印加すればエネルギーバンドは破線のものか
ら、実線の方へと変わって行き、チャネル幅は狭くな
る。その結果、ドレイン電極１２とソース１１電極間に
流れる電流ＩDが減少する。いま、ＶGを変化させ、実線
に示すように２次元電子ガス層に電子が存在しない（ピ
ンチオフ）状態にすると、チャネルが閉じられ、電流Ｉ
Dの値は０となる。この状態で、上面から光５０を入射
すると、光検出層５で吸収された光は、電流キャリアで
ある電子とホール（正孔）を光強度に応じた量だけ生成
する。電子は、平衡状態時に２次元電子ガス層を形成し
ていた部分に流れ込み、電界により直ちにドレイン電極
１２に到達して検出される。その結果、光強度に応じた
電流ＩDが流れるようになる。本素子においては、ｎ−
Ａｌ0.3Ｇａ0.7Ａｓ層７直下にスペーサ層６をおくこと
で、２次元電子ガス層から染み出して走行する電子の移
動度を高めている。
出器の動作について説明する。光検出用ＨＥＭＴ１０の
ドレイン電極１２に、ソース電極１１に対して正の電界
ＶDを印加し、ゲート電極１３にソース電極１１に対し
て負の電界ＶGを印加してバイアス状態とする。図２
は、本素子の光検出用ＨＥＭＴ１０のゲート電極１３下
の半導体層のエネルギーバンド図を示したもので、同図
において、破線はゲート１３に電圧を掛けない場合を示
し、実線は後に説明するピンチオフ状態を示したもので
ある。本素子においては、ゲート電極１３はｎ−Ａｌ
0.3Ｇａ0.7Ａｓ層７に対しショットキー接触しており、
ここから基板１側に空乏層が伸びている。負のゲート電
圧ＶGを印加すればエネルギーバンドは破線のものか
ら、実線の方へと変わって行き、チャネル幅は狭くな
る。その結果、ドレイン電極１２とソース１１電極間に
流れる電流ＩDが減少する。いま、ＶGを変化させ、実線
に示すように２次元電子ガス層に電子が存在しない（ピ
ンチオフ）状態にすると、チャネルが閉じられ、電流Ｉ
Dの値は０となる。この状態で、上面から光５０を入射
すると、光検出層５で吸収された光は、電流キャリアで
ある電子とホール（正孔）を光強度に応じた量だけ生成
する。電子は、平衡状態時に２次元電子ガス層を形成し
ていた部分に流れ込み、電界により直ちにドレイン電極
１２に到達して検出される。その結果、光強度に応じた
電流ＩDが流れるようになる。本素子においては、ｎ−
Ａｌ0.3Ｇａ0.7Ａｓ層７直下にスペーサ層６をおくこと
で、２次元電子ガス層から染み出して走行する電子の移
動度を高めている。
【００１６】一方、ホール吐き出し電極１４がソース１
１に対して負の電界を掛けられ逆バイアス状態になって
いるので、ホールは電極１４から吐き出され、光検出に
は関与せず、応答特性が高まるが、その反面、電流ＩD
の値は小さなものとなっている。そこで、このＩDを増
幅するために、本実施例では図３に示すようなトランス
インピーダンス型増幅回路を構成する。
１に対して負の電界を掛けられ逆バイアス状態になって
いるので、ホールは電極１４から吐き出され、光検出に
は関与せず、応答特性が高まるが、その反面、電流ＩD
の値は小さなものとなっている。そこで、このＩDを増
幅するために、本実施例では図３に示すようなトランス
インピーダンス型増幅回路を構成する。
【００１７】図３中、１０ａはＨＥＭＴ光検出部で、２
０ａ、２０ｂ、２０ｃが増幅用のＨＥＭＴ、４０ａ、４
０ｂがショットキーダイオード、そして、ＲFが帰還抵
抗である。本素子ではこれら３つの増幅用ＨＥＭＴと１
つの光検出用ＨＥＭＴ、および、２つのダイオードがモ
ノリシックに集積されたものである。光検出用ＨＥＭＴ
１０ａのドレイン電流ＩDが増幅用ＨＥＭＴ２０ａのゲ
ートに接続することで増幅回路に信号を入力する。ここ
で、増幅用ＨＥＭＴ２０ａ、２０ｂ、２０ｃはホール吐
き出し電極１４とは電気的に分離されているため、通常
のＨＥＭＴとして動作可能となる。トランスインピーダ
ンス型増幅回路は広いダイナミックレンジで動作するの
で、たとえ入力パワーが大きくかなり大きな光電電流を
発生させる様な場合でも、殆ど全てのバイアス電圧がダ
イオード端に現れる。帰還抵抗ＲFは熱ノイズを決定す
る。ノイズを最小にし出力電圧を最大にする為には、帰
還抵抗ＲFは大きくなければならない。
０ａ、２０ｂ、２０ｃが増幅用のＨＥＭＴ、４０ａ、４
０ｂがショットキーダイオード、そして、ＲFが帰還抵
抗である。本素子ではこれら３つの増幅用ＨＥＭＴと１
つの光検出用ＨＥＭＴ、および、２つのダイオードがモ
ノリシックに集積されたものである。光検出用ＨＥＭＴ
１０ａのドレイン電流ＩDが増幅用ＨＥＭＴ２０ａのゲ
ートに接続することで増幅回路に信号を入力する。ここ
で、増幅用ＨＥＭＴ２０ａ、２０ｂ、２０ｃはホール吐
き出し電極１４とは電気的に分離されているため、通常
のＨＥＭＴとして動作可能となる。トランスインピーダ
ンス型増幅回路は広いダイナミックレンジで動作するの
で、たとえ入力パワーが大きくかなり大きな光電電流を
発生させる様な場合でも、殆ど全てのバイアス電圧がダ
イオード端に現れる。帰還抵抗ＲFは熱ノイズを決定す
る。ノイズを最小にし出力電圧を最大にする為には、帰
還抵抗ＲFは大きくなければならない。
【００１８】本実施例においては、ダイオード４０ａ、
４０ｂは電圧を合わせるために２段に接続されている
が、合わせる電圧によって、その数を増源させることは
容易である。こういった回路を構成する場合、電極間を
結ぶための配線容量が問題となるが、本実施例において
は、光検出素子１０ａと、増幅用の電気素子２０ａ、２
０ｂ、２０ｃとが全く同じ層構成であるために、余分な
層構成を積層する必要もなく、素子間の段差もほとんど
ない。よって、相互接続メタル１５の幅も２μｍ程度に
抑えることができ、容量を低下できる。
４０ｂは電圧を合わせるために２段に接続されている
が、合わせる電圧によって、その数を増源させることは
容易である。こういった回路を構成する場合、電極間を
結ぶための配線容量が問題となるが、本実施例において
は、光検出素子１０ａと、増幅用の電気素子２０ａ、２
０ｂ、２０ｃとが全く同じ層構成であるために、余分な
層構成を積層する必要もなく、素子間の段差もほとんど
ない。よって、相互接続メタル１５の幅も２μｍ程度に
抑えることができ、容量を低下できる。
【００１９】
【実施例２】図３に本発明の第２の実施例を示す。本実
施例においてもＩＩＩ−Ｖ族化合物半導体であるＡｌx
Ｇａ1-xＡｓ／ＧａＡｓ系にて説明を行う。本素子の光
検出部は、変調ドープによる２次元電子ガス層をチャネ
ルに用いたｐｎヘテロ接合ゲートを有するＨＥＭＴ構成
である。
施例においてもＩＩＩ−Ｖ族化合物半導体であるＡｌx
Ｇａ1-xＡｓ／ＧａＡｓ系にて説明を行う。本素子の光
検出部は、変調ドープによる２次元電子ガス層をチャネ
ルに用いたｐｎヘテロ接合ゲートを有するＨＥＭＴ構成
である。
【００２０】ＳＩ−ＧａＡｓ基板１上に、φ−ＧａＡｓ
バッファ層２を厚さ１．０μｍで、ｐ+−ＧａＡｓコン
タクト層３を厚さ０．５μｍで、ｐ+−Ａｌ0.5Ｇａ0.5
Ａｓ下部クラッド層６１を厚さ０．８μｍで、φ−Ａｌ
0.2Ｇａ0.8Ａｓ下部光ガイド層６２を厚さ０．２μｍ
で、電子走行層であるφ−ＧａＡｓ量子井戸層６３を厚
さ１５０Åで、φ−Ａｌ0.2Ｇａ0.8Ａｓスペーサ層６４
を厚さ３０Åで、１×１０18Ｓｉをドープしたｎ−Ａｌ
0.2Ｇａ0.8Ａｓ電子供給層６５を厚さ５００Åで、ｎ−
ＧａＡｓエッチストップ層６６を厚さ１００Åで、ｐ−
Ａｌ0.2Ｇａ0.8Ａｓ上部光ガイド層６７を厚さ０．２μ
ｍで、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ上部クラッド層６８を厚
さ０．８μｍで、ｐ+−ＧａＡｓゲート電極コンタクト
層６９を厚さ０．５μｍで、ＭＢＥ法を用いて順次積層
する。層６２、６３、６４、６５、６６、６７が光ガイ
ド層を形成する。フォトリソグラフィ法によりゲート電
極７３、８３の部分をレジストで覆いｎ−ＧａＡｓ活性
層６６までエッチングすることで、幅２．３μｍのスト
ライプ状のゲート兼リッジを形成し、今度は、ホール吐
き出し電極７４を形成する部分以外をレジストで覆いｐ
+−ＧａＡｓコンタクト層３までエッチングし、次い
で、電気的分離部９０以外をレジストで覆い、φ−Ｇａ
Ａｓバッファ層２までエッチングすることで電気的分離
部８０を形成する。ここで、全面にスパッタリング法に
よりＳｉＯ2保護膜９１を成膜し、レジストのスピンコ
ート塗布とＣＦ4ガスのドライエッチングを用いたセル
フアラインプロセスによりゲート電極７３、８３の部分
のＳｉＯ2膜９１をエッチング除去しＣｒ／Ａｕを連続
蒸着した後、リフトオフによりゲート電極７３、８３を
形成する。次いで、吐き出し電極７４の部分の回りと電
気的分離部９０をレジストで覆い、このレジストとゲー
ト電極７３、８３をマスクとしてＳｉＯ2膜９１をエッ
チング除去しＡｕ−Ｇｅ／Ａｕを連続蒸着し、レジスト
剥離液によりリフトオフすることでソース電極７１、８
１及びドレイン電極７２、８２を形成する。そして、吐
き出し電極７４の部分以外をレジストでマスクし、バッ
ファフッ酸によりＳｉＯ2膜９１をエッチング除去して
Ｃｒ／Ａｕを連続蒸着した後、リフトオフにより吐き出
し電極７４を形成し、これまで形成された電極全てにつ
いてオーミックコンタクトをとるためにアロイを行う。
バッファ層２を厚さ１．０μｍで、ｐ+−ＧａＡｓコン
タクト層３を厚さ０．５μｍで、ｐ+−Ａｌ0.5Ｇａ0.5
Ａｓ下部クラッド層６１を厚さ０．８μｍで、φ−Ａｌ
0.2Ｇａ0.8Ａｓ下部光ガイド層６２を厚さ０．２μｍ
で、電子走行層であるφ−ＧａＡｓ量子井戸層６３を厚
さ１５０Åで、φ−Ａｌ0.2Ｇａ0.8Ａｓスペーサ層６４
を厚さ３０Åで、１×１０18Ｓｉをドープしたｎ−Ａｌ
0.2Ｇａ0.8Ａｓ電子供給層６５を厚さ５００Åで、ｎ−
ＧａＡｓエッチストップ層６６を厚さ１００Åで、ｐ−
Ａｌ0.2Ｇａ0.8Ａｓ上部光ガイド層６７を厚さ０．２μ
ｍで、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ上部クラッド層６８を厚
さ０．８μｍで、ｐ+−ＧａＡｓゲート電極コンタクト
層６９を厚さ０．５μｍで、ＭＢＥ法を用いて順次積層
する。層６２、６３、６４、６５、６６、６７が光ガイ
ド層を形成する。フォトリソグラフィ法によりゲート電
極７３、８３の部分をレジストで覆いｎ−ＧａＡｓ活性
層６６までエッチングすることで、幅２．３μｍのスト
ライプ状のゲート兼リッジを形成し、今度は、ホール吐
き出し電極７４を形成する部分以外をレジストで覆いｐ
+−ＧａＡｓコンタクト層３までエッチングし、次い
で、電気的分離部９０以外をレジストで覆い、φ−Ｇａ
Ａｓバッファ層２までエッチングすることで電気的分離
部８０を形成する。ここで、全面にスパッタリング法に
よりＳｉＯ2保護膜９１を成膜し、レジストのスピンコ
ート塗布とＣＦ4ガスのドライエッチングを用いたセル
フアラインプロセスによりゲート電極７３、８３の部分
のＳｉＯ2膜９１をエッチング除去しＣｒ／Ａｕを連続
蒸着した後、リフトオフによりゲート電極７３、８３を
形成する。次いで、吐き出し電極７４の部分の回りと電
気的分離部９０をレジストで覆い、このレジストとゲー
ト電極７３、８３をマスクとしてＳｉＯ2膜９１をエッ
チング除去しＡｕ−Ｇｅ／Ａｕを連続蒸着し、レジスト
剥離液によりリフトオフすることでソース電極７１、８
１及びドレイン電極７２、８２を形成する。そして、吐
き出し電極７４の部分以外をレジストでマスクし、バッ
ファフッ酸によりＳｉＯ2膜９１をエッチング除去して
Ｃｒ／Ａｕを連続蒸着した後、リフトオフにより吐き出
し電極７４を形成し、これまで形成された電極全てにつ
いてオーミックコンタクトをとるためにアロイを行う。
【００２１】上記プロセスにより集積された光検出器の
動作について説明する。光検出用ＨＥＭＴ７０のドレイ
ン電極７２に、ソース電極７１に対して正の電界ＶDを
印加し、ゲート電極７３にソース電極７１に対して負の
電界ＶGを印加してバイアス状態とする。図５は、本素
子の光検出用ＨＥＭＴ７０のゲート電極７３下の電子走
行層６３付近のエネルギーバンド図を示したものであ
る。電子走行層であるφ−ＧａＡｓ量子井戸層６３に
は、図５に示すように、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ電子供
給層６５から電子が移り２次元電子ガスを形成する。本
素子においては、ゲート電極７３下のｐ−Ａｌ0.2Ｇａ
0.8Ａｓ６７とｎ−ＧａＡｓ層６６の界面が、第１実施
例におけるゲート電極１３、２３とｎ−Ａｌ0.3Ｇａ0.7
Ａｓ層７の界面に相当する。したがって、この界面に掛
かる電圧ＶGを変化させることで、２次元電子ガスの濃
度は変化し、その結果、ドレイン電極とソース電極間の
電流ＩDが変化し、ピンチオフ状態を形成できる。本素
子においては、ゲート電極７３下のφ−Ａｌ0.2Ｇａ0.8
Ａｓ下部光ガイド層６２からｐ−Ａｌ0.2Ｇａ0.8Ａｓ上
部光ガイド層６７を光ガイド層とした３次元導波路構造
となっており、φ−ＧａＡｓ量子井戸層６３では効率良
く電子−正孔対が生成されて光電流に変わる。この時、
電子はすぐに電子走行層６３を介してドレイン電極に流
れ込む。本素子では、電子走行層６３近傍から基板側の
光侵入領域で生成されたホールは電極１４を介して吐き
出され、また、ゲート電極７３側の光侵入領域ではゲー
ト電極７３によりホールが吸い出されるので、ホールは
光検出に関与せず、応答速度は高いが、光電流ＩDの値
は小さなものとなっている。そこで、このＩDを増幅す
るために、本実施例では図６に示すようなハイインピー
ダンス型増幅回路を構成する。
動作について説明する。光検出用ＨＥＭＴ７０のドレイ
ン電極７２に、ソース電極７１に対して正の電界ＶDを
印加し、ゲート電極７３にソース電極７１に対して負の
電界ＶGを印加してバイアス状態とする。図５は、本素
子の光検出用ＨＥＭＴ７０のゲート電極７３下の電子走
行層６３付近のエネルギーバンド図を示したものであ
る。電子走行層であるφ−ＧａＡｓ量子井戸層６３に
は、図５に示すように、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ電子供
給層６５から電子が移り２次元電子ガスを形成する。本
素子においては、ゲート電極７３下のｐ−Ａｌ0.2Ｇａ
0.8Ａｓ６７とｎ−ＧａＡｓ層６６の界面が、第１実施
例におけるゲート電極１３、２３とｎ−Ａｌ0.3Ｇａ0.7
Ａｓ層７の界面に相当する。したがって、この界面に掛
かる電圧ＶGを変化させることで、２次元電子ガスの濃
度は変化し、その結果、ドレイン電極とソース電極間の
電流ＩDが変化し、ピンチオフ状態を形成できる。本素
子においては、ゲート電極７３下のφ−Ａｌ0.2Ｇａ0.8
Ａｓ下部光ガイド層６２からｐ−Ａｌ0.2Ｇａ0.8Ａｓ上
部光ガイド層６７を光ガイド層とした３次元導波路構造
となっており、φ−ＧａＡｓ量子井戸層６３では効率良
く電子−正孔対が生成されて光電流に変わる。この時、
電子はすぐに電子走行層６３を介してドレイン電極に流
れ込む。本素子では、電子走行層６３近傍から基板側の
光侵入領域で生成されたホールは電極１４を介して吐き
出され、また、ゲート電極７３側の光侵入領域ではゲー
ト電極７３によりホールが吸い出されるので、ホールは
光検出に関与せず、応答速度は高いが、光電流ＩDの値
は小さなものとなっている。そこで、このＩDを増幅す
るために、本実施例では図６に示すようなハイインピー
ダンス型増幅回路を構成する。
【００２２】図６中、７０ａがホール吐き出し電極を備
えた光検出用ＨＥＭＴであり、８０ａ、８０ｂ、８０ｃ
が増幅用のＨＥＭＴ、そして、ＲFが負荷抵抗である。
本素子はこれら３つの増幅用ＨＥＭＴと光検出用ＨＥＭ
Ｔ１つとが集積されたものである。ハイインピーダンス
型増幅回路では、負荷抵抗ＲFが大きく増幅器の入力イ
ンピーダンスは大きくなり、熱ノイズは最小になる。し
かし、帯域幅は狭くなるので、高感度（低ノイズ）検出
と狭いダイナミックレンジでよい場合に好適に用いられ
る。
えた光検出用ＨＥＭＴであり、８０ａ、８０ｂ、８０ｃ
が増幅用のＨＥＭＴ、そして、ＲFが負荷抵抗である。
本素子はこれら３つの増幅用ＨＥＭＴと光検出用ＨＥＭ
Ｔ１つとが集積されたものである。ハイインピーダンス
型増幅回路では、負荷抵抗ＲFが大きく増幅器の入力イ
ンピーダンスは大きくなり、熱ノイズは最小になる。し
かし、帯域幅は狭くなるので、高感度（低ノイズ）検出
と狭いダイナミックレンジでよい場合に好適に用いられ
る。
【００２３】本実施例においても、光検出素子７０ａ
と、増幅用の電気素子８０ａ、８０ｂ、８０ｃとが全く
同じ層構成であるために、余分な層構成を積層する必要
もなく、容量を低下でき、また、集積するために追加さ
れるプロセスも工程数はわずかで、容易なものとなって
いる。特に、本素子のように光を半導体内に導波させる
場合は、光吸収層以外で、光が照射される部分が大き
く、基板側部分が半絶縁性でかつバイアスされていない
時には、格子の欠陥、不純物等が光照射により活性化さ
れたりすることで、フェルミ準位が不安定となり、その
結果、光電流特性や、さらには周波数応答特性にも悪影
響を与える。従って、本実施例のように、光吸収層以外
の光が照射される領域もバイアスを掛けてキャリアが流
れるようにおくことは極めて有効である。また、本素子
では、光検出部にのみホール吐き出し機構を設けている
ため、両素子を電気的に分離せずに、両素子にホール吐
き出し機構を設けた場合に比べ、動作時の消費電力は圧
倒的に少ない。
と、増幅用の電気素子８０ａ、８０ｂ、８０ｃとが全く
同じ層構成であるために、余分な層構成を積層する必要
もなく、容量を低下でき、また、集積するために追加さ
れるプロセスも工程数はわずかで、容易なものとなって
いる。特に、本素子のように光を半導体内に導波させる
場合は、光吸収層以外で、光が照射される部分が大き
く、基板側部分が半絶縁性でかつバイアスされていない
時には、格子の欠陥、不純物等が光照射により活性化さ
れたりすることで、フェルミ準位が不安定となり、その
結果、光電流特性や、さらには周波数応答特性にも悪影
響を与える。従って、本実施例のように、光吸収層以外
の光が照射される領域もバイアスを掛けてキャリアが流
れるようにおくことは極めて有効である。また、本素子
では、光検出部にのみホール吐き出し機構を設けている
ため、両素子を電気的に分離せずに、両素子にホール吐
き出し機構を設けた場合に比べ、動作時の消費電力は圧
倒的に少ない。
【００２４】
【発明の効果】以上説明したように、本発明では以下の
ような効果がある。 １．ホール吐き出しにより、光周波数応答特性が向上す
る。 ２．ホールの蓄積による電界が発生しなくなるので、光
検出部全体に渡って電位が安定し光電流特性が向上す
る。 ３．光検出部と増幅部が同一層構成となっているので、
層構成による容量を低減でき、時間応答特性、雑音特性
が向上する。 ４．ホールを吐き出すことにより微弱になる光電流を、
特性をほとんど劣化させることなく増幅できるので、検
出感度が向上する。 ５．集積化するために増えたプロセスはほとんどなく、
またあっても容易なものである。
ような効果がある。 １．ホール吐き出しにより、光周波数応答特性が向上す
る。 ２．ホールの蓄積による電界が発生しなくなるので、光
検出部全体に渡って電位が安定し光電流特性が向上す
る。 ３．光検出部と増幅部が同一層構成となっているので、
層構成による容量を低減でき、時間応答特性、雑音特性
が向上する。 ４．ホールを吐き出すことにより微弱になる光電流を、
特性をほとんど劣化させることなく増幅できるので、検
出感度が向上する。 ５．集積化するために増えたプロセスはほとんどなく、
またあっても容易なものである。
【図１】本発明の第１の実施例の断面図。
【図２】本発明の第１の実施例のキャリアの動きを示し
たエネルギーバンド図。
たエネルギーバンド図。
【図３】本発明の第１の実施例の回路図。
【図４】本発明の第２の実施例の断面図。
【図５】本発明の第２の実施例のキャリアの動きを示し
たエネルギーバンド図。
たエネルギーバンド図。
【図６】本発明の第２の実施例の回路図。
【図７】本発明の第１の従来例（素子Ａ）を表す図。
【図８】本発明の第２の従来例（素子Ｂ）を表す図。
１、１００１ 半絶縁性ＧａＡｓ基板 ２、１００２ φ−ＧａＡｓバッファ層 ３ ｐ+−ＧａＡｓコンタクト層 ４ ｐ-−ＧａＡｓ層 ５ φ−ＧａＡｓ光検出層 ６ φ−Ａｌ0.3Ｇａ0.7Ａｓスペーサ層 ７、１００３ ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層 ８、１００４ ｎ+−ＧａＡｓコンタクト層 ９、９１ 酸化シリコン １０、１０ａ 光検出用ＨＥＭＴ １１、２１、７１、８１、１０１１、１０３１ ソー
ス電極 １２、２２、７２、８２、１０１２、１０３２ ドレ
イン電極 １３、２３、７３、８３、１０１３、１０３３ ゲー
ト電極 １４、７４、１０３４ ホール吐き出し電極 １５ 引き出し電極 ２０、２０ａ、２０ｂ、２０ｃ、８０、８０ａ、８０
ｂ、８０ｃ 信号増幅用ＨＥＭＴ ３０、９０ 電気的分離部 ３１ φ−Ａｌ0.3Ｇａ0.7Ａｓ高抵抗埋め込み層 ４０、４０ａ、４０ｂ ダイオード ４１ カソード電極 ４２ アノード電極 ５０ 入射光 ６１ ｐ+−Ａｌ0.5Ｇａ0.5Ａｓ下部クラッド層 ６２ φ−Ａｌ0.2Ｇａ0.8Ａｓ下部光ガイド層 ６３ φ−ＧａＡｓ量子井戸層 ６４ φ−Ａｌ0.2Ｇａ0.8Ａｓスペーサ層 ６５ ｎ−Ａｌ0.2Ｇａ0.8Ａｓ電子供給層 ６６ ｎ−ＧａＡｓエッチストップ層 ６７ ｐ−Ａｌ0.2Ｇａ0.8Ａｓ上部光ガイド層 ６８ ｐ −Ａｌ0.5Ｇａ0.5Ａｓ上部クラッド層 ６９ ｐ+−ＧａＡｓゲート電極コンタクト層 ７０、７０ａ 光検出用ＨＥＭＴ １０２１ ｐ−ＧａＡｓ基板 １０２２ ｐ−ＧａＡｓバッファ層 １０２３ φ−Ｇａ Ａｓ層 １０２４ ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層 １０２５ ｎ+−ＧａＡｓコンタクト層
ス電極 １２、２２、７２、８２、１０１２、１０３２ ドレ
イン電極 １３、２３、７３、８３、１０１３、１０３３ ゲー
ト電極 １４、７４、１０３４ ホール吐き出し電極 １５ 引き出し電極 ２０、２０ａ、２０ｂ、２０ｃ、８０、８０ａ、８０
ｂ、８０ｃ 信号増幅用ＨＥＭＴ ３０、９０ 電気的分離部 ３１ φ−Ａｌ0.3Ｇａ0.7Ａｓ高抵抗埋め込み層 ４０、４０ａ、４０ｂ ダイオード ４１ カソード電極 ４２ アノード電極 ５０ 入射光 ６１ ｐ+−Ａｌ0.5Ｇａ0.5Ａｓ下部クラッド層 ６２ φ−Ａｌ0.2Ｇａ0.8Ａｓ下部光ガイド層 ６３ φ−ＧａＡｓ量子井戸層 ６４ φ−Ａｌ0.2Ｇａ0.8Ａｓスペーサ層 ６５ ｎ−Ａｌ0.2Ｇａ0.8Ａｓ電子供給層 ６６ ｎ−ＧａＡｓエッチストップ層 ６７ ｐ−Ａｌ0.2Ｇａ0.8Ａｓ上部光ガイド層 ６８ ｐ −Ａｌ0.5Ｇａ0.5Ａｓ上部クラッド層 ６９ ｐ+−ＧａＡｓゲート電極コンタクト層 ７０、７０ａ 光検出用ＨＥＭＴ １０２１ ｐ−ＧａＡｓ基板 １０２２ ｐ−ＧａＡｓバッファ層 １０２３ φ−Ｇａ Ａｓ層 １０２４ ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層 １０２５ ｎ+−ＧａＡｓコンタクト層
Claims (4)
- 【請求項１】 ２次元電子ガスを含む層を光検出層と
し、ソース−ドレイン電極間を流れる電流により該光検
出層に入力される光を検出するＨＥＭＴ型光検出部を備
えた光検出器であって、前記光検出部と、該光検出部の
光検出層外の領域に生じるホールを吐き出す手段と、前
記光検出部と同一層構成で同一電極材料構成である信号
を増幅するための少なくとも１つの増幅用ＨＥＭＴとが
同一基板上にモノリシックに集積されており、該増幅用
ＨＥＭＴは前記ホールを吐き出す手段とは電気的にアイ
ソレートされており、前記光検出部の光電流が１つの増
幅用ＨＥＭＴのゲートに印加されていることを特徴とす
る光検出器。 - 【請求項２】 前記増幅用ＨＥＭＴで構成される増幅回
路が、ダイオードを備えたトランスインピーダンス型の
ものであり、該ダイオードは、ＨＥＭＴと同一層構成、
同一電極材料で構成されたショットキーダイオードであ
ることを特徴とする請求項１記載の光検出器。 - 【請求項３】 前記増幅用ＨＥＭＴで構成される増幅回
路がハイインピーダンス型のものであることを特徴とす
る請求項１記載の光検出器。 - 【請求項４】 前記光検出層に入力される光は導波光で
ある様に構成されていることを特徴とする請求項１記載
の光検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7145496A JPH08316522A (ja) | 1995-05-19 | 1995-05-19 | Ｈｅｍｔ型光検出部を備えた光検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7145496A JPH08316522A (ja) | 1995-05-19 | 1995-05-19 | Ｈｅｍｔ型光検出部を備えた光検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316522A true JPH08316522A (ja) | 1996-11-29 |
Family
ID=15386610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7145496A Pending JPH08316522A (ja) | 1995-05-19 | 1995-05-19 | Ｈｅｍｔ型光検出部を備えた光検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316522A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290858B1 (ko) * | 1999-03-13 | 2001-05-15 | 구자홍 | 양자점 원적외선 수광소자 및 그 제조방법 |
| JP2002151668A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | 光集積回路およびその製造方法 |
| US6541803B1 (en) * | 2000-04-21 | 2003-04-01 | The United States Of America As Represented By The Secretary Of The Army | High-speed high electron mobility transistor photodetector using low temperature gallium arsenide |
| WO2007135739A1 (ja) * | 2006-05-24 | 2007-11-29 | Meijo University | 紫外受光素子 |
| US20120025087A1 (en) * | 2010-06-23 | 2012-02-02 | Daghighian Henry M | MODFET active pixel X-ray detector |
-
1995
- 1995-05-19 JP JP7145496A patent/JPH08316522A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290858B1 (ko) * | 1999-03-13 | 2001-05-15 | 구자홍 | 양자점 원적외선 수광소자 및 그 제조방법 |
| US6541803B1 (en) * | 2000-04-21 | 2003-04-01 | The United States Of America As Represented By The Secretary Of The Army | High-speed high electron mobility transistor photodetector using low temperature gallium arsenide |
| JP2002151668A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | 光集積回路およびその製造方法 |
| WO2007135739A1 (ja) * | 2006-05-24 | 2007-11-29 | Meijo University | 紫外受光素子 |
| KR101027225B1 (ko) * | 2006-05-24 | 2011-04-06 | 각코우호우징 메이조다이가쿠 | 자외선 수광 소자 |
| JP4977695B2 (ja) * | 2006-05-24 | 2012-07-18 | 学校法人 名城大学 | 紫外受光素子 |
| US20120025087A1 (en) * | 2010-06-23 | 2012-02-02 | Daghighian Henry M | MODFET active pixel X-ray detector |
| US8729486B2 (en) * | 2010-06-23 | 2014-05-20 | The Board Of Trustees Of The Leland Stanford Junior University | MODFET active pixel X-ray detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870207B2 (en) | III-V charge coupled device suitable for visible, near and far infra-red detection | |
| US5557117A (en) | Heterojunction bipolar transistor and integrated circuit device using the same | |
| US8441032B2 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| US4625225A (en) | Integrated light detection or generation means and amplifying means | |
| US8354324B2 (en) | Mesa heterojunction phototransistor and method for making same | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| JP2599131B2 (ja) | 集積光検出器−増幅器装置 | |
| US7556976B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| JP3233983B2 (ja) | キャリアの吐き出しの為の手段を有する光検出器及びそれを用いた光通信システム | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| CN111312835B (zh) | 单电子传输雪崩光电二极管结构及制作方法 | |
| US7015120B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| JPH07122774A (ja) | 光検出器 | |
| JP3721586B2 (ja) | 光検出器 | |
| JP2004342733A (ja) | 半導体装置の製造方法及びその製造方法による半導体装置 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| JP4168531B2 (ja) | 高電子移動度光トランジスタ | |
| JP2570424B2 (ja) | 半導体受光素子 | |
| JP4492154B2 (ja) | 光電子集積素子およびその製造方法 | |
| US4999695A (en) | MSM type semiconductor light responsive element | |
| JPH08186240A (ja) | 化合物半導体集積回路装置 | |
| JP2741763B2 (ja) | 半導体装置 | |
| JPH06244395A (ja) | 集積光検出器 |