JPH08316577A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH08316577A JPH08316577A JP11871895A JP11871895A JPH08316577A JP H08316577 A JPH08316577 A JP H08316577A JP 11871895 A JP11871895 A JP 11871895A JP 11871895 A JP11871895 A JP 11871895A JP H08316577 A JPH08316577 A JP H08316577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- type
- substrate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
に大きな影響をあたえる発光部の成長工程での不良を早
期に発見し、素子の良品歩留まりを向上する。 【構成】 n型GaAs基板(ウエハ)1上に、エピタ
キシャル成長により、バッファ層20を形成した後、続
いて、n型下クラッド層21、活性層22、p型上クラ
ッド層23等を順次結晶成長する工程と、その後、該基
板1上に形成された活性層22をウエハ状態で光励起
し、該活性層22からの発光光の減衰時間である蛍光寿
命の測定により、該エピタキシャル成長を行った基板の
良品選別を行う工程と、その後、該良品と判定された基
板に対して、素子構造の形成処理を行う工程とを含んで
いる。
Description
光ダイオード(LED)などの半導体発光素子の製造方
法に関し、特にそのプロセス中に発光層の蛍光寿命の測
定を行うものに関する。
製技術の発達は著しく、情報処理や通信の分野ですでに
その実用化が進んでいる。これらは高品質の結晶成長技
術と微細な構造の加工技術の発達によるものである。中
でも半導体レーザーやLEDなどの発光素子では、特に
高品質な薄層結晶成長処理が不可欠であると同時に、こ
のような結晶成長後の素子構造形成のためのエッチン
グ、埋め込み再成長、電極形成、劈開、実装などの複雑
な処理工程を必要とするものが多い。
スを例に挙げて、従来の半導体発光素子の製造方法につ
いて説明する。
体レーザ素子の製造プロセスを説明するための図であ
り、図2(a)〜図2(d)は主要工程での素子の断面
構造を示す図、図11は上記製造プロセスにおける処理
P1〜P11の流れを示す図である。
子で、そのn型GaAs基板1上にはn型GaAsバッ
ファ層20を介して発光部101aが設けられている。
この発光部101aは、Ga0.4In0.6P活性層22
を、その下側のn型(Al0.7Ga0.3)0.5In0.5P下
クラッド層21と、その上側のp型(Al0.7Ga0.3)
0 .5In0.5P上クラッド層23により挟み込んでなる構
造を有している。
エッチストップ層24を介してメサストライプ部29a
が設けられており、該メサストライブ部29aの両側に
は、その高さが該メサストライプ部29aと同じ程度と
なるようn型GaAs電流狭窄層29が形成されてい
る。ここで、上記メサストライプ部29aは、上記エッ
チストップ層24上に、p型(Al0.7Ga0.3)0.5I
n0.5Pクラッド層25、p型Ga0.5In0.5P薄層2
6、及びp型GaAsコンタクト層27を順次積層して
なる構造となっている。
層29の表面上には、p型電極3が形成され、一方上記
n型GaAs基板1の裏面側には、n型電極2が形成さ
れている。
法、分子線エピタキシー法、有機金属化学気相成長法な
どが代表的である。ここでは分子線エピタキシー法を用
いて、半導体レーザ素子の発光部の薄層結晶成長を含む
処理について説明する。
り前処理P1を施した後、該基板1を基板ホルダに装着
し、分子線エピタキシー装置に導入する。この装置内で
GaAs基板1の熱クリーニングを行った後、図2
(a)に示す半導体レーザ101の発光部101aを構
成する半導体層の結晶成長を行う(処理P2)。
aAsバッファ層20を成長し、続いて、n型(Al
0.7Ga0.3)0.5In0.5P下クラッド層21、Ga0.4
In0.6P活性層22、p型(Al0.7Ga0.3)0.5In
0.5P上クラッド層23を順次結晶成長し、さらに続い
てGaInPエッチストップ層24、p型(Al0.7G
a0.3)0.5In0.5Pクラッド層25、p型Ga0.5In
0.5P薄層26、及びp型GaAsコンタクト層27を
順次結晶成長する(図2(a))。
効率が十分に高くなるように細心の注意を払わなければ
ならない。例えば成長温度に関しては最適成長条件の±
10℃程度に設定しなければならない。
置から取り出し、素子構造形成工程に移る。
ト層27上にAl203などの薄層28を真空蒸着により
形成し、その後フォトリソグラフィと化学エッチングに
より選択的なエッチング処理を行う。この時、図2
(b)に示すように半導体層のエッチングを、上記Ga
InPエッチストップ層24に達するまで行って、上記
半導体層27,26,25からなる、幅約5μmのメサ
ストライプ部29aを形成する(処理P3)。
記成長基板を導入し、図2(c)に示すように、上記メ
サストライプ部29aのAl203薄層28をマスクとし
て、該メサストライプ部29aの両側にn型GaAs電
流狭窄層29を選択的に成長する(処理P4)。
aAs層29bが成長するが、この多結晶GaAs層2
9bは、その後の化学エッチングによりAl203薄層2
8とともに除去する(処理P5)。
て約100μmまで薄層化した後、上記メサストライプ
部29a及び電流狭窄層29上にAuZn及びAuを順
次真空蒸着するとともに、上記基板1の裏面側にNi及
びAuGeを順次真空蒸着し、熱処理工程を経て、図2
(d)に示すように、基板表面側にAu/AuZn構造
のp型オーミック電極を、基板裏面側にAuGe/Ni
構造のn型オーミック電極を形成する(処理P6)。
ストライプ部29aに垂直な方向に劈開して(処理P
7)、長さ約800μmのレーザ共振器を形成し、劈開
両端面に反射率制御のための誘電体薄層を真空蒸着によ
り成長する(処理P8)。
らに各メサストライプ毎に分割してレーザチップに切り
出す(処理P9)。このようにチップに切り出されたレ
ーザチップについて、そのパルス駆動により発振閾値な
どの素子特性を確認して良品選別を行い(処理P1
0)、良品のみをレーザ素子用ステムにマウントし(処
理P11)、配線を施して半導体レーザ素子を完成す
る。
な工程を経て作製された半導体レーザ素子の特性は、ウ
エハ内の均一性がよく表面欠陥なども低いためウエハ内
良品歩留まりは極めて高い。この場合、特性の再現性や
全体的な良品歩留まりを決定しているのはウエハ間の良
品歩留まりである。
は、素子の形成工程中に顕微鏡などで検査することによ
り管理できるが、素子特性に最も大きな影響をもつ最初
の結晶成長工程である発光部の形成工程における結晶品
質の不良は、素子形成工程中に顕微鏡などで検査するこ
とは困難である。
良の発生率も比較的低くなってきているが、ごくまれに
成長条件のずれや成長用材料の純度の悪化に起因する不
良が発生することがある。
の影響は大きい。また不良の発生がチップ分割後のパル
ス駆動評価の時まで明らかにならないことも大きな問題
である。通常、半導体レーザ素子の製造過程における発
光部の結晶成長(処理P2)までに要する時間は、約5
時間程度であるが、この後のストライプ形成工程(処理
P3)からチップ分割(処理P9)までは、のべ40時
間以上の処理時間を要する。このため不良の発見に遅れ
が生じ、成長不良に対する対策ができないため多数の成
長ウエハに不良が発生する可能性が高い。
ためになされたもので、生産性に大きな影響を与える発
光部の成長工程での不良を早期に発見し、素子の良品歩
留まりを向上することができる半導体発光素子の製造方
法を得ることが本発明の目的である。
光素子の製造方法は、半導体基板上にエピタキシャル成
長により、活性層を含む発光部を形成する工程と、該半
導体基板上に形成された活性層をウエハ状態で光励起
し、該活性層からの発光光の減衰時間である蛍光寿命の
測定により、該エピタキシャル成長を行った基板の良品
選別を行う工程と、その後、該良品と判定された基板に
対して、素子構造の形成処理を行う工程とを含んでお
り、そのことにより上記目的が達成される。
法において、前記発光部の形成後、前記蛍光寿命の測定
を行う前に、該発光部の表面部分を構成する半導体層の
一部を選択的にエッチング除去する工程を含み、前記蛍
光寿命の測定工程では、前記励起光を、該半導体層のエ
ッチング除去された部分から活性層に導入するようにし
たものである。
シャル成長された発光部の結晶性評価を、活性層を光励
起した時に発生する該活性層からの発光光の減衰時間で
ある蛍光寿命を測定することにより行っているため、測
定のレイアウトの変化、資料表面の汚れ、発光層に影響
を及ぼさない層での表面状態の異常、層構造の微妙な揺
らぎなど素子特性にあまり影響しないような要因に左右
されずに、もっとも重要な発光層の結晶性を再現性よく
判断することができる。
評価方法は、発光部の活性層に励起光を照射するだけ
で、結晶性評価のための活性層発光光を得ることができ
るので、半導体基板上に発光部を構成する半導体層を成
長した直後に、ウエハ状態で実施でき、早期に基板不良
の要因を把握しウエハ歩留まりの低下を最小限に低減で
きる。つまり、生産性に大きな影響を与える発光部の成
長工程での不良を早期に発見し、素子の良品歩留まりを
向上することができる。
形成後、前記蛍光寿命の測定を行う前に、該発光部の表
面部分を構成する半導体層の一部を選択的にエッチング
除去し、蛍光寿命の測定工程では、前記励起光を、該半
導体層のエッチング除去された部分から活性層に導入す
るので、ウエハ分割などによる後工程の複雑化やチップ
取れ数の低下に大きな影響を与えずに、表面側の励起光
の吸収層を部分的に除去することができ、これにより、
製造プロセスにおける生産性の低下をほとんど招くこと
なく、発光層としての活性層の励起効率を高めて、測定
精度を飛躍的に向上することができる。
による赤色半導体レーザの製造方法を説明するための図
であり、該製造方法における処理P1,P2,P2a,
P2b,P3〜P11の流れを示している。
る赤色半導体レーザの素子構造は、図2に示す、従来の
製造方法によるものと同一であり、ここでは、素子構造
の説明は省略する。
板1に化学エッチングにより前処理P1を施した後、該
基板1を基板ホルダに装着して分子線エピタキシー装置
に導入する。この装置内で、GaAs基板の熱クリーニ
ングを行った後、図2(a)に示す半導体レーザの発光
部101aの結晶成長を含む処理を行う。
ンチ径のn型GaAs基板(ウエハ)1上にn型GaA
sバッファ層20、n型(Al0.7Ga0.3)0.5In0.5
P下クラッド層21、Ga0.4In0.6P活性層22、p
型(Al0.7Ga0.3)0.5In0 .5P上クラッド層23、
GaInPエッチストップ層24、p型(Al0.7Ga0
.3)0.5In0.5Pクラッド層25、p型Ga0.5In0.5
P薄層26、及びp型GaAsコンタクト層27を順次
結晶成長する(処理2)。ここで、活性層の層厚は20
nmとした。
より取り出し、結晶性評価工程に移る。
板)上にフォトマスクを用いてエッチング処理を施し、
その表面のp型GaAsコンタクト層を約2mm径の範
囲でエッチング除去する(処理P2a)。このときのエ
ッチング液としては硫酸、過酸化水素水、水の混合物や
アンモニア水と過酸化水素水の混合物などが適当であ
る。
長580nmのパルス色素レーザを用いて活性層のみを
光励起し、そこから発生した活性層発光光の発光減衰時
間を測定する(処理P2b)。ここで用いられる発光測
定装置は一般的に用いられている時分解フォトルミネッ
センス装置である。励起波長を580nmに選ぶと、活
性層より表面側の他の層での光吸収はほとんどなく活性
層を効率よく励起できる。この場合活性層での発光波長
は680nmである。励起光の強度を約10μJ/cm
2とすると活性層発光光の減衰時定数は結晶中でのキャ
リアの非発光再結合寿命に支配される。
晶成長工程で形成された発光層の結晶性を正確に判断で
きる。図3には、このときの活性層発光寿命と素子の発
振閾値電流密度の関係の実験値を示す。これは、多くの
ウエハに対し実際に幅100μmのストライプ電極を有
する半導体レーザ素子を用いて測定した結果である。こ
のようにウエハ間で発光寿命はばらつくことがありこれ
がレーザ素子の最も基礎的でかつ実用上重要な発振閾値
電流密度と非常によく相関していることが判った。
も発光寿命が4ns以上のウエハを良品と判定するのが
望ましく、このように良品と判定されたウエハのみを以
後の工程に移すことにより、完成された半導体レーザ素
子における発振閾値電流密度のばらつきを抑えることが
可能となる。上記のような発光寿命のばらつきは結晶成
長条件のずれや成長材科の純度の低下に起因することが
多いため、この評価工程での管理により、これらの素子
不良を引き起こす要因を早急に排除することができる。
3〜P11を行う。
タクト層27上にAl203などの薄層28を形成した
後、図2(b)に示すように、フォトリソグラフィと化
学エッチングにより幅約5μmのメサストライプ部29
aを形成する(処理P3)。
l203薄層28をマスクとする選択成長により、図2
(c)に示すように、該メサストライプ部29aの両側
にn型GaAs電流狭窄層29を選択的に成長する(処
理P4)。さらに、この時メサストライプ上部に成長し
た多結晶GaAs層29bを化学エッチングによりAl
203薄層28とともに除去する(処理P5)。
で薄層化した後、図2(d)に示すように、上記メサス
トライプ部29a及び電流狭窄層29上にAu/AuZ
n構造のp型オーミック電極を、基板裏面側にAuGe
/Ni構造のn型オーミック電極を形成する(処理P
6)。
ストライプ部29aに垂直な方向に劈開して(処理P
7)、長さ約800μmのレーザ共振器を形成し、劈開
両端面に反射率制御のための誘電体薄層を真空蒸着によ
り成長する(処理P8)。
らに各メサストライプ毎に分割してレーザチップに切り
出し(処理P9)、このようにチップに切り出されたレ
ーザチップについて、そのパルス駆動により発振閾値な
どの素子特性の確認を行って良品選別し(処理10)、
良品のみをレーザ素子用ステムにマウントして(処理1
1)、配線を施して半導体レーザ素子を完成する。
は、2インチ径のウエハの極一部分をエッチングするの
みで行えるため、その後の製造プロセスに影響を与える
ことがない。この評価工程としてはフォトルミネッセン
スの強度を用いることも可能であるが、生産工程として
再現性を維持するのは困難である。何故ならばフォトル
ミネッセンス強度は励起光源の強度や測定のレイアウ
ト、試料の表面状態、さらに積層構造に非常に敏感なた
めである。
エピタキシャル成長された発光部101aの結晶性評価
を、活性層22を光励起した時に発生する該活性層22
からの発光光の減衰時間である蛍光寿命を測定すること
により行っているため、測定のレイアウトの変化、資料
表面の汚れ、発光層に影響を及ぼさない層での表面状態
の異常、層構造の微妙な揺らぎなど素子特性にあまり影
響しないような要因に左右されずに、もっとも重要な発
光層としての活性層の結晶性を再現性よく判断すること
ができる。
評価方法は、発光部の活性層22に励起光を照射するだ
けで、結晶性評価のための活性層発光光を得ることがで
きるので、半導体基板上に発光部101aを構成する半
導体層を成長した直後に、ウエハ状態で実施でき、早期
に基板不良の要因を把握しウエハ歩留まりの低下を最小
限に低減できる。つまり、生産性に大きな影響を与える
発光部の成長工程での不良を早期に発見し、素子の良品
歩留まりを向上することができる。
による赤色半導体レーザの製造方法を説明するための図
であり、上記製造方法における処理P1,P2,P2
c,P2d,P3a,P4a,P6〜P11の流れを示
している。また図5は、本実施例の赤外半導体レーザの
製造方法の主要工程における素子構造を示す断面図であ
る。
体レーザ素子で、そのn型GaAs基板1上にはn型G
aAsバッファ層20を介して発光部102aが設けら
れている。この発光部102aは、Al0.1Ga0.9As
活性層31を、その下側のn型Al0.5Ga0.5As下ク
ラッド層30と、その上側のp型Al0.5Ga0.5As上
クラッド層32により挟み込んでなる構造を有してい
る。
中央部にストライプ溝33aを有するn型GaAs電流
狭窄層33が形成されており、該電流狭窄層33上に
は、該ストライプ溝33aを埋め込むよう、p型Al
0.5Ga0.5Asクラッド層34が形成されている。この
クラッド層34上には、p型GaAsコンタクト層35
を介してp型電極3が形成され、基板裏面側にはn型電
極2が形成されている。
法について説明する。
行い、その後該基板1を有機金属気相成長装置に導入
し、半導体レーザの発光部の結晶成長を含む結晶成長処
理を行う。
ンチ径のn型GaAs基板1上にn型Al0.5Ga0.5A
s下クラッド層30、Al0.1Ga0.9As活性層31、
p型Al0.5Ga0.5As上クラッド層32及びn型Ga
As層電流ブロック層33を順次結晶成長する(処理P
2)。
より取り出し、結晶性評価工程に移る。
スクを用いてエッチング処理を施し、その表面のp型G
aAs電流狭窄層33を約2mm径の範囲でエッチング
除去する(処理P2c)。このときのエッチング液とし
ては硫酸、過酸化水素水、水の混合物やアンモニア水を
過酸化水素水の混合物などを用いると所望の層のみ選択
的にエッチングできる。
長580nmのパルス色素レーザを用いて活性層のみを
光励起し、そこから発生した活性層発光の発光減衰時間
を測定する(処理P2d)。励起波長を580nmに選
ぶと、活性層より表面側の他の半導体層での光吸収はほ
とんどなく活性層を効率よく励起できる。この場合活性
層の発光波長は780nmである。
と活性層発光の減衰時定数は結晶中でのキャリアの非発
光再結合寿命に支配される。
程により形成された発光層の結晶性を正確に判断でき
る。この場合も図3に示したものと同様に活性層発光寿
命と素子の発振閾値電流密度の関係が得られる。この実
施例では、発光寿命(蛍光寿命)が大きくなるに従っ
て、発振閾値電流密度が低下し、発光寿命が10ns以
上になると、発振閾値電流密度がほぼ一定値になるとい
う関係が得られた。従って、本実施例の素子に対しては
少なくとも発光寿命が10ns以上のウエハのみを以後
の工程に移すことが望ましく、これにより、完成された
半導体レーザ素子における発振閾値電流密度のばらつき
を抑えることができる。
長条件のずれや成長材科の純度の低下に起因することが
多いためこの工程での管理により、これらの素子不良の
要因を早急に排除することができる。
グラフィと化学エッチングによりp型AlGaAs層3
2まで達する5μmのストライプ溝33aを形成する
(処理P3a)。そして図5(c)に示すように、液相
成長装置によりp型Al0.5Ga0.5Asクラッド層3
4、p型GaAsコンタクト(キャップ)層35を成長
する(処理P4a)。
0μmまで薄層化した後、真空蒸着処理より、図5
(d)に示すように、コンタクト層35上にAu/Au
Zn構造のp型オーミック電極3を、基板裏面側にAu
Ge/Ni構造のn型オーミック電極2を形成する(処
理P6)。
ライプ溝に垂直な方向に劈開し(処理P7)、約250
μmのレーザ共振器を形成し、劈開両端面に端面保護の
ための誘電体薄層を真空蒸着により成長する(処理P
8)。
らに各ストライプ溝部毎に分割してレーザチップに切り
出し(処理P9)、このようにチップに切り出されたレ
ーザチップについて、そのパルス駆動により発振閾値な
どの素子特性を確認して良品選別し(処理P10)、良
品のみをレーザ素子用ステムにマウントし(処理P1
1)、配線を施して半導体レーザ素子を完成する。
も、上記第1の実施例と同様の効果がある。
による高輝度発光ダイオード(LED)の製造方法の主
要工程における素子構造を示す断面図、図7は、上記第
3の実施例による発光ダイオードの活性層蛍光寿命とL
EDチップ輝度との関係を示す図である。また図10は
本実施例及び後述する第4,第5実施例の、結晶性評価
工程を導入したLED製造プロセスにおける処理の流れ
をまとめて示している。
類に分けられるため、この実施例では、その中の第1の
構造,つまりGaP電流拡散層を有する素子構造につい
て製造方法を説明する。
発光ダイオードで、そのn型GaAs基板1上にはn型
GaAsバッファ層20を介して発光部103aが設け
られている。この発光部103aは、ノンドープ(Al
0.3Ga0.7)0.5In0.5P活性層41を、その下側のn
型Al0.5In0.5P下クラッド層40と、その上側のp
型Al0.5In0.5Pクラッド層42とにより挟み込んで
なる構造を有し、該上クラッド層42上には、p型Ga
P電流拡散層43が配置されている。この拡散層43上
にはp型電極4が形成され、基板1の裏面側にはn型電
極2が形成されている。
該基板1を有機金属気相成長装置に導入し、図6(a)
に示すダブルヘテロ型のLEDの発光層を成長する。
のn型GaAs基板1に前処理P1を施した後、該基板
1上にn型GaAsバッファ層20を成長し、続いて、
n型Al0.5In0.5Pクラッド層40、ノンドープ(A
l0.3Ga0.7)0.5In0.5P活性層41、p型Al0.5
In0.5Pクラッド層42を順次結晶成長し(処理P
2)、さらに続いてp型GaP電流拡散層43を結晶成
長する(処理P4b)。
出し、結晶性評価工程に移る。
電流拡散層は、活性層での発光が均一なるよう活性層へ
の電流注入が均一に行われるようにするもので、また発
光波長590nmの光は吸収しないようにようにしてあ
る。
層の蛍光寿命を測定するために、550nmのパルス色
素レーザ光を用いて活性層のみを選択的に励起し、発生
した蛍光減衰時間を測定する。GaP電流拡散層43は
吸収端が547nmであり、間接遷移吸収であるため、
励起波長が550nmであっても電流拡散層での光吸収
はほとんどなく活性層を効率よく励起できる。この場合
の活性層発光寿命と素子の発光特性の関係は図7に示す
通りであり、これは活性層幅0.6μm、活性層のAl
混晶比0.3の場合の測定結果である。
つくことがあり、レーザ素子同様、発光寿命が発光特性
に大きく影響していることがわかった。したがってこの
評価工程において少なくとも蛍光寿命が15ns以上の
ウエハのみを以後の工程に移し、それ以下は特性不良と
してロットアウトにすることが望ましい。これにより、
十分な発光特性のよい発光ダイオードが得られる。
のずれや成長材科の純度の低下または成長装置の不具合
に起因することが多いために、この結晶性評価工程での
管理によりこれらの素子不良の要因を早急に排除するこ
とができる。
エハにのみ、図6(b)のようにその表面側及び裏面側
にそれぞれp型電極4、n型電極3をつけて(処理P
6)、LEDの素子化工程に入れる。
処理P7,チップ分割処理P9により、LEDチップを
形成し、さらにLEDチップのパルス駆動により素子特
性を確認して良品選別し(処理P10)、良品のみをリ
ードフレームにマウントし(処理P11a)、樹脂モー
ルドを行って(処理P12)、発光ダイオードを完成す
る。
ロセスによって、素子化工程に投入するウエハを、結晶
性評価工程で選別することによって、素子化処理後の歩
留まりを向上させ、特性,品質の安定化を図ることがで
きる。
例によるAlGaAs電流拡散層を持つ高輝度LEDの
製造方法を説明するための図であり、該製造方法におけ
る主要工程における素子の断面構造を示している。
は、上記第3の実施例の高輝度発光ダイオード103に
おけるp型GaP電流拡散層43に代えて、p型Al
0.7Ga0.3As電流拡散層44を用い、該電流拡散層4
4上にp型(Al0.5Ga0.5)0 .5In0.5P保護層45
形成している。また、この実施例では、p型電極4は、
上記保護層45上にp型GaAsキャップ層46を介し
て配置している。その他の構成は上記第3の実施例の素
子構造と同一である。
行った後、該基板1を有機金属気相成長装置に導入し、
図8(a)に示すダブルヘテロ型のLEDを構成する発
光層を成長する。
GaAs基板1上にn型GaAsバッファ層20を成長
し、続いてn型Al0.5In0.5Pクラッド層40、ノン
ドープ(Al0.3Ga0.7)0.5In0.5P活性層41、p
型Al0.5In0.5Pクラッド層42を順次結晶成長し
(処理P2)、さらに続いて、p型Al0.7Ga0.3As
電流拡散層44の結晶成長(処理P4b)を行い、p型
(Al0.5Ga0.5)0.5In0.5P保護層45、及びp型
GaAsキャップ層46の結晶成長を行う。
p型電極4のパターンとなるように選択的にエッチング
するか(処理P4c)、あるいはウエハ面内の一部のみ
を部分エッチングしてから、結晶性評価工程に入る。
の素子構造と同様、蛍光寿命評価用の励起波長は550
nmであることが望ましいが、GaAsキャップ層46
は550nmの波長を吸収するため、発光層に550n
mの励起波長を到達させるためには、GaAsキャップ
層を部分エッチングしてから評価工程に移る必要があ
る。ただし、GaAsキャップ層が〜500オングスト
ロームと十分薄い場合には励起光吸収率は低くなり、エ
ッチングする必要はない。この場合も、活性層発光寿命
と素子の発光特性の関係は図7に示すようになる。
3の実施例の素子構造のLEDと同様な特性を示してお
り、発光寿命は発光特性に大きく影響していることがわ
かった。
も蛍光寿命が15ns以上のウエハのみを以後の工程に
移し、それ以下は特性不良としてロットアウトにするこ
とが望ましい。
のずれや成長材科の純度の低下または成長装置の不具合
に起因することが多いために、この結晶性評価工程での
管理によりこれらの素子不良の要因を早急に排除するこ
とができる。
通過したウエハのみに対して電極形成処理を施して(処
理P6)、図8(c)のように、上記キャップ層46上
にp型電極4を形成し、一方基板の裏面側にn型電極2
を形成して、LEDの素子化工程に入れる。このLED
の素子化工程では、上記第3の実施例と同様の処理P7
〜P10,P11a,P12により、発光ダイオードが
形成される。
スによって、素子化工程に投入するウエハを、結晶性評
価工程で選別することによって、素子化処理後の歩留ま
りを向上させ、特性,品質の安定化を図ることができ
る。
例による、内部に電流ブロック層を持つ高輝度LEDの
製造方法を説明するための図であり、該製造方法におけ
る主要工程における素子の断面構造を示している。
光ダイオードで、そのn型GaAs基板1上にはn型G
aAsバッファ層20を介して発光部103aが設けら
れている。この発光部103aは、ノンドープ(Al
0.3Ga0.7)0.5In0.5P活性層41を、その下側のn
型Al0.5In0.5P下クラッド層40と、その上側のp
型Al0.5In0.5Pクラッド層42とにより挟み込んで
なる構造を有し、該上クラッド層42上の中央部分に
は、n型(AlxGa1-x)0.5In0.5P(x=0.5〜1.
0)電流ブロック層47が配置されている。
ド層42上には、p型Al0,7Ga0 .3As電流拡散層4
4が設けられ、その表面には、p型(Al0.5Ga0.5)
0.5In0.5P保護層45が形成されている。
sキャップ層46を介してp型電極4が配置され、上記
基板1の裏面側にはn型電極2が形成されている。
行った後、該基板1を有機金属気相成長装置に導入し、
図9(a)に示すLED用のダブルヘテロ型の発光層を
成長する。
GaAs基板1上にn型GaAsバッファ層20を結晶
成長し、続いて、n型Al0.5In0.5Pクラッド層4
0、ノンドープ(Al0.3Ga0.7)0.5In0.5P活性層
41、及びp型Al0.5In0.5Pクラッド属42を順次
結晶成長し(処理P2)、さらに続いて、n型(Alx
Ga1-x)0.5In0.5P電流ブロック層47を結晶成長
する。
し、結晶性評価工程(処理P2c)に移る。
におけるキャップ層はないので、エッチング工程なし
に、550nmのパルス色素レーザ光は活性層のみを選
択的に励起できる。この場合の活性層発光寿命と素子の
発光特性の関係は、図7に示す通りである。
施例の素子構造は電極4直下部分には、電流が流れない
ために、外部量子効率が第3及び第4の実施例の構造に
比べて約1.5倍高いが、蛍光寿命とLEDの輝度の対
応は良く、上記第3及び第4実施例の素子と同様に、蛍
光寿命が発光特性に大きく影響していることがわかっ
た。
らつくことがあり、レーザ素子同様、この評価工程にお
いて少なくとも蛍光寿命が10ns以上のウエハのみを
以後の工程に移行させ、それ以下は特性不良としてロッ
トアウトにすることが望ましい。
実施例の素子と比べて、同じ発光寿命値に対する光出力
値が高いため、上記第3,第4の実施例の素子と同じ程
度の輝度を得たい場合は、上記のように発光寿命値が1
0ns以上のものを良品と判定すればよいが、さらに高
い輝度の素子を得たい場合は、発光寿命値が15ns以
上のものを良品と判定するというように、判定基準を高
くする必要がある。
のずれや成長材科の純度の低下または成長装置の不具合
に起因することが多いために、この結晶性評価工程での
管理によりこれらの素子不良の要因を早急に排除するこ
とができる。
ロック層47を、後工程で形成されるp型電極のパター
ンと同一となるよう選択エッチングした(処理P2d)
後に、図9(c)のように、p型Al0,7Ga0.3As電
流拡散層44、p型(Al0. 5Ga0.5)0.5In0.5P保
護層45、p型GaAsキャップ層46を順次拮晶成長
する(処理P4b)。なお、該p型GaAsキャップ層
46は、この時点でパターニングして、上記電流ブロッ
ク層47上にのみ残すようにしてもよい(処理P4c)
が、ここでは、電極形成後にキャップ層46のパターニ
ングを行う。
層46上にp型電極4を形成し、基板の裏面側にn型電
極3を形成した(処理P6)後、p型電極3のパターン
と同一になるようにp型GaAsキャップ層46を選択
エッチングする。
第3の実施例と同様の処理P7〜P10,P11a,P
12により、発光ダイオードが形成される。
すようにダブルヘテロ発光層を成長した後、蛍光寿命を
評価する工程を挿入できるために、発光特性が悪いロッ
トが、そのまま時間がかかる再成長工程にまわされるの
を回避して、発光特性のよいダブルヘテロ層を有する基
板のみを無駄なく次工程に流すことができる。これによ
り歩留まりの向上や特性の均一性が図れるのみならず、
装置の稼働率が向上し、生産性の向上とコストダウンに
寄与することができる。
子の製造方法によれば、発光層の成長工程の終了後にウ
エハ状態で結晶性を評価する工程を設け、この評価工程
にて発光層の蛍光を時分解で測定し、蛍光寿命との間で
相関を有する非発光再結合寿命の値によって結晶性を判
断しウエハの良否を判断するので、生産性に大きな影響
を与える発光層の成長工程での不良を再現性よく、しか
もウエハの形状を破壊することなく早期に発見すること
ができ、素子の良品歩留まりを大幅に向上することがで
きる効果がある。
の製造方法を説明するための図であり、上記製造方法に
おける処理の流れを示している。
体レーザの製造方法の主要工程における素子構造を示す
断面図である。
赤色半導体レーザの活性層蛍光寿命と発振閾値電流密度
の関係を示す図である。
の製造方法を説明するための図であり、上記製造方法に
おける処理の流れを示している。
の製造方法の主要工程における素子構造を示す断面図で
ある。
製造方法の主要工程における素子構造を示す断面図であ
る。
層蛍光寿命とLEDチップ輝度との関係を示す図であ
る。
製造方法の主要工程における素子構造を示す断面図であ
る。
製造方法の主要工程における素子構造を示す断面図であ
る。
イオードの製造工程における処理の流れをまとめて示す
図である。
処理の流れを示す図である。
25 26 p型Ga0.5In0.5P薄層 27 p型GaAsコンタクト層 28 Al203薄膜 29 n型GaAs電流狭さく層 30 n型Al0.5Ga0.5Asクラッド層 31 Al0.1Ga0.9As活性層 32 p型Al0.5Ga0.5Asクラッド層 33 n型GaAs層電流ブロック層 34 p型Al0.5Ga0.5Asクラッド層 35 p型GaAsコンタクト層 40 n型Al0.5In0.5Pクラッド層 41 ノンドープ(Al0.3Ga0.7)0.5In0.5P活性
層 42 p型Al0.5In0.5Pクラッド層 43 p型GaP電流拡散層 44 p型Al0.7Ga0.3As電流拡散層 45 p型(Al0.5Ga0.5)0.5In0.5P保護層 46 p型GaAsキャップ層 47 n型(AlxGa1-x)0.5In0.5P(x=0.5〜
1.0)電流ブロック層 101,102 半導体レーザ 101a 102a,103a 発光部 103,104,105 高輝度発光ダイオード
Claims (2)
- 【請求項1】 半導体基板上にエピタキシャル成長によ
り、活性層を含む発光部を形成する工程と、 該半導体基板上に形成された活性層をウエハ状態で光励
起し、該活性層からの発光光の減衰時間である蛍光寿命
の測定により、該エピタキシャル成長を行った基板の良
品選別を行う工程と、 その後、該良品と判定された基板に対して、素子構造の
形成処理を行う工程とを含む半導体発光素子の製造方
法。 - 【請求項2】 請求項1記載の半導体発光素子の製造方
法において、 前記発光部の形成後、前記蛍光寿命の測定を行う前に、
該発光部の表面部分を構成する半導体層の一部を選択的
にエッチング除去する工程を含み、 前記蛍光寿命の測定工程では、前記励起光を、該半導体
層のエッチング除去された部分から活性層に導入する半
導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11871895A JP3408017B2 (ja) | 1995-05-17 | 1995-05-17 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11871895A JP3408017B2 (ja) | 1995-05-17 | 1995-05-17 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316577A true JPH08316577A (ja) | 1996-11-29 |
| JP3408017B2 JP3408017B2 (ja) | 2003-05-19 |
Family
ID=14743378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11871895A Expired - Lifetime JP3408017B2 (ja) | 1995-05-17 | 1995-05-17 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408017B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373069B1 (en) | 1998-09-17 | 2002-04-16 | Kabushiki Kaisha Toshiba | Method for evaluating an epitaxial wafer for a light emitting device, recording medium readable by a computer and epitaxial wafer for a light emitting device |
| JP2006245340A (ja) * | 2005-03-03 | 2006-09-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2009070924A (ja) * | 2007-09-11 | 2009-04-02 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体光素子を作製する方法、およびフォトルミネッセンススペクトルを測定する方法 |
| US8114689B2 (en) | 2006-10-31 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method for manufacturing light emitting diode chip and light emitting diode light source module |
| WO2021145048A1 (ja) * | 2020-01-17 | 2021-07-22 | 浜松ホトニクス株式会社 | 検査装置及び検査方法 |
-
1995
- 1995-05-17 JP JP11871895A patent/JP3408017B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373069B1 (en) | 1998-09-17 | 2002-04-16 | Kabushiki Kaisha Toshiba | Method for evaluating an epitaxial wafer for a light emitting device, recording medium readable by a computer and epitaxial wafer for a light emitting device |
| JP2006245340A (ja) * | 2005-03-03 | 2006-09-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US8114689B2 (en) | 2006-10-31 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method for manufacturing light emitting diode chip and light emitting diode light source module |
| JP2009070924A (ja) * | 2007-09-11 | 2009-04-02 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体光素子を作製する方法、およびフォトルミネッセンススペクトルを測定する方法 |
| WO2021145048A1 (ja) * | 2020-01-17 | 2021-07-22 | 浜松ホトニクス株式会社 | 検査装置及び検査方法 |
| JP2021113712A (ja) * | 2020-01-17 | 2021-08-05 | 浜松ホトニクス株式会社 | 検査装置及び検査方法 |
| KR20220123378A (ko) * | 2020-01-17 | 2022-09-06 | 하마마츠 포토닉스 가부시키가이샤 | 검사 장치 및 검사 방법 |
| US12013349B2 (en) | 2020-01-17 | 2024-06-18 | Hamamatsu Photonics K.K. | Inspection apparatus and inspection method |
| US12405228B2 (en) | 2020-01-17 | 2025-09-02 | Hamamatsu Photonics K.K. | Inspection apparatus and inspection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3408017B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12107393B2 (en) | Semiconductor laser element, testing method, and testing device | |
| JP3293996B2 (ja) | 半導体装置 | |
| EP1198042B1 (en) | Semiconductor laser device with a current non-injection region near a resonator end face, and fabrication method thereof | |
| US20060027814A1 (en) | Semiconductor light-emitting element and method of manufacturingthe same | |
| JP2009224397A (ja) | 発光装置およびこれを利用した照明装置、表示装置 | |
| JP2003179309A (ja) | 半導体発光素子の製法および酸化炉 | |
| JP2000101145A (ja) | 発光素子用エピタキシャルウェーハの評価方法及び評価装置、コンピュータ読み取り可能な記録媒体並びに発光素子用エピタキシャルウェーハ | |
| EP0456485B1 (en) | Method for producing a semiconductor device | |
| JP3408017B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0997948A (ja) | 半導体発光素子 | |
| US6897484B2 (en) | Nitride semiconductor light emitting element and manufacturing method thereof | |
| CN119223927B (zh) | 判断量子阱有源层激射特性的测试方法 | |
| US6625190B1 (en) | Semiconductor laser device having thickened impurity-doped aluminum-free optical waveguide layers | |
| JP2002124702A (ja) | 窒化ガリウム系半導体発光素子 | |
| JPH118438A (ja) | 半導体レーザ装置の製造方法 | |
| US7172429B2 (en) | Method of manufacturing semiconductor light emitting device | |
| JP2005322944A (ja) | 窒化ガリウム系半導体発光素子の評価方法および製造方法 | |
| JPH06334272A (ja) | 半導体レーザー | |
| JP3396293B2 (ja) | レーザダイオードの選別方法及びレーザダイオードの活性領域の応力の測定方法 | |
| JPH0677530A (ja) | 半導体発光装置及びその評価方法 | |
| JP4935591B2 (ja) | Iii族窒化物半導体光素子を作製する方法、およびフォトルミネッセンススペクトルを測定する方法 | |
| JPH1022582A (ja) | 半導体レーザのフォトルミネッセンス測定方法 | |
| JPH09102630A (ja) | Ii−vi族半導体発光素子および半導体面発光レーザ | |
| JP2001345520A (ja) | 半導体発光素子の製造方法 | |
| JPH07226564A (ja) | 半導体レーザ装置およびその評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |