JPH08316747A - 多入力オペアンプ - Google Patents
多入力オペアンプInfo
- Publication number
- JPH08316747A JPH08316747A JP7116722A JP11672295A JPH08316747A JP H08316747 A JPH08316747 A JP H08316747A JP 7116722 A JP7116722 A JP 7116722A JP 11672295 A JP11672295 A JP 11672295A JP H08316747 A JPH08316747 A JP H08316747A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- voltage
- transistors
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 更なる入出力特性の向上を可能とする多入力
オペアンプを提供することを目的とする。 【構成】 トランジスタＰ１とＰ２はカレントミラーを
構成し、その電流はトランジスタＮ４によって決まる。
トランジスタＮ１〜Ｎ３は差動入力を構成し、出力は、
トランジスタＮ５とＮ９から成るソースフォロワによっ
て成される。入力端子の切換は、信号ＣＮＴ２、ＣＮＴ
２Ｂで制御されれるスイッチングトランジスタＰ４とＮ
７、あるいはＣＮＴ１、ＣＮＴ１Ｂで制御されるスイッ
チングトランジスタＰ３とＮ６によって成される。
オペアンプを提供することを目的とする。 【構成】 トランジスタＰ１とＰ２はカレントミラーを
構成し、その電流はトランジスタＮ４によって決まる。
トランジスタＮ１〜Ｎ３は差動入力を構成し、出力は、
トランジスタＮ５とＮ９から成るソースフォロワによっ
て成される。入力端子の切換は、信号ＣＮＴ２、ＣＮＴ
２Ｂで制御されれるスイッチングトランジスタＰ４とＮ
７、あるいはＣＮＴ１、ＣＮＴ１Ｂで制御されるスイッ
チングトランジスタＰ３とＮ６によって成される。
Description
【０００１】
【産業上の利用分野】本発明は、サンプル・ホールドに
用いる多入力オペアンプ（オペレーション・アンプリフ
ァイア）に関する。
用いる多入力オペアンプ（オペレーション・アンプリフ
ァイア）に関する。
【０００２】
【従来の技術】従来の多入力オペアンプの回路構成を図
２に示す。図２は、ＰチャンネルＭＯＳトランジスタＰ
１〜Ｐ５、ＮチャンネルＭＯＳトランジスタＮ１〜Ｎ５
より構成されている２入力オペアンプと、コンデンサＣ
１、Ｃ２サンプリングゲートスイッチＳＧ１、ＳＧ２に
より構成されている２つのサンプルホールド回路の例で
ある。なお、図中のコンデンサＣN1AとＣN1Bは、トラン
ジスタＮ１の寄生容量である。
２に示す。図２は、ＰチャンネルＭＯＳトランジスタＰ
１〜Ｐ５、ＮチャンネルＭＯＳトランジスタＮ１〜Ｎ５
より構成されている２入力オペアンプと、コンデンサＣ
１、Ｃ２サンプリングゲートスイッチＳＧ１、ＳＧ２に
より構成されている２つのサンプルホールド回路の例で
ある。なお、図中のコンデンサＣN1AとＣN1Bは、トラン
ジスタＮ１の寄生容量である。
【０００３】トランジスタＰ１とＰ２は、カレントミラ
ー回路を構成し、トランジスタＮ４は定電流源回路を構
成している。トランジスタＮ４のゲートには、カレント
ミラー回路に流れる電流を設定するためのバイアス電圧
が入力されている。
ー回路を構成し、トランジスタＮ４は定電流源回路を構
成している。トランジスタＮ４のゲートには、カレント
ミラー回路に流れる電流を設定するためのバイアス電圧
が入力されている。
【０００４】Ｃ１とＣ２は、オペアンプの入力トランジ
スタに入力されるデータをホールドするサンプルホール
ドコンデンサである。トランジスタＮ１とＮ２は、オペ
アンプの非反転入力トランジスタであり、コンデンサＣ
１とＣ２にホールドされている電圧がゲートに入力され
ている。
スタに入力されるデータをホールドするサンプルホール
ドコンデンサである。トランジスタＮ１とＮ２は、オペ
アンプの非反転入力トランジスタであり、コンデンサＣ
１とＣ２にホールドされている電圧がゲートに入力され
ている。
【０００５】トランジスタＮ３は、オペアンプの反転入
力トランジスタであり、反転信号すなわち出力電圧がゲ
ートに入力されている。トランジスタＰ３とＰ４は、入
力されるデータのいずれを選択するかを制御する制御用
のトランジスタで、制御信号ＣＮＴ１とＣＮＴ２がゲー
トに入力され、図４に示す制御信号によりトランジスタ
Ｐ３とＰ４を交互にオンし、入力トランジスタＮ１とＮ
２が切り替わるよう設定されている。
力トランジスタであり、反転信号すなわち出力電圧がゲ
ートに入力されている。トランジスタＰ３とＰ４は、入
力されるデータのいずれを選択するかを制御する制御用
のトランジスタで、制御信号ＣＮＴ１とＣＮＴ２がゲー
トに入力され、図４に示す制御信号によりトランジスタ
Ｐ３とＰ４を交互にオンし、入力トランジスタＮ１とＮ
２が切り替わるよう設定されている。
【０００６】トランジスタＰ５は、カレントミラー回路
構成上、対称の回路構成にする必要があるために挿入し
ているトランジスタで、ゲートはＧＮＤ（グラウンド）
レベルに固定されており、常に導通状態になっている。
構成上、対称の回路構成にする必要があるために挿入し
ているトランジスタで、ゲートはＧＮＤ（グラウンド）
レベルに固定されており、常に導通状態になっている。
【０００７】トランジスタＮ５は、出力バッファ用トラ
ンジスタであり、反転信号と非反転信号とを同電圧とす
べく動作する、フィードバック用トランジスタである。
ＳＧ１とＳＧ２は、データサンプリングホールドコンデ
ンサＣ１とＣ２にデータを取り込む際のサンプリングゲ
ートスイッチであり、図４に示すようにコンデンサＣ１
とＣ２にそれぞれのデータを取り込んだ時点でオフ状態
となる。
ンジスタであり、反転信号と非反転信号とを同電圧とす
べく動作する、フィードバック用トランジスタである。
ＳＧ１とＳＧ２は、データサンプリングホールドコンデ
ンサＣ１とＣ２にデータを取り込む際のサンプリングゲ
ートスイッチであり、図４に示すようにコンデンサＣ１
とＣ２にそれぞれのデータを取り込んだ時点でオフ状態
となる。
【０００８】以上の回路構成による基本動作は、制御信
号となるＣＮＴ１とＣＮＴ２に同期したタイミングでコ
ンデンサＣ１とＣ２にデータサンプリングを行い、制御
信号ＣＮＴ１とＣＮＴ２によりホールドされた電圧をオ
ペアンプを介して出力する。
号となるＣＮＴ１とＣＮＴ２に同期したタイミングでコ
ンデンサＣ１とＣ２にデータサンプリングを行い、制御
信号ＣＮＴ１とＣＮＴ２によりホールドされた電圧をオ
ペアンプを介して出力する。
【０００９】なお、制御信号ＣＮＴ１によるコンデンサ
Ｃ１のホールド電圧出力中、次のサンプリングタイミン
グにてコンデンサＣ２にＶIN2の電圧がサンプリングホ
ールドされ、制御信号ＣＮＴ２によるコンデンサＣ２の
ホールド電圧出力中には、次のサンプリングタイミング
にてコンデンサＣ１にＶIN1の電圧がサンプリングホー
ルドされるべく、交互にデータサンプリングと出力の各
動作を繰り返すように制御される（例えば、特開平４−
３２４１９７号公報等）。
Ｃ１のホールド電圧出力中、次のサンプリングタイミン
グにてコンデンサＣ２にＶIN2の電圧がサンプリングホ
ールドされ、制御信号ＣＮＴ２によるコンデンサＣ２の
ホールド電圧出力中には、次のサンプリングタイミング
にてコンデンサＣ１にＶIN1の電圧がサンプリングホー
ルドされるべく、交互にデータサンプリングと出力の各
動作を繰り返すように制御される（例えば、特開平４−
３２４１９７号公報等）。
【００１０】
【発明が解決しようとする課題】以上のような従来の多
入力オペアンプにおいて、コンデンサＣ１にＶIN1、Ｃ
２にＶIN2のデータがそれぞれに保持され、ＣＮＴ１が
ローレベルとなり、入力トランジスタＮ１の入力データ
を選択している状態において、ノードＡの電圧は、入力
電圧に依存し、 ノードＡの電圧＝ＶIN1−ＶGS1 となる。ここにＶGS1は、トランジスタＮ１のゲート・
ソース間電圧である。
入力オペアンプにおいて、コンデンサＣ１にＶIN1、Ｃ
２にＶIN2のデータがそれぞれに保持され、ＣＮＴ１が
ローレベルとなり、入力トランジスタＮ１の入力データ
を選択している状態において、ノードＡの電圧は、入力
電圧に依存し、 ノードＡの電圧＝ＶIN1−ＶGS1 となる。ここにＶGS1は、トランジスタＮ１のゲート・
ソース間電圧である。
【００１１】また、ノードＢの電圧は、入力電圧からオ
ペアンプを介した出力電圧に依存し、 ノードＢの電圧＝ＶOUT＋ＶＧＳ５ となる。ここに、ＶＯＵＴはＣ１のホールド電圧と同等
であり、ＶGS5はトランジスタＮ５のゲート・ソース間
電圧である。なお、このときＣＮＴ２はハイレベルであ
り、トランジスタＰ４はオフ状態にある。
ペアンプを介した出力電圧に依存し、 ノードＢの電圧＝ＶOUT＋ＶＧＳ５ となる。ここに、ＶＯＵＴはＣ１のホールド電圧と同等
であり、ＶGS5はトランジスタＮ５のゲート・ソース間
電圧である。なお、このときＣＮＴ２はハイレベルであ
り、トランジスタＰ４はオフ状態にある。
【００１２】次にＣＮＴ１をハイレベル、ＣＮＴ２をロ
ーレベルとし、選択している入力トランジスタをＮ１か
らＮ２に切り替えた場合、入力データレベルがＶIN1か
らＶIN2へと変化し、それに伴って、ノードＡの電圧は
同じく入力電圧に依存し、 ノードＡの電圧＝ＶIN2−ＶGS2 と変化する。ここに、ＶGS2はトランジスタＮ２のゲー
ト・ソース間電圧である。また、ノードＢはオープン状
態となる。
ーレベルとし、選択している入力トランジスタをＮ１か
らＮ２に切り替えた場合、入力データレベルがＶIN1か
らＶIN2へと変化し、それに伴って、ノードＡの電圧は
同じく入力電圧に依存し、 ノードＡの電圧＝ＶIN2−ＶGS2 と変化する。ここに、ＶGS2はトランジスタＮ２のゲー
ト・ソース間電圧である。また、ノードＢはオープン状
態となる。
【００１３】以上のように、ノードＡの電圧は各入力電
圧からゲート・ソース間電圧ＶGS分下がった電圧に固定
されるため、選択した入力電圧により変化する。また、
ノードＢの電圧は、選択スイッチ用トランジスタにより
オープン状態となるため、入力電圧ＶIN1にＶGS分加算
された電圧を保持する。なお、データ入力トランジスタ
をＮ２からＮ１に切り替えた場合も同様である。
圧からゲート・ソース間電圧ＶGS分下がった電圧に固定
されるため、選択した入力電圧により変化する。また、
ノードＢの電圧は、選択スイッチ用トランジスタにより
オープン状態となるため、入力電圧ＶIN1にＶGS分加算
された電圧を保持する。なお、データ入力トランジスタ
をＮ２からＮ１に切り替えた場合も同様である。
【００１４】この回路のコンデンサＣ１からトランジス
タＮ１に至る寄生容量を含んだコンデンサ成分の等価回
路を図３に示す。図２の回路で入力トランジスタをＮ２
からＮ１に切り替えた場合のノードＡ、Ｂの変化量をΔ
ＶA、ΔＶBとすると、それおぞれの影響による入力トラ
ンジスタＮ１に接続されるコンデンサＣ１からトランジ
スタＮ１へのゲートに至るノードの電圧レベルの変化量
ΔＶIN1は、図３より、次式（１）で表される。その計
算過程を示すと、
タＮ１に至る寄生容量を含んだコンデンサ成分の等価回
路を図３に示す。図２の回路で入力トランジスタをＮ２
からＮ１に切り替えた場合のノードＡ、Ｂの変化量をΔ
ＶA、ΔＶBとすると、それおぞれの影響による入力トラ
ンジスタＮ１に接続されるコンデンサＣ１からトランジ
スタＮ１へのゲートに至るノードの電圧レベルの変化量
ΔＶIN1は、図３より、次式（１）で表される。その計
算過程を示すと、
【００１５】選択が切り替わったそれぞれの総電荷量Ｑ
はＱ＝ＣＶより、 切換前：Q1=C1・VIN1+CN1A・(VIN1-VA)+CN1B・(VIN1-VB) 切換後：Q2=C1・(VIN1+ΔVIN1A)+CN1A・(VIN1+ΔVIN1AーVA
ーΔVA)+CN1B・(VIN1+ΔVIN1A-VB+ΔVB) また、選択が切り替わった両状態において電荷の総和は
等しく、Ｑ１＝Ｑ２より、
はＱ＝ＣＶより、 切換前：Q1=C1・VIN1+CN1A・(VIN1-VA)+CN1B・(VIN1-VB) 切換後：Q2=C1・(VIN1+ΔVIN1A)+CN1A・(VIN1+ΔVIN1AーVA
ーΔVA)+CN1B・(VIN1+ΔVIN1A-VB+ΔVB) また、選択が切り替わった両状態において電荷の総和は
等しく、Ｑ１＝Ｑ２より、
【００１６】
【数１】
【００１７】となる。トランジスタＮ１に入力されるコ
ンデンサＣ１の電位は、ＶIN1＋ΔＶIN1となり、期待値
であるＶIN1からΔＶIN1だけずれたデータとなってしま
うことになる。
ンデンサＣ１の電位は、ＶIN1＋ΔＶIN1となり、期待値
であるＶIN1からΔＶIN1だけずれたデータとなってしま
うことになる。
【００１８】ここで、ΔＶBは、入力トランジスタを切
り替えた場合、選択スイッチによりオープン状態とな
り、切り替わった他方の入力電圧による影響を受けず
に、ある一定電圧を保持するが、ΔＶAは、非選択側Ｖ
IN2-ＶGSの電圧からＶIN1−ＶGSへと変化するものであ
り、ΔＶAは、オペアンプの入力電圧に伴って変化する
ため、ΔＶA》ΔＶBの関係が成り立つ。
り替えた場合、選択スイッチによりオープン状態とな
り、切り替わった他方の入力電圧による影響を受けず
に、ある一定電圧を保持するが、ΔＶAは、非選択側Ｖ
IN2-ＶGSの電圧からＶIN1−ＶGSへと変化するものであ
り、ΔＶAは、オペアンプの入力電圧に伴って変化する
ため、ΔＶA》ΔＶBの関係が成り立つ。
【００１９】したがって、この期待値からのずれΔＶ
IN1は、ノードＡの電圧レベルの変化量に依存すること
になり、選択側データは非選択側データの影響を受ける
ことにより、入出力特性の向上を妨げる一要因となると
いう問題点があった。
IN1は、ノードＡの電圧レベルの変化量に依存すること
になり、選択側データは非選択側データの影響を受ける
ことにより、入出力特性の向上を妨げる一要因となると
いう問題点があった。
【００２０】本発明は上記問題点に鑑みなされたもので
あり、更なる入出力特性の向上を可能とする多入力オペ
アンプを提供することを目的とする。
あり、更なる入出力特性の向上を可能とする多入力オペ
アンプを提供することを目的とする。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の多入力オペアンプは、請求項１では、互い
に差動対を成す第１、第２のＭＯＳトランジスタと、第
１、第２の入力信号のそれぞれに対応して接続された第
１、第２のコンデンサと、前記第１、第２のコンデンサ
にそれぞれ第１、第２の入力信号をサンプルホールドす
る手段と、前記第１のＭＯＳトランジスタのソース側及
びドレイン側に配されて同時にオン・オフする第１のス
イッチングトランジスタ対と、前記第２のＭＯＳトラン
ジスタのソース側及びドレイン側に配され、前記第１の
スイッチングトランジスタ対とは逆極性でオン・オフす
る第２のスイッチングトランジスタ対とから成るもので
ある。
に、本発明の多入力オペアンプは、請求項１では、互い
に差動対を成す第１、第２のＭＯＳトランジスタと、第
１、第２の入力信号のそれぞれに対応して接続された第
１、第２のコンデンサと、前記第１、第２のコンデンサ
にそれぞれ第１、第２の入力信号をサンプルホールドす
る手段と、前記第１のＭＯＳトランジスタのソース側及
びドレイン側に配されて同時にオン・オフする第１のス
イッチングトランジスタ対と、前記第２のＭＯＳトラン
ジスタのソース側及びドレイン側に配され、前記第１の
スイッチングトランジスタ対とは逆極性でオン・オフす
る第２のスイッチングトランジスタ対とから成るもので
ある。
【００２２】また、請求項２では、前記第１、第２のＭ
ＯＳトランジスタはＮチャンネルＭＯＳトランジスタで
あり、前記第１、第２のスイッチングトランジスタ対
は、前記ＭＯＳトランジスタのソース側に配されたＮチ
ャンネルＭＯＳトランジスタと、ドレイン側に配された
ＰチャンネルＭＯＳトランジスタから成り、そのＮチャ
ンネルＭＯＳトランジスタが定電流源に接続され、Ｐチ
ャンネルＭＯＳトランジスタのソース側を出力端子とし
ていることを特徴とするものである。
ＯＳトランジスタはＮチャンネルＭＯＳトランジスタで
あり、前記第１、第２のスイッチングトランジスタ対
は、前記ＭＯＳトランジスタのソース側に配されたＮチ
ャンネルＭＯＳトランジスタと、ドレイン側に配された
ＰチャンネルＭＯＳトランジスタから成り、そのＮチャ
ンネルＭＯＳトランジスタが定電流源に接続され、Ｐチ
ャンネルＭＯＳトランジスタのソース側を出力端子とし
ていることを特徴とするものである。
【００２３】また、請求項３では、前記出力端子は、定
電流源に接続されたＮチャンネルＭＯＳトランジスタの
ソースを出力とし、前記差動対の反転入力側にその出力
を接続されたことを特徴とするものである。
電流源に接続されたＮチャンネルＭＯＳトランジスタの
ソースを出力とし、前記差動対の反転入力側にその出力
を接続されたことを特徴とするものである。
【００２４】
【作用】上記した構成により、請求項１では、互いに差
動対を成す第１、第２のＭＯＳトランジスタと、第１、
第２の入力信号のそれぞれに対応して接続された第１、
第２のコンデンサと、前記第１、第２のコンデンサにそ
れぞれ第１、第２の入力信号をサンプルホールドする手
段と、前記第１のＭＯＳトランジスタのソース側及びド
レイン側に配されて同時にオン・オフする第１のスイッ
チングトランジスタ対と、前記第２のＭＯＳトランジス
タのソース側及びドレイン側に配され、前記第１のスイ
ッチングトランジスタ対とは逆極性でオン・オフする第
２のスイッチングトランジスタ対から成るので、入出力
特性が改善されることとなる。
動対を成す第１、第２のＭＯＳトランジスタと、第１、
第２の入力信号のそれぞれに対応して接続された第１、
第２のコンデンサと、前記第１、第２のコンデンサにそ
れぞれ第１、第２の入力信号をサンプルホールドする手
段と、前記第１のＭＯＳトランジスタのソース側及びド
レイン側に配されて同時にオン・オフする第１のスイッ
チングトランジスタ対と、前記第２のＭＯＳトランジス
タのソース側及びドレイン側に配され、前記第１のスイ
ッチングトランジスタ対とは逆極性でオン・オフする第
２のスイッチングトランジスタ対から成るので、入出力
特性が改善されることとなる。
【００２５】また、請求項２では、前記第１、第２のＭ
ＯＳトランジスタはＮチャンネルＭＯＳトランジスタで
あり、前記第１、第２のスイッチングトランジスタ対
は、前記ＭＯＳトランジスタのソース側に配されたＮチ
ャンネルＭＯＳトランジスタと、ドレイン側に配された
ＰチャンネルＭＯＳトランジスタから成り、そのＮチャ
ンネルＭＯＳトランジスタが定電流源に接続され、Ｐチ
ャンネルＭＯＳトランジスタのソース側を出力端子とし
ているので、入出力特性が改善されることとなる。
ＯＳトランジスタはＮチャンネルＭＯＳトランジスタで
あり、前記第１、第２のスイッチングトランジスタ対
は、前記ＭＯＳトランジスタのソース側に配されたＮチ
ャンネルＭＯＳトランジスタと、ドレイン側に配された
ＰチャンネルＭＯＳトランジスタから成り、そのＮチャ
ンネルＭＯＳトランジスタが定電流源に接続され、Ｐチ
ャンネルＭＯＳトランジスタのソース側を出力端子とし
ているので、入出力特性が改善されることとなる。
【００２６】また、請求項３では、前記出力端子は、定
電流源に接続されたＮチャンネルＭＯＳトランジスタの
ソースを出力とし、前記差動対の反転入力側にその出力
を接続されるので、入出力特性が改善されることとな
る。
電流源に接続されたＮチャンネルＭＯＳトランジスタの
ソースを出力とし、前記差動対の反転入力側にその出力
を接続されるので、入出力特性が改善されることとな
る。
【００２７】
【実施例】以下、図面を参照しながら本発明の一実施例
における多入力オペアンプについてその構成と動作を説
明する。図１は、本発明の一実施例に係る多入力オペア
ンプの構成を示す回路図である。同図において、Ｐ１〜
Ｐ５はＰチャンネルＭＯＳトランジスタ、Ｎ１〜Ｎ８は
ＮチャンネルＭＯＳトランジスタ、Ｃ１とＣ２は入力電
圧データをサンプルホールドするコンデンサ、ＳＧ１と
ＳＧ２は、サンプリングゲートスイッチである。
における多入力オペアンプについてその構成と動作を説
明する。図１は、本発明の一実施例に係る多入力オペア
ンプの構成を示す回路図である。同図において、Ｐ１〜
Ｐ５はＰチャンネルＭＯＳトランジスタ、Ｎ１〜Ｎ８は
ＮチャンネルＭＯＳトランジスタ、Ｃ１とＣ２は入力電
圧データをサンプルホールドするコンデンサ、ＳＧ１と
ＳＧ２は、サンプリングゲートスイッチである。
【００２８】トランジスタＰ１とＰ２は、カレントミラ
ー回路を構成し、トランジスタＮ４は定電流源回路を構
成している。トランジスタＮ４のゲートには、カレント
ミラー回路に流れる電流を設定するためのバイアス電圧
が入力されている。
ー回路を構成し、トランジスタＮ４は定電流源回路を構
成している。トランジスタＮ４のゲートには、カレント
ミラー回路に流れる電流を設定するためのバイアス電圧
が入力されている。
【００２９】コンデンサＣ１とＣ２は、オペアンプの入
力トランジスタＮ１とＮ２に入力されるデータをホール
ドするサンプルホールドコンデンサである。トランジス
タＮ１とＮ２は、オペアンプの非反転入力トランジスタ
であり、コンデンサＣ１とＣ２にホールドされた電圧が
ゲートに入力されている。
力トランジスタＮ１とＮ２に入力されるデータをホール
ドするサンプルホールドコンデンサである。トランジス
タＮ１とＮ２は、オペアンプの非反転入力トランジスタ
であり、コンデンサＣ１とＣ２にホールドされた電圧が
ゲートに入力されている。
【００３０】トランジスタＮ３は、オペアンプの反転信
号入力トランジスタであり、反転信号すなわち出力電圧
がゲートに入力されている。トランジスタＰ３、Ｐ４、
Ｐ６、Ｐ７は、入力されるデータのどちらを選択するか
を制御するトランジスタで、制御信号ＣＮＴ１、ＣＮＴ
１Ｂ、ＣＮＴ２、ＣＮＴ２Ｂがゲートに入力されてい
る。
号入力トランジスタであり、反転信号すなわち出力電圧
がゲートに入力されている。トランジスタＰ３、Ｐ４、
Ｐ６、Ｐ７は、入力されるデータのどちらを選択するか
を制御するトランジスタで、制御信号ＣＮＴ１、ＣＮＴ
１Ｂ、ＣＮＴ２、ＣＮＴ２Ｂがゲートに入力されてい
る。
【００３１】通常ＣＮＴ１とＣＮＴ１Ｂ、ＣＮＴ２とＣ
ＮＴ２Ｂは、反転信号となっており、Ｐ３とＰ４、Ｎ６
とＮ７は同時にオンすることはない。トランジスタＰ
５、Ｎ８は、カレントミラー回路構成上、対称の回路構
成にする必要があるため、挿入しているトランジスタで
あり、ゲートはＧＮＤおよび電源レベルに固定されてお
り、常に導通状態にある。トランジスタＮ５は、出力バ
ッファ用トランジスタであり、反転信号と非反転信号と
を同電圧レベルとすべく動作するフィードバック用トラ
ンジスタである。
ＮＴ２Ｂは、反転信号となっており、Ｐ３とＰ４、Ｎ６
とＮ７は同時にオンすることはない。トランジスタＰ
５、Ｎ８は、カレントミラー回路構成上、対称の回路構
成にする必要があるため、挿入しているトランジスタで
あり、ゲートはＧＮＤおよび電源レベルに固定されてお
り、常に導通状態にある。トランジスタＮ５は、出力バ
ッファ用トランジスタであり、反転信号と非反転信号と
を同電圧レベルとすべく動作するフィードバック用トラ
ンジスタである。
【００３２】また、ＳＧ１とＳＧ２は、サンプルホール
ドコンデンサＣ１とＣ２に電圧データを取り込む際のサ
ンプリングゲートスイッチであり、コンデンサＣ１とＣ
２に電圧データとなるＶIN1とＶIN2を取り込んだ時点で
オフ状態になる。この回路において、コンデンサＣ１に
はＶIN1が、またＣ２にはＶIN2の電圧データが保持され
ているものとする。
ドコンデンサＣ１とＣ２に電圧データを取り込む際のサ
ンプリングゲートスイッチであり、コンデンサＣ１とＣ
２に電圧データとなるＶIN1とＶIN2を取り込んだ時点で
オフ状態になる。この回路において、コンデンサＣ１に
はＶIN1が、またＣ２にはＶIN2の電圧データが保持され
ているものとする。
【００３３】入力トランジスタＮ１に入力されたデータ
を選択し出力する場合、Ｐ３及びＮ６の制御信号入力ト
ランジスタをオンの状態にし、入力トランジスタＮ２は
非選択側であるため、Ｐ４及びＮ７の制御信号入力トラ
ンジスタはオフ状態にする。
を選択し出力する場合、Ｐ３及びＮ６の制御信号入力ト
ランジスタをオンの状態にし、入力トランジスタＮ２は
非選択側であるため、Ｐ４及びＮ７の制御信号入力トラ
ンジスタはオフ状態にする。
【００３４】このとき、入力トランジスタＮ１の両端の
ノードＢとＣは、オープン状態から入力データＶIN1に
より決定される特定の電圧に固定される。このとき、ノ
ードＢとＣのレベルの変化量をそれぞれΔＶB’、Δ
ＶC’とするとコンデンサＣ１からトランジスタＮ１に
至るノードのレベル変化量ΔＶIN1’は、式（１）と同
様に次式（２）で表される。
ノードＢとＣは、オープン状態から入力データＶIN1に
より決定される特定の電圧に固定される。このとき、ノ
ードＢとＣのレベルの変化量をそれぞれΔＶB’、Δ
ＶC’とするとコンデンサＣ１からトランジスタＮ１に
至るノードのレベル変化量ΔＶIN1’は、式（１）と同
様に次式（２）で表される。
【００３５】
【数２】
【００３６】ここで、式（１）のΔＶBと式（２）のΔ
ＶB’は同一であり、入力トランジスタを切り替えた場
合、選択スイッチによりオープン状態となり、切り替わ
った他方の入力電圧による影響を受けずに、ある一定電
圧を保持する。
ＶB’は同一であり、入力トランジスタを切り替えた場
合、選択スイッチによりオープン状態となり、切り替わ
った他方の入力電圧による影響を受けずに、ある一定電
圧を保持する。
【００３７】また、式（２）のΔＶC’もΔＶB’と同様
に他方の入力電圧の影響を受けずに一定電圧を保持し、
式（１）のΔＶA、ΔＶBと式（２）のΔＶB’、ΔＶC’
との関係は、ΔＶA》ΔＶC’（但し、ΔＶB＝ΔＶC’＝
ΔＶB’）の関係が成り立つ。
に他方の入力電圧の影響を受けずに一定電圧を保持し、
式（１）のΔＶA、ΔＶBと式（２）のΔＶB’、ΔＶC’
との関係は、ΔＶA》ΔＶC’（但し、ΔＶB＝ΔＶC’＝
ΔＶB’）の関係が成り立つ。
【００３８】以上より、入力電圧への影響はΔＶIN1》
ΔＶIN1’となり、期待値からのずれを小さく押さえる
ことが可能であり、期待値通りの出力を得ることが可能
である。
ΔＶIN1’となり、期待値からのずれを小さく押さえる
ことが可能であり、期待値通りの出力を得ることが可能
である。
【００３９】なお、上記回路におけるスイッチングトラ
ンジスタは、Ｎチャンネル、Ｐチャンネルの各ＭＯＳ型
トランジスタに限らず、非選択側の入力トランジスタを
選択側トランジスタに接続されるノードから分離できる
べく動作するものであれば、特に支障はなく、本発明の
効果が得られる。
ンジスタは、Ｎチャンネル、Ｐチャンネルの各ＭＯＳ型
トランジスタに限らず、非選択側の入力トランジスタを
選択側トランジスタに接続されるノードから分離できる
べく動作するものであれば、特に支障はなく、本発明の
効果が得られる。
【００４０】また、本発明は上記実施例に限定されるも
のではなく、種々変形実施可能である。例えば、２入力
アンプ回路について説明を行ったが、複数入力を有して
入力切換を行う、アンプ回路、コンパレータ回路におい
ても適用することが可能である。
のではなく、種々変形実施可能である。例えば、２入力
アンプ回路について説明を行ったが、複数入力を有して
入力切換を行う、アンプ回路、コンパレータ回路におい
ても適用することが可能である。
【００４１】
【発明の効果】以上のように本発明の多入力オペアンプ
によれば、請求項１では、互いに差動対を成す第１、第
２のＭＯＳトランジスタと、第１、第２の入力信号のそ
れぞれに対応して接続された第１、第２のコンデンサ
と、前記第１、第２のコンデンサにそれぞれ第１、第２
の入力信号をサンプルホールドする手段と、前記第１の
ＭＯＳトランジスタのソース側及びドレイン側に配され
て同時にオン・オフする第１のスイッチングトランジス
タ対と、前記第２のＭＯＳトランジスタのソース側及び
ドレイン側に配され、前記第１のスイッチングトランジ
スタ対とは逆極性でオン・オフする第２のスイッチング
トランジスタ対から成るので、第１、第２のコンデンサ
にホールドされている電圧データの変化量を抑え、精度
の良い入出力特性をえられるという効果がある。
によれば、請求項１では、互いに差動対を成す第１、第
２のＭＯＳトランジスタと、第１、第２の入力信号のそ
れぞれに対応して接続された第１、第２のコンデンサ
と、前記第１、第２のコンデンサにそれぞれ第１、第２
の入力信号をサンプルホールドする手段と、前記第１の
ＭＯＳトランジスタのソース側及びドレイン側に配され
て同時にオン・オフする第１のスイッチングトランジス
タ対と、前記第２のＭＯＳトランジスタのソース側及び
ドレイン側に配され、前記第１のスイッチングトランジ
スタ対とは逆極性でオン・オフする第２のスイッチング
トランジスタ対から成るので、第１、第２のコンデンサ
にホールドされている電圧データの変化量を抑え、精度
の良い入出力特性をえられるという効果がある。
【００４２】これにより、例えば、液晶ディスプレイに
用いた場合では高精細が得られ、大画面化に適するとい
う効果が得られる。また、ノイズの影響も受けにくく、
低電圧化においても精度の良いダイナミックレンジが可
能であるという効果が得られる。
用いた場合では高精細が得られ、大画面化に適するとい
う効果が得られる。また、ノイズの影響も受けにくく、
低電圧化においても精度の良いダイナミックレンジが可
能であるという効果が得られる。
【００４３】また、請求項２では、前記第１、第２のＭ
ＯＳトランジスタはＮチャンネルＭＯＳトランジスタで
あり、前記第１、第２のスイッチングトランジスタ対
は、前記ＭＯＳトランジスタのソース側に配されたＮチ
ャンネルＭＯＳトランジスタと、ドレイン側に配された
ＰチャンネルＭＯＳトランジスタから成り、そのＮチャ
ンネルＭＯＳトランジスタが定電流源に接続され、Ｐチ
ャンネルＭＯＳトランジスタのソース側を出力端子とし
ているので、入出力特性が改善されるという効果が得ら
れる。
ＯＳトランジスタはＮチャンネルＭＯＳトランジスタで
あり、前記第１、第２のスイッチングトランジスタ対
は、前記ＭＯＳトランジスタのソース側に配されたＮチ
ャンネルＭＯＳトランジスタと、ドレイン側に配された
ＰチャンネルＭＯＳトランジスタから成り、そのＮチャ
ンネルＭＯＳトランジスタが定電流源に接続され、Ｐチ
ャンネルＭＯＳトランジスタのソース側を出力端子とし
ているので、入出力特性が改善されるという効果が得ら
れる。
【００４４】また、請求項３では、前記出力端子は、定
電流源に接続されたＮチャンネルＭＯＳトランジスタの
ソースを出力とし、前記差動対の反転入力側にその出力
を接続されるので、入出力特性が改善されるという効果
が得られる。
電流源に接続されたＮチャンネルＭＯＳトランジスタの
ソースを出力とし、前記差動対の反転入力側にその出力
を接続されるので、入出力特性が改善されるという効果
が得られる。
【図１】 本発明の一実施例における多入力オペアンプ
の構成を示す回路図である。
の構成を示す回路図である。
【図２】 本発明の従来例における多入力オペアンプの
構成を示す回路図である。
構成を示す回路図である。
【図３】 同従来例のコンデンサＣ１からトランジスタ
Ｎ１に至るノードのコンデンサ成分の等価回路を示す図
である。
Ｎ１に至るノードのコンデンサ成分の等価回路を示す図
である。
【図４】 同従来例の動作を制御する制御信号の例を示
す図である。
す図である。
Ｎ１〜Ｎ８ ＮチャンネルＭＯＳトランジスタ Ｐ１〜Ｐ５ ＰチャンネルＭＯＳトランジスタ ＳＧ１、ＳＧ２ サンプリングゲートスイッチ Ｃ１，Ｃ２ データサンプルホールドコンデン
サ ＣN1A、ＣN1B、ＣN1C オペアンプ入力トランジスタ寄生
容量 ＶIN1、ＶIN2 データ入力信号 ＣＮＴ１、ＣＮＴ２、ＣＮＴ１Ｂ、ＣＮＴ２Ｂ データ
選択制御信号
サ ＣN1A、ＣN1B、ＣN1C オペアンプ入力トランジスタ寄生
容量 ＶIN1、ＶIN2 データ入力信号 ＣＮＴ１、ＣＮＴ２、ＣＮＴ１Ｂ、ＣＮＴ２Ｂ データ
選択制御信号
Claims (3)
- 【請求項１】 互いに差動対を成す第１、第２のＭＯＳ
トランジスタと、 第１、第２の入力信号のそれぞれに対応して接続された
第１、第２のコンデンサと、 前記第１、第２のコンデンサにそれぞれ第１、第２の入
力信号をサンプルホールドする手段と、 前記第１のＭＯＳトランジスタのソース側及びドレイン
側に配されて同時にオン・オフする第１のスイッチング
トランジスタ対と、 前記第２のＭＯＳトランジスタのソース側及びドレイン
側に配され、前記第１のスイッチングトランジスタ対と
は逆極性でオン・オフする第２のスイッチングトランジ
スタ対と、から成る多入力オペアンプ。 - 【請求項２】 前記第１、第２のＭＯＳトランジスタは
ＮチャンネルＭＯＳトランジスタであり、前記第１、第
２のスイッチングトランジスタ対は、前記ＭＯＳトラン
ジスタのソース側に配されたＮチャンネルＭＯＳトラン
ジスタと、ドレイン側に配されたＰチャンネルＭＯＳト
ランジスタから成り、そのＮチャンネルＭＯＳトランジ
スタが定電流源に接続され、ＰチャンネルＭＯＳトラン
ジスタのソース側を出力端子としていることを特徴とす
る請求項１に記載の多入力オペアンプ。 - 【請求項３】 前記出力端子は、定電流源に接続された
ＮチャンネルＭＯＳトランジスタのソースを出力とし、
前記差動対の反転入力側にその出力を接続されたことを
特徴とする請求項２に記載の多入力オペアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116722A JPH08316747A (ja) | 1995-05-16 | 1995-05-16 | 多入力オペアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116722A JPH08316747A (ja) | 1995-05-16 | 1995-05-16 | 多入力オペアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316747A true JPH08316747A (ja) | 1996-11-29 |
Family
ID=14694195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7116722A Pending JPH08316747A (ja) | 1995-05-16 | 1995-05-16 | 多入力オペアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013162493A (ja) * | 2012-02-08 | 2013-08-19 | Lapis Semiconductor Co Ltd | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
| JP2020115603A (ja) * | 2019-01-17 | 2020-07-30 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
-
1995
- 1995-05-16 JP JP7116722A patent/JPH08316747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013162493A (ja) * | 2012-02-08 | 2013-08-19 | Lapis Semiconductor Co Ltd | 入出力装置、半導体装置、電子機器、及びスイッチング制御方法 |
| JP2020115603A (ja) * | 2019-01-17 | 2020-07-30 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613940B2 (ja) | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US6480178B1 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
| US6946905B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| US5847601A (en) | Switched capacitor common mode feedback circuit for differential operational amplifier and method | |
| US7345530B1 (en) | Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing | |
| JP2001085990A (ja) | レベルシフト回路および画像表示装置 | |
| US7053690B2 (en) | Voltage generating circuit with two resistor ladders | |
| KR0169966B1 (ko) | 고속 자동 제로 비교기 | |
| JPH06236697A (ja) | アナログ電流メモリ装置 | |
| CN101030765B (zh) | 信号放大器 | |
| JPH09219636A (ja) | 駆動回路 | |
| US7459967B2 (en) | Differential amplifier, digital-to-analog converter and display device | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| US6043812A (en) | Liquid crystal drive circuit and liquid crystal display device | |
| WO2004042691A1 (ja) | サンプルホールド回路およびそれを用いた画像表示装置 | |
| JP4069963B2 (ja) | Ｍｏｓトランジスタ敷居値補償回路及びこれを備えたフリップフロップ型センスアンプ | |
| JP3361944B2 (ja) | サンプリングホールド回路 | |
| JPH08316747A (ja) | 多入力オペアンプ | |
| KR20040084718A (ko) | 오프셋 보상회로 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| KR0135951B1 (ko) | 샘플홀드회로장치 | |
| JP2842329B2 (ja) | 電圧レベルシフト回路 | |
| JP2000194323A (ja) | アナログバッファ回路及び液晶表示装置 | |
| GB2157108A (en) | Eliminating input offset |