JPH08316946A - クロック断検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、例えば、データ伝送装置に使用す
るクロック断検出回路に関し、監視クロックが、該監視
クロックと非同期で同一速度の被監視クロックの断数を
１クロック単位で検出できる様にすることを目的とす
る。 【構成】 監視クロックが、監視クロックと非同期で同
一速度の被監視クロックの断を検出する際、該被監視ク
ロックをｎ分周して変化点が順次、ずれたｎ系列の分周
被監視クロックを生成する分周手段と、監視クロックを
用いて分周被監視クロックの変化点の有無を検出し、検
出結果から被監視クロックの断を１クロック単位で検出
するクロック断検出手段を有するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、データ伝送装
置で使用するクロック断検出回路に関するものである。

【０００２】通常、データ伝送の際、送信側からデータ
とこのデータに同期したクロック（被監視クロックと云
う）を受信側に送出する。受信側では被監視クロックと
同一速度で非同期のシステムクロック（監視クロックと
云う）を用いて、受信した被監視クロックの断を検出す
ることがある。

【０００３】この時、被監視クロックの断数を１クロッ
ク単位で検出できる様にすることが必要である。

【０００４】

【従来の技術】図６は従来例の説明図（その１）で、
(a) は構成図、(b) は正常動作時の説明図、図７は従来
例の説明図（その２）で、(a) は異常動作時( Ｈ固定)
の説明図、(b) は別の異常動作時( Ｌ固定）の説明図、
図８は別の従来例の説明図で、(a) は構成図、(b) は正
常動作時の説明図、(c) は異常動作時（Ｈ→Ｌ，Ｌ→
Ｈ）の説明図である。

【０００５】以下、図６〜図８の説明を行うが、図６
(b),図７(a),(b),図８(b),(c) の左側の符号は図６(a),
図８(a) 中の同じ符号部分の波形を示す。先ず、クロッ
ク断検出は主として下記Ａ、Ｂの方法で行われる。即
ち、 Ａ．監視クロックと被監視クロックが非同期で同一速度
の場合、監視クロックで一定周期毎に非監視クロックを
監視し、その周期内で被監視クロックが全く入力しなけ
ればクロック断発生とする方法である（図６、図７の場
合）。 Ｂ．監視クロックと被監視クロックが非同期で、被監視
クロックが監視クロックよりも低速の場合、監視クロッ
クで被監視クロックのエッジ検出を行うが、エッジ検出
周期が予め設定した周期よりも長い時にクロック断発生
とする方法である（図８の場合）。

【０００６】さて、図６(a) に示す様に、２ビットカウ
ンタ51は入力した監視クロック( 以下、監視CLK と省略
する) を４分周して４分周CLK を生成し (図６(b)-,
参照) 、４分周CLK をフリップ・フロップ( 以下、FF
と省略する) 54, 55のCK端子に加える。そこで、これら
のFFは４分周CLK の立上り点で＋5V、即ち、 "H"レベル
を取り込む。

【０００７】一方、 "H"レベルのXRST信号が印加してオ
ン状態になったAND ゲート52とANDゲート53を介して、
被監視CLK と反転した被被監視CLK を対応するFF 54 と
FF 55 の R端子に印加する。

【０００８】ここで、AND ゲート52, 53の出力が "L"レ
ベルであれば対応する FF はリセットされるので、FF 5
4 の Q端子から周期的に幅の狭いパルスが OR ゲート56
に送出され、FF 55 のQ 端子から "L"レベルが同じくOR
ゲート56に送出される( 図６(b)-〜, , 参照)
。

【０００９】これは、AND ゲート52, 53及びFF 54, 55
を通る信号は、素子内で生ずる遅延により、入力側より
も若干遅れて出力する。しかし、FF 54, 55 に印加する
CLKはカウンタ51の出力が直接、加わるので遅延がな
い。

【００１０】この為、FF 54 については Q端子から"H"
レベルを送出した直後にリセットされるので幅の狭いパ
ルスが出た後に "L"レベルとなる。しかし、FF 55 につ
いては＋５V を取り込む時点でリセット状態にあるの
で、幅の狭いパルスを送出することなく"L" レベルとな
る。

【００１１】さて、ORゲート56は FF 54, 55の出力の論
理和を取った後、FF 57 に送出するので、FF 57 は上記
４分周CLK で論理和出力を取り込む。この時、４分周CL
K の立上り点における OR ゲート56の状態が"L" レベル
の為、Q 端子から"L" レベルを出力する。そこで、クロ
ック断のアラームは出ない( 図６(b)-, 参照) 。

【００１２】しかし、図７(a)-に示す様に、４分周CL
K の１周期の間に１個所だけ変化点があり、残りの周期
は"H" レベル固定の被監視CLK が入力すると、AND ゲー
ト52, 53から図７(a)-, に示す出力がFF 54, 55 の
R 端子に印加する。

【００１３】一方、２ビットカウンタ51は監視CLK を用
いて４分周CLK を生成してFF 54, 55 のCK端子に加える
( 図７(a)-, 参照) 。そこで、FF 54, 55 は R端子
とCK端子の状態に対応して、図７(a)-, に示す出力
を OR ゲート56に送出するので、このゲートは図７-
に示す出力をFF 57 に送出する。

【００１４】FF 57 は４分周CLK の立上り点でORゲート
56の出力を取り込むが、４分周CLKの一周期の間、被監
視CLK が全く入力しない時は次の周期の立上り点で被監
視CLK 断のアラームを送出する( 図７(a)-参照) 。

【００１５】更に、図７(b)-に示す様に、４分周CLK
の一周期の間に１個所だけ変化点があり、残りの周期が
"L" レベル固定の被監視CLK が入力すると、上記"H" レ
ベル固定の場合と同様に、被監視CLK が全く入力しない
４分周CLK の一周期の次の周期の立上り点で、被監視CL
K 断のアラームを送出する( 図７(b) 〜参照) 。

【００１６】次に、図８(a) 中のFF 61, FF 62, AND ゲ
ート 63 の部分は監視CLK で動作するエッジ検出部分を
構成している。そこで、監視CLK が被監視CLK の、例え
ば、立上り点を検出した時に"H" レベルのパルスをAND
ゲート63からカウンタ64に送出する。なお、被監視CLK
が正常状態の時には上記のパルスは一定周期でカウンタ
に送られる( 図８(b)-〜参照) 。

【００１７】そこで、カウンタ64は、パルスが入力する
度にカウント値をリセットして、０からカウントを開始
し、カウント値をデコーダ65に送る。デコーダ65はカウ
ント値が、例えば、４を越えるとデコード出力を被監視
CLK断のアラームとして送出する様になっているが、４
を越えないので、アラームを送出しない（図８(b)-,
参照) 。

【００１８】しかし、図８(c)-に示す様に、被監視CL
K に異常が発生すると( 点線部分が正常状態で、変化点
が無くなっている) 、カウント値がリセットされずにそ
のまま増加する。そこで、デコーダ65はカウント値が４
になった時にアラームを送出することになる（図８(c)-
〜参照) 。

【００１９】

【発明が解決しようとする課題】上記の様に従来の技術
Ａ，Ｂを用いて、 監視CLK と被監視CLK が非同期で同一速度 断となったCLK の数を１CLK 単位で検出可能 とする条件のCLK 断検出を行う場合、下記の様な課題が
発生する。 従来の技術A の場合、一周期の間に被監視CLK が全く入
力しなければ、被監視CLK 断発生とする方法なので、正
確なCLK 断数は検出できない。また、CLK 断を検出して
も、次の周期がくるまでアラームを発生しないので、断
が発生してからアラーム発生迄に時間がかかる。 従来の技術B の場合、被監視CLK のエッジ検出を監視CL
K で確実に検出できるとは限らない。

【００２０】何故なら、監視CLK で被監視CLK の変化点
を検出しているので、２つのCLK の変化点が同じ場合に
は変化点を検出できないことがある。この為、被監視CL
K が入力しても断と検出する可能性がある。

【００２１】本発明は監視クロックが、該監視クロック
と非同期で同一速度の被監視クロックの断数を１クロッ
ク単位で検出できる様にすることを目的とする。

【００２２】

【課題を解決するための手段】監視クロックが、該監視
クロックと非同期で同一速度の被監視クロックの断を検
出する際、第１の本発明は、分周手段とクロック断検出
手段を設け、分周手段で被監視クロックをｎ分周して変
化点が順次、ずれたｎ系列の分周被監視クロックを生成
する。 そして、クロック断検出手段において、監視ク
ロックを用いて分周被監視クロックの変化点の有無を検
出し、検出結果から被監視クロックの断を１クロック単
位で検出する様にした。

【００２３】第２の本発明は、クロック断検出手段に、
検出した被監視クロックの断数をカウントするカウント
手段を設ける。そして、カウント手段のロード値を外部
から設定可能にして、アラーム送出開始時点の断数を可
変できる様にした。

【００２４】

【作用】図１は本発明の原理構成図、図２は図１の動作
説明図である。以下、図２を用いて図１の動作を説明す
る。

【００２５】先ず、監視CLK が、該監視CLK と同一速度
で非同期の被監視CLK のエッジを確実に検出するには、
被監視CLK は監視CLK ２周期以上の幅が必要となる。こ
の為、被監視CLK を分周手段１内の分周部分11でｎ分周
（例えば、４分周）した後、デコーダ部分12で "H"レベ
ル部分と "L"レベル部分の幅を、それぞれ２CLK の幅を
確保させると共に、変化点( 例えば、立上り点) を１CL
K ずつずらす（図２- , 参照) 。

【００２６】これにより、監視CLK は被監視CLK を１CL
K 単位で監視することができる。なお、図２- に示す
CLK を分周被監視CLK と云う。さて、変化点がずれた分
周被監視CLK を対応するエッジ検出部分（監視CKL で動
作している) 21〜24に加えて、この部分でエッジ検出を
行って、１監視CLK 幅のパルスを取り出し、論理積部分
３で論理積を取ってカウンタ４のロード(L) 端子に加え
る。( 図２- 〜参照) 。

【００２７】ここで、上記の論理積を取ることにより、
図２- に示す様に、被監視CLK が１ビット抜けている
所は１監視CLK 幅の "H"レベルとなり、２ビット抜けて
いる所は２監視CLK 幅の"H" レベルとなる。

【００２８】一方、カウンタ４は上記と同様に、論理積
が "L"レベルの時はカウント動作を行わないが、 "H"レ
ベルの時はカウント動作を行ってフルカウントになった
時はCO 端子からパルスを送出し、クロック断検出を示
す。( 図２- , 参照) 。

【００２９】なお、ロード値は外部から設定可能な為、
被監視CLK の断数も容易に変更することができる。例え
ば、クロック断数を２とした時、カウンタのCO端子の出
力は論理積の出力が１ビットでは"L" レベルのままであ
るが、２ビット以上の時には"H"レベルとなりアラーム
として送出される。

【００３０】即ち、監視クロックが、該監視クロックと
非同期で同一速度の被監視クロックの断数を１クロック
単位で検出できる。

【００３１】

【実施例】図３は第１の本発明の実施例の構成図、図４
は第２の本発明の実施例の構成図、図５は図４の動作説
明図である。

【００３２】ここで、全図を通じて同一符号は同一対象
物を示す。また、図５の左側の符号は図４中の同じ符号
の部分の波形を示す。なお、図３の動作説明図は図２と
同じであり、図３、図４中の点線部分２は図１中のエッ
ジ検出手段２の具体的構成例である。

【００３３】以下、分周比ｎ＝４として図３〜図５の説
明を行うが、上記で詳細説明した部分に対しては概略説
明し、本発明の部分について詳細説明する。図３におい
て、被監視CLK で動作する２ビットカウンタ11a のQ0出
力, Q1出力をEX-NORゲート12a を通して、図２- -1に
示すパルス及び反転して図２- -3に示すパルスを生成
する。

【００３４】また、２ビットカウンタ11a のQ1出力から
図２- -2に示すパルス及び反転して図２- -4に示す
パルスを生成するが、これら図２- に示すパルスの変
化点は被監視CLK の１ビット幅だけ順次、ずれている。

【００３５】更に、FF 211a, FF 212a, AND ゲート213a
はエッジ検出部分、即ち、微分回路21a を構成し、図２
- -1に示すパルスの立上りエッジ検出を行い、エッジ
が検出できれば図２- -1に示す様に監視CLK の１CLK
幅の "L"レベルのパルスを出力する。

【００３６】同様に、微分回路22a, 23a, 24a はそれぞ
れ、エッジが検出できれば図２- -2〜図２- -4に示
す様に監視CLK の１CLK 幅の“L"レベルのパルスを出力
する。 そして、これら４つのパルスをAND ゲート３で
論理積を取って１つのパルスにして、例えば、６ビット
カウンタ４の L端子に加える。

【００３７】また、ロード値は外部からのスイッチSWで
設定することで設定値を可変とすることができるが、カ
ウンタが６ビットの為にロード値も６ビット（０〜63ま
で可変できる) で設定する。なお、カウンタ４は、微分
回路がエッジ検出を行っている間、 L端子に "L"パルス
が入力しているので、カウントアップせずロード値をそ
のまま出力している。

【００３８】しかし、エッジ検出ができない間( 被監視
CLK 断の場合) 、L 端子には "H"パルスが入力するの
で、カウンタ４はカウントアップし、フルカウントした
時にカウンタのCO端子からパルスを出力する。

【００３９】つまり、( フルカウント数) −( ロード
値) の値がクロック断検出の断数となるので、ロード値
を変えることで断数を変えることができる。例えば、図
２- 〜に示す様に、カウンタ４のロード値を「２」
に設定した状態で被監視CLK に２CLK の断が発生する
と、カウンタはCO端子から "H"パルスを出すのでアラー
ムが送出される。しかし、１CLK の断の時は "H"パルス
を出さないのでアラームは送出されない。

【００４０】図４は図示しないマイクロコンピュータ(
以下、マイコンと省略する) を用いてクロック断の断数
設定を行う場合であるが、図中の分周手段1a, エッジ検
出部分２, AND ゲート３の動作説明は図３で詳細説明し
たので省略する。

【００４１】さて、レジスタ41には図示しないマイコン
からのロード値が格納されているので、この値を反転し
て６ビットのカウンタ４の D端子に入力する。例えば、
レジスタの値が000001の時は111110がロードされる。

【００４２】また、AND ゲート３から "H"レベルのパル
スが L端子に入力すると、カウンタ４はカウント動作を
開始してカウント値を１つアップし、CO端子からキャリ
ーをレジスタ42に送出する。

【００４３】これにより、レジスタ42はこのキャリーを
保持してアラームとして出力するが、読み出しタイミン
グをレジスタのE 端子に加えることによりアラームの出
力は停止する( 図５- 〜-2参照) 。

【００４４】つまり、本発明では被監視CLK と監視CLK
が非同期で同一速度の場合、非監視CLK を１CLK 単位で
監視することかできるので、断数分のクロック断を正確
に検出でき、且つ、CLK 断が発生している時間だけ "H"
レベルのパルスを発生させることができる。

【００４５】また、クロック断の発生と復旧が非同期CL
K の乗換時間と監視CLK の１CLK 分の時間でできる。例
えば、図５- の点線部分はクロックの立上りがなくな
っているが、これの検出時間は図５- に示す様に殆ど
かからない。

【００４６】そして、断数の設定を外部から可変できる
ことで、設計後の断数設定の変更が可能となる。特に、
断数の設定をマイコン等で行う場合は外部設定ピン等が
不要で、容易に変更が可能である。

【００４７】

【発明の効果】以上詳細に説明した様に本発明によれ
ば、監視クロックが、監視クロックと非同期で同一速度
の被監視クロックの断数を１クロック単位で検出できる
と云う効果がある。

【図面の簡単な説明】

【図１】図１は本発明の原理構成図である。

【図２】図１の動作説明図である。

【図３】第１の本発明の実施例の構成図である。

【図４】第２の本発明の実施例の構成図である。

【図５】図４の動作説明図である。

【図６】従来例の説明図（その１）で、(a) は構成図、
(b) は正常動作時の説明図である。

【図７】従来例の説明図（その２）で、(a) は異常動作
時( Ｈ固定) の説明図、(b) は別の異常動作時( Ｌ固
定）の説明図である。

【図８】別の従来例の説明図で、(a) は構成図、(b) は
正常動作時の説明図、(c) は異常動作時（Ｈ→Ｌ，Ｌ→
Ｈ）の説明図である。

【符号の説明】 １ 分周手段 ３ AND ゲート ４ カウンタ 11 分周部分 12 デコーダ 21〜24 エッジ検出部分

フロントページの続き (72)発明者 滝川 信也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 伊藤 守夫 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 監視クロックが、該監視クロックと非同
   期で同一速度の被監視クロックの断を検出する際、該被
   監視クロックをｎ分周（ｎ≧４の正の整数）して変化点
   が順次、ずれたｎ系列の分周被監視クロックを生成する
   分周手段と、該監視クロックを用いて該分周被監視クロ
   ックの変化点の有無を検出し、検出結果から被監視クロ
   ックの断を１クロック単位で検出するクロック断検出手
   段を有することを特徴とするクロック断検出回路。
2. 【請求項２】 上記クロック断検出手段に、検出した被
   監視クロックの断数をカウントするカウント手段を設
   け、該カウント手段のロード値を外部から設定可能にし
   て、クロック断アラームの送出開始時点の断数を可変で
   きる構成にしたことを特徴とする請求項１のクロック断
   検出回路。