JPH08317227A - 復号化装置 - Google Patents
復号化装置Info
- Publication number
- JPH08317227A JPH08317227A JP12150495A JP12150495A JPH08317227A JP H08317227 A JPH08317227 A JP H08317227A JP 12150495 A JP12150495 A JP 12150495A JP 12150495 A JP12150495 A JP 12150495A JP H08317227 A JPH08317227 A JP H08317227A
- Authority
- JP
- Japan
- Prior art keywords
- code
- address
- data
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/419—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information in which encoding of the length of a succession of picture-elements of the same value along a scanning line is the only encoding step
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 ＭＨ、ＭＲ、ＭＭＲ等の符号を低容量のメモ
リテーブルを用いて復号化すること。 【構成】 モディファイド・ハフマン、モディファイド
・リード、モディファイド・モディファイド・リード符
号等の符号を復号する復号化装置において、復号すべき
符号の先頭に続く０の個数を検出するゼロ個数検出器１
６と、ゼロ個数検出器１６により検出された０の個数を
示すデータと先頭に続く０及びそれに続く１を符号から
除いたデータとを論理演算することによりアドレスデー
タを生成するアドレス圧縮器１５と、アドレス圧縮器１
５により生成されたアドレスデータによってアドレスさ
れて符号に対応する復号結果を出力する符号変換用参照
テーブル１３とを有する。
リテーブルを用いて復号化すること。 【構成】 モディファイド・ハフマン、モディファイド
・リード、モディファイド・モディファイド・リード符
号等の符号を復号する復号化装置において、復号すべき
符号の先頭に続く０の個数を検出するゼロ個数検出器１
６と、ゼロ個数検出器１６により検出された０の個数を
示すデータと先頭に続く０及びそれに続く１を符号から
除いたデータとを論理演算することによりアドレスデー
タを生成するアドレス圧縮器１５と、アドレス圧縮器１
５により生成されたアドレスデータによってアドレスさ
れて符号に対応する復号結果を出力する符号変換用参照
テーブル１３とを有する。
Description
【０００１】
【産業上の利用分野】本発明はファクシミリ、電子ファ
イリングシステム等の画像処理システムに用いられる画
像情報の圧縮及び伸長を目的とした符号化、復号化技術
に関し特にＣＣＩＴＴ勧告に基づくモディファイド・ハ
フマン（ＭＨ）、モディファイド・リード（ＭＲ）、モ
ディファイド・モディファイド・リード（ＭＭＲ）符号
の復号化装置に関するものである。
イリングシステム等の画像処理システムに用いられる画
像情報の圧縮及び伸長を目的とした符号化、復号化技術
に関し特にＣＣＩＴＴ勧告に基づくモディファイド・ハ
フマン（ＭＨ）、モディファイド・リード（ＭＲ）、モ
ディファイド・モディファイド・リード（ＭＭＲ）符号
の復号化装置に関するものである。
【０００２】
【従来技術】従来、データ量の多い画像データを記憶装
置に記録する場合や通信装置によって伝送する場合には
データ圧縮技術を用いて情報量を少なくし効率的に記録
及び伝送を行うのが通例となっており圧縮伸張技術は画
像処理分野においてきわめて重要な技術となっている。
今日、圧縮伸張技術の中で最も一般的かつ広く用いられ
ている方式はＣＣＩＴＴ勧告に基づいたＭＨ、ＭＲ、Ｍ
ＭＲ符号でありこれら符号を高速かつ効率的に復号する
技術が求められている。
置に記録する場合や通信装置によって伝送する場合には
データ圧縮技術を用いて情報量を少なくし効率的に記録
及び伝送を行うのが通例となっており圧縮伸張技術は画
像処理分野においてきわめて重要な技術となっている。
今日、圧縮伸張技術の中で最も一般的かつ広く用いられ
ている方式はＣＣＩＴＴ勧告に基づいたＭＨ、ＭＲ、Ｍ
ＭＲ符号でありこれら符号を高速かつ効率的に復号する
技術が求められている。
【０００３】従来ＭＨ、ＭＲ、ＭＭＲ符号から画像デー
タを復号する場合、ＭＨ、ＭＲ、ＭＭＲの各符号をＲＯ
Ｍ又はＲＡＭ等で構成された変換テーブルに入力し、復
号に必要な情報を変換テーブルから得る方法が用いられ
ている。この復号処理を高速に実行するためには１クロ
ックの内に変換テーブルの参照動作を行わなければなら
ないが、そのためのはきわめて大きな変換用テーブルを
用意しなければならない。
タを復号する場合、ＭＨ、ＭＲ、ＭＭＲの各符号をＲＯ
Ｍ又はＲＡＭ等で構成された変換テーブルに入力し、復
号に必要な情報を変換テーブルから得る方法が用いられ
ている。この復号処理を高速に実行するためには１クロ
ックの内に変換テーブルの参照動作を行わなければなら
ないが、そのためのはきわめて大きな変換用テーブルを
用意しなければならない。
【０００４】例えば、ＭＨ符号において、復号するため
に変換テーブルにあらかじめ書き込まれていなければな
らない情報としては、各符号のラン長とコード長であり
ＭＲ、ＭＭＲにおいてはＭＨ符号で必要な情報に加えＰ
ａｓｓ、ＶＬ１〜３、ＶＲ１〜３、Ｖ０等の復号化モー
ド情報である。
に変換テーブルにあらかじめ書き込まれていなければな
らない情報としては、各符号のラン長とコード長であり
ＭＲ、ＭＭＲにおいてはＭＨ符号で必要な情報に加えＰ
ａｓｓ、ＶＬ１〜３、ＶＲ１〜３、Ｖ０等の復号化モー
ド情報である。
【０００５】図１は変換テーブルを用いた従来の復号器
のブロック図である。１は符号データを保持するための
符号レジスタで、新たな符号データが必要となる度に内
容が更新される。２は可変長符号の先頭ポインタを示す
為のシフターで、シフト量データによって次の符号の先
頭を見つける動作をする。３はシフター２より符号デー
タを入力することによってその復号に必要な情報を出力
する符号変換用参照テーブルである。４はシフター２が
次の符号の先頭にポインターを進められるように参照テ
ーブル３の出力の符号長情報を積算し、前記シフターに
的確なシフト量を与える為の符号長積算器である。
のブロック図である。１は符号データを保持するための
符号レジスタで、新たな符号データが必要となる度に内
容が更新される。２は可変長符号の先頭ポインタを示す
為のシフターで、シフト量データによって次の符号の先
頭を見つける動作をする。３はシフター２より符号デー
タを入力することによってその復号に必要な情報を出力
する符号変換用参照テーブルである。４はシフター２が
次の符号の先頭にポインターを進められるように参照テ
ーブル３の出力の符号長情報を積算し、前記シフターに
的確なシフト量を与える為の符号長積算器である。
【０００６】ここで図１の動作をＭＨ符号を例に用いて
説明する。図１の符号レジスタ１には可変長のＭＨ符号
が、最初の符号から連続的に格納されている。ＭＨ符号
のフォーマットは、まず１２ビットのＥＯＬコード（０
００００００００００１）で始まり、最後はＥＯＬコー
ドが複数個つながれて構成されるＲＴＣコードで終了す
る。また、ラインとラインとの間はＥＯＬコードで区切
られている。また、各ラインの先頭は必ず白から始まる
規則になっていて、先頭から順にその色の連続する画素
数を示すランレングス符号が続く。
説明する。図１の符号レジスタ１には可変長のＭＨ符号
が、最初の符号から連続的に格納されている。ＭＨ符号
のフォーマットは、まず１２ビットのＥＯＬコード（０
００００００００００１）で始まり、最後はＥＯＬコー
ドが複数個つながれて構成されるＲＴＣコードで終了す
る。また、ラインとラインとの間はＥＯＬコードで区切
られている。また、各ラインの先頭は必ず白から始まる
規則になっていて、先頭から順にその色の連続する画素
数を示すランレングス符号が続く。
【０００７】ここで白が１０画素続いた後に黒が４画素
続く１ラインの符号を表１〜４の規則に従って構成する
と、符号先頭のＥＯＬコードとＥＯＬコードが６個で構
成されるＲＴＣとを含んだ形で、 「０００００００００００１００１１１０１１００００
０００００００１０００００００００００１０００００
００００００１０００００００００００１００００００
０００００１０００００００００００１」 となる。符号データレジスタ１には上記の符号が格納さ
れている。
続く１ラインの符号を表１〜４の規則に従って構成する
と、符号先頭のＥＯＬコードとＥＯＬコードが６個で構
成されるＲＴＣとを含んだ形で、 「０００００００００００１００１１１０１１００００
０００００００１０００００００００００１０００００
００００００１０００００００００００１００００００
０００００１０００００００００００１」 となる。符号データレジスタ１には上記の符号が格納さ
れている。
【０００８】シフター２は、最初符号データレジスタ１
の先頭のポインターを設定してあり、符号変換用参照テ
ーブル３にシフター２の出力を供給する。符号変換用参
照テーブル３は変換すべき色情報とシフター２からの入
力に従ってコード長データとラン長データ、又は、符号
の意味を示すコードを出力する。
の先頭のポインターを設定してあり、符号変換用参照テ
ーブル３にシフター２の出力を供給する。符号変換用参
照テーブル３は変換すべき色情報とシフター２からの入
力に従ってコード長データとラン長データ、又は、符号
の意味を示すコードを出力する。
【０００９】ここで、表１〜４に注目すると最も長い符
号長は１３である事から符号変換用参照テーブル３に与
えられる入力は、変換すべき色を示す情報とシフター２
からの１３ビットで良く、最初に供給される入力は白を
示す色情報とシフター２からの「００００００００００
０１０」となる。符号変換用参照テーブル３は上記の入
力に対してコード長データとして１２とＥＯＬを示すコ
ードを出力する。
号長は１３である事から符号変換用参照テーブル３に与
えられる入力は、変換すべき色を示す情報とシフター２
からの１３ビットで良く、最初に供給される入力は白を
示す色情報とシフター２からの「００００００００００
０１０」となる。符号変換用参照テーブル３は上記の入
力に対してコード長データとして１２とＥＯＬを示すコ
ードを出力する。
【００１０】上記コード長データはコード長積算器４に
入力され、コード長積算器４の初期値である０と加算さ
れ、符号データレジスタ１の先頭を示すポインターを０
から数えて１２番目に移し、次の符号を符号変換用参照
テーブル３に与える。その結果、符号変換用参照テーブ
ル３には「００１１１０１１０００００」と白の色情報
が入力される。符号変換用参照テーブル３は入力データ
からコード長データとして５、ラン長データとして１０
画素のラン長を示すコードを出力する。
入力され、コード長積算器４の初期値である０と加算さ
れ、符号データレジスタ１の先頭を示すポインターを０
から数えて１２番目に移し、次の符号を符号変換用参照
テーブル３に与える。その結果、符号変換用参照テーブ
ル３には「００１１１０１１０００００」と白の色情報
が入力される。符号変換用参照テーブル３は入力データ
からコード長データとして５、ラン長データとして１０
画素のラン長を示すコードを出力する。
【００１１】上記コード長データはコード長積算器４に
入力され、これまでの値である１２と加算され、符号デ
ータレジスタ１のコードの先頭を示すポインターを０か
ら数えて１７番目に移し、次の符号を符号変換用参照テ
ーブル３に与える。その結果、符号変換用参照テーブル
３には「０１１００００００００００」と黒の色情報が
入力される。符号変換用参照テーブル３は上記入力デー
タからコード長データとして３、ラン長データとして４
画素のラン長を示すコードを出力する。上記コード長デ
ータはコード長積算器４に入力され、これまでの値であ
る１７と加算され、符号データレジスタ１のコード先頭
を示すポインターを０から数えて２０番目に移し、次の
符号を符号変換用参照テーブル３に与える。以後同様の
処理が繰り返されＲＴＣを検出するまでデコード動作を
続ける。
入力され、これまでの値である１２と加算され、符号デ
ータレジスタ１のコードの先頭を示すポインターを０か
ら数えて１７番目に移し、次の符号を符号変換用参照テ
ーブル３に与える。その結果、符号変換用参照テーブル
３には「０１１００００００００００」と黒の色情報が
入力される。符号変換用参照テーブル３は上記入力デー
タからコード長データとして３、ラン長データとして４
画素のラン長を示すコードを出力する。上記コード長デ
ータはコード長積算器４に入力され、これまでの値であ
る１７と加算され、符号データレジスタ１のコード先頭
を示すポインターを０から数えて２０番目に移し、次の
符号を符号変換用参照テーブル３に与える。以後同様の
処理が繰り返されＲＴＣを検出するまでデコード動作を
続ける。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来例では符号変換用参照テーブルを構成する為に、符号
入力として１３ビットと色情報として１ビットの計１４
ビットアドレスを有する１６ＫワードのＲＯＭまたはＲ
ＡＭが必要になり、符号変換用参照テーブルを半導体集
積回路に内蔵した場合、チップ面積の増大とコストの上
昇と言う問題が発生する。
来例では符号変換用参照テーブルを構成する為に、符号
入力として１３ビットと色情報として１ビットの計１４
ビットアドレスを有する１６ＫワードのＲＯＭまたはＲ
ＡＭが必要になり、符号変換用参照テーブルを半導体集
積回路に内蔵した場合、チップ面積の増大とコストの上
昇と言う問題が発生する。
【００１３】本発明は上記の問題に鑑みてなされたもの
であり、信号処理速度を損なうことなく符号参照用参照
テーブルの容量を小さくでき、かつＭＨ、ＭＲ、ＭＭＲ
全ての符号が復号可能な集積化に適した復号器を提供す
るものである。
であり、信号処理速度を損なうことなく符号参照用参照
テーブルの容量を小さくでき、かつＭＨ、ＭＲ、ＭＭＲ
全ての符号が復号可能な集積化に適した復号器を提供す
るものである。
【００１４】
【課題を解決するための手段及び作用】即ち、本発明
は、モディファイド・ハフマン、モディファイド・リー
ド、モディファイド・モディファイド・リード符号等の
符号を復号する復号化装置において、復号すべき符号の
先頭に続く０の個数を検出する検出手段と、前記検出手
段により検出された０の個数を示すデータと先頭に続く
０及びそれに続く１を符号から除いたデータとを論理演
算することによりアドレスデータを生成する生成手段
と、前記生成手段により生成されたアドレスデータによ
ってアドレスされて符号に対応する復号結果を出力する
テーブルを備えた復号手段とを有する復号化装置を提供
するものであり、前記生成手段は、前記テーブルをアク
セスするアドレスデータを減少させるようにアドレスデ
ータを生成する復号化装置を提供するものである。
は、モディファイド・ハフマン、モディファイド・リー
ド、モディファイド・モディファイド・リード符号等の
符号を復号する復号化装置において、復号すべき符号の
先頭に続く０の個数を検出する検出手段と、前記検出手
段により検出された０の個数を示すデータと先頭に続く
０及びそれに続く１を符号から除いたデータとを論理演
算することによりアドレスデータを生成する生成手段
と、前記生成手段により生成されたアドレスデータによ
ってアドレスされて符号に対応する復号結果を出力する
テーブルを備えた復号手段とを有する復号化装置を提供
するものであり、前記生成手段は、前記テーブルをアク
セスするアドレスデータを減少させるようにアドレスデ
ータを生成する復号化装置を提供するものである。
【００１５】
【実施例】図２は本発明を適用した復号器の一実施例構
成を示す図である。１１は符号データレジスタ、１２は
シフター、１３は符号変換用参照テーブル、１４はコー
ド長積算器であり、これら各要素は図１の従来構成のも
のと大略同じである。但し、図２においてはシフター１
２と符号変換用参照テーブル１３との間にアドレス圧縮
器１５及びゼロ個数検出器１６を設け、これにより参照
テーブル１３へのアドレスビット数を削減する。
成を示す図である。１１は符号データレジスタ、１２は
シフター、１３は符号変換用参照テーブル、１４はコー
ド長積算器であり、これら各要素は図１の従来構成のも
のと大略同じである。但し、図２においてはシフター１
２と符号変換用参照テーブル１３との間にアドレス圧縮
器１５及びゼロ個数検出器１６を設け、これにより参照
テーブル１３へのアドレスビット数を削減する。
【００１６】図３〜図５は、本実施例の実現過程の一例
を示した図であり、図５はアドレス圧縮器１５の構成を
示す図である。
を示した図であり、図５はアドレス圧縮器１５の構成を
示す図である。
【００１７】図２において、１１は符号データを保持す
るための符号データレジスタ、１２は符号列から符号を
一つづつ取り出すためのシフター、１６は符号の先頭に
付いているゼロの個数を数えて、その個数を２進数で出
力するためのゼロ個数検出器、１５はシフター１２から
の符号データと個数検出器１６からのゼロの個数から符
号変換用参照テーブル１３へ渡すアドレスデータを生成
するアドレス圧縮器、１３はアドレス圧縮器１５からの
アドレスデータによりアドレスされて、符号データが表
わすラン長及び符号長データを出力する符号変換用参照
テーブル、１４は符号変換用参照テーブル１３の出力の
内、復号中の符号の符号長を積算し、次の符号をシフタ
ー１１が選択するためのシフト量と、新しい符号群を符
号データレジスタ１１がロードするためのデータロード
信号を生成するためのコード長積算回路である。
るための符号データレジスタ、１２は符号列から符号を
一つづつ取り出すためのシフター、１６は符号の先頭に
付いているゼロの個数を数えて、その個数を２進数で出
力するためのゼロ個数検出器、１５はシフター１２から
の符号データと個数検出器１６からのゼロの個数から符
号変換用参照テーブル１３へ渡すアドレスデータを生成
するアドレス圧縮器、１３はアドレス圧縮器１５からの
アドレスデータによりアドレスされて、符号データが表
わすラン長及び符号長データを出力する符号変換用参照
テーブル、１４は符号変換用参照テーブル１３の出力の
内、復号中の符号の符号長を積算し、次の符号をシフタ
ー１１が選択するためのシフト量と、新しい符号群を符
号データレジスタ１１がロードするためのデータロード
信号を生成するためのコード長積算回路である。
【００１８】表１〜４はＣＣＩＴＴ勧告に従って決定さ
れたＭＨ符号である。ＭＨ符号はターミネイティング符
号とメイクアップ符号に大きく分かれており、白画素及
び黒画素が主走査方向に対して連続する個数によってそ
のコードが一義的に決定されている。例えば、白画素が
５個連続した場合は表１のターミネイティング符号表の
白ランレングスの５の行に示されている通り、その時の
ＭＨ符号は「１１００」となる。また黒画素が１０個連
続している場合は同様に表１のターミネイティング符号
表の黒ランレングスの１０の行からＭＨ符号は「０００
０１００」となる。さらに白画素もしくは黒画素の連続
する個数が６４を越える場合は、表３のメイクアップ符
号と表１または表２のターミネイティング符号とを組み
合わせて必要なランレングスを構成する。
れたＭＨ符号である。ＭＨ符号はターミネイティング符
号とメイクアップ符号に大きく分かれており、白画素及
び黒画素が主走査方向に対して連続する個数によってそ
のコードが一義的に決定されている。例えば、白画素が
５個連続した場合は表１のターミネイティング符号表の
白ランレングスの５の行に示されている通り、その時の
ＭＨ符号は「１１００」となる。また黒画素が１０個連
続している場合は同様に表１のターミネイティング符号
表の黒ランレングスの１０の行からＭＨ符号は「０００
０１００」となる。さらに白画素もしくは黒画素の連続
する個数が６４を越える場合は、表３のメイクアップ符
号と表１または表２のターミネイティング符号とを組み
合わせて必要なランレングスを構成する。
【００１９】ここで、表１〜４に注目すれば、ＥＯＬコ
ードを除いた各符号の先頭に付加されたゼロの個数は最
大で７であることがわかる。さらに各符号の先頭に連な
るゼロとそれに続く明らかに１であるビットを取り除い
たときの各符号の残りの長さは最大７であることが分か
る。
ードを除いた各符号の先頭に付加されたゼロの個数は最
大で７であることがわかる。さらに各符号の先頭に連な
るゼロとそれに続く明らかに１であるビットを取り除い
たときの各符号の残りの長さは最大７であることが分か
る。
【００２０】図３（１）は符号変換用参照テーブル１３
内の有効データ領域を示しており、図２の実現課程の最
初の段階を表した図である。
内の有効データ領域を示しており、図２の実現課程の最
初の段階を表した図である。
【００２１】図３（１）中のＡ０からＡ１０は図２の符
号変換用参照テーブル１３のアドレス端子である。Ａ０
からＡ１０には図２のアドレス圧縮器１６の出力が接続
される。実現課程の最初の段階である本段階において、
Ａ１０は色情報を示す信号がアドレスとして入力される
端子で、０が白で１が黒を表している。Ａ９、Ａ８、Ａ
７は各符号の先頭につくゼロの個数を示す信号がゼロ個
数検出器１６からアドレスとして入力される端子であ
る。上述したようにＥＯＬコードを除いた各符号の先頭
に付加されたゼロの個数が最大で７であることから、Ａ
９、Ａ８、Ａ７の３ビットで済むことが判る。Ａ６から
Ａ０には、Ａ１０からＡ７で決まる色とゼロの個数を有
するコードの有効な下位ビット数から計算される有効な
データ領域を斜線で示してある。
号変換用参照テーブル１３のアドレス端子である。Ａ０
からＡ１０には図２のアドレス圧縮器１６の出力が接続
される。実現課程の最初の段階である本段階において、
Ａ１０は色情報を示す信号がアドレスとして入力される
端子で、０が白で１が黒を表している。Ａ９、Ａ８、Ａ
７は各符号の先頭につくゼロの個数を示す信号がゼロ個
数検出器１６からアドレスとして入力される端子であ
る。上述したようにＥＯＬコードを除いた各符号の先頭
に付加されたゼロの個数が最大で７であることから、Ａ
９、Ａ８、Ａ７の３ビットで済むことが判る。Ａ６から
Ａ０には、Ａ１０からＡ７で決まる色とゼロの個数を有
するコードの有効な下位ビット数から計算される有効な
データ領域を斜線で示してある。
【００２２】ここで説明を解り易くするため、下位の有
効なビット数は下位７ビットのＬＳＢ側に詰めた状態で
表現してある。すなわち白コードで先頭ゼロ個数が零個
であるＭＨ符号の先頭に連続するゼロとそれに続く明ら
かに１であるビットを取り除いたコードの残りの長さ
は、表１〜４より最大５であることから、表現可能な符
号の数は３２通り以下となり、それをＬＳＢ側に詰めて
表現すると図３（１）の（Ａ）で示された領域となる。
その他の場合も同様に考え、図３（１）の（Ｂ）から
（Ｐ）で示してある。
効なビット数は下位７ビットのＬＳＢ側に詰めた状態で
表現してある。すなわち白コードで先頭ゼロ個数が零個
であるＭＨ符号の先頭に連続するゼロとそれに続く明ら
かに１であるビットを取り除いたコードの残りの長さ
は、表１〜４より最大５であることから、表現可能な符
号の数は３２通り以下となり、それをＬＳＢ側に詰めて
表現すると図３（１）の（Ａ）で示された領域となる。
その他の場合も同様に考え、図３（１）の（Ｂ）から
（Ｐ）で示してある。
【００２３】図３（２）は前記図３（１）で説明したア
ドレス圧縮課程の最初の段階を図に示した図で図中の１
３は図３（１）にその中身を示した符号変換用圧縮テー
ブルであり、図中の３５で示した点線はこの段階でのア
ドレス圧縮器１５の内容を示している。図３（２）から
判るようにこの段階のアドレス圧縮器１５は単にａ１か
らａ１０の信号線をそのまま符号変換用参照テーブル１
３のＡ１からＡ１０のアドレス端子に接続しているだけ
である。すなわちａ１０はＡ１０と同様に色情報を表
し、ａ９、ａ８、ａ７はＡ９、Ａ８、Ａ７と同様に先頭
のゼロの個数を表し、ａ０からａ６はＡ０からＡ６と同
様に先頭に連続するゼロとそれに続く１であるビットを
取り除いたコード情報を表している。
ドレス圧縮課程の最初の段階を図に示した図で図中の１
３は図３（１）にその中身を示した符号変換用圧縮テー
ブルであり、図中の３５で示した点線はこの段階でのア
ドレス圧縮器１５の内容を示している。図３（２）から
判るようにこの段階のアドレス圧縮器１５は単にａ１か
らａ１０の信号線をそのまま符号変換用参照テーブル１
３のＡ１からＡ１０のアドレス端子に接続しているだけ
である。すなわちａ１０はＡ１０と同様に色情報を表
し、ａ９、ａ８、ａ７はＡ９、Ａ８、Ａ７と同様に先頭
のゼロの個数を表し、ａ０からａ６はＡ０からＡ６と同
様に先頭に連続するゼロとそれに続く１であるビットを
取り除いたコード情報を表している。
【００２４】この様に図２に示したゼロ個数検出器１６
を持つ本実施例の構成によると符号変換に必要な符号変
換用参照テーブル１３の容量は２Ｋワードとなり、前記
従来例に示した１６Ｋワードと比較し８分の１となる。
しかしながら、図３（１）において、斜線で示した
（Ａ）から（Ｐ）の有効なデータの詰まっている領域は
全アドレス空間のわずか２５％である。
を持つ本実施例の構成によると符号変換に必要な符号変
換用参照テーブル１３の容量は２Ｋワードとなり、前記
従来例に示した１６Ｋワードと比較し８分の１となる。
しかしながら、図３（１）において、斜線で示した
（Ａ）から（Ｐ）の有効なデータの詰まっている領域は
全アドレス空間のわずか２５％である。
【００２５】図４（１）、（２）は、本実施例の実現課
程の次の段階（第二の段階）を示す図である。図４
（２）の点線で示された領域４５は実現課程の本段階で
図２の実施例におけるアドレス圧縮器１５に付加された
機能を表す。本過程においては、図４（２）の排他的論
理和回路４６は信号線ａ１０と信号線ａ９を入力として
信号線ａ９′に出力を与える。この段階で図４（２）の
符号変換用参照テーブル１３のアドレス入力端子Ａ９に
は、図３（２）のａ９に換わって排他的論理和回路４６
の出力であるａ９′が接続される。この時の符号変換用
参照テーブル１３の有効なデータの領域は図４（１）の
斜線でしめした領域となる。図４（１）から明らかな様
に、領域Ｉ、Ｊ、Ｋ、Ｌと領域Ｍ、Ｎ、Ｏ、Ｐが図３
（１）のものに対して入れ換わったものとなっている。
程の次の段階（第二の段階）を示す図である。図４
（２）の点線で示された領域４５は実現課程の本段階で
図２の実施例におけるアドレス圧縮器１５に付加された
機能を表す。本過程においては、図４（２）の排他的論
理和回路４６は信号線ａ１０と信号線ａ９を入力として
信号線ａ９′に出力を与える。この段階で図４（２）の
符号変換用参照テーブル１３のアドレス入力端子Ａ９に
は、図３（２）のａ９に換わって排他的論理和回路４６
の出力であるａ９′が接続される。この時の符号変換用
参照テーブル１３の有効なデータの領域は図４（１）の
斜線でしめした領域となる。図４（１）から明らかな様
に、領域Ｉ、Ｊ、Ｋ、Ｌと領域Ｍ、Ｎ、Ｏ、Ｐが図３
（１）のものに対して入れ換わったものとなっている。
【００２６】図５（１）、（２）は、本実施例の実現過
程の次の段階（第三の段階）を示す図である。図５
（２）の点線で示された領域５５は実現過程の本段階で
図２の実施例における前記アドレス圧縮器１５に第三の
段階で新たに付加された機能を表す物である。図５
（２）の信号線ａ０からａ８、ａ９′、ａ１０は図４
（２）の信号線ａ０からａ８、ａ９′、ａ１０と同じで
ある。図５（２）の論理和回路５７は信号線ａ８とａ
９′を入力として信号線ａ８′に出力を与える。また論
理和回路５８は信号線ａ７とａ９′を入力として信号線
ａ７′に出力を与える。また、論理積回路５９は信号線
ａ７′と信号線ａ８′を入力として、セレクタ回路５６
の選択入力端子Ｓに出力を与える。
程の次の段階（第三の段階）を示す図である。図５
（２）の点線で示された領域５５は実現過程の本段階で
図２の実施例における前記アドレス圧縮器１５に第三の
段階で新たに付加された機能を表す物である。図５
（２）の信号線ａ０からａ８、ａ９′、ａ１０は図４
（２）の信号線ａ０からａ８、ａ９′、ａ１０と同じで
ある。図５（２）の論理和回路５７は信号線ａ８とａ
９′を入力として信号線ａ８′に出力を与える。また論
理和回路５８は信号線ａ７とａ９′を入力として信号線
ａ７′に出力を与える。また、論理積回路５９は信号線
ａ７′と信号線ａ８′を入力として、セレクタ回路５６
の選択入力端子Ｓに出力を与える。
【００２７】セレクト回路５６は選択端子Ｓが１の場合
には信号線ａ６′に信号線ａ９′を、信号線ａ５′に信
号線ａ８を、信号線ａ４′に信号線ａ７を出力し、選択
入力端子Ｓが０の場合には信号線ａ６′に信号線ａ６
を、信号線ａ５′に信号線ａ５を、信号線ａ４′に信号
線ａ４を出力する。この段階で符号変換用参照テーブル
１３のアドレス入力端子Ａ８、Ａ７、Ａ６、Ａ５、Ａ４
にはそれぞれ、図４（２）のａ８に換わってａ８′、ａ
７に換わってａ７′、ａ６に換わってａ６′、ａ５に換
わってａ５′、ａ４に換わってａ４′が接続される。こ
の時の符号変換用参照テーブル１３の有効なデータの領
域は図５（１）の斜線で示した領域となる。
には信号線ａ６′に信号線ａ９′を、信号線ａ５′に信
号線ａ８を、信号線ａ４′に信号線ａ７を出力し、選択
入力端子Ｓが０の場合には信号線ａ６′に信号線ａ６
を、信号線ａ５′に信号線ａ５を、信号線ａ４′に信号
線ａ４を出力する。この段階で符号変換用参照テーブル
１３のアドレス入力端子Ａ８、Ａ７、Ａ６、Ａ５、Ａ４
にはそれぞれ、図４（２）のａ８に換わってａ８′、ａ
７に換わってａ７′、ａ６に換わってａ６′、ａ５に換
わってａ５′、ａ４に換わってａ４′が接続される。こ
の時の符号変換用参照テーブル１３の有効なデータの領
域は図５（１）の斜線で示した領域となる。
【００２８】この結果、有効領域の小なる領域Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ及びＰ、Ｉ、Ｊ、Ｋ、Ｌが夫々、同一のゼロ
個数のアドレス空間に配置され、これにより、符号変換
用参照テーブル１３のＡ９アドレス端子が１の場合には
有効データが存在しなくなるためＡ９アドレスは不要と
なり、符号の変換に必要な符号変換用参照テーブル１３
の大きさは１Ｋワードとなり、従来例の１６分の１とな
る。図６に以上の３過程によって作られたおけるアドレ
ス圧縮器１５の構成を示す。
Ｆ、Ｇ、Ｈ及びＰ、Ｉ、Ｊ、Ｋ、Ｌが夫々、同一のゼロ
個数のアドレス空間に配置され、これにより、符号変換
用参照テーブル１３のＡ９アドレス端子が１の場合には
有効データが存在しなくなるためＡ９アドレスは不要と
なり、符号の変換に必要な符号変換用参照テーブル１３
の大きさは１Ｋワードとなり、従来例の１６分の１とな
る。図６に以上の３過程によって作られたおけるアドレ
ス圧縮器１５の構成を示す。
【００２９】（第２の実施例）図７は本発明の第２の実
施例で符号データレジスタ１１、シフター１２及びゼロ
個数検出器１６は図２の実施例のものを同一である。ま
た、符号変換用参照テーブル２３内には、ＭＨ符号の復
号用データに加えて表５に示すＭＲ符号の復号用データ
（ＭＲ符号の識別情報及びその符号長）を内蔵させてい
る。図７のアドレス圧縮器２５には図２のアドレス圧縮
器１５への信号に加えて、復号すべき符号の種類を表す
ＭＨ／ＭＲ信号が入力されている。
施例で符号データレジスタ１１、シフター１２及びゼロ
個数検出器１６は図２の実施例のものを同一である。ま
た、符号変換用参照テーブル２３内には、ＭＨ符号の復
号用データに加えて表５に示すＭＲ符号の復号用データ
（ＭＲ符号の識別情報及びその符号長）を内蔵させてい
る。図７のアドレス圧縮器２５には図２のアドレス圧縮
器１５への信号に加えて、復号すべき符号の種類を表す
ＭＨ／ＭＲ信号が入力されている。
【００３０】図８は本実施例のアドレス圧縮器２５の構
成であり、図９、図１０、図１１及び図１２は図８の本
実施例のアドレス圧縮器２５の実現過程の図である。
成であり、図９、図１０、図１１及び図１２は図８の本
実施例のアドレス圧縮器２５の実現過程の図である。
【００３１】図９（２）は、前記第一の実施例の実現過
程で示した図５（２）の次の段階を示している。図９
（２）の点線で示された領域９５は第二の実施例のアド
レス圧縮器２５に本過程で新たに付加された機能を表
す。図９（２）内の信号線ａ０からａ３、ａ４′からａ
９′、ａ１０は図５（２）内の信号線ａ０からａ３、ａ
４′からａ９′、ａ１０と同じである。
程で示した図５（２）の次の段階を示している。図９
（２）の点線で示された領域９５は第二の実施例のアド
レス圧縮器２５に本過程で新たに付加された機能を表
す。図９（２）内の信号線ａ０からａ３、ａ４′からａ
９′、ａ１０は図５（２）内の信号線ａ０からａ３、ａ
４′からａ９′、ａ１０と同じである。
【００３２】図９（２）の論理積回路９１は信号線ａ１
０と信号線ａ９′の反転と信号線ａ８′の反転を入力と
する。排他的論理和回路９２は論理積回路９１の出力と
信号線ａ７′を入力として信号線ａ７′′に出力を与え
る。この段階で符号変換用参照テーブル２３のＡ７アド
レス入力端子には図５（２）のａ７′に換わってａ
７′′が接続される。この時の符号変換用参照テーブル
２３の有効なデータの詰まっている領域は図９（１）の
斜線で示した領域となる。図９（１）から明らかな様
に、領域Ｍ及びＮが図５（１）のものに対して入れ換わ
る。
０と信号線ａ９′の反転と信号線ａ８′の反転を入力と
する。排他的論理和回路９２は論理積回路９１の出力と
信号線ａ７′を入力として信号線ａ７′′に出力を与え
る。この段階で符号変換用参照テーブル２３のＡ７アド
レス入力端子には図５（２）のａ７′に換わってａ
７′′が接続される。この時の符号変換用参照テーブル
２３の有効なデータの詰まっている領域は図９（１）の
斜線で示した領域となる。図９（１）から明らかな様
に、領域Ｍ及びＮが図５（１）のものに対して入れ換わ
る。
【００３３】図１０（２）は、第二の実施例の実現課程
の次の段階（第二の段階）を示す図である。図１０
（２）の点線で示された領域１０５は第二の実施例の実
現課程の本段階でアドレス圧縮器２５に新たに付加され
た機能を表す。図１０（２）内の信号線ａ０からａ３、
ａ４′からａ６′、ａ７′′、ａ８′、ａ９′′、ａ１
０は図９（２）内の信号線ａ０からａ３、ａ４′からａ
６′、ａ７′′、ａ８′、ａ９′′、ａ１０と同じであ
る。論理和回路１０３は信号線ａ９′の反転と信号線ａ
７′′の反転を入力とする。論理和回路１０４は論理積
回路１０３の出力と信号線ａ８′とを入力として信号線
ａ８′′に出力を与える。セレクタ回路１０２はその選
択入力端子Ｓに論理積回路１０３の出力をつなぎ、Ｓが
１のときには信号線ａ７′′の値を信号線ａ６′′に出
力し、Ｓが０のときには信号線ａ６′の値を信号線ａ
６′′に出力する。
の次の段階（第二の段階）を示す図である。図１０
（２）の点線で示された領域１０５は第二の実施例の実
現課程の本段階でアドレス圧縮器２５に新たに付加され
た機能を表す。図１０（２）内の信号線ａ０からａ３、
ａ４′からａ６′、ａ７′′、ａ８′、ａ９′′、ａ１
０は図９（２）内の信号線ａ０からａ３、ａ４′からａ
６′、ａ７′′、ａ８′、ａ９′′、ａ１０と同じであ
る。論理和回路１０３は信号線ａ９′の反転と信号線ａ
７′′の反転を入力とする。論理和回路１０４は論理積
回路１０３の出力と信号線ａ８′とを入力として信号線
ａ８′′に出力を与える。セレクタ回路１０２はその選
択入力端子Ｓに論理積回路１０３の出力をつなぎ、Ｓが
１のときには信号線ａ７′′の値を信号線ａ６′′に出
力し、Ｓが０のときには信号線ａ６′の値を信号線ａ
６′′に出力する。
【００３４】この段階で符号変換用参照テーブル２３の
Ａ８のアドレス入力端子には図９（２）のａ８′に換わ
ってａ８′′が接続され、Ａ６アドレス入力端子には図
９（２）のａ６′に換わってａ６′′が接続される。こ
の時の符号変換用参照テーブル２３の有効なデータの詰
まっている領域は図１０（１）の斜線で示した領域とな
り、図９（１）においてゼロ個数が０の位置にあった領
域Ａ及びＮが、夫々ゼロ個数が２の位置に移動し、ゼロ
個数が０の位置の有効なデータ領域がなくなる。従っ
て、アドレス端子Ａ１０に関係なくアドレス端子Ａ８、
Ａ７がともにゼロの場合に有効なデータの領域が無くな
り、その領域がＭＲ符号用として使用可能になる。
Ａ８のアドレス入力端子には図９（２）のａ８′に換わ
ってａ８′′が接続され、Ａ６アドレス入力端子には図
９（２）のａ６′に換わってａ６′′が接続される。こ
の時の符号変換用参照テーブル２３の有効なデータの詰
まっている領域は図１０（１）の斜線で示した領域とな
り、図９（１）においてゼロ個数が０の位置にあった領
域Ａ及びＮが、夫々ゼロ個数が２の位置に移動し、ゼロ
個数が０の位置の有効なデータ領域がなくなる。従っ
て、アドレス端子Ａ１０に関係なくアドレス端子Ａ８、
Ａ７がともにゼロの場合に有効なデータの領域が無くな
り、その領域がＭＲ符号用として使用可能になる。
【００３５】図１１（２）は、第二の実施例の実現課程
の次の段階（第三段階）を示す図である。図１１（２）
の点線で示された領域は第二の実施例の実現課程の本段
階でアドレス圧縮器２５に新たに付加された機能を表す
ものである。図１１（２）内の信号線ａ０からａ３、ａ
４′、ａ５′、ａ６′′、ａ７′′、ａ８′′、ａ１０
は図１０（２）内の信号線ａ０からａ３、ａ４′、ａ
５′、ａ６′′、ａ７′′、ａ８′′、ａ１０と同じも
のである。論理積回路１１１の一方の入力に信号線ａ
８′′が接続され、他方の入力にはＭＨ／＊ＭＲ信号が
入力され、出力は信号線ａ８′′′に接続される。論理
積回路１１２の一方の入力に信号線ａ７′′が接続さ
れ、他方の入力にはＭＨ／＊ＭＲ信号が入力され出力は
信号線ａ７′′′に接続される。この段階で符号変換用
参照テーブル２３のＡ７アドレス入力端子には図１０
（２）のａ７′′に換わってａ７′′′が、Ａ８アドレ
ス入力端子には図１０（２）のａ８′′に換わってａ
８′′′が入力される。これにより符号変換用参照テー
ブル２３ではＭＨ／＊ＭＲの信号が１のときにはＭＨ符
号用となり、０のときＭＲ符号用となる。この時の符号
変換用参照テーブル２３の有効なデータの詰まっている
領域は図１１（１）の斜線で示した領域となり、ゼロ個
数を表すＡ７、Ａ８、Ａ９が全て０の領域をＭＲ符号用
とすることができ、従って、ＭＨ符号とＭＲ符号に対し
て符号変換用参照テーブル２３を共通化可能となる。
の次の段階（第三段階）を示す図である。図１１（２）
の点線で示された領域は第二の実施例の実現課程の本段
階でアドレス圧縮器２５に新たに付加された機能を表す
ものである。図１１（２）内の信号線ａ０からａ３、ａ
４′、ａ５′、ａ６′′、ａ７′′、ａ８′′、ａ１０
は図１０（２）内の信号線ａ０からａ３、ａ４′、ａ
５′、ａ６′′、ａ７′′、ａ８′′、ａ１０と同じも
のである。論理積回路１１１の一方の入力に信号線ａ
８′′が接続され、他方の入力にはＭＨ／＊ＭＲ信号が
入力され、出力は信号線ａ８′′′に接続される。論理
積回路１１２の一方の入力に信号線ａ７′′が接続さ
れ、他方の入力にはＭＨ／＊ＭＲ信号が入力され出力は
信号線ａ７′′′に接続される。この段階で符号変換用
参照テーブル２３のＡ７アドレス入力端子には図１０
（２）のａ７′′に換わってａ７′′′が、Ａ８アドレ
ス入力端子には図１０（２）のａ８′′に換わってａ
８′′′が入力される。これにより符号変換用参照テー
ブル２３ではＭＨ／＊ＭＲの信号が１のときにはＭＨ符
号用となり、０のときＭＲ符号用となる。この時の符号
変換用参照テーブル２３の有効なデータの詰まっている
領域は図１１（１）の斜線で示した領域となり、ゼロ個
数を表すＡ７、Ａ８、Ａ９が全て０の領域をＭＲ符号用
とすることができ、従って、ＭＨ符号とＭＲ符号に対し
て符号変換用参照テーブル２３を共通化可能となる。
【００３６】図１２（２）は、第二の実施例の実現課程
の次の段階（第四の段階）を示す図である。図１２
（２）の点線で示された領域１２５は第二の実施例の実
現課程の本段階でアドレス圧縮器２５に新たに付加され
た機能を表す。図１２（２）内の信号線ａ０からａ３、
ａ４′、ａ５′、ａ６′′、ａ７′′′、ａ８′′′、
ａ１０、ＭＨ／＊ＭＲ信号は図１１（２）内の信号線ａ
０からａ３、ａ４′、ａ５′、ａ６′′、ａ７′′′、
ａ８′′′、ａ１０、ＭＨ／＊ＭＲ信号と同じであり、
信号線ａ７、ａ８、ａ９は図３（２）の信号線ａ７、ａ
８、ａ９と同じ物である。セレクタ回路１２８のセレク
ト選択入力端子ＳにＭＨ／＊ＭＲ信号線を入力し、Ｓが
１のときには信号線ａ５′、ａ４′、ａ３の値を信号線
ａ５′′、ａ４′′、ａ３′にそれぞれ出力し、Ｓが０
のときには信号線ａ９、ａ８、ａ７の値を信号線ａ
５′′、ａ４′′、ａ３′に出力する。この段階で符号
変換用参照テーブル２３のＡ５アドレス入力端子には図
１１（２）のａ５′に換わってａ５′′が接続され、Ａ
４アドレス入力端子には図１１（２）のａ４′に換わっ
てａ４′′が接続され、Ａ３アドレス入力端子には図１
１（２）のａ３に換わってａ３′が接続される。この時
の符号変換用参照テーブル２３の有効なデータの詰まっ
ている領域は図１２（１）の斜線で示した領域となり、
ＭＨ／＊ＭＲ信号を０としＭＲ符号用の符号変換用参照
テーブルとしたときのＭＲ符号用のテーブルの領域はＭ
Ｒ符号用の符号であるＶ０、ＶＬ１、ＶＲ１、Ｈ、Ｐａ
ｓｓ、ＶＬ２、ＶＲ２、ＶＬ３、ＶＲ３に分けることが
できる。図８が、以上の過程によって作られた第二の実
施例におけるアドレス圧縮器２３の構成である。
の次の段階（第四の段階）を示す図である。図１２
（２）の点線で示された領域１２５は第二の実施例の実
現課程の本段階でアドレス圧縮器２５に新たに付加され
た機能を表す。図１２（２）内の信号線ａ０からａ３、
ａ４′、ａ５′、ａ６′′、ａ７′′′、ａ８′′′、
ａ１０、ＭＨ／＊ＭＲ信号は図１１（２）内の信号線ａ
０からａ３、ａ４′、ａ５′、ａ６′′、ａ７′′′、
ａ８′′′、ａ１０、ＭＨ／＊ＭＲ信号と同じであり、
信号線ａ７、ａ８、ａ９は図３（２）の信号線ａ７、ａ
８、ａ９と同じ物である。セレクタ回路１２８のセレク
ト選択入力端子ＳにＭＨ／＊ＭＲ信号線を入力し、Ｓが
１のときには信号線ａ５′、ａ４′、ａ３の値を信号線
ａ５′′、ａ４′′、ａ３′にそれぞれ出力し、Ｓが０
のときには信号線ａ９、ａ８、ａ７の値を信号線ａ
５′′、ａ４′′、ａ３′に出力する。この段階で符号
変換用参照テーブル２３のＡ５アドレス入力端子には図
１１（２）のａ５′に換わってａ５′′が接続され、Ａ
４アドレス入力端子には図１１（２）のａ４′に換わっ
てａ４′′が接続され、Ａ３アドレス入力端子には図１
１（２）のａ３に換わってａ３′が接続される。この時
の符号変換用参照テーブル２３の有効なデータの詰まっ
ている領域は図１２（１）の斜線で示した領域となり、
ＭＨ／＊ＭＲ信号を０としＭＲ符号用の符号変換用参照
テーブルとしたときのＭＲ符号用のテーブルの領域はＭ
Ｒ符号用の符号であるＶ０、ＶＬ１、ＶＲ１、Ｈ、Ｐａ
ｓｓ、ＶＬ２、ＶＲ２、ＶＬ３、ＶＲ３に分けることが
できる。図８が、以上の過程によって作られた第二の実
施例におけるアドレス圧縮器２３の構成である。
【００３７】（第３の実施例）図１３は本発明の第３の
実施例で、符号データレジスタ１１、シフター１２及び
ゼロ個数検出器１６は図２の実施例のものと同一であ
る。また、符号変換用参照テーブル６３内には、更に表
６に示す拡張モード用のＥＸ符号の復号データを内蔵さ
せている。図１３のアドレス圧縮器６５には図２のアド
レス圧縮器１５への信号に加えて、復号すべき符号の種
類を表すＭＨ／＊ＭＲ信号と＊ＥＸが入力されている。
図１４は本実施例のアドレス圧縮器６５の構成であり、
図１５は図１４のアドレス圧縮器６５の実現課程の図で
ある。
実施例で、符号データレジスタ１１、シフター１２及び
ゼロ個数検出器１６は図２の実施例のものと同一であ
る。また、符号変換用参照テーブル６３内には、更に表
６に示す拡張モード用のＥＸ符号の復号データを内蔵さ
せている。図１３のアドレス圧縮器６５には図２のアド
レス圧縮器１５への信号に加えて、復号すべき符号の種
類を表すＭＨ／＊ＭＲ信号と＊ＥＸが入力されている。
図１４は本実施例のアドレス圧縮器６５の構成であり、
図１５は図１４のアドレス圧縮器６５の実現課程の図で
ある。
【００３８】図１５は、前記第二の実施例の実現過程で
示した図１１（２）の次の段階を示している。セレクタ
回路１５１の選択入力端子Ｓに論理積回路１５２の出力
端子を接続し、論理積回路１５２の一方の入力にＭＲモ
ードとＭＨモードの切換信号ＭＨ／＊ＭＲを接続し、論
理積回路１５２の他方の入力に拡張モード信号＊ＥＸを
接続する。論理積回路１５２の出力が１のときにはａ
６′′、ａ５′、ａ４′、ａ３、ａ２信号入力をセレク
タ回路１５１を通してａ６′′′、ａ５′′′、ａ
４′′′、ａ３′′、ａ２にそれぞれ出力し、論理積回
路１５２の出力が０のときにはａ１１、ａ９、ａ８、ａ
７、ＥＸ信号入力をセレクタ回路１５１を通してａ
６′′′、ａ５′′′、ａ４′′′、ａ３′′、ａ２に
それぞれ出力し、符号変換用参照テーブル２３のＡ６、
Ａ５、Ａ４、Ａ３、Ａ２端子に接続する。
示した図１１（２）の次の段階を示している。セレクタ
回路１５１の選択入力端子Ｓに論理積回路１５２の出力
端子を接続し、論理積回路１５２の一方の入力にＭＲモ
ードとＭＨモードの切換信号ＭＨ／＊ＭＲを接続し、論
理積回路１５２の他方の入力に拡張モード信号＊ＥＸを
接続する。論理積回路１５２の出力が１のときにはａ
６′′、ａ５′、ａ４′、ａ３、ａ２信号入力をセレク
タ回路１５１を通してａ６′′′、ａ５′′′、ａ
４′′′、ａ３′′、ａ２にそれぞれ出力し、論理積回
路１５２の出力が０のときにはａ１１、ａ９、ａ８、ａ
７、ＥＸ信号入力をセレクタ回路１５１を通してａ
６′′′、ａ５′′′、ａ４′′′、ａ３′′、ａ２に
それぞれ出力し、符号変換用参照テーブル２３のＡ６、
Ａ５、Ａ４、Ａ３、Ａ２端子に接続する。
【００３９】ここで、図１５で新たに加わったａ１１信
号入力には図１３のゼロ個数検出器１６から符号先頭の
ゼロ個数が８個以上のときに１なる信号が入力され、そ
の結果、入力信号ａ１１、ａ９、ａ８、ａ７が符号先頭
のゼロの個数を０から１５まで数えるエンコード出力を
構成する。
号入力には図１３のゼロ個数検出器１６から符号先頭の
ゼロ個数が８個以上のときに１なる信号が入力され、そ
の結果、入力信号ａ１１、ａ９、ａ８、ａ７が符号先頭
のゼロの個数を０から１５まで数えるエンコード出力を
構成する。
【００４０】＊ＥＸ信号が０のときには拡張モードのデ
コード状態を示し、セレクタ回路１５１はａ１１、ａ
９、ａ８、ａ７、ＥＸをａ６′′′、ａ５′′′、ａ
４′′′、ａ３′′、ａ２′に出力し、なおかつ＊ＥＸ
は０であるから必ずＡ２入力には０が入力される。一方
ＥＸが１でＭＨ／＊ＭＲが０であるＭＲモードの場合に
は、セレクタ回路１５１はａ１１、ａ９、ａ８、ａ７、
ＥＸをａ６′′′、ａ５′′′、ａ４′′′、ａ
３′′、ａ２′に出力し、かつＥＸは１であるから必ず
Ａ２入力には１が入力されている。その結果、符号変換
用参照テーブル２３にはＭＨ符号、ＭＲ符号、拡張モー
ド符号用の変換データが内蔵可能となる。
コード状態を示し、セレクタ回路１５１はａ１１、ａ
９、ａ８、ａ７、ＥＸをａ６′′′、ａ５′′′、ａ
４′′′、ａ３′′、ａ２′に出力し、なおかつ＊ＥＸ
は０であるから必ずＡ２入力には０が入力される。一方
ＥＸが１でＭＨ／＊ＭＲが０であるＭＲモードの場合に
は、セレクタ回路１５１はａ１１、ａ９、ａ８、ａ７、
ＥＸをａ６′′′、ａ５′′′、ａ４′′′、ａ
３′′、ａ２′に出力し、かつＥＸは１であるから必ず
Ａ２入力には１が入力されている。その結果、符号変換
用参照テーブル２３にはＭＨ符号、ＭＲ符号、拡張モー
ド符号用の変換データが内蔵可能となる。
【００４１】（第４の実施例）図１６は本発明の第４の
実施例で、符号変換用参照テーブル２３内に拡張モード
用のＥＸ符号の復号データとＥＯＬ復号データを内蔵さ
せている。図１６のアドレス圧縮器７５には図２のアド
レス圧縮器１５への信号に加えて、復号すべき符号の種
類を表すＭＨ／＊ＭＲ信号と＊ＥＸが入力されている。
図１７は本実施例のアドレス圧縮器７５の構成であり、
図１８は図１６の本実施例のアドレス圧縮器７５の実現
課程の図である。
実施例で、符号変換用参照テーブル２３内に拡張モード
用のＥＸ符号の復号データとＥＯＬ復号データを内蔵さ
せている。図１６のアドレス圧縮器７５には図２のアド
レス圧縮器１５への信号に加えて、復号すべき符号の種
類を表すＭＨ／＊ＭＲ信号と＊ＥＸが入力されている。
図１７は本実施例のアドレス圧縮器７５の構成であり、
図１８は図１６の本実施例のアドレス圧縮器７５の実現
課程の図である。
【００４２】図１８は前記第二の実施例の実現過程で示
した図１１（２）の次の段階を示している。セレクタ回
路１８１の選択信号入力端子Ｓに論理積回路１８２の出
力を接続し、論理積回路１８２の一つに入力にＭＲモー
ドとＭＨモードの切換信号ＭＨ／＊ＭＲ信号を接続し、
論理積回路１８２のもう一方の入力に拡張モード信号＊
ＥＸを接続し、論理積回路１８２の残った入力に符号の
先頭のゼロの個数が８以上を示すａ１１信号の反転を接
続する。論理積回路１８２の出力が１のときにはａ
６′′、ａ５′、ａ４′、ａ３、ａ２信号入力をセレク
タ回路１８１を通してａ６′′′′、ａ５′′′′、ａ
４′′′′、ａ３′′′、ａ２′′にそれぞれ出力し、
論理積回路１８２の出力が０のときにはａ１１、ａ９、
ａ８、ａ７、ＥＸ信号入力をセレクタ回路１８１を通し
てａ６′′′′、ａ５′′′′、ａ４′′′′、ａ
３′′′、ａ２′′にそれぞれ出力し、符号変換用参照
テーブル２３のＡ６、Ａ５、Ａ４、Ａ３、Ａ２端子にそ
れぞれ接続する。ａ１１信号入力には符号の先頭の０の
個数が８以上のときに１になる信号が入力され、その結
果、入力信号ａ１１、ａ９、ａ８、ａ７が符号の先頭の
ゼロの個数を０から１５まで数えるエンコード出力を構
成する。
した図１１（２）の次の段階を示している。セレクタ回
路１８１の選択信号入力端子Ｓに論理積回路１８２の出
力を接続し、論理積回路１８２の一つに入力にＭＲモー
ドとＭＨモードの切換信号ＭＨ／＊ＭＲ信号を接続し、
論理積回路１８２のもう一方の入力に拡張モード信号＊
ＥＸを接続し、論理積回路１８２の残った入力に符号の
先頭のゼロの個数が８以上を示すａ１１信号の反転を接
続する。論理積回路１８２の出力が１のときにはａ
６′′、ａ５′、ａ４′、ａ３、ａ２信号入力をセレク
タ回路１８１を通してａ６′′′′、ａ５′′′′、ａ
４′′′′、ａ３′′′、ａ２′′にそれぞれ出力し、
論理積回路１８２の出力が０のときにはａ１１、ａ９、
ａ８、ａ７、ＥＸ信号入力をセレクタ回路１８１を通し
てａ６′′′′、ａ５′′′′、ａ４′′′′、ａ
３′′′、ａ２′′にそれぞれ出力し、符号変換用参照
テーブル２３のＡ６、Ａ５、Ａ４、Ａ３、Ａ２端子にそ
れぞれ接続する。ａ１１信号入力には符号の先頭の０の
個数が８以上のときに１になる信号が入力され、その結
果、入力信号ａ１１、ａ９、ａ８、ａ７が符号の先頭の
ゼロの個数を０から１５まで数えるエンコード出力を構
成する。
【００４３】＊ＥＸ信号が０のときには拡張モードでの
デコード状態を示しセレクタ回路１８１はａ１１、ａ
９、ａ８、ａ７、＊ＥＸをａ６′′′′、ａ
５′′′′、ａ４′′′′、ａ３′′′、ａ２′′に出
力し、かつ＊ＥＸは０であるから必ずＡ２に入力には０
が入力される。一方＊ＥＸが１でＭＨ／＊ＭＲが０であ
るＭＲモードの場合はセレクタ回路１８１はａ１１、ａ
９、ａ８、ａ７、＊ＥＸをａ６′′′′、ａ
５′′′′、ａ４′′′′、ａ３′′′、ａ２′′に出
力し、かつ＊ＥＸは１であるからＡ２には必ず１が入力
される。またａ１１が１であり符号の先頭の０の個数が
８以上の場合には、セレクタ回路１８１はａ１１、ａ
９、ａ８、ａ７、＊ＥＸをａ６′′′′、ａ
５′′′′、ａ４′′′′、ａ３′′′、ａ２′′に出
力する。この時、符号の先頭の０の個数が１１個であれ
ばＥＯＬ検出信号を出力するように符号変換用参照テー
ブル２３を構成できる。さらに０の個数が１２個であれ
ばＮＵＬＬコード１個とＥＯＬ、０の個数が１３個であ
ればＮＵＬＬコード２個とＥＯＬ、０の個数が１４個で
あればＮＵＬＬコード３個とＥＯＬ、０の個数が１５個
であればＮＵＬＬコードが４個連続した符号としてＮＵ
ＬＬコード検出情報を出力するように符号変換用参照テ
ーブル２３を構成することが可能である。
デコード状態を示しセレクタ回路１８１はａ１１、ａ
９、ａ８、ａ７、＊ＥＸをａ６′′′′、ａ
５′′′′、ａ４′′′′、ａ３′′′、ａ２′′に出
力し、かつ＊ＥＸは０であるから必ずＡ２に入力には０
が入力される。一方＊ＥＸが１でＭＨ／＊ＭＲが０であ
るＭＲモードの場合はセレクタ回路１８１はａ１１、ａ
９、ａ８、ａ７、＊ＥＸをａ６′′′′、ａ
５′′′′、ａ４′′′′、ａ３′′′、ａ２′′に出
力し、かつ＊ＥＸは１であるからＡ２には必ず１が入力
される。またａ１１が１であり符号の先頭の０の個数が
８以上の場合には、セレクタ回路１８１はａ１１、ａ
９、ａ８、ａ７、＊ＥＸをａ６′′′′、ａ
５′′′′、ａ４′′′′、ａ３′′′、ａ２′′に出
力する。この時、符号の先頭の０の個数が１１個であれ
ばＥＯＬ検出信号を出力するように符号変換用参照テー
ブル２３を構成できる。さらに０の個数が１２個であれ
ばＮＵＬＬコード１個とＥＯＬ、０の個数が１３個であ
ればＮＵＬＬコード２個とＥＯＬ、０の個数が１４個で
あればＮＵＬＬコード３個とＥＯＬ、０の個数が１５個
であればＮＵＬＬコードが４個連続した符号としてＮＵ
ＬＬコード検出情報を出力するように符号変換用参照テ
ーブル２３を構成することが可能である。
【００４４】
【表１】
【００４５】
【表２】
【００４６】
【表３】
【００４７】
【表４】
【００４８】
【表５】
【００４９】
【表６】
【００５０】
【発明の効果】以上説明したように、本発明によれば、
リアルタイム処理による高速の復号装置において符号変
換のための変換テーブルの容量を１６Ｋワードから１Ｋ
ワードに圧縮できＬＳＩ化容易になる。また、ＭＨ符
号、ＭＲ符号の符号変換テーブルの共通化が可能とな
り、さらにＣＣＩＴＴの拡張モード符号とＥＯＬ符号も
内蔵可能となる。さらにＥＯＬとＮＵＬＬを合わせて復
号変換可能となるように符号変換用参照テーブルを構成
することによってＮＵＬＬコードの高速サーチも可能に
なる。
リアルタイム処理による高速の復号装置において符号変
換のための変換テーブルの容量を１６Ｋワードから１Ｋ
ワードに圧縮できＬＳＩ化容易になる。また、ＭＨ符
号、ＭＲ符号の符号変換テーブルの共通化が可能とな
り、さらにＣＣＩＴＴの拡張モード符号とＥＯＬ符号も
内蔵可能となる。さらにＥＯＬとＮＵＬＬを合わせて復
号変換可能となるように符号変換用参照テーブルを構成
することによってＮＵＬＬコードの高速サーチも可能に
なる。
【図１】従来の復号器のブロック図。
【図２】本発明を適用した復号器の第１実施例のブロッ
ク図。
ク図。
【図３】第１実施例の実現過程を示す図。
【図４】第１実施例の実現過程を示す図。
【図５】第１実施例の実現過程を示す図。
【図６】第１実施例のアドレス圧縮器の構成を示す図。
【図７】本発明を適用した復号器の第２実施例のブロッ
ク図。
ク図。
【図８】第２実施例のアドレス圧縮器の構成を示す図。
【図９】第２実施例の実現過程を示す図。
【図１０】第２実施例の実現過程を示す図。
【図１１】第２実施例の実現過程を示す図。
【図１２】第２実施例の実現過程を示す図。
【図１３】本発明を適用した復号器の第３実施例のブロ
ック図。
ック図。
【図１４】第３実施例のアドレス圧縮器の構成を示す
図。
図。
【図１５】第３実施例の実現課程を示す図。
【図１６】本発明を適用した復号器の第４実施例のブロ
ック図。
ック図。
【図１７】第４実施例のアドレス圧縮器の構成を示す
図。
図。
【図１８】第４実施例の実現過程を示す図。
１１ 符号データレジスタ １２ シフター １３ 符号変換用参照テーブル １５ アドレス圧縮器 １６ ゼロ個数検出器
Claims (2)
- 【請求項１】 モディファイド・ハフマン、モディファ
イド・リード、モディファイド・モディファイド・リー
ド復号等の符号を復号する復号化装置において、 復号すべき符号の先頭に続く０の個数を検出する検出手
段と、 前記検出手段により検出された０の個数を示すデータと
先頭に続く０及びそれに続く１を符号から除いたデータ
とを論理演算することによりアドレスデータを生成する
生成手段と、 前記生成手段により生成されたアドレスデータによって
アドレスされて符号に対応する復号結果を出力するテー
ブルを備えた復号手段とを有することを特徴とする復号
化装置。 - 【請求項２】 前記生成手段は、前記テーブルをアクセ
スするアドレスデータを減少させるようにアドレスデー
タを生成することを特徴とする復号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12150495A JP3453452B2 (ja) | 1995-05-19 | 1995-05-19 | 復号化装置 |
| US08/644,246 US5751233A (en) | 1995-05-19 | 1996-05-10 | Decoding apparatus and method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12150495A JP3453452B2 (ja) | 1995-05-19 | 1995-05-19 | 復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08317227A true JPH08317227A (ja) | 1996-11-29 |
| JP3453452B2 JP3453452B2 (ja) | 2003-10-06 |
Family
ID=14812835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12150495A Expired - Lifetime JP3453452B2 (ja) | 1995-05-19 | 1995-05-19 | 復号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5751233A (ja) |
| JP (1) | JP3453452B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912320B2 (en) | 2001-11-07 | 2005-06-28 | Fujitsu Limited | Data decompressing method, data decompressing unit, and computer-readable storage medium storing data decompressing program |
| JP2010166445A (ja) * | 2009-01-16 | 2010-07-29 | Canon Inc | 復号装置及びその制御方法 |
| JP2010166444A (ja) * | 2009-01-16 | 2010-07-29 | Canon Inc | 復号装置及びその制御方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0843253B1 (en) * | 1996-11-15 | 2001-08-08 | STMicroelectronics S.r.l. | A method for reducing the number of bits needed for the representation of constant values in a data processing device |
| US6313767B1 (en) | 1999-02-19 | 2001-11-06 | Canon Kabushiki Kaisha | Decoding apparatus and method |
| EP1217843B1 (en) * | 2000-12-19 | 2012-11-28 | Canon Kabushiki Kaisha | Image processing method, apparatus, and storage medium |
| JP3977087B2 (ja) * | 2001-02-13 | 2007-09-19 | キヤノン株式会社 | 画像符号化装置、方法及びプログラム |
| WO2002077871A1 (en) * | 2001-02-26 | 2002-10-03 | Walter Reed Army Institute Of Research | Browser for an accident and incident registry |
| JP2002261623A (ja) * | 2001-02-28 | 2002-09-13 | Canon Inc | 復号装置、復号方法、記憶媒体及びプログラムソフトウェア |
| GB0124882D0 (en) * | 2001-10-17 | 2001-12-05 | Koninkl Philips Electronics Nv | Improved variable length decoder |
| KR100800699B1 (ko) * | 2006-02-01 | 2008-02-01 | 삼성전자주식회사 | 컬러 룩업 테이블 생성 및 이를 이용한 컬러 변환 방법 |
| US8189683B2 (en) * | 2006-11-28 | 2012-05-29 | General Instrument Corporation | Method and system for providing single cycle context weight update leveraging context address look ahead |
| US7397402B1 (en) * | 2007-01-22 | 2008-07-08 | General Instrument Corporation | Method and system for providing arithmetic code normalization and byte construction |
| US8213499B2 (en) * | 2007-04-04 | 2012-07-03 | General Instrument Corporation | Method and apparatus for context address generation for motion vectors and coefficients |
| US20080247459A1 (en) * | 2007-04-04 | 2008-10-09 | General Instrument Corporation | Method and System for Providing Content Adaptive Binary Arithmetic Coder Output Bit Counting |
| US8335256B2 (en) * | 2008-11-14 | 2012-12-18 | General Instrument Corporation | Motion compensation in video coding |
| CN108052307B (zh) * | 2017-11-27 | 2020-07-03 | 北京时代民芯科技有限公司 | 处理器浮点单元前导零数量的超前运算方法及系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4475174A (en) * | 1981-09-08 | 1984-10-02 | Nippon Telegraph & Telephone Public Corporation | Decoding apparatus for codes represented by code tree |
| JPS5937773A (ja) * | 1982-08-26 | 1984-03-01 | Canon Inc | ランレングス符号復号装置 |
| JPH0490268A (ja) * | 1990-08-01 | 1992-03-24 | Hitachi Ltd | 画像信号復号化方式 |
| US5254991A (en) * | 1991-07-30 | 1993-10-19 | Lsi Logic Corporation | Method and apparatus for decoding Huffman codes |
| US5227789A (en) * | 1991-09-30 | 1993-07-13 | Eastman Kodak Company | Modified huffman encode/decode system with simplified decoding for imaging systems |
-
1995
- 1995-05-19 JP JP12150495A patent/JP3453452B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-10 US US08/644,246 patent/US5751233A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912320B2 (en) | 2001-11-07 | 2005-06-28 | Fujitsu Limited | Data decompressing method, data decompressing unit, and computer-readable storage medium storing data decompressing program |
| JP2010166445A (ja) * | 2009-01-16 | 2010-07-29 | Canon Inc | 復号装置及びその制御方法 |
| JP2010166444A (ja) * | 2009-01-16 | 2010-07-29 | Canon Inc | 復号装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3453452B2 (ja) | 2003-10-06 |
| US5751233A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3453452B2 (ja) | 復号化装置 | |
| US5627534A (en) | Dual stage compression of bit mapped image data using refined run length and LZ compression | |
| US4316222A (en) | Method and apparatus for compression and decompression of digital image data | |
| US6008847A (en) | Temporal compression and decompression for video | |
| US5138316A (en) | Variable length code demodulating apparatus and address control method thereof | |
| JP2766302B2 (ja) | 可変長符号並列解読方法および装置 | |
| JPS6223504B2 (ja) | ||
| US5751860A (en) | Method for compressing and decompressing digital image data | |
| US4399467A (en) | Method and apparatus for image data compression and decompression | |
| JP3409552B2 (ja) | ディジタル情報符号化装置、ディジタル情報復号化装置、及びディジタル情報符号化・復号化装置 | |
| US5264942A (en) | Image processing system using run-length encoding of filtered data and its repetition count | |
| US7259891B2 (en) | Image compression method, decompression method thereof and program therefor | |
| JPH09139955A (ja) | データ符号化装置およびその方法ならびにデータ復号化装置およびその方法 | |
| JP3676078B2 (ja) | ランレングス符号化方法及び圧縮装置 | |
| JP2687926B2 (ja) | 符号復号化装置 | |
| US6219445B1 (en) | Multi-color image encoding and/or decoding apparatus containing color order table and the method thereof | |
| JP2934603B2 (ja) | 可変長さコードの復号化方法及びその装置 | |
| JP4034385B2 (ja) | マルチカラー画像の符号化装置およびその方法ならびにマルチカラー画像の復号化装置およびその方法 | |
| EP0652670A1 (en) | Image encoding apparatus and method | |
| JP4578444B2 (ja) | ゼロ画素カウント回路 | |
| JPH06152988A (ja) | 可変長符号の復号化装置 | |
| JP2708253B2 (ja) | 画像データ圧縮方式 | |
| JPH0116071B2 (ja) | ||
| JP2556160B2 (ja) | 圧縮符号伸長装置 | |
| JP2965084B2 (ja) | イメージデータ圧縮方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |