JPH08317264A - カメラ - Google Patents
カメラInfo
- Publication number
- JPH08317264A JPH08317264A JP7115953A JP11595395A JPH08317264A JP H08317264 A JPH08317264 A JP H08317264A JP 7115953 A JP7115953 A JP 7115953A JP 11595395 A JP11595395 A JP 11595395A JP H08317264 A JPH08317264 A JP H08317264A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- camera
- computer
- image
- sensor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 撮影した画像をコンピュータに取り込むため
のカメラにおいて、小型かつ安価な構成で、簡単に動画
を取り込むことができるようにする。 【構成】 カメラヘッド１０１には、撮影レンズ１０２
とこの撮影レンズ１０２を通して入射した被写体からの
光を電気的な画像信号に変換するセンサ素子とを一体化
して収納する。また、このカメラヘッド１０１からの画
像信号をコンピュータ側に送出するためのインタフェー
ス部を内蔵した筐体１０４を、コンピュータに挿入可能
なカード状にし、この筐体１０４とカメラヘッド１０１
をケーブル１０６により接続する。
のカメラにおいて、小型かつ安価な構成で、簡単に動画
を取り込むことができるようにする。 【構成】 カメラヘッド１０１には、撮影レンズ１０２
とこの撮影レンズ１０２を通して入射した被写体からの
光を電気的な画像信号に変換するセンサ素子とを一体化
して収納する。また、このカメラヘッド１０１からの画
像信号をコンピュータ側に送出するためのインタフェー
ス部を内蔵した筐体１０４を、コンピュータに挿入可能
なカード状にし、この筐体１０４とカメラヘッド１０１
をケーブル１０６により接続する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータに接続し
て動画像や静止画像を取り込むためのコンピュータ用カ
メラに関するものである。
て動画像や静止画像を取り込むためのコンピュータ用カ
メラに関するものである。
【０００２】
【従来の技術】従来、パーソナルコンピュータ（以下パ
ソコンと略す）に動画像を取り込むには、例えばＮＴＳ
Ｃ方式のビデオ出力をもったビデオカメラとビデオキャ
プチャカードと呼ばれる回路を付加する必要がある。図
６に従来の白黒ビデオカメラの構成を示す。
ソコンと略す）に動画像を取り込むには、例えばＮＴＳ
Ｃ方式のビデオ出力をもったビデオカメラとビデオキャ
プチャカードと呼ばれる回路を付加する必要がある。図
６に従来の白黒ビデオカメラの構成を示す。
【０００３】図６において、１００１はＣＣＤ撮像素
子、１００２はこのＣＣＤ撮像素子１００１の垂直レジ
スタ駆動用の垂直ドライバ、１００３はＣＣＤ撮像素子
１００１の制御および信号処理に必要なタイミングパル
スを発生するタイミングパルス発生器、１００４はＮＴ
ＳＣ方式の同期信号を発生する同期信号発生器、１００
５はＡＧＣ（自動利得制御）やγ補正などを行う信号処
理回路である。
子、１００２はこのＣＣＤ撮像素子１００１の垂直レジ
スタ駆動用の垂直ドライバ、１００３はＣＣＤ撮像素子
１００１の制御および信号処理に必要なタイミングパル
スを発生するタイミングパルス発生器、１００４はＮＴ
ＳＣ方式の同期信号を発生する同期信号発生器、１００
５はＡＧＣ（自動利得制御）やγ補正などを行う信号処
理回路である。
【０００４】上記構成のビデオカメラでは、ＣＣＤ撮像
素子１００１からの画像信号が信号処理回路１００５に
より所定のビデオ信号に変換されて出力される。その
際、例えば毎秒３０フレームの動画をビデオ信号として
出力することが可能である。
素子１００１からの画像信号が信号処理回路１００５に
より所定のビデオ信号に変換されて出力される。その
際、例えば毎秒３０フレームの動画をビデオ信号として
出力することが可能である。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
な従来のビデオカメラにあっては、ビデオキャプチャカ
ードとの組み合わせで電話回線を用いたテレビ電話を実
現しようとする場合、回線速度が遅いために到底毎秒３
０フレームの画像を送受信することは不可能である。
な従来のビデオカメラにあっては、ビデオキャプチャカ
ードとの組み合わせで電話回線を用いたテレビ電話を実
現しようとする場合、回線速度が遅いために到底毎秒３
０フレームの画像を送受信することは不可能である。
【０００６】例えば、上記ビデオ信号１フレームを６４
０×４８０画素とすると、ＲＧＢ各１バイトで、１フレ
ーム＝６４０×４８０×３≒１Ｍバイトとなる。そし
て、毎秒３０フレームであれば、その３０倍で約３０Ｍ
バイト／秒となり、３０分の１の圧縮を行っても、１Ｍ
バイト／秒＝８Ｍｂｐｓの転送速度が必要となる。また
回線の伝送速度は、一般の電話回線では２８．８ｋｂｐ
ｓ、ＩＳＤＮでも６４ｋｂｐｓであり、すべての画像情
報を伝送することは不可能である。
０×４８０画素とすると、ＲＧＢ各１バイトで、１フレ
ーム＝６４０×４８０×３≒１Ｍバイトとなる。そし
て、毎秒３０フレームであれば、その３０倍で約３０Ｍ
バイト／秒となり、３０分の１の圧縮を行っても、１Ｍ
バイト／秒＝８Ｍｂｐｓの転送速度が必要となる。また
回線の伝送速度は、一般の電話回線では２８．８ｋｂｐ
ｓ、ＩＳＤＮでも６４ｋｂｐｓであり、すべての画像情
報を伝送することは不可能である。
【０００７】そこで一般的には、画像サイズを縮小した
りコマ数を削減するなどした動画情報を伝送している。
このように通信上の制約があるため、コマ数がやや少な
くても、安価で簡単に利用できる動画取り込み方式が求
められている。
りコマ数を削減するなどした動画情報を伝送している。
このように通信上の制約があるため、コマ数がやや少な
くても、安価で簡単に利用できる動画取り込み方式が求
められている。
【０００８】本発明は、上記のような問題点に着目して
なされたもので、安価かつ簡単に動画をコンピュータに
取り込むことができ、また小型で高性能のカメラを提供
することを目的としている。
なされたもので、安価かつ簡単に動画をコンピュータに
取り込むことができ、また小型で高性能のカメラを提供
することを目的としている。
【０００９】
【課題を解決するための手段】本発明に係るカメラは、
次のように構成したものである。
次のように構成したものである。
【００１０】（１）撮影した画像をコンピュータに取り
込むためのカメラであって、撮影レンズとこの撮影レン
ズを通して入射した被写体からの光を電気的な画像信号
に変換するセンサ素子を一体化して備えたカメラヘッド
と、このカメラヘッドとケーブルで接続され前記コンピ
ュータに画像信号を送出するためのインタフェース部を
内蔵した筐体とからなるようにした。
込むためのカメラであって、撮影レンズとこの撮影レン
ズを通して入射した被写体からの光を電気的な画像信号
に変換するセンサ素子を一体化して備えたカメラヘッド
と、このカメラヘッドとケーブルで接続され前記コンピ
ュータに画像信号を送出するためのインタフェース部を
内蔵した筐体とからなるようにした。
【００１１】（２）上記（１）のカメラにおいて、セン
サ素子はＣＣＤまたはＸ−Ｙアドレスセンサを用いた。
サ素子はＣＣＤまたはＸ−Ｙアドレスセンサを用いた。
【００１２】（３）上記（１）または（２）のカメラに
おいて、カメラヘッドからの画像信号をインタフェース
部の同期信号に合わせて出力させるようにした。
おいて、カメラヘッドからの画像信号をインタフェース
部の同期信号に合わせて出力させるようにした。
【００１３】（４）上記（１）ないし（３）何れかのカ
メラにおいて、筐体内のインタフェース部は、コンピュ
ータとデータのやりとりをするためのレジスタと、画像
データを蓄積するメモリと、センサ素子を駆動するため
のクロック，同期信号および制御信号を生成する信号生
成手段と、センサ素子からのアナログ信号をディジタル
信号に変換するＡ／Ｄ変換器を有するようにした。
メラにおいて、筐体内のインタフェース部は、コンピュ
ータとデータのやりとりをするためのレジスタと、画像
データを蓄積するメモリと、センサ素子を駆動するため
のクロック，同期信号および制御信号を生成する信号生
成手段と、センサ素子からのアナログ信号をディジタル
信号に変換するＡ／Ｄ変換器を有するようにした。
【００１４】（５）上記（４）のカメラにおいて、信号
生成手段とＡ／Ｄ変換器をワンチップマイクロコンピュ
ータにより構成した。
生成手段とＡ／Ｄ変換器をワンチップマイクロコンピュ
ータにより構成した。
【００１５】（６）上記（４）または（５）のカメラに
おいて、メモリは、ＦＩＦＯ型メモリを用いた。
おいて、メモリは、ＦＩＦＯ型メモリを用いた。
【００１６】
【作用】本発明によれば、撮影レンズと光電変換用のセ
ンサ素子とが一体化されてカメラヘッドに収められてい
るので、カメラヘッドが小型なものとなり、カメラヘッ
ドをコンピュータのモニタ画面に配置しても作業の邪魔
に成らない。
ンサ素子とが一体化されてカメラヘッドに収められてい
るので、カメラヘッドが小型なものとなり、カメラヘッ
ドをコンピュータのモニタ画面に配置しても作業の邪魔
に成らない。
【００１７】
【実施例】図１は本発明の一実施例によるパソコン用カ
メラを示す構成図である。同図において、１０１は被写
体に向けて設置されるカメラヘッドで、撮影レンズ１０
２とこの撮影レンズ１０２を通して入射した被写体から
の光を電気的な画像信号に変換するＣＣＤまたはＸ−Ｙ
アドレスセンサ等のセンサ素子（図示せず）を一体化し
て備えている。
メラを示す構成図である。同図において、１０１は被写
体に向けて設置されるカメラヘッドで、撮影レンズ１０
２とこの撮影レンズ１０２を通して入射した被写体から
の光を電気的な画像信号に変換するＣＣＤまたはＸ−Ｙ
アドレスセンサ等のセンサ素子（図示せず）を一体化し
て備えている。
【００１８】１０３はカード状の筐体１０４に設けられ
たコネクタで、筐体１０４には不図示のパソコンに画像
信号を送出するためのインタフェース部が内蔵されてお
り、そのパソコンに設けられたカード用ソケットに筐体
１０４が挿入可能となっている。また、パソコンに設け
られたカード用ソケットにはコネクタがあり、このコネ
クタと上記筐体１０４のコネクタ１０３とが接合される
ようになっている。
たコネクタで、筐体１０４には不図示のパソコンに画像
信号を送出するためのインタフェース部が内蔵されてお
り、そのパソコンに設けられたカード用ソケットに筐体
１０４が挿入可能となっている。また、パソコンに設け
られたカード用ソケットにはコネクタがあり、このコネ
クタと上記筐体１０４のコネクタ１０３とが接合される
ようになっている。
【００１９】１０５はコネクタ、１０６は上記カメラヘ
ッド１０１と筐体１０４とを接続しているケーブルで、
コネクタ１０５によりケーブル１０６が筐体１０４に接
合されるように構成されている。
ッド１０１と筐体１０４とを接続しているケーブルで、
コネクタ１０５によりケーブル１０６が筐体１０４に接
合されるように構成されている。
【００２０】図２は上記カード状の筐体１０４に内蔵さ
れたインタフェース部の構成を示すブロック図である。
同図中、２０１はカメラヘッド側コネクタで、図１では
コネクタ１０５に相当する。２０２はカメラヘッド１０
１に内蔵されたセンサ素子を駆動するためのクロックお
よび画像の読み出しに必要な同期信号を生成するタイミ
ングコントローラ（信号生成手段）、２０３はセンサ素
子に動作モードを指示するための制御信号を生成する命
令制御部（信号生成手段）、２０４はセンサ素子から得
られたアナログ画像信号をディジタル信号に変換するＡ
／Ｄ変換器、２０５は本カードの属性情報を格納するＲ
ＯＭ、２０６はパソコンからの命令を受け取るコマンド
レジスタと本カードの状態を示すステータスレジスタ、
２０７はＡ／Ｄ変換器２０４でディジタル化された画像
データを一時的に蓄積するＦＩＦＯ（先入れ先出し）型
のメモリ、２０８はアドレス／データバス、２０９はＰ
Ｃ（パソコン）側コネクタで、図１ではコネクタ１０３
に相当する。
れたインタフェース部の構成を示すブロック図である。
同図中、２０１はカメラヘッド側コネクタで、図１では
コネクタ１０５に相当する。２０２はカメラヘッド１０
１に内蔵されたセンサ素子を駆動するためのクロックお
よび画像の読み出しに必要な同期信号を生成するタイミ
ングコントローラ（信号生成手段）、２０３はセンサ素
子に動作モードを指示するための制御信号を生成する命
令制御部（信号生成手段）、２０４はセンサ素子から得
られたアナログ画像信号をディジタル信号に変換するＡ
／Ｄ変換器、２０５は本カードの属性情報を格納するＲ
ＯＭ、２０６はパソコンからの命令を受け取るコマンド
レジスタと本カードの状態を示すステータスレジスタ、
２０７はＡ／Ｄ変換器２０４でディジタル化された画像
データを一時的に蓄積するＦＩＦＯ（先入れ先出し）型
のメモリ、２０８はアドレス／データバス、２０９はＰ
Ｃ（パソコン）側コネクタで、図１ではコネクタ１０３
に相当する。
【００２１】図３はカメラヘッド部の構成を示すブロッ
ク図であり、内蔵されているエリアセンサ素子の構成を
示している。同図中、３０１は外部からの駆動パルスを
受け、動作に必要なタイミングパルスを生成するロジッ
ク部、３０２は光電変換素子であるセンサ、３０３はセ
ンサ３０２で得られた電荷を蓄えるメモリ、３０４はメ
モリ３０３からの電位を入力するアンプ等のアナログ回
路である。
ク図であり、内蔵されているエリアセンサ素子の構成を
示している。同図中、３０１は外部からの駆動パルスを
受け、動作に必要なタイミングパルスを生成するロジッ
ク部、３０２は光電変換素子であるセンサ、３０３はセ
ンサ３０２で得られた電荷を蓄えるメモリ、３０４はメ
モリ３０３からの電位を入力するアンプ等のアナログ回
路である。
【００２２】また、３０５はロジック部３０１のクロッ
クＹＣＬＫを供給する端子、３０６，３０７，３０８は
ロジック部３０１へ動作コマンドを送るための同期型シ
リアル通信用の端子で、端子３０６はチップセレクト＿
ＣＳＹ、端子３０７は通信用クロックＳＣＬＫ、端子３
０８はデータラインＭＯＳＩ用となっている。３０９は
エリアセンサ内の垂直ラインシフトレジスタ転送用クロ
ックの入力端子、３１０はエリアセンサ内の水平ライン
シフトレジスタ転送用クロックの入力端子、３１１は動
作電源ＶＤＤの端子、３１２はアナログ動作用の基準電
源ＶＶＣの端子、３１３はグランド端子、３１４はアナ
ログ信号の出力端子で、ケーブル１０６はこれらの端子
３０５〜３１４の信号をカード型の筐体１０４との間で
入出力させている。
クＹＣＬＫを供給する端子、３０６，３０７，３０８は
ロジック部３０１へ動作コマンドを送るための同期型シ
リアル通信用の端子で、端子３０６はチップセレクト＿
ＣＳＹ、端子３０７は通信用クロックＳＣＬＫ、端子３
０８はデータラインＭＯＳＩ用となっている。３０９は
エリアセンサ内の垂直ラインシフトレジスタ転送用クロ
ックの入力端子、３１０はエリアセンサ内の水平ライン
シフトレジスタ転送用クロックの入力端子、３１１は動
作電源ＶＤＤの端子、３１２はアナログ動作用の基準電
源ＶＶＣの端子、３１３はグランド端子、３１４はアナ
ログ信号の出力端子で、ケーブル１０６はこれらの端子
３０５〜３１４の信号をカード型の筐体１０４との間で
入出力させている。
【００２３】表１，２に上記ＰＣ側コネクタ２０９のピ
ン配列を示す。これは、ＰＣＭＣＩＡカードの規格であ
り、詳細は（社）日本電子工業振興協会発行「ＪＥＩＤ
ＡＰＣカードガイドライン（Ｖｅｒ．４．１）」に記さ
れているものである。
ン配列を示す。これは、ＰＣＭＣＩＡカードの規格であ
り、詳細は（社）日本電子工業振興協会発行「ＪＥＩＤ
ＡＰＣカードガイドライン（Ｖｅｒ．４．１）」に記さ
れているものである。
【００２４】
【表１】
【００２５】
【表２】
【００２６】次に、上述のエリアセンサ部の動作を図４
のパルスタイミングチャートを用いて説明する。図３の
端子３０５のクロックＹＣＬＫは、ロジック部３０１の
基本動作を決めるクロックであり、常に出力されてい
る。そしてスタンバイモードでは、そのスタンバイモー
ドであることを示すデータ（０）がシリアルデータライ
ンＭＯＳＩを通して通信用クロックＳＣＬＫに合わせて
送信される。
のパルスタイミングチャートを用いて説明する。図３の
端子３０５のクロックＹＣＬＫは、ロジック部３０１の
基本動作を決めるクロックであり、常に出力されてい
る。そしてスタンバイモードでは、そのスタンバイモー
ドであることを示すデータ（０）がシリアルデータライ
ンＭＯＳＩを通して通信用クロックＳＣＬＫに合わせて
送信される。
【００２７】また、垂直ラインシフトレジスタ転送用ク
ロックＹＶを垂直方向画素数だけ発生させ、ロジック部
３０１のリセットを行う。グランプリセットでは全セン
サに一定のバイアス電位を与え、続くトランスリセット
で水平方向１ラインを単位として、順次センサにリセッ
トをかける。このとき、ＹＶ１パルスが１ラインの画素
に対して作用する。この動作直後より、各センサに入射
した光がセンサ素子の電位として現れ始める。
ロックＹＶを垂直方向画素数だけ発生させ、ロジック部
３０１のリセットを行う。グランプリセットでは全セン
サに一定のバイアス電位を与え、続くトランスリセット
で水平方向１ラインを単位として、順次センサにリセッ
トをかける。このとき、ＹＶ１パルスが１ラインの画素
に対して作用する。この動作直後より、各センサに入射
した光がセンサ素子の電位として現れ始める。
【００２８】そして蓄積モードの間、センサに入射した
光によりセンサ内部の電位はその入射光の量に比例して
上昇する。ノーマルトランスモードでは、センサ内部に
発生した電荷をメモリ３０３に転送する。ノーマルリー
ドモードでは、メモリ３０３に蓄積された電荷を順次読
み出す。その際、ＹＶを１パルス発生する毎に水平方向
１ラインが選択され、選択されたライン内でＹＨを１パ
ルス発生する毎に１画素の電荷が読み出される。
光によりセンサ内部の電位はその入射光の量に比例して
上昇する。ノーマルトランスモードでは、センサ内部に
発生した電荷をメモリ３０３に転送する。ノーマルリー
ドモードでは、メモリ３０３に蓄積された電荷を順次読
み出す。その際、ＹＶを１パルス発生する毎に水平方向
１ラインが選択され、選択されたライン内でＹＨを１パ
ルス発生する毎に１画素の電荷が読み出される。
【００２９】上記読み出された電荷は、アナログ回路３
０４を通して出力端子３１４から出力される。また、Ａ
ＤＴｒｇは１画素の電荷が出力されるタイミングを知ら
せる信号で、＿ＣＳＹと二重化されて共通の端子が用い
られ、ＡＤＴｒｇ出力はオープンドレインにプルアップ
抵抗を付加している。
０４を通して出力端子３１４から出力される。また、Ａ
ＤＴｒｇは１画素の電荷が出力されるタイミングを知ら
せる信号で、＿ＣＳＹと二重化されて共通の端子が用い
られ、ＡＤＴｒｇ出力はオープンドレインにプルアップ
抵抗を付加している。
【００３０】次に、本実施例による上述のカメラをパソ
コン側から制御する場合の動作を図５のフローチャート
を用いて説明する。ステップＳ１〜Ｓ３は、パソコンの
カードスロットに新たにカードが挿入された場合に行わ
れる動作である。ステップＳ１ではカードに対してリセ
ットを行い、ステップＳ２ではカードの属性情報を読み
出す。この属性情報は、本実施例では図２に示すＲＯＭ
２０５にあらかじめ記憶されている。ステップＳ３で
は、ステップＳ２で得られた情報から、例えばＩＯベー
スアドレスや割り込み番号などカード側で利用可能な資
源の指定を行う。
コン側から制御する場合の動作を図５のフローチャート
を用いて説明する。ステップＳ１〜Ｓ３は、パソコンの
カードスロットに新たにカードが挿入された場合に行わ
れる動作である。ステップＳ１ではカードに対してリセ
ットを行い、ステップＳ２ではカードの属性情報を読み
出す。この属性情報は、本実施例では図２に示すＲＯＭ
２０５にあらかじめ記憶されている。ステップＳ３で
は、ステップＳ２で得られた情報から、例えばＩＯベー
スアドレスや割り込み番号などカード側で利用可能な資
源の指定を行う。
【００３１】ステップＳ４〜Ｓ６は本実施例のカメラ動
作固有のものであり、上記蓄積時間の設定、アナログ回
路３０４のアンプゲインや増幅特性などの選択を行うた
めに、図２に示すコマンド／ステータスレジスタ２０６
にデータを書き込む動作である。ステップＳ６でステー
タスレジスタ２０６のＣｏｍＢｕｓｙビットが０になっ
た時点で、該レジスタ２０６はアクセス可能となる。
作固有のものであり、上記蓄積時間の設定、アナログ回
路３０４のアンプゲインや増幅特性などの選択を行うた
めに、図２に示すコマンド／ステータスレジスタ２０６
にデータを書き込む動作である。ステップＳ６でステー
タスレジスタ２０６のＣｏｍＢｕｓｙビットが０になっ
た時点で、該レジスタ２０６はアクセス可能となる。
【００３２】ステップＳ７〜Ｓ１１では画像の蓄積およ
び読み出しを行う。ステップＳ７でコントロールレジス
タ内のＳｔａｒｔｂｉｔが１になった時点で、センサに
対して蓄積動作開始を指示する。この動作は図４のタイ
ミングチャートに示したスタンバイからノーマルトラン
スの部分である。センサ側のノーマルトランスが終了す
ると、ノーマルリードを１ラインだけ行う。１ラインだ
け行うには、ＹＶ１パルスとそれに続くＹＨを１ライン
の画素数分だけ送る。
び読み出しを行う。ステップＳ７でコントロールレジス
タ内のＳｔａｒｔｂｉｔが１になった時点で、センサに
対して蓄積動作開始を指示する。この動作は図４のタイ
ミングチャートに示したスタンバイからノーマルトラン
スの部分である。センサ側のノーマルトランスが終了す
ると、ノーマルリードを１ラインだけ行う。１ラインだ
け行うには、ＹＶ１パルスとそれに続くＹＨを１ライン
の画素数分だけ送る。
【００３３】上記の結果出力端子３１４から得られた画
像信号は、図２のＡ／Ｄ変換器２０４でディジタル信号
に変換され、続いてメモリ２０７に書き込まれる。この
メモリ２０７に１ライン書き込まれると、ステータスレ
ジスタ２０６のＤａｔａＲＤＹビットを立てる。パソコ
ン側の制御ソフトはＤａｔａＲＤＹビットが１になった
のを受け、ステップ９でメモリ２０７から１ライン分の
データを読み出し、読み出し終了後ステップＳ１０でＤ
ａｔａＲＤＹビットを０にする。この間、タイミングコ
ントローラ２０２は次のＹＶとＹＨを出力し、２ライン
目の画像データをメモリ２０７に格納する。その後Ｄａ
ｔａＲＤＹビットが０になった時点で、再び１にする。
３ライン目以降は上記と同様である。
像信号は、図２のＡ／Ｄ変換器２０４でディジタル信号
に変換され、続いてメモリ２０７に書き込まれる。この
メモリ２０７に１ライン書き込まれると、ステータスレ
ジスタ２０６のＤａｔａＲＤＹビットを立てる。パソコ
ン側の制御ソフトはＤａｔａＲＤＹビットが１になった
のを受け、ステップ９でメモリ２０７から１ライン分の
データを読み出し、読み出し終了後ステップＳ１０でＤ
ａｔａＲＤＹビットを０にする。この間、タイミングコ
ントローラ２０２は次のＹＶとＹＨを出力し、２ライン
目の画像データをメモリ２０７に格納する。その後Ｄａ
ｔａＲＤＹビットが０になった時点で、再び１にする。
３ライン目以降は上記と同様である。
【００３４】ここで、上記１回の読み出しは１ライン毎
でなくともよく、１ラインの画素数とメモリ２０７の容
量によっては、１０ライン毎にすることも可能で、それ
によってＤａｔａＲＤＹビットをポーリングする回数を
減らすことが可能である。
でなくともよく、１ラインの画素数とメモリ２０７の容
量によっては、１０ライン毎にすることも可能で、それ
によってＤａｔａＲＤＹビットをポーリングする回数を
減らすことが可能である。
【００３５】また、図２において、タイミングコントロ
ーラ２０２はワンチップマイクロコンピュータ内蔵のパ
ルス発生回路とポート制御，命令制御部２０３は同ワン
チップマイクロコンピュータ内蔵の同期型シリアル通信
回路のものを使うことができる。またＡ／Ｄ変換器２０
４は、画像サイズが小さく、またフレーム速度も遅けれ
ばワンチップマイクロコンピュータ内蔵のもので十分満
たされるために、これらの機能を一つのＬＳＩで置き換
えることも可能である。
ーラ２０２はワンチップマイクロコンピュータ内蔵のパ
ルス発生回路とポート制御，命令制御部２０３は同ワン
チップマイクロコンピュータ内蔵の同期型シリアル通信
回路のものを使うことができる。またＡ／Ｄ変換器２０
４は、画像サイズが小さく、またフレーム速度も遅けれ
ばワンチップマイクロコンピュータ内蔵のもので十分満
たされるために、これらの機能を一つのＬＳＩで置き換
えることも可能である。
【００３６】以上本実施例の動作について説明したが、
本実施例では上記の構成において、ケーブル１０６上の
画像信号はＮＴＳＣ信号のように一定の周期で繰り返さ
れる同期信号とともに送られてくるのではなく、インタ
フェース回路側から必要に応じて出力される同期信号に
合わせてカメラヘッド１０１から送られてくる。そして
インタフェース回路部では、送られてきた画像信号をア
ナログ−ディジタル変換し、画像メモリに蓄積する。ま
たパソコン側は、インタフェースを通してその画像信号
を読み取るようになっている。
本実施例では上記の構成において、ケーブル１０６上の
画像信号はＮＴＳＣ信号のように一定の周期で繰り返さ
れる同期信号とともに送られてくるのではなく、インタ
フェース回路側から必要に応じて出力される同期信号に
合わせてカメラヘッド１０１から送られてくる。そして
インタフェース回路部では、送られてきた画像信号をア
ナログ−ディジタル変換し、画像メモリに蓄積する。ま
たパソコン側は、インタフェースを通してその画像信号
を読み取るようになっている。
【００３７】したがって、安価かつ簡単に動画をコンピ
ュータに取り込むことができ、また小型で高性能のコン
ピュータ用カメラを実現することができる。
ュータに取り込むことができ、また小型で高性能のコン
ピュータ用カメラを実現することができる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
カメラヘッドにセンサ部のみを実装したことにより、カ
メラヘッドを小型化することができ、カメラヘッドをコ
ンピュータのモニタ画面上に配置しても作業上邪魔にな
らない。その結果、テレビ会議，テレビ電話などのアプ
リケーションを実行する際、相手話者の画像の表示位置
付近にカメラを設置でき、目線一致を容易に実現でき
る。
カメラヘッドにセンサ部のみを実装したことにより、カ
メラヘッドを小型化することができ、カメラヘッドをコ
ンピュータのモニタ画面上に配置しても作業上邪魔にな
らない。その結果、テレビ会議，テレビ電話などのアプ
リケーションを実行する際、相手話者の画像の表示位置
付近にカメラを設置でき、目線一致を容易に実現でき
る。
【００３９】このため、安価かつ簡単に動画をコンピュ
ータに取り込むことができるとともに、高性能のコンピ
ュータ用カメラを実現することができる。
ータに取り込むことができるとともに、高性能のコンピ
ュータ用カメラを実現することができる。
【００４０】また、カード状の筐体内のインタフェース
部にコンピュータとのデータをやりとりするレジスタ
と、画像データを蓄積するメモリと、センサを駆動する
ためのクロック、同期信号、制御信号を生成する手段
と、センサからのアナログ信号をディジタルに変換する
Ａ／Ｄ変換器を設けたことにより、コンピュータへの挿
抜が容易になる。
部にコンピュータとのデータをやりとりするレジスタ
と、画像データを蓄積するメモリと、センサを駆動する
ためのクロック、同期信号、制御信号を生成する手段
と、センサからのアナログ信号をディジタルに変換する
Ａ／Ｄ変換器を設けたことにより、コンピュータへの挿
抜が容易になる。
【００４１】さらに、カメラヘッドからの画像信号をイ
ンタフェース部からの同期信号が発生した時のみ出力す
る構成とすることにより、従来のようなＮＴＳＣ信号発
生回路が不要になる。
ンタフェース部からの同期信号が発生した時のみ出力す
る構成とすることにより、従来のようなＮＴＳＣ信号発
生回路が不要になる。
【００４２】また、センサを駆動するためのクロック、
同期信号、制御信号を生成する手段と、センサからのア
ナログ信号をディジタルに変換するＡ／Ｄ変換器をワン
チップマイクロコンピュータを使って実現することによ
り、素子数を減らすことができるとともに、ワンチップ
マイクロコンピュータのソフトウェアにより、より付加
価値の高い機能を組み込むことが可能である。
同期信号、制御信号を生成する手段と、センサからのア
ナログ信号をディジタルに変換するＡ／Ｄ変換器をワン
チップマイクロコンピュータを使って実現することによ
り、素子数を減らすことができるとともに、ワンチップ
マイクロコンピュータのソフトウェアにより、より付加
価値の高い機能を組み込むことが可能である。
【００４３】また、画像データを蓄積するメモリとし
て、ＦＩＦＯ型のメモリを用いることにより、アドレス
制御が不要になり、回路規模を低減することが可能であ
る。
て、ＦＩＦＯ型のメモリを用いることにより、アドレス
制御が不要になり、回路規模を低減することが可能であ
る。
【図１】 本発明の一実施例を示す構成図である。
【図２】 一実施例のインタフェース部の構成を示すブ
ロック図である。
ロック図である。
【図３】 一実施例のカメラヘッド部の構成を示すブロ
ック図である。
ック図である。
【図４】 一実施例のセンサ部の動作を示すタイミング
チャートである。
チャートである。
【図５】 一実施例のパソコン側の動作を示すフローチ
ャートである。
ャートである。
【図６】 従来の白黒ビデオカメラの構成図である。
１０１ カメラヘッド １０２ 撮影レンズ １０４ 筐体 １０６ ケーブル ２０２ タイミングコントローラ（信号生成手段） ２０３ 命令制御部（信号生成手段） ２０４ Ａ／Ｄ変換器 ２０６ コマンド／ステータスレジスタ ２０７ メモリ
Claims (6)
- 【請求項１】 撮影した画像をコンピュータに取り込む
ためのカメラであって、撮影レンズとこの撮影レンズを
通して入射した被写体からの光を電気的な画像信号に変
換するセンサ素子を一体化して備えたカメラヘッドと、
このカメラヘッドとケーブルで接続され前記コンピュー
タに画像信号を送出するためのインタフェース部を内蔵
した筐体とからなることを特徴とするカメラ。 - 【請求項２】 センサ素子はＣＣＤまたはＸ−Ｙアドレ
スセンサを用いたことを特徴とする請求項１記載のカメ
ラ。 - 【請求項３】 カメラヘッドからの画像信号をインタフ
ェース部の同期信号に合わせて出力させることを特徴と
する請求項１または２記載のカメラ。 - 【請求項４】 筐体内のインタフェース部は、コンピュ
ータとデータのやりとりをするためのレジスタと、画像
データを蓄積するメモリと、センサ素子を駆動するため
のクロック，同期信号および制御信号を生成する信号生
成手段と、センサ素子からのアナログ信号をディジタル
信号に変換するＡ／Ｄ変換器を有していることを特徴と
する請求項１ないし３何れか記載のカメラ。 - 【請求項５】 信号生成手段とＡ／Ｄ変換器をワンチッ
プマイクロコンピュータにより構成したことを特徴とす
る請求項４記載のカメラ。 - 【請求項６】 メモリは、ＦＩＦＯ型メモリを用いたこ
とを特徴とする請求項４または５記載のカメラ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115953A JPH08317264A (ja) | 1995-05-15 | 1995-05-15 | カメラ |
| EP95115233A EP0705037B1 (en) | 1994-09-28 | 1995-09-27 | Image input unit |
| US08/534,545 US6654050B2 (en) | 1994-09-28 | 1995-09-27 | Image input unit |
| DE69529046T DE69529046T2 (de) | 1994-09-28 | 1995-09-27 | Bildeingabevorrichtung |
| KR1019950032293A KR960012963A (ko) | 1994-09-28 | 1995-09-28 | 화상 입력 장치 |
| US08/904,531 US6670985B2 (en) | 1994-09-28 | 1997-08-01 | Image sensing apparatus including a card device connectable to an information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115953A JPH08317264A (ja) | 1995-05-15 | 1995-05-15 | カメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08317264A true JPH08317264A (ja) | 1996-11-29 |
Family
ID=14675240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7115953A Withdrawn JPH08317264A (ja) | 1994-09-28 | 1995-05-15 | カメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08317264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157854A (ja) * | 2008-12-26 | 2010-07-15 | Sony Corp | 情報処理装置、情報処理方法およびプログラム |
-
1995
- 1995-05-15 JP JP7115953A patent/JPH08317264A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157854A (ja) * | 2008-12-26 | 2010-07-15 | Sony Corp | 情報処理装置、情報処理方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191869B2 (ja) | ディジタルカメラを用いたコンピュータシステム | |
| US6670985B2 (en) | Image sensing apparatus including a card device connectable to an information processing device | |
| EP0705037B1 (en) | Image input unit | |
| US6208380B1 (en) | Digital camera with detachable memory | |
| US5790193A (en) | Accessory module for an electronic camera | |
| KR100601460B1 (ko) | 화상 센서와 영상 처리기 간의 인터페이스 장치 및 방법 | |
| JP2001238190A (ja) | 画像処理装置及びその制御処理方法 | |
| JP2002232769A (ja) | デジタルカメラ | |
| JP2001238189A (ja) | 画像処理装置及び該装置における動作制御方法 | |
| US7675545B2 (en) | Camera module having image processing procedure and method for integrating the same with host | |
| JPH11308566A (ja) | 電子カメラ | |
| JP3343034B2 (ja) | デジタルカメラ | |
| KR20050004810A (ko) | 촬영된 이미지 표시 장치 및 촬영된 이미지 표시 방법 | |
| JP4266477B2 (ja) | 情報処理装置及びその制御方法 | |
| KR100781374B1 (ko) | 휴대용 저장매체를 이용하여 구동 프로그램의 갱신이가능한 영상기록장치 | |
| US7646399B2 (en) | Imaging module | |
| US20260039951A1 (en) | Device module, network device, and vehicle | |
| KR19980065295A (ko) | 적외선을 이용한 디지털 카메라의 데이터 전송방법 및 그 방법을 적용한 디지털 카메라 | |
| KR100563141B1 (ko) | 고화소 줌 카메라 시스템 | |
| KR100835643B1 (ko) | 다기능 실물 화상기 | |
| JP4306251B2 (ja) | カメラ付き情報端末装置 | |
| JP3421382B2 (ja) | 撮像装置および画像データ記録システム | |
| JP4188073B2 (ja) | カード型カメラ及びカード型カメラのホスト機器 | |
| KR19990012591A (ko) | 컴퓨터로 제어 가능한 디지탈 스틸 카메라 | |
| JP2000217041A (ja) | 固体撮像デバイスの部品管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |