JPH0831976A - シリコン両面実装基板及びその製造方法 - Google Patents
シリコン両面実装基板及びその製造方法Info
- Publication number
- JPH0831976A JPH0831976A JP6163640A JP16364094A JPH0831976A JP H0831976 A JPH0831976 A JP H0831976A JP 6163640 A JP6163640 A JP 6163640A JP 16364094 A JP16364094 A JP 16364094A JP H0831976 A JPH0831976 A JP H0831976A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- silicon
- hole
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 シリコンを基板とする電子部品実装基板の実
装密度を向上させる。 【構成】 シリコン基板１にウエットエッチングプロセ
ス、パウダービームプロセスあるいはドライエッチング
プロセスを用いてスルーホール２を穿設し、スルーホー
ル２内部に導電体を形成して、シリコン基板両面の配線
間の電気的接続を行う。更に、このシリコン基板１の両
面に複数層の配線をして電子部品実装基板を作成するも
のである。 【効果】 シリコン基板の両面に電子部品を実装し、ス
ルーホールによって電気的接続をするので、実装密度が
飛躍的に向上するとともに、高周波特性のよい回路を作
成することができる。
装密度を向上させる。 【構成】 シリコン基板１にウエットエッチングプロセ
ス、パウダービームプロセスあるいはドライエッチング
プロセスを用いてスルーホール２を穿設し、スルーホー
ル２内部に導電体を形成して、シリコン基板両面の配線
間の電気的接続を行う。更に、このシリコン基板１の両
面に複数層の配線をして電子部品実装基板を作成するも
のである。 【効果】 シリコン基板の両面に電子部品を実装し、ス
ルーホールによって電気的接続をするので、実装密度が
飛躍的に向上するとともに、高周波特性のよい回路を作
成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品を実装する基
板に関するもので、更に詳しくはスルーホールで両面に
形成された配線の電気的接続をとる、シリコンの両面実
装基板に関するものである。
板に関するもので、更に詳しくはスルーホールで両面に
形成された配線の電気的接続をとる、シリコンの両面実
装基板に関するものである。
【０００２】
【従来の技術】従来技術のシリコン基板を用いた実装基
板について、図５の電子部品を実装した状態での断面側
面図を参照して説明する。
板について、図５の電子部品を実装した状態での断面側
面図を参照して説明する。
【０００３】実装基板１１０はシリコン単結晶からなる
シリコン基板１の片面に少なくとも一層から成る配線層
を設け、その最上層の配線層に電子部品をハンダで固着
するものであり、その構成はシリコン基板１の上にパッ
シベーション膜１２を形成しその上にＣｕの配線４Ａ
を、また、ポリイミドやＳｉＯ2 等の絶縁体５を挟んで
配線４Ｂおよび４Ｃを設けて配線層４を形成し、各層の
配線は任意の位置で上下に接続している。中間にある配
線４Ｂは単層で図示されているが、複数層で構成してい
る場合が一般的である。配線層４の最上層である配線４
Ｃの導体に電子部品７をハンダ８で固着し、その他の導
体および絶縁体５の表面は絶縁材料を塗布し、表面絶縁
層６を形成している。
シリコン基板１の片面に少なくとも一層から成る配線層
を設け、その最上層の配線層に電子部品をハンダで固着
するものであり、その構成はシリコン基板１の上にパッ
シベーション膜１２を形成しその上にＣｕの配線４Ａ
を、また、ポリイミドやＳｉＯ2 等の絶縁体５を挟んで
配線４Ｂおよび４Ｃを設けて配線層４を形成し、各層の
配線は任意の位置で上下に接続している。中間にある配
線４Ｂは単層で図示されているが、複数層で構成してい
る場合が一般的である。配線層４の最上層である配線４
Ｃの導体に電子部品７をハンダ８で固着し、その他の導
体および絶縁体５の表面は絶縁材料を塗布し、表面絶縁
層６を形成している。
【０００４】また、図示してないが、電子部品の実装基
板としては上述したシリコン基板の他にエポキシ樹脂と
の複合材料基板、あるいはセラミックス基板等がある
が、これらはシリコン基板に比較して配線密度、即ち実
装密度は遠く及ばない。特にエポキシ樹脂との複合材料
基板は温度、湿度による形状変化が大きく、実装された
小さなＩＣ等では形状変化によるストレスが大きく、Ｉ
Ｃの破壊を招く虞がある。また、セラミック基板におい
ては耐候性は優れているが、セラミックを焼成する際に
形状変化が大きく、高密度実装に必要な高精度の寸法を
確保することが困難であった。
板としては上述したシリコン基板の他にエポキシ樹脂と
の複合材料基板、あるいはセラミックス基板等がある
が、これらはシリコン基板に比較して配線密度、即ち実
装密度は遠く及ばない。特にエポキシ樹脂との複合材料
基板は温度、湿度による形状変化が大きく、実装された
小さなＩＣ等では形状変化によるストレスが大きく、Ｉ
Ｃの破壊を招く虞がある。また、セラミック基板におい
ては耐候性は優れているが、セラミックを焼成する際に
形状変化が大きく、高密度実装に必要な高精度の寸法を
確保することが困難であった。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来のシリコンを基板とする電子部品実装基板において
は、スルーホールによる基板両面間の電気的接続をする
ことができず、半導体部品やチップ部品等の電子部品を
実装する面は実質的に片面に限定され、さらなる実装密
度の向上、小型化、軽量化等に対応することは難しく、
従って本発明はこの課題を解決しようとするものであ
る。
従来のシリコンを基板とする電子部品実装基板において
は、スルーホールによる基板両面間の電気的接続をする
ことができず、半導体部品やチップ部品等の電子部品を
実装する面は実質的に片面に限定され、さらなる実装密
度の向上、小型化、軽量化等に対応することは難しく、
従って本発明はこの課題を解決しようとするものであ
る。
【０００６】
【課題を解決するための手段】従って、電子部品を実装
するシリコン基板の両面に、微細な多層の電気配線と基
板両面間の電気的接続をとるためのスルーホールを半導
体製造技術であるウエットエッチングプロセス、パウダ
ービームプロセスおよびドライエッチングプロセスを利
用して作成し前記課題を解決した。
するシリコン基板の両面に、微細な多層の電気配線と基
板両面間の電気的接続をとるためのスルーホールを半導
体製造技術であるウエットエッチングプロセス、パウダ
ービームプロセスおよびドライエッチングプロセスを利
用して作成し前記課題を解決した。
【０００７】
【作用】以上説明したスルーホールを有するシリコン両
面実装基板の構造と、半導体製造技術を応用した前記シ
リコン両面実装基板の製造方法を用いることにより、シ
リコン基板の両面に微細な多層の電気配線を作成するこ
とができるとともに、両面間の電気的接続ができるため
極めて高い密度で電子部品の実装をすることができる。
面実装基板の構造と、半導体製造技術を応用した前記シ
リコン両面実装基板の製造方法を用いることにより、シ
リコン基板の両面に微細な多層の電気配線を作成するこ
とができるとともに、両面間の電気的接続ができるため
極めて高い密度で電子部品の実装をすることができる。
【０００８】
【実施例】本発明の実施例を図１ないし図４を参照して
説明する。図１はシリコン基板を用いた両面実装基板の
電子部品を実装した状態での断面側面図であり、図２
（ａ）ないし（ｈ）はウエットエッチングプロセスを用
いた両面実装基板の製造工程を示す断面側面図であり、
図３（ａ）ないし（ｄ）はパウダービームプロセスを用
いた両面実装基板の製造工程を示す断面側面図であり、
図４（ａ）および（ｂ）はドライエッチングプロセスを
用いた両面実装基板の製造工程を示す断面側面図であ
る。
説明する。図１はシリコン基板を用いた両面実装基板の
電子部品を実装した状態での断面側面図であり、図２
（ａ）ないし（ｈ）はウエットエッチングプロセスを用
いた両面実装基板の製造工程を示す断面側面図であり、
図３（ａ）ないし（ｄ）はパウダービームプロセスを用
いた両面実装基板の製造工程を示す断面側面図であり、
図４（ａ）および（ｂ）はドライエッチングプロセスを
用いた両面実装基板の製造工程を示す断面側面図であ
る。
【０００９】図１に示す本発明によるシリコン基板を用
いた両面実装基板１００の構成は、シリコン基板１の両
面にある配線４Ａを電気的に接続する必要のある箇所に
スルーホール２が形成されていて、前記スルーホール２
の内部には導電体を充填したスルーホール導体３が形成
されている。その他の構成については従来例と同一であ
り、同一の符号を付して説明は省略する。
いた両面実装基板１００の構成は、シリコン基板１の両
面にある配線４Ａを電気的に接続する必要のある箇所に
スルーホール２が形成されていて、前記スルーホール２
の内部には導電体を充填したスルーホール導体３が形成
されている。その他の構成については従来例と同一であ
り、同一の符号を付して説明は省略する。
【００１０】前記シリコン基板１の両面に配線層４が形
成され、各々の面の配線層４の最上層である配線４Ｃに
電子部品７が固着されていて、両面の電子部品７はシリ
コン基板１に設けられたスルーホール導体３によって接
続され、一体となった回路を構成している。
成され、各々の面の配線層４の最上層である配線４Ｃに
電子部品７が固着されていて、両面の電子部品７はシリ
コン基板１に設けられたスルーホール導体３によって接
続され、一体となった回路を構成している。
【００１１】次に、本発明による両面実装基板１００の
製造方法である、ウエットエッチングプロセスを用いた
方法、パウダービームプロセスを用いた方法およびドラ
イエッチングプロセスを用いた方法について説明する。
製造方法である、ウエットエッチングプロセスを用いた
方法、パウダービームプロセスを用いた方法およびドラ
イエッチングプロセスを用いた方法について説明する。
【００１２】まず、第一の実施例であるウエットエッチ
ングプロセスを用いてスルーホールを作成する両面実装
基板の製造方法について、図２（ａ）ないし（ｈ）を参
照して説明する。
ングプロセスを用いてスルーホールを作成する両面実装
基板の製造方法について、図２（ａ）ないし（ｈ）を参
照して説明する。
【００１３】シリコン基板１の両面に熱酸化膜あるいは
ＣＶＤ法等による窒化膜等のパッシベーション膜１２を
形成する。その後、その両面にレジスト１３を塗布し、
レジスト１３を露光、現像して開口部１４を形成する
〔図２（ａ）〕。
ＣＶＤ法等による窒化膜等のパッシベーション膜１２を
形成する。その後、その両面にレジスト１３を塗布し、
レジスト１３を露光、現像して開口部１４を形成する
〔図２（ａ）〕。
【００１４】次に、前記開口部１４を利用して、ドライ
エッチングによりパッシベーション膜１２に開口部１５
を形成し〔図２（ｂ）〕、シリコン基板１をシリコンの
エッチング液（例えばＨＦ＋ＨＮＯ3 ）に浸漬し、シリ
コン基板１にスルーホール２を形成する〔図２
（ｃ）〕。
エッチングによりパッシベーション膜１２に開口部１５
を形成し〔図２（ｂ）〕、シリコン基板１をシリコンの
エッチング液（例えばＨＦ＋ＨＮＯ3 ）に浸漬し、シリ
コン基板１にスルーホール２を形成する〔図２
（ｃ）〕。
【００１５】スルーホール２の側壁にパッシベーション
膜１７を形成するため、シリコン基板１に再び熱酸化膜
あるいは窒化膜を形成する〔図２（ｄ）〕。ここで、シ
リコン基板１の厚さは例えば４００μｍ、パッシベーシ
ョン膜１２、１７の厚さはともに数ｎｍ、レジスト１３
の厚さは１μｍ、レジスト開口部１４はその基板開口の
上面において、例えば直径１ｍｍ程度である。
膜１７を形成するため、シリコン基板１に再び熱酸化膜
あるいは窒化膜を形成する〔図２（ｄ）〕。ここで、シ
リコン基板１の厚さは例えば４００μｍ、パッシベーシ
ョン膜１２、１７の厚さはともに数ｎｍ、レジスト１３
の厚さは１μｍ、レジスト開口部１４はその基板開口の
上面において、例えば直径１ｍｍ程度である。
【００１６】次に、印刷等の方法によりスルーホール２
に導電性ペースト１８を埋め込み、その後、導電性ペー
スト１８を固化させるための焼成を行い、スルーホール
２に電導体を形成して両面の配線４Ｃ間の電気的接続を
得る〔図２（ｅ）〕。
に導電性ペースト１８を埋め込み、その後、導電性ペー
スト１８を固化させるための焼成を行い、スルーホール
２に電導体を形成して両面の配線４Ｃ間の電気的接続を
得る〔図２（ｅ）〕。
【００１７】また、電気的接続を得る別の方法として、
図２（ｄ）に示す状態からシリコン基板１全体にＣｕの
無電解メッキ１９を施し、その後Ｃｕの電解メッキ２０
を行う〔図２（ｆ）〕。次に、Ｃｕの不要部分をレジス
ト２２を用いてエッチングすると図２（ｇ）のようにス
ルーホール２に導電体であるメッキ層２１が形成され、
両面の配線４Ｃ間の電気的接続を得ることができる。
尚、レジスト２２を剥離し、更に、液体レジスト２３を
スルーホール２に埋め込み封鎖して基板を平坦にし、後
工程において障害が起こらないようにする。
図２（ｄ）に示す状態からシリコン基板１全体にＣｕの
無電解メッキ１９を施し、その後Ｃｕの電解メッキ２０
を行う〔図２（ｆ）〕。次に、Ｃｕの不要部分をレジス
ト２２を用いてエッチングすると図２（ｇ）のようにス
ルーホール２に導電体であるメッキ層２１が形成され、
両面の配線４Ｃ間の電気的接続を得ることができる。
尚、レジスト２２を剥離し、更に、液体レジスト２３を
スルーホール２に埋め込み封鎖して基板を平坦にし、後
工程において障害が起こらないようにする。
【００１８】上述したようにスルーホール導体３を形成
してシリコン基板１の両面の電気的接続をとったのち、
シリコン基板１の両面に従来の方法でＣｕとポリイミド
あるいはＣｕとＳｉＯ2 等から成る配線層４を形成して
シリコンの両面実装基板を得るものである。
してシリコン基板１の両面の電気的接続をとったのち、
シリコン基板１の両面に従来の方法でＣｕとポリイミド
あるいはＣｕとＳｉＯ2 等から成る配線層４を形成して
シリコンの両面実装基板を得るものである。
【００１９】次に、第二の実施例であるパウダービーム
プロセスを用いてスルーホールを作成する両面実装基板
の製造方法について、図３（ａ）ないし（ｄ）を参照し
て説明する。
プロセスを用いてスルーホールを作成する両面実装基板
の製造方法について、図３（ａ）ないし（ｄ）を参照し
て説明する。
【００２０】シリコン基板１の表面にレジスト２４を塗
布し、その後、露光、現像してスルーホールを穿設する
箇所のレジスト２４を除去する〔図３（ａ）〕。次に、
パウダービーム加工機を用いてシリコン基板１を異方性
エッチングすることにより、レジスト２４を除去した箇
所にスルーホール２を穿孔することができる〔図３
（ｂ）〕。
布し、その後、露光、現像してスルーホールを穿設する
箇所のレジスト２４を除去する〔図３（ａ）〕。次に、
パウダービーム加工機を用いてシリコン基板１を異方性
エッチングすることにより、レジスト２４を除去した箇
所にスルーホール２を穿孔することができる〔図３
（ｂ）〕。
【００２１】レジスト２４を剥離しシリコン基板１の両
面に熱酸化膜あるいは窒化膜等のパッシベーション膜１
２を形成した後、スルーホール２に印刷等の方法により
導電性ペースト１８を埋め込む。次に、導電性ペースト
１８を固化させるための焼成を行い、スルーホール導電
体３を形成してしてシリコン基板１の両面の配線４Ｃ間
の電気的接続を得るものである〔図３（ｃ）〕。
面に熱酸化膜あるいは窒化膜等のパッシベーション膜１
２を形成した後、スルーホール２に印刷等の方法により
導電性ペースト１８を埋め込む。次に、導電性ペースト
１８を固化させるための焼成を行い、スルーホール導電
体３を形成してしてシリコン基板１の両面の配線４Ｃ間
の電気的接続を得るものである〔図３（ｃ）〕。
【００２２】あるいはまた、ウエットエッチングプロセ
スで説明したように、図３（ｂ）に示す状態からシリコ
ン基板１の両面に熱酸化膜あるいは窒化膜等のパッシベ
ーション膜１２を形成した後、Ｃｕの無電解メッキ１９
を施し、その後Ｃｕの電解メッキ２０を行い、次に、Ｃ
ｕの不要部分をレジストを用いてエッチングすることに
よってスルーホール２に導電体が形成され、両面の配線
間の電気的接続を得るものである。尚、液体レジスト２
３をスルーホール２に埋め込み封鎖して基板を平坦に
し、後工程において障害が起こらないようにする。
スで説明したように、図３（ｂ）に示す状態からシリコ
ン基板１の両面に熱酸化膜あるいは窒化膜等のパッシベ
ーション膜１２を形成した後、Ｃｕの無電解メッキ１９
を施し、その後Ｃｕの電解メッキ２０を行い、次に、Ｃ
ｕの不要部分をレジストを用いてエッチングすることに
よってスルーホール２に導電体が形成され、両面の配線
間の電気的接続を得るものである。尚、液体レジスト２
３をスルーホール２に埋め込み封鎖して基板を平坦に
し、後工程において障害が起こらないようにする。
【００２３】上述したようにスルーホール導体３を形成
してシリコン基板１の両面の電気的接続を形成したの
ち、シリコン基板１の両面にＣｕとポリイミドあるいは
ＣｕとＳｉＯ2 等から成る配線層４を形成することは第
一の実施例と同じである。
してシリコン基板１の両面の電気的接続を形成したの
ち、シリコン基板１の両面にＣｕとポリイミドあるいは
ＣｕとＳｉＯ2 等から成る配線層４を形成することは第
一の実施例と同じである。
【００２４】更に、第三の実施例であるドライエッチン
グプロセスを用いてスルーホールを作成する両面実装基
板の製造方法について、図４（ａ）および（ｂ）を参照
して説明する。
グプロセスを用いてスルーホールを作成する両面実装基
板の製造方法について、図４（ａ）および（ｂ）を参照
して説明する。
【００２５】シリコン基板１の表面にレジスト２５を塗
布し、その後、露光、現像してスルーホール２を穿設す
る箇所のレジスト２５を除去する〔図４（ａ）〕。これ
を例えば反応性スパッタエッチング装置でＳＦ6 ガスを
用いてエッチングを行う等の異方性エッチング方法を用
いることにより、図４（ｂ）に示すような直線状の側壁
を持ったスルーホール２をシリコン基板１に穿孔するこ
とができる。ここでシリコン基板１の厚さは例えば３０
０μｍ、レジスト２４の厚さは数μｍ、スルーホール２
の直径は数１０μｍである。
布し、その後、露光、現像してスルーホール２を穿設す
る箇所のレジスト２５を除去する〔図４（ａ）〕。これ
を例えば反応性スパッタエッチング装置でＳＦ6 ガスを
用いてエッチングを行う等の異方性エッチング方法を用
いることにより、図４（ｂ）に示すような直線状の側壁
を持ったスルーホール２をシリコン基板１に穿孔するこ
とができる。ここでシリコン基板１の厚さは例えば３０
０μｍ、レジスト２４の厚さは数μｍ、スルーホール２
の直径は数１０μｍである。
【００２６】レジスト２４を剥離すると上述した第二の
実施例でで説明した示した図３（ｂ）の状態が得られ、
以下の配線プロセスは第二の実施例と同一であり説明は
省略する。
実施例でで説明した示した図３（ｂ）の状態が得られ、
以下の配線プロセスは第二の実施例と同一であり説明は
省略する。
【００２７】第二の実施例であるパウダービームプロセ
スおよび第三の実施例であるドライエッチングプロセス
で形成されるスルーホールは、第一の実施例であるウエ
ットエッチングプロセスで形成される図２（ｃ）に示す
ような中央部が突出した形状ではなく、直線状の側壁を
持ったスルーホールにすることができる。従って、第二
と第三のプロセスを用いることで第一のプロセスより微
細なスルーホールを形成することができ、配線密度を更
に上げることができる。
スおよび第三の実施例であるドライエッチングプロセス
で形成されるスルーホールは、第一の実施例であるウエ
ットエッチングプロセスで形成される図２（ｃ）に示す
ような中央部が突出した形状ではなく、直線状の側壁を
持ったスルーホールにすることができる。従って、第二
と第三のプロセスを用いることで第一のプロセスより微
細なスルーホールを形成することができ、配線密度を更
に上げることができる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
シリコン実装基板の両面の電気的導通をとることができ
るため、より一層の高密度な電子部品の実装を実現する
ことができる。また、配線長を短くすることができるた
め、高周波特性に優れた回路を形成することができる。
シリコン実装基板の両面の電気的導通をとることができ
るため、より一層の高密度な電子部品の実装を実現する
ことができる。また、配線長を短くすることができるた
め、高周波特性に優れた回路を形成することができる。
【００２９】基板がシリコンであるため、ＩＣのベアチ
ップと温度または湿度等の特性が同じであり、ベアチッ
プ実装後の基板との親和性がよい。また、シリコン加工
に半導体製造技術を用いることができ、高精度で微細な
実装基板を作成することができる。
ップと温度または湿度等の特性が同じであり、ベアチッ
プ実装後の基板との親和性がよい。また、シリコン加工
に半導体製造技術を用いることができ、高精度で微細な
実装基板を作成することができる。
【図１】 本発明によるシリコン基板を用いた両面実装
基板の電子部品を実装した状態での断面側面図である。
基板の電子部品を実装した状態での断面側面図である。
【図２】 ウエットエッチングプロセスを用いた両面実
装基板の製造工程を示す断面側面図である。
装基板の製造工程を示す断面側面図である。
【図３】 パウダービームプロセスを用いた両面実装基
板の製造工程を示す断面側面図である。
板の製造工程を示す断面側面図である。
【図４】 ドライエッチングプロセスを用いた両面実装
基板の製造工程を示す断面側面図である。
基板の製造工程を示す断面側面図である。
【図５】 従来のシリコン基板を用いた実装基板の電子
部品を実装した状態での断面側面図である。
部品を実装した状態での断面側面図である。
１ シリコン基板 ２ スルーホール ３ スルーホール導電体 ４ 配線層 ５ 絶縁体 ６ 表面絶縁層 ７ 電子部品 ８ ハンダ １２ パッシベーション膜 １３ レジスト １４ 開口部 １７ パッシベーション膜 １８ 導電性ペースト １９ 無電解メッキ ２０ 電解メッキ ２１ メッキ層 ２３ 液体レジスト
Claims (4)
- 【請求項１】 シリコンを基板とする電子部品実装基板
において、 シリコンウエハーの両面に、電子部品を実装し配線する
少なくとも一層から成る配線層を設け、更に、前記両面
の配線層を電導性のスルーホールで電気的に接続するこ
とを特徴とする、シリコン両面実装基板。 - 【請求項２】 ウエットエッチングプロセスを用いて該
実装基板のスルーホールを作成することを特徴とする、
請求項１に記載したシリコン両面実装基板の製造方法。 - 【請求項３】 パウダービームプロセスを用いて該実装
基板のスルーホールを作成することを特徴とする、請求
項１に記載したシリコン両面実装基板の製造方法。 - 【請求項４】 ドライエッチングプロセスを用いて該実
装基板のスルーホールを作成することを特徴とする、請
求項１に記載したシリコン両面実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163640A JPH0831976A (ja) | 1994-07-15 | 1994-07-15 | シリコン両面実装基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6163640A JPH0831976A (ja) | 1994-07-15 | 1994-07-15 | シリコン両面実装基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831976A true JPH0831976A (ja) | 1996-02-02 |
Family
ID=15777791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6163640A Pending JPH0831976A (ja) | 1994-07-15 | 1994-07-15 | シリコン両面実装基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831976A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005786A1 (en) * | 2001-07-05 | 2003-01-16 | Mejiro Precision, Inc. | Method for manufacturing printed wiring board |
| JP2006100653A (ja) * | 2004-09-30 | 2006-04-13 | Dainippon Printing Co Ltd | 配線基板およびその製造方法 |
| JP2006287085A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | 配線基板の製造方法 |
| JP2007214437A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 受動素子内蔵配線基板およびその製造方法 |
| JP2008205145A (ja) * | 2007-02-20 | 2008-09-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2023140444A (ja) * | 2022-03-23 | 2023-10-05 | 日本電気株式会社 | 量子デバイス |
-
1994
- 1994-07-15 JP JP6163640A patent/JPH0831976A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005786A1 (en) * | 2001-07-05 | 2003-01-16 | Mejiro Precision, Inc. | Method for manufacturing printed wiring board |
| KR100914376B1 (ko) * | 2001-07-05 | 2009-08-28 | 메지로 프리씨젼 가부시끼가이샤 | 프린트 배선판의 제조 방법 |
| JP2006100653A (ja) * | 2004-09-30 | 2006-04-13 | Dainippon Printing Co Ltd | 配線基板およびその製造方法 |
| JP2006287085A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | 配線基板の製造方法 |
| JP2007214437A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 受動素子内蔵配線基板およびその製造方法 |
| JP2008205145A (ja) * | 2007-02-20 | 2008-09-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2023140444A (ja) * | 2022-03-23 | 2023-10-05 | 日本電気株式会社 | 量子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| JP4023076B2 (ja) | 表裏導通基板及びその製造方法 | |
| JP4992158B2 (ja) | ３次元アルミニウムパッケージモジュール及びその製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH08213754A (ja) | 積層配線基板の構造と製作 | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| JP2001320171A (ja) | 多層配線基板及び半導体装置 | |
| JP2006147970A (ja) | 多層配線基板およびその製造方法 | |
| KR0157060B1 (ko) | 실장기판 | |
| WO2016114133A1 (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
| JP4444995B2 (ja) | 基板配線用導電性組成物、回路基板及び電子デバイス | |
| CN1207780C (zh) | 改进了的集成电路结构 | |
| CN100481416C (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
| JPH0831976A (ja) | シリコン両面実装基板及びその製造方法 | |
| EP0713358A2 (en) | Circuit board | |
| JP4407702B2 (ja) | 表裏導通基板の製造方法および表裏導電基板 | |
| TW201034540A (en) | A printing circuit board and manufacturing method(s) for making the same of | |
| US5763060A (en) | Printed wiring board | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP4570051B2 (ja) | 回路基板、電子デバイス及びその製造 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP4488664B2 (ja) | 印刷回路板の表面を平らにする方法 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JPS63260198A (ja) | 多層回路板の製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 |