JPH08320730A - バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 - Google Patents
バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法Info
- Publication number
- JPH08320730A JPH08320730A JP8054500A JP5450096A JPH08320730A JP H08320730 A JPH08320730 A JP H08320730A JP 8054500 A JP8054500 A JP 8054500A JP 5450096 A JP5450096 A JP 5450096A JP H08320730 A JPH08320730 A JP H08320730A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- ptat
- resistor
- node
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000000694 effects Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 4
- 241000282376 Panthera tigris Species 0.000 claims 1
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 正確で大きさが小さく、コンポーネントの少
ないブートストラップされたバンドギャップ電圧基準を
提供する。 【解決手段】 このバンドギャップ電圧基準５４は、絶
対温度比例（ＰＴＡＴ）電圧降下抵抗器Ｒ３とＶBE電圧
降下トランジスタＱ３との直列接続７６を含み、バンド
ギャップ電圧ＶREF ＝ＶPTAT＋ＶBEが直列接続を介して
生じることが可能である。このバンドギャップ電圧基準
はさらに、ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下トラ
ンジスタとの間にあるベース電流ノードからそのベース
電流を得る１対のバイポーラトランジスタＱ１およびＱ
２を有するＰＴＡＴ電流発生器８０を含む。ＰＴＡＴ電
流発生器により生じたＰＴＡＴ電流は、ＰＴＡＴ電圧降
下抵抗器を介して流れるベース電流の影響を相殺するた
めに補償される。
ないブートストラップされたバンドギャップ電圧基準を
提供する。 【解決手段】 このバンドギャップ電圧基準５４は、絶
対温度比例（ＰＴＡＴ）電圧降下抵抗器Ｒ３とＶBE電圧
降下トランジスタＱ３との直列接続７６を含み、バンド
ギャップ電圧ＶREF ＝ＶPTAT＋ＶBEが直列接続を介して
生じることが可能である。このバンドギャップ電圧基準
はさらに、ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下トラ
ンジスタとの間にあるベース電流ノードからそのベース
電流を得る１対のバイポーラトランジスタＱ１およびＱ
２を有するＰＴＡＴ電流発生器８０を含む。ＰＴＡＴ電
流発生器により生じたＰＴＡＴ電流は、ＰＴＡＴ電圧降
下抵抗器を介して流れるベース電流の影響を相殺するた
めに補償される。
Description
【０００１】
【発明の背景】この発明は一般にアナログおよび混合信
号（アナログおよびデジタル）集積回路に関し、より特
定的には、アナログおよび混合信号集積回路で用いられ
るバンドギャップ電圧基準に関する。
号（アナログおよびデジタル）集積回路に関し、より特
定的には、アナログおよび混合信号集積回路で用いられ
るバンドギャップ電圧基準に関する。
【０００２】基準電圧はさまざまな目的のために必要で
ある。たとえば、基準電圧は、アナログ−デジタル（Ａ
／Ｄ）変換器とｄ．ｃ．電源の調整とで用いられる。電
圧基準に固有の問題は、その出力電圧が温度に依存する
傾向にあるということである。これは、回路のトランジ
スタのような能動素子が、温度に従って変化する動作特
性（たとえばベース電流およびＶBE）を有するからであ
る。当然のことながら、安定した基準電圧を与えるのに
電圧基準回路の温度依存性を最小化することが望まし
い。
ある。たとえば、基準電圧は、アナログ−デジタル（Ａ
／Ｄ）変換器とｄ．ｃ．電源の調整とで用いられる。電
圧基準に固有の問題は、その出力電圧が温度に依存する
傾向にあるということである。これは、回路のトランジ
スタのような能動素子が、温度に従って変化する動作特
性（たとえばベース電流およびＶBE）を有するからであ
る。当然のことながら、安定した基準電圧を与えるのに
電圧基準回路の温度依存性を最小化することが望まし
い。
【０００３】「バンドギャップ」電圧基準は、ある範囲
の温度にわたって全く安定しているということが技術分
野で知られている。当業者には公知であるように、半導
体のバンドギャップとは、半導体のための伝導帯の一番
下と価電子帯の一番上との間のエネルギ差である。シリ
コンのバンドギャップ電圧は１．２ｅＶであるので、シ
リコンベースのトランジスタおよび集積回路技術のため
に安定した基準電圧として選択されるのは、＋１．２ボ
ルトｄ．ｃ．のバンドギャップ電圧基準である。一般
に、先行技術のバンドギャップ電圧基準は、バイポーラ
トランジスタのベースエミッタ電圧ＶBEを絶対温度比例
（ＰＴＡＴ）電圧ＶPTATと加算することにより動作する
が、これは典型的にはＰＴＡＴ電圧降下抵抗器を介して
生じたものである。
の温度にわたって全く安定しているということが技術分
野で知られている。当業者には公知であるように、半導
体のバンドギャップとは、半導体のための伝導帯の一番
下と価電子帯の一番上との間のエネルギ差である。シリ
コンのバンドギャップ電圧は１．２ｅＶであるので、シ
リコンベースのトランジスタおよび集積回路技術のため
に安定した基準電圧として選択されるのは、＋１．２ボ
ルトｄ．ｃ．のバンドギャップ電圧基準である。一般
に、先行技術のバンドギャップ電圧基準は、バイポーラ
トランジスタのベースエミッタ電圧ＶBEを絶対温度比例
（ＰＴＡＴ）電圧ＶPTATと加算することにより動作する
が、これは典型的にはＰＴＡＴ電圧降下抵抗器を介して
生じたものである。
【０００４】図１において、先行技術のバンドギャップ
電圧基準回路１０が示されている。電圧基準回路１０と
その変異形は、一般に「ウィドラ」バンドギャップ回路
として知られている。ウィドラバンドギャップ回路１０
は、第１のトランジスタ１２、第２のトランジスタ１４
および第３のトランジスタ１６を含む。トランジスタ１
２、１４および１６はすべてＮＰＮバイポーラトランジ
スタである。前述のＡ／Ｄ変換器、ｄ．ｃ．電源などの
ように、バンドギャップ基準電圧ＶREF はノード１８で
生じかつ負荷２０に接続されている。トランジスタ１２
のコレクタは抵抗器２２によりＶREF に結合され、トラ
ンジスタ１２のエミッタは接地に結合される。トランジ
スタ１２のベースはそのコレクタに結合され、トランジ
スタ１２および１４をカレントミラーにする。抵抗器２
４はトランジスタ１４のコレクタをＶREF に結合し、ト
ランジスタ１４のベースは線２４によりトランジスタ１
２のベースに結合される。トランジスタ１４のエミッタ
は抵抗器２６により接地に結合される。誤差フィードバ
ック素子として働くトランジスタ１６のコレクタはＶ
REF に結合されかつそのエミッタは接地に結合される。
トランジスタ１６のベースはトランジスタ１４のコレク
タに結合される。ウィドラバンドギャップ回路１０は、
電源Ｖｃｃに結合された電流源２８により電力を与えら
れる。トランジスタ１４の大きさは、抵抗器２６を介す
る電圧降下を補償するためにトランジスタ１２より大き
くされる。バイポーラの技術においては、トランジスタ
は、相対的に大きなエミッタを有することにより別のト
ランジスタより大きくされる。この場合は、トランジス
タ１４のエミッタは、トランジスタ１２のエミッタより
もたとえば４倍、８倍または１０倍大きくてよい。
電圧基準回路１０が示されている。電圧基準回路１０と
その変異形は、一般に「ウィドラ」バンドギャップ回路
として知られている。ウィドラバンドギャップ回路１０
は、第１のトランジスタ１２、第２のトランジスタ１４
および第３のトランジスタ１６を含む。トランジスタ１
２、１４および１６はすべてＮＰＮバイポーラトランジ
スタである。前述のＡ／Ｄ変換器、ｄ．ｃ．電源などの
ように、バンドギャップ基準電圧ＶREF はノード１８で
生じかつ負荷２０に接続されている。トランジスタ１２
のコレクタは抵抗器２２によりＶREF に結合され、トラ
ンジスタ１２のエミッタは接地に結合される。トランジ
スタ１２のベースはそのコレクタに結合され、トランジ
スタ１２および１４をカレントミラーにする。抵抗器２
４はトランジスタ１４のコレクタをＶREF に結合し、ト
ランジスタ１４のベースは線２４によりトランジスタ１
２のベースに結合される。トランジスタ１４のエミッタ
は抵抗器２６により接地に結合される。誤差フィードバ
ック素子として働くトランジスタ１６のコレクタはＶ
REF に結合されかつそのエミッタは接地に結合される。
トランジスタ１６のベースはトランジスタ１４のコレク
タに結合される。ウィドラバンドギャップ回路１０は、
電源Ｖｃｃに結合された電流源２８により電力を与えら
れる。トランジスタ１４の大きさは、抵抗器２６を介す
る電圧降下を補償するためにトランジスタ１２より大き
くされる。バイポーラの技術においては、トランジスタ
は、相対的に大きなエミッタを有することにより別のト
ランジスタより大きくされる。この場合は、トランジス
タ１４のエミッタは、トランジスタ１２のエミッタより
もたとえば４倍、８倍または１０倍大きくてよい。
【０００５】ウィドラバンドギャップ回路１０の動作は
以下のとおりである。回路１０は、抵抗器２２およびト
ランジスタ１２を介して流れる電流ＩPTATによってバン
ドギャップ電圧基準ＶREF ＝ＶPTAT＋ＶBEを発生する。
電流源２８は、一定の電流をノード３０に流し続けよう
とする。誤差トランジスタ１６は、ある量の電流をノー
ド３０から取りかつそれを接地に短絡させる。残りの電
流はトランジスタ１２および１４を介して流れる。調整
されると、トランジスタ１６のベースでの電圧は、トラ
ンジスタ１４のベースでの電圧に近くなる。このために
トランジスタ１６はある量の電流を分流し、トランジス
タ１２および１４の間の組合された全電流は絶対温度
（ＴK ）に比例する。ＴK が変化するに従って、トラン
ジスタ１２および１４を介する電流はそれに対して線形
に変化し、所望される１．２ボルトｄ．ｃ．で電圧Ｖ
REF を維持する。もしＶREF の電圧が上がろうとするな
らば、トランジスタ１６を介する電流が増加し、トラン
ジスタ１２および１４を介して流れる電流の量を減少さ
せ、したがってＶREF をプルダウンする。もしＶREF が
下がろうとするならば、トランジスタ１６を介して流れ
る電流は減少し、トランジスタ１２および１４を介して
流れる電流の量を増加させ、それによってＶREFをその
調整された１．２ボルトＤ／Ｃまで増加させようとす
る。したがって、トランジスタ１６は、トランジスタ１
２および１４を介して流れる全電流を制御し、ＶREF の
レベルを維持する。すなわちＩPTATが抵抗器２２および
トランジスタ１２を流れるようにする。
以下のとおりである。回路１０は、抵抗器２２およびト
ランジスタ１２を介して流れる電流ＩPTATによってバン
ドギャップ電圧基準ＶREF ＝ＶPTAT＋ＶBEを発生する。
電流源２８は、一定の電流をノード３０に流し続けよう
とする。誤差トランジスタ１６は、ある量の電流をノー
ド３０から取りかつそれを接地に短絡させる。残りの電
流はトランジスタ１２および１４を介して流れる。調整
されると、トランジスタ１６のベースでの電圧は、トラ
ンジスタ１４のベースでの電圧に近くなる。このために
トランジスタ１６はある量の電流を分流し、トランジス
タ１２および１４の間の組合された全電流は絶対温度
（ＴK ）に比例する。ＴK が変化するに従って、トラン
ジスタ１２および１４を介する電流はそれに対して線形
に変化し、所望される１．２ボルトｄ．ｃ．で電圧Ｖ
REF を維持する。もしＶREF の電圧が上がろうとするな
らば、トランジスタ１６を介する電流が増加し、トラン
ジスタ１２および１４を介して流れる電流の量を減少さ
せ、したがってＶREF をプルダウンする。もしＶREF が
下がろうとするならば、トランジスタ１６を介して流れ
る電流は減少し、トランジスタ１２および１４を介して
流れる電流の量を増加させ、それによってＶREFをその
調整された１．２ボルトＤ／Ｃまで増加させようとす
る。したがって、トランジスタ１６は、トランジスタ１
２および１４を介して流れる全電流を制御し、ＶREF の
レベルを維持する。すなわちＩPTATが抵抗器２２および
トランジスタ１２を流れるようにする。
【０００６】ウィドラバンドギャップ回路１０の欠点は
組込誤差である。これは、トランジスタ１２および１４
の双方のベース電流が抵抗器２２を介して流れ、電圧降
下を生じさせるという事柄のためである。このベース電
流は比較的少ないが、調整された電圧ＶREF において摂
氏１℃につきほぼ２００パーツパーミリオン（ｐｐｍ／
℃）の誤差を生じる可能性がある。このレベルの正確さ
はある応用に対しては満足のいくものであるが、高精度
のＡ／Ｄ変換器のような他の高精度の応用には、もっと
高いレベルの正確さを備えた基準電圧が必要である。
組込誤差である。これは、トランジスタ１２および１４
の双方のベース電流が抵抗器２２を介して流れ、電圧降
下を生じさせるという事柄のためである。このベース電
流は比較的少ないが、調整された電圧ＶREF において摂
氏１℃につきほぼ２００パーツパーミリオン（ｐｐｍ／
℃）の誤差を生じる可能性がある。このレベルの正確さ
はある応用に対しては満足のいくものであるが、高精度
のＡ／Ｄ変換器のような他の高精度の応用には、もっと
高いレベルの正確さを備えた基準電圧が必要である。
【０００７】「ブロコー電池」として知られている先行
技術のバンドギャップ電圧基準回路３２が図２に示され
ている。回路３２は、第１のトランジスタ３４、第２の
トランジスタ３６および誤差増幅器３８を含む。トラン
ジスタ３４のコレクタは抵抗器４０によりＶｃｃに結合
され、かつそのエミッタは抵抗器４２により接地に結合
される。トランジスタ３６のベースはトランジスタ３４
のベースに結合される。トランジスタ３６のコレクタは
抵抗器４４によりＶｃｃに結合され、かつトランジスタ
３６のエミッタは、抵抗器４６を前述の抵抗器４２に直
列に接続することにより接地に結合される。誤差増幅器
３８の入力はトランジスタ３４および３６のコレクタに
結合され、かつ誤差増幅器３８の出力はノード４８で基
準電圧Ｖ REF を生じる。負荷５０は出力ノード４８と接
地との間に結合される。誤差増幅器３８の出力はまた、
線５２によりトランジスタ３４および３６のベースにフ
ィードバックされる。すなわち誤差増幅器の出力は、ト
ランジスタ３４および３６のためにベース電流を与え
る。
技術のバンドギャップ電圧基準回路３２が図２に示され
ている。回路３２は、第１のトランジスタ３４、第２の
トランジスタ３６および誤差増幅器３８を含む。トラン
ジスタ３４のコレクタは抵抗器４０によりＶｃｃに結合
され、かつそのエミッタは抵抗器４２により接地に結合
される。トランジスタ３６のベースはトランジスタ３４
のベースに結合される。トランジスタ３６のコレクタは
抵抗器４４によりＶｃｃに結合され、かつトランジスタ
３６のエミッタは、抵抗器４６を前述の抵抗器４２に直
列に接続することにより接地に結合される。誤差増幅器
３８の入力はトランジスタ３４および３６のコレクタに
結合され、かつ誤差増幅器３８の出力はノード４８で基
準電圧Ｖ REF を生じる。負荷５０は出力ノード４８と接
地との間に結合される。誤差増幅器３８の出力はまた、
線５２によりトランジスタ３４および３６のベースにフ
ィードバックされる。すなわち誤差増幅器の出力は、ト
ランジスタ３４および３６のためにベース電流を与え
る。
【０００８】ブロコー電池３２を用いた場合、トランジ
スタ３６はトランジスタ３４より大きく、これら２つの
トランジスタを介して流れる電流をイコライズできるよ
うになっている。動作の際、もし抵抗器４０および４４
が同じ値であれば、誤差増幅器３８は、等しい電流がト
ランジスタ３４および３６を介して流れるように電流を
調整しようとする。これら２つのトランジスタを介する
電流はケルビン温度（ＴK ）の絶対温度に比例してい
る。抵抗器４２を介する電圧降下とトランジスタ３４の
電圧降下ＶBEとは、バンドギャップ電圧ＶREF を生成す
るのに用いられる。ブロコー電池３２には、ウィドラバ
ンドギャップ回路の前述のベース電流の誤差という欠点
がない。なぜならベース電流は、ＰＴＡＴ電圧降下抵抗
器を介するのではなく、誤差増幅器３８によって与えら
れるからである。
スタ３６はトランジスタ３４より大きく、これら２つの
トランジスタを介して流れる電流をイコライズできるよ
うになっている。動作の際、もし抵抗器４０および４４
が同じ値であれば、誤差増幅器３８は、等しい電流がト
ランジスタ３４および３６を介して流れるように電流を
調整しようとする。これら２つのトランジスタを介する
電流はケルビン温度（ＴK ）の絶対温度に比例してい
る。抵抗器４２を介する電圧降下とトランジスタ３４の
電圧降下ＶBEとは、バンドギャップ電圧ＶREF を生成す
るのに用いられる。ブロコー電池３２には、ウィドラバ
ンドギャップ回路の前述のベース電流の誤差という欠点
がない。なぜならベース電流は、ＰＴＡＴ電圧降下抵抗
器を介するのではなく、誤差増幅器３８によって与えら
れるからである。
【０００９】しかしながら、ブロコー電池には、正しい
動作のためにかなりの「ヘッドルーム」（すなわちＶｃ
ｃとＶREF との間の電圧差動）を必要とする点で重大な
欠点がある。ブロコー電池３２は典型的には少なくとも
１ボルトのヘッドルームを必要とするので、このために
ブロコー電池の技術は、Ｖｃｃが約２．２ボルトより大
きい応用に限られる。これは、電池をそれ自身の出力Ｖ
REF で電力を与えることによってブロコー電池を「ブー
トストラップする」ことは難しいということを意味して
いる。ブートストラップされたバンドギャップ電圧基準
を有することが望ましい。なぜならそれは、Ｖｃｃまた
は他の電圧源から動作するバンドギャップ電圧基準より
も安定しているからである。これは、ほとんど定義上、
バンドギャップ電圧基準が回路に電力を与えるのに利用
できる、温度に対し最も安定した電圧源であるためであ
る。ブートストラップされたブロコー電池を設けること
が可能であるが、そのような電池は設計が全く複雑であ
り、集積回路に関してはかなりの量の貴重な不動産を必
要とする。前述のウィドラバンドギャップ回路はブート
ストラップ回路であるが、その利点は、ＰＴＡＴ電圧降
下抵抗器を介して流れるベース電流により生じた誤差の
ために損なわれる。
動作のためにかなりの「ヘッドルーム」（すなわちＶｃ
ｃとＶREF との間の電圧差動）を必要とする点で重大な
欠点がある。ブロコー電池３２は典型的には少なくとも
１ボルトのヘッドルームを必要とするので、このために
ブロコー電池の技術は、Ｖｃｃが約２．２ボルトより大
きい応用に限られる。これは、電池をそれ自身の出力Ｖ
REF で電力を与えることによってブロコー電池を「ブー
トストラップする」ことは難しいということを意味して
いる。ブートストラップされたバンドギャップ電圧基準
を有することが望ましい。なぜならそれは、Ｖｃｃまた
は他の電圧源から動作するバンドギャップ電圧基準より
も安定しているからである。これは、ほとんど定義上、
バンドギャップ電圧基準が回路に電力を与えるのに利用
できる、温度に対し最も安定した電圧源であるためであ
る。ブートストラップされたブロコー電池を設けること
が可能であるが、そのような電池は設計が全く複雑であ
り、集積回路に関してはかなりの量の貴重な不動産を必
要とする。前述のウィドラバンドギャップ回路はブート
ストラップ回路であるが、その利点は、ＰＴＡＴ電圧降
下抵抗器を介して流れるベース電流により生じた誤差の
ために損なわれる。
【００１０】
【発明の概要】この発明は、正確で、大きさが小さくか
つコンポーネントの少ないブートストラップされたバン
ドギャップ電圧基準回路または「コア」を提供する。こ
れは、ＰＴＡＴ電圧降下抵抗器で生成されたベース電流
の誤差を補償することにより達成される。
つコンポーネントの少ないブートストラップされたバン
ドギャップ電圧基準回路または「コア」を提供する。こ
れは、ＰＴＡＴ電圧降下抵抗器で生成されたベース電流
の誤差を補償することにより達成される。
【００１１】簡潔に言うと、この発明は、絶対温度比例
（ＰＴＡＴ）電圧降下抵抗器をＶBE電圧降下トランジス
タと直列に接続することを含み、バンドギャップ電圧は
直列接続を介して生じることが可能である。この発明は
さらに、ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下トラン
ジスタとの間のベース電流ノードからそのベース電流を
得る１対のバイポーラトランジスタを有するＰＴＡＴ電
流発生器を含む。ＰＴＡＴ電流発生器は直列接続に結合
され、直列接続を介して流れるＰＴＡＴ電流を与える。
ＰＴＡＴ電流はＰＴＡＴ電流発生器により補償され、Ｐ
ＴＡＴ電圧降下抵抗器を介して流れるベース電流の影響
を相殺する。
（ＰＴＡＴ）電圧降下抵抗器をＶBE電圧降下トランジス
タと直列に接続することを含み、バンドギャップ電圧は
直列接続を介して生じることが可能である。この発明は
さらに、ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下トラン
ジスタとの間のベース電流ノードからそのベース電流を
得る１対のバイポーラトランジスタを有するＰＴＡＴ電
流発生器を含む。ＰＴＡＴ電流発生器は直列接続に結合
され、直列接続を介して流れるＰＴＡＴ電流を与える。
ＰＴＡＴ電流はＰＴＡＴ電流発生器により補償され、Ｐ
ＴＡＴ電圧降下抵抗器を介して流れるベース電流の影響
を相殺する。
【００１２】より特定的には、この発明のブートストラ
ップされたバンドギャップ電圧基準は、ＰＴＡＴ電圧降
下抵抗器をバイポーラＶBE電圧降下トランジスタと直列
に接続することを含み、ＰＴＡＴ電流ＩPTATが直列接続
を介して流れるとき、バンドギャップ電圧ＶREF ＝Ｖ
PTAT＋ＶBEが直列接続を介して生じることが可能であ
る。ＰＴＡＴ電圧降下抵抗器の第１のノードはＶREF 出
力ノードに結合され、ＰＴＡＴ電圧降下抵抗器の第２の
ノードはベース電流ノードに結合され、ＶBE電圧降下ト
ランジスタの第１のノードはベース電流ノードに結合さ
れ、ＶBE電圧降下トランジスタの第２のノードは接地に
結合される。
ップされたバンドギャップ電圧基準は、ＰＴＡＴ電圧降
下抵抗器をバイポーラＶBE電圧降下トランジスタと直列
に接続することを含み、ＰＴＡＴ電流ＩPTATが直列接続
を介して流れるとき、バンドギャップ電圧ＶREF ＝Ｖ
PTAT＋ＶBEが直列接続を介して生じることが可能であ
る。ＰＴＡＴ電圧降下抵抗器の第１のノードはＶREF 出
力ノードに結合され、ＰＴＡＴ電圧降下抵抗器の第２の
ノードはベース電流ノードに結合され、ＶBE電圧降下ト
ランジスタの第１のノードはベース電流ノードに結合さ
れ、ＶBE電圧降下トランジスタの第２のノードは接地に
結合される。
【００１３】前に述べたように、ブートストラップされ
たバンドギャップ電圧基準はさらに、ＶREF ノードに結
合され、直列接続にＰＴＡＴ電流を与えるＰＴＡＴ電流
発生器を含む。ＰＴＡＴ電流発生器は、第１の大きさの
第１のバイポーラトランジスタと、第１の大きさより大
きな第２の大きさの第２のバイポーラトランジスタとを
含む。第１のバイポーラトランジスタのベースは直列接
続のベース電流ノードに結合され、第２のバイポーラト
ランジスタのベースはベース電流補償抵抗器によりベー
ス電流ノードに結合され、これはＰＴＡＴ電流を補償し
て、ＰＴＡＴ電圧降下抵抗器を介してベース電流ノード
に流れる、第１のトランジスタおよび第２のトランジス
タのベース電流の影響を相殺する。
たバンドギャップ電圧基準はさらに、ＶREF ノードに結
合され、直列接続にＰＴＡＴ電流を与えるＰＴＡＴ電流
発生器を含む。ＰＴＡＴ電流発生器は、第１の大きさの
第１のバイポーラトランジスタと、第１の大きさより大
きな第２の大きさの第２のバイポーラトランジスタとを
含む。第１のバイポーラトランジスタのベースは直列接
続のベース電流ノードに結合され、第２のバイポーラト
ランジスタのベースはベース電流補償抵抗器によりベー
ス電流ノードに結合され、これはＰＴＡＴ電流を補償し
て、ＰＴＡＴ電圧降下抵抗器を介してベース電流ノード
に流れる、第１のトランジスタおよび第２のトランジス
タのベース電流の影響を相殺する。
【００１４】この発明に従えば、バンドギャップ基準電
圧を生ずるための方法は、ａ）ベース電流を与えられた
少なくとも２つのトランジスタを用いてＰＴＡＴ電流を
生成するステップを含み、ＰＴＡＴ電流はベース電流の
影響に対して補償され、さらに、ｂ）ＰＴＡＴ電流をＰ
ＴＡＴ電圧降下抵抗器とバイポーラＶBE電圧降下トラン
ジスタとの直列接続に与えるステップとを含み、ＰＴＡ
Ｔ電流が直列接続を介して流れるとき、バンドギャップ
電圧ＶREF ＝ＶPTAT＋ＶBEが直列接続を介して生じるこ
とができ、１対のトランジスタのためのベース電流は、
ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下トランジスタと
の間に位置したベース電流ノードから得られる。
圧を生ずるための方法は、ａ）ベース電流を与えられた
少なくとも２つのトランジスタを用いてＰＴＡＴ電流を
生成するステップを含み、ＰＴＡＴ電流はベース電流の
影響に対して補償され、さらに、ｂ）ＰＴＡＴ電流をＰ
ＴＡＴ電圧降下抵抗器とバイポーラＶBE電圧降下トラン
ジスタとの直列接続に与えるステップとを含み、ＰＴＡ
Ｔ電流が直列接続を介して流れるとき、バンドギャップ
電圧ＶREF ＝ＶPTAT＋ＶBEが直列接続を介して生じるこ
とができ、１対のトランジスタのためのベース電流は、
ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下トランジスタと
の間に位置したベース電流ノードから得られる。
【００１５】この発明に従えば、集積回路を作るための
方法は、ａ）上で説明したように、少なくとも１つのブ
ートストラップされたバンドギャップ電圧基準を含む集
積回路を設計するステップと、ｂ）次にこの設計に従っ
て集積回路を製造するステップとを含む。より特定的に
は、この方法は、Ｒ４＝２（Ｒ２）／Ｐの関係によりベ
ース電流補償抵抗器のための値を選択するステップを含
み、ここでＲ４はベース電流補償抵抗器の抵抗であり、
Ｒ２は第２のトランジスタのエミッタを接地に結合する
抵抗器の抵抗であり、ＰはＶBE電圧降下トランジスタの
第１のトランジスタに対するエミッタの大きさの比であ
る。
方法は、ａ）上で説明したように、少なくとも１つのブ
ートストラップされたバンドギャップ電圧基準を含む集
積回路を設計するステップと、ｂ）次にこの設計に従っ
て集積回路を製造するステップとを含む。より特定的に
は、この方法は、Ｒ４＝２（Ｒ２）／Ｐの関係によりベ
ース電流補償抵抗器のための値を選択するステップを含
み、ここでＲ４はベース電流補償抵抗器の抵抗であり、
Ｒ２は第２のトランジスタのエミッタを接地に結合する
抵抗器の抵抗であり、ＰはＶBE電圧降下トランジスタの
第１のトランジスタに対するエミッタの大きさの比であ
る。
【００１６】この発明の利点は、先行技術のウィドラバ
ンドギャップ回路または先行技術のブートストラップさ
れていないブロコー電池よりもずっと正確なバンドギャ
ップ基準電圧を提供できるということである。この発明
のバンドギャップ電圧基準は、先行技術のウィドラバン
ドギャップ回路の典型的な２００ｐｐｍ／℃の正確さに
対立するものとして、１００ｐｐｍ／℃またはそれ以上
の正確さを提供することが可能である。
ンドギャップ回路または先行技術のブートストラップさ
れていないブロコー電池よりもずっと正確なバンドギャ
ップ基準電圧を提供できるということである。この発明
のバンドギャップ電圧基準は、先行技術のウィドラバン
ドギャップ回路の典型的な２００ｐｐｍ／℃の正確さに
対立するものとして、１００ｐｐｍ／℃またはそれ以上
の正確さを提供することが可能である。
【００１７】この発明の別の利点は、ブートストラップ
されたブロコー電池に必要な回路の複雑さなしに、この
発明がブートストラップされることが可能であるという
ことである。その結果、ずっと少ない回路で、ブートス
トラップされたブロコー電池の正確さに匹敵するかまた
はそれを超えるバンドギャップ基準電圧が、この発明に
よって生じることが可能である。
されたブロコー電池に必要な回路の複雑さなしに、この
発明がブートストラップされることが可能であるという
ことである。その結果、ずっと少ない回路で、ブートス
トラップされたブロコー電池の正確さに匹敵するかまた
はそれを超えるバンドギャップ基準電圧が、この発明に
よって生じることが可能である。
【００１８】この発明のこれらおよび他の利点は、この
発明の以下の説明を読みかつ複数の図面を検討すると当
業者には明らかになるであろう。
発明の以下の説明を読みかつ複数の図面を検討すると当
業者には明らかになるであろう。
【００１９】
【好ましい実施例の詳細な説明】図１および図２は先行
技術を参照して説明された。図３において、この発明の
バンドギャップ電圧基準回路（「コア」）５４は、第１
のトランジスタＱ１、第２のトランジスタＱ２および第
３のトランジスタＱ３を含む。トランジスタＱ１のエミ
ッタの大きさまたは面積「Ａ」は、相対的な大きさ
（「Ａ＝１」）として与えられる。すなわち、他のトラ
ンジスタの大きさはトランジスタＱ１の大きさを基準と
する。Ｑ２のエミッタの大きさまたは面積ＡはＡ＝Ｎで
あり、ここではＮ＞１である。トランジスタＱ３の大き
さまたはエミッタの面積はＡ＝Ｐであり、ここでＰは１
より大きいか、等しいかまたは小さい可能性がある。す
なわち、トランジスタＱ３の大きさは、ここの説明には
関係のない他の要因により決定される。さまざまな大き
さのバイポーラトランジスタの設計および製造は当業者
には公知である。
技術を参照して説明された。図３において、この発明の
バンドギャップ電圧基準回路（「コア」）５４は、第１
のトランジスタＱ１、第２のトランジスタＱ２および第
３のトランジスタＱ３を含む。トランジスタＱ１のエミ
ッタの大きさまたは面積「Ａ」は、相対的な大きさ
（「Ａ＝１」）として与えられる。すなわち、他のトラ
ンジスタの大きさはトランジスタＱ１の大きさを基準と
する。Ｑ２のエミッタの大きさまたは面積ＡはＡ＝Ｎで
あり、ここではＮ＞１である。トランジスタＱ３の大き
さまたはエミッタの面積はＡ＝Ｐであり、ここでＰは１
より大きいか、等しいかまたは小さい可能性がある。す
なわち、トランジスタＱ３の大きさは、ここの説明には
関係のない他の要因により決定される。さまざまな大き
さのバイポーラトランジスタの設計および製造は当業者
には公知である。
【００２０】トランジスタＱ３のコレクタは、ＰＴＡＴ
電圧降下Ｒ３によりバンドギャップ電圧基準（ＶREF ）
線５６に結合される。トランジスタＱ３のコレクタおよ
びベースは線５８によりともに結合され、トランジスタ
Ｑ３のエミッタは接地に結合される。したがって、トラ
ンジスタＱ３およびＱ１は、カレントミラー構成でとも
に結合されるということが当業者には認識される。電流
ＩPTATが抵抗器Ｒ３およびトランジスタＱ３を介して流
れると、ＶPTATの電圧降下が抵抗器を介して生じ、かつ
ＶBEの電圧降下がトランジスタを介して生ずる。これら
２つの電圧降下の和はバンドギャップ基準電圧ＶREF に
等しい。すなわちＶREF ＝ＶPTAT＋ＶBE。
電圧降下Ｒ３によりバンドギャップ電圧基準（ＶREF ）
線５６に結合される。トランジスタＱ３のコレクタおよ
びベースは線５８によりともに結合され、トランジスタ
Ｑ３のエミッタは接地に結合される。したがって、トラ
ンジスタＱ３およびＱ１は、カレントミラー構成でとも
に結合されるということが当業者には認識される。電流
ＩPTATが抵抗器Ｒ３およびトランジスタＱ３を介して流
れると、ＶPTATの電圧降下が抵抗器を介して生じ、かつ
ＶBEの電圧降下がトランジスタを介して生ずる。これら
２つの電圧降下の和はバンドギャップ基準電圧ＶREF に
等しい。すなわちＶREF ＝ＶPTAT＋ＶBE。
【００２１】第１のトランジスタ段６０は、コレクタ抵
抗器Ｒ０をトランジスタＱ１と直列に接続することを含
む。トランジスタＱ１のベースはトランジスタＱ３のベ
ースに結合され、したがって、トランジスタＱ１を介し
て流れる電流の量は、カレントミラー構成のために、ト
ランジスタＱ３を介して流れる電流の量に関連してい
る。より特定的には、Ｑ１を介して流れる電流の量は、
Ｑ３を介して流れる電流の１／Ｐ倍であり、ここでＰは
Ｑ３のＱ１に対するエミッタの大きさの比である。コレ
クタ抵抗器Ｒ０はＶREF 線５６とノード６２との間に結
合され、トランジスタＱ１のコレクタはノード６２に結
合され、トランジスタＱ１のエミッタは接地に結合され
る。第２のトランジスタ段６４は、コレクタ抵抗器Ｒ
１、トランジスタＱ２および抵抗器Ｒ２の直列接続を含
む。より特定的には、コレクタ抵抗器Ｒ１はＶREF 線５
６とノード６６との間に結合され、トランジスタＱ２の
コレクタはノード６６に結合され、トランジスタＱ２の
エミッタは抵抗器Ｒ２により接地に結合される。
抗器Ｒ０をトランジスタＱ１と直列に接続することを含
む。トランジスタＱ１のベースはトランジスタＱ３のベ
ースに結合され、したがって、トランジスタＱ１を介し
て流れる電流の量は、カレントミラー構成のために、ト
ランジスタＱ３を介して流れる電流の量に関連してい
る。より特定的には、Ｑ１を介して流れる電流の量は、
Ｑ３を介して流れる電流の１／Ｐ倍であり、ここでＰは
Ｑ３のＱ１に対するエミッタの大きさの比である。コレ
クタ抵抗器Ｒ０はＶREF 線５６とノード６２との間に結
合され、トランジスタＱ１のコレクタはノード６２に結
合され、トランジスタＱ１のエミッタは接地に結合され
る。第２のトランジスタ段６４は、コレクタ抵抗器Ｒ
１、トランジスタＱ２および抵抗器Ｒ２の直列接続を含
む。より特定的には、コレクタ抵抗器Ｒ１はＶREF 線５
６とノード６６との間に結合され、トランジスタＱ２の
コレクタはノード６６に結合され、トランジスタＱ２の
エミッタは抵抗器Ｒ２により接地に結合される。
【００２２】トランジスタＱ２のベースは、ベース電流
補償抵抗器Ｒ４によりトランジスタＱ１のベースに結合
される。後に詳細に説明するが、補償抵抗器Ｒ４は、抵
抗器Ｒ３を介して流れる、トランジスタＱ１およびＱ２
のためのベース電流により生じた誤差を補償する。トラ
ンジスタＱ１およびＱ２と組合せて抵抗器Ｒ４を設ける
ことにより、複雑でなく、効率的でかつ非常に正確なバ
ンドギャップ電圧基準回路が設けられる。
補償抵抗器Ｒ４によりトランジスタＱ１のベースに結合
される。後に詳細に説明するが、補償抵抗器Ｒ４は、抵
抗器Ｒ３を介して流れる、トランジスタＱ１およびＱ２
のためのベース電流により生じた誤差を補償する。トラ
ンジスタＱ１およびＱ２と組合せて抵抗器Ｒ４を設ける
ことにより、複雑でなく、効率的でかつ非常に正確なバ
ンドギャップ電圧基準回路が設けられる。
【００２３】誤差増幅器６８はトランジスタＱ１および
Ｑ２のコレクタに結合される。より特定的には、誤差増
幅器６８への「＋」入力はノード６２に結合され、かつ
誤差増幅器６８への「−」入力はノード６６に結合され
る。誤差増幅器６８はＶｃｃ（典型的には５ボルトｄ．
ｃ．または３ボルトｄ．ｃ．）と接地とに結合される。
誤差増幅器６８は基本的に線形の電圧増幅器であり、そ
の構成は当業者には公知である。誤差増幅器６８の出力
は線７０によりＶREF 線５６に結合される。したがっ
て、誤差増幅器６８はこの発明のバンドギャップ電圧基
準５４のために電流を与える。
Ｑ２のコレクタに結合される。より特定的には、誤差増
幅器６８への「＋」入力はノード６２に結合され、かつ
誤差増幅器６８への「−」入力はノード６６に結合され
る。誤差増幅器６８はＶｃｃ（典型的には５ボルトｄ．
ｃ．または３ボルトｄ．ｃ．）と接地とに結合される。
誤差増幅器６８は基本的に線形の電圧増幅器であり、そ
の構成は当業者には公知である。誤差増幅器６８の出力
は線７０によりＶREF 線５６に結合される。したがっ
て、誤差増幅器６８はこの発明のバンドギャップ電圧基
準５４のために電流を与える。
【００２４】バンドギャップ電圧基準回路５４の出力は
ＶREF 出力ノード７２で見られる。負荷７４はノード７
２と接地とに結合され、電圧基準ＶREF を用いる。典型
的には、負荷７４は他の電源電圧レベルにも結合され
る。
ＶREF 出力ノード７２で見られる。負荷７４はノード７
２と接地とに結合され、電圧基準ＶREF を用いる。典型
的には、負荷７４は他の電源電圧レベルにも結合され
る。
【００２５】この発明のバンドギャップ電圧基準回路５
４の動作は以下のとおりである。前に説明したようにト
ランジスタＱ３およびＱ１はカレントミラーである。絶
対温度比例電流が抵抗器Ｒ２を介して生成され、この電
流は抵抗器Ｒ３およびトランジスタＱ３を介して流れる
ＰＴＡＴ電流ＩPTATを生じさせるのに用いられる。もし
トランジスタＱ１およびＱ２を介する電流が温度に対し
て一定の比で保たれるならば、ＰＴＡＴ電圧降下がＲ２
を介して生成される。その結果、抵抗器Ｒ３およびトラ
ンジスタＱ３を介するＩPTATを含む、ＰＴＡＴ電流がト
ランジスタＱ１、Ｑ２およびＱ３を介して流れる。
４の動作は以下のとおりである。前に説明したようにト
ランジスタＱ３およびＱ１はカレントミラーである。絶
対温度比例電流が抵抗器Ｒ２を介して生成され、この電
流は抵抗器Ｒ３およびトランジスタＱ３を介して流れる
ＰＴＡＴ電流ＩPTATを生じさせるのに用いられる。もし
トランジスタＱ１およびＱ２を介する電流が温度に対し
て一定の比で保たれるならば、ＰＴＡＴ電圧降下がＲ２
を介して生成される。その結果、抵抗器Ｒ３およびトラ
ンジスタＱ３を介するＩPTATを含む、ＰＴＡＴ電流がト
ランジスタＱ１、Ｑ２およびＱ３を介して流れる。
【００２６】前に述べたように、トランジスタＱ２は、
抵抗器Ｒ２の抵抗を補償するためにファクタＮだけトラ
ンジスタＱ１より大きい。もし抵抗器Ｒ０およびＲ１の
抵抗が同じならば、誤差増幅器６８は、第１のトランジ
スタ段６０と第２のトランジスタ段６４とを介して流れ
る電流がほぼ同じであるようにＶREF を調整しようとす
る。
抵抗器Ｒ２の抵抗を補償するためにファクタＮだけトラ
ンジスタＱ１より大きい。もし抵抗器Ｒ０およびＲ１の
抵抗が同じならば、誤差増幅器６８は、第１のトランジ
スタ段６０と第２のトランジスタ段６４とを介して流れ
る電流がほぼ同じであるようにＶREF を調整しようとす
る。
【００２７】たとえば、もしノード６２および６６での
電圧のバランスが悪くなると、誤差増幅器６８は補償す
るために線７０の電流を変化させる。たとえば、もしノ
ード６２での電圧がノード６６での電圧より大きけれ
ば、誤差増幅器６８は、線７０および５６を介して流れ
る電流を増加させ、それによって３つのトランジスタＱ
１、Ｑ２およびＱ３すべてを介する電流を増加させる。
この付加電流のある量は抵抗器Ｒ３およびトランジスタ
Ｑ３を介して流れる。トランジスタＱ３およびＱ１は写
されるので、付加電流はトランジスタの段６４に対して
トランジスタの段６０を介して流れ、抵抗器Ｒ０を介す
る電圧降下を増加させ、それによってノード６２での電
圧を小さくする。もしノード６２での電圧がノード６６
での電圧より小さければ、誤差増幅器６８が生成する電
流は少なく、これは、トランジスタＱ２を介して流れる
電流以上にトランジスタＱ１を介して流れる電流を減少
させる。これはノード６２での電圧レベルを上げ、回路
５４を平衡状態に戻す。
電圧のバランスが悪くなると、誤差増幅器６８は補償す
るために線７０の電流を変化させる。たとえば、もしノ
ード６２での電圧がノード６６での電圧より大きけれ
ば、誤差増幅器６８は、線７０および５６を介して流れ
る電流を増加させ、それによって３つのトランジスタＱ
１、Ｑ２およびＱ３すべてを介する電流を増加させる。
この付加電流のある量は抵抗器Ｒ３およびトランジスタ
Ｑ３を介して流れる。トランジスタＱ３およびＱ１は写
されるので、付加電流はトランジスタの段６４に対して
トランジスタの段６０を介して流れ、抵抗器Ｒ０を介す
る電圧降下を増加させ、それによってノード６２での電
圧を小さくする。もしノード６２での電圧がノード６６
での電圧より小さければ、誤差増幅器６８が生成する電
流は少なく、これは、トランジスタＱ２を介して流れる
電流以上にトランジスタＱ１を介して流れる電流を減少
させる。これはノード６２での電圧レベルを上げ、回路
５４を平衡状態に戻す。
【００２８】注目されるように、トランジスタＱ１およ
びＱ２のベース電流は抵抗器Ｒ３を介して流れる。先行
技術を参照して前に説明したように、もし補償されなけ
れば、これはＶPTATにおいて誤差電圧を生じさせ、これ
は電圧レベルＶREF において対応する誤差をもたらすこ
とになる。しかしながら、この発明は、ＩPTATにおいて
大きさが等しいが反対方向の電流効果を生成することに
より、第１のオーダの近似まで、抵抗器Ｒ３を介するこ
の誤差電圧を相殺するベース電流補償器を含む。抵抗器
Ｒ２を介するＰＴＡＴ電圧は、抵抗器Ｒ４を介して流れ
るベース電流に比例した量により低減される。したがっ
て、ＰＴＡＴ電流は、もし抵抗器Ｒ４が正しく選択され
るならば、トランジスタＱ１およびＱ２を介するベース
電流に等しい量により低減されることが可能である。こ
の発明においてベース電流補償器は、トランジスタＱ１
およびＱ２のベースの間に結合された抵抗器Ｒ４を含
む。
びＱ２のベース電流は抵抗器Ｒ３を介して流れる。先行
技術を参照して前に説明したように、もし補償されなけ
れば、これはＶPTATにおいて誤差電圧を生じさせ、これ
は電圧レベルＶREF において対応する誤差をもたらすこ
とになる。しかしながら、この発明は、ＩPTATにおいて
大きさが等しいが反対方向の電流効果を生成することに
より、第１のオーダの近似まで、抵抗器Ｒ３を介するこ
の誤差電圧を相殺するベース電流補償器を含む。抵抗器
Ｒ２を介するＰＴＡＴ電圧は、抵抗器Ｒ４を介して流れ
るベース電流に比例した量により低減される。したがっ
て、ＰＴＡＴ電流は、もし抵抗器Ｒ４が正しく選択され
るならば、トランジスタＱ１およびＱ２を介するベース
電流に等しい量により低減されることが可能である。こ
の発明においてベース電流補償器は、トランジスタＱ１
およびＱ２のベースの間に結合された抵抗器Ｒ４を含
む。
【００２９】図３に見られるように、電流ループＬＯＯ
Ｐ１は、抵抗器Ｒ３を介してトランジスタＱ１およびＱ
２に流れるベース電流により生じた誤差を相殺するのに
役立つ。補償抵抗器Ｒ４のために、トランジスタＱ１の
ベースとトランジスタＱ２のベースとの間に電圧降下が
ある。これはトランジスタＱ２のベースでの電圧を低減
し、したがって、トランジスタＱ２はトランジスタＱ１
を介してより少ない量の電流を引くことになる。抵抗器
Ｒ１を介して流れる電流の量が少なくなるので、抵抗器
Ｒ３を介して流れる電流も少なくなければならず、電圧
降下が小さくなる。この抵抗器Ｒ３を介する電圧降下の
ために、元の電圧降下の誤差の反対方向に補償するよう
になる。したがって、第１のオーダの近似まで、抵抗器
Ｒ４は、トランジスタＱ１およびＱ２を介して流れるベ
ース電流の影響を打消す。
Ｐ１は、抵抗器Ｒ３を介してトランジスタＱ１およびＱ
２に流れるベース電流により生じた誤差を相殺するのに
役立つ。補償抵抗器Ｒ４のために、トランジスタＱ１の
ベースとトランジスタＱ２のベースとの間に電圧降下が
ある。これはトランジスタＱ２のベースでの電圧を低減
し、したがって、トランジスタＱ２はトランジスタＱ１
を介してより少ない量の電流を引くことになる。抵抗器
Ｒ１を介して流れる電流の量が少なくなるので、抵抗器
Ｒ３を介して流れる電流も少なくなければならず、電圧
降下が小さくなる。この抵抗器Ｒ３を介する電圧降下の
ために、元の電圧降下の誤差の反対方向に補償するよう
になる。したがって、第１のオーダの近似まで、抵抗器
Ｒ４は、トランジスタＱ１およびＱ２を介して流れるベ
ース電流の影響を打消す。
【００３０】当業者には理解されるように、さまざまな
コンポーネントに対して選択される値は応用特有のもの
である。しかしながら、コンポーネントの値の中にはコ
ンポーネントの他の値に関連しているものがある。たと
えば、Ｒ０の値はＲ０＝Ｐ（Ｒ３）であるようにＲ３の
値に関連しており、ここでＰは、トランジスタＱ３およ
びＱ１の相対的な大きさである。トランジスタＱ１およ
びＱ２を介して流れる電流が同じであるように、この好
ましい実施例ではＲ１＝Ｒ０であるが、前に述べたよう
にＲ１の値は応用特有である。Ｒ２の値は、トランジス
タＱ２を介して適切な量の電流を与えるように回路の設
計者により選択され、回路の仕様を満たしている。この
実施例では、２７ＫΩの値が用いられる。
コンポーネントに対して選択される値は応用特有のもの
である。しかしながら、コンポーネントの値の中にはコ
ンポーネントの他の値に関連しているものがある。たと
えば、Ｒ０の値はＲ０＝Ｐ（Ｒ３）であるようにＲ３の
値に関連しており、ここでＰは、トランジスタＱ３およ
びＱ１の相対的な大きさである。トランジスタＱ１およ
びＱ２を介して流れる電流が同じであるように、この好
ましい実施例ではＲ１＝Ｒ０であるが、前に述べたよう
にＲ１の値は応用特有である。Ｒ２の値は、トランジス
タＱ２を介して適切な量の電流を与えるように回路の設
計者により選択され、回路の仕様を満たしている。この
実施例では、２７ＫΩの値が用いられる。
【００３１】抵抗器Ｒ３の値はまたシステム要求に基づ
いて計算される。たとえば、１．２ボルトのバンドギャ
ップ基準電圧なら、もしＱ３を介して０．６ボルトが降
下するなら、Ｒ３を介して０．６ボルトが降下するはず
である。したがって、オームの法則を用いて、Ｒ３はＲ
３＝０．６／Ｉ3,ideal の値を有するはずである。Ｉ
3,ideal の導出は以下で述べられる。
いて計算される。たとえば、１．２ボルトのバンドギャ
ップ基準電圧なら、もしＱ３を介して０．６ボルトが降
下するなら、Ｒ３を介して０．６ボルトが降下するはず
である。したがって、オームの法則を用いて、Ｒ３はＲ
３＝０．６／Ｉ3,ideal の値を有するはずである。Ｉ
3,ideal の導出は以下で述べられる。
【００３２】補償抵抗器Ｒ４の影響はこの発明の誤差打
消特徴にとって重要である。上で述べたように、回路の
さまざまなコンポーネントの値および構成はシステム要
求に依存して変化し得る。しかしながら、以下で得られ
るように、Ｒ２の値を与えられた抵抗器Ｒ４のための適
切な値とトランジスタＱ３およびＱ２の大きさとの間に
は関係がある。
消特徴にとって重要である。上で述べたように、回路の
さまざまなコンポーネントの値および構成はシステム要
求に依存して変化し得る。しかしながら、以下で得られ
るように、Ｒ２の値を与えられた抵抗器Ｒ４のための適
切な値とトランジスタＱ３およびＱ２の大きさとの間に
は関係がある。
【００３３】（ベース電流補償抵抗器Ｒ４の値の導出）
前に説明したように、ＶBE補償抵抗器Ｒ４は、大きさが
等しいが反対方向の影響を生成する（第１のオーダの近
似において）ことにより、Ｒ３を介してトランジスタＱ
１およびＱ２に流れるベース電流の影響を相殺する。し
たがって、バンドギャップ電圧の誤差を許容できるレベ
ルにまで最小化するＲ４のための値を選択することが重
要である。Ｒ４の値は以下で得られるように計算され
る。
前に説明したように、ＶBE補償抵抗器Ｒ４は、大きさが
等しいが反対方向の影響を生成する（第１のオーダの近
似において）ことにより、Ｒ３を介してトランジスタＱ
１およびＱ２に流れるベース電流の影響を相殺する。し
たがって、バンドギャップ電圧の誤差を許容できるレベ
ルにまで最小化するＲ４のための値を選択することが重
要である。Ｒ４の値は以下で得られるように計算され
る。
【００３４】Ｒ０＝Ｒ１と仮定する。Ｑ１およびＱ２の
コレクタ電流、Ｉｃ1 およびＩｃ2はそれぞれ、増幅器
によって与えられるフィードバックのために等しい。も
しＱ１およびＱ２のβが同じであれば、Ｑ１およびＱ２
のエミッタ電流ＩE1およびＩ E2もそれぞれ等しい。キル
ヒホッフの電圧法則がループ１周辺に適用できる。
コレクタ電流、Ｉｃ1 およびＩｃ2はそれぞれ、増幅器
によって与えられるフィードバックのために等しい。も
しＱ１およびＱ２のβが同じであれば、Ｑ１およびＱ２
のエミッタ電流ＩE1およびＩ E2もそれぞれ等しい。キル
ヒホッフの電圧法則がループ１周辺に適用できる。
【００３５】 −ＶBE1 ＋ＩB2（Ｒ４）＋ＶBE2 ＋ＩE2（Ｒ２）＝０ ＩE2＝［ＶBE1 −ＶBE2 −ＩB2（Ｒ４）］／Ｒ２ ここで、ＶBE1 はＱ１のベースエミッタ電圧であり、Ｉ
B2はＱ２のベース電流であり、ＶBE2 はＱ２のベースエ
ミッタ電圧である。バイポーラトランジスタのベースエ
ミッタ電圧ＶBEは、ＶBE＝［（ｋＴ）／ｑ］ｌｎ（Ｉｃ
／Ｉｓ）から近似されることが可能である。ここでＩｃ
はコレクタ電流であり、ｋはボルツマン定数であり、Ｔ
はケルビン温度であり、ｑは電子の電荷であり、Ｉｓは
順方向アクティブ領域においてトランジスタの伝達特性
を記述するのに用いられる定数である。前述の等式か
ら、ＩE2は、ＩE2＝｛［（ｋＴ）／ｑ］ｌｎＮ−Ｉ
B2（Ｒ４）｝／Ｒ２として計算されることが可能であ
る。ここでＮは、Ｑ２のエミッタの面積のＱ１のエミッ
タの面積に対する比である。Ｑ３のエミッタ電流Ｉ
E3は、ＩE3の倍数Ｐである。ＩESは、ＩE3＝ＰＩE2＝Ｐ
｛［ｋＴ）／ｑ］ｌｎＮ−ＩB2（Ｒ４）｝／Ｒ２のよう
に計算されることが可能である。
B2はＱ２のベース電流であり、ＶBE2 はＱ２のベースエ
ミッタ電圧である。バイポーラトランジスタのベースエ
ミッタ電圧ＶBEは、ＶBE＝［（ｋＴ）／ｑ］ｌｎ（Ｉｃ
／Ｉｓ）から近似されることが可能である。ここでＩｃ
はコレクタ電流であり、ｋはボルツマン定数であり、Ｔ
はケルビン温度であり、ｑは電子の電荷であり、Ｉｓは
順方向アクティブ領域においてトランジスタの伝達特性
を記述するのに用いられる定数である。前述の等式か
ら、ＩE2は、ＩE2＝｛［（ｋＴ）／ｑ］ｌｎＮ−Ｉ
B2（Ｒ４）｝／Ｒ２として計算されることが可能であ
る。ここでＮは、Ｑ２のエミッタの面積のＱ１のエミッ
タの面積に対する比である。Ｑ３のエミッタ電流Ｉ
E3は、ＩE3の倍数Ｐである。ＩESは、ＩE3＝ＰＩE2＝Ｐ
｛［ｋＴ）／ｑ］ｌｎＮ−ＩB2（Ｒ４）｝／Ｒ２のよう
に計算されることが可能である。
【００３６】抵抗器Ｒ３を介して流れる電流Ｉ3 は、Ｉ
3 ＝ＩE3＋ＩB1＋ＩB2により与えられる。ここでＩB1は
Ｑ１のベース電流である。理想的には、Ｒ３を介して流
れるＰＴＡＴ電流は、Ｉ3,ideal ＝Ｐ｛［（ｋＴ）／
ｑ］ＩｎＮ｝／Ｒ２のはずである。
3 ＝ＩE3＋ＩB1＋ＩB2により与えられる。ここでＩB1は
Ｑ１のベース電流である。理想的には、Ｒ３を介して流
れるＰＴＡＴ電流は、Ｉ3,ideal ＝Ｐ｛［（ｋＴ）／
ｑ］ＩｎＮ｝／Ｒ２のはずである。
【００３７】Ｉ3 ＝Ｉ3,ideal と設定することにより、
Ｐ｛［（ｋＴ）／ｑ］ｌｎＮ｝／Ｒ２＝｛Ｐ｛［（ｋ
Ｔ）／ｑ］ｌｎＮ−ＩB2（Ｒ４）｝／Ｒ２｝＋ＩB1＋Ｉ
B2の関係が確立され、これはＰＩB2（Ｒ４／Ｒ２）＝Ｉ
B1＋ＩB2にまとまる。
Ｐ｛［（ｋＴ）／ｑ］ｌｎＮ｝／Ｒ２＝｛Ｐ｛［（ｋ
Ｔ）／ｑ］ｌｎＮ−ＩB2（Ｒ４）｝／Ｒ２｝＋ＩB1＋Ｉ
B2の関係が確立され、これはＰＩB2（Ｒ４／Ｒ２）＝Ｉ
B1＋ＩB2にまとまる。
【００３８】もしβがトランジスタＱ１およびＱ２の双
方で同じであるならば、ＩB1＝ＩB2である。したがっ
て、ベース電流を打消すには（第１のオーダの近似ま
で）、必要なＲ４はＲ４＝２（Ｒ２）／Ｐにより与えら
れる。もしＲ０＝Ｒ１＝Ｐ（Ｒ３）であるならば、初期
の電圧誤差は解消されることが可能であり、その結果Ｖ
CB1 ＝ＶCB2 ≒ＶCB3 をもたらす。ＶCB1 はＱ１のコレ
クタベース電圧であり、ＶCB2 はＱ２のコレクタベース
電圧であり、ＶCB3 はＱ３のコレクタベース電圧であ
る。ＶＢＧ電圧が、ディスクリートな増幅器に必要な入
力バイアス電流への依存性が小さいということにも注目
すべきである。
方で同じであるならば、ＩB1＝ＩB2である。したがっ
て、ベース電流を打消すには（第１のオーダの近似ま
で）、必要なＲ４はＲ４＝２（Ｒ２）／Ｐにより与えら
れる。もしＲ０＝Ｒ１＝Ｐ（Ｒ３）であるならば、初期
の電圧誤差は解消されることが可能であり、その結果Ｖ
CB1 ＝ＶCB2 ≒ＶCB3 をもたらす。ＶCB1 はＱ１のコレ
クタベース電圧であり、ＶCB2 はＱ２のコレクタベース
電圧であり、ＶCB3 はＱ３のコレクタベース電圧であ
る。ＶＢＧ電圧が、ディスクリートな増幅器に必要な入
力バイアス電流への依存性が小さいということにも注目
すべきである。
【００３９】前述から注目されるように、バンドギャッ
プ電圧基準５４は、ＰＴＡＴ電圧降下抵抗器Ｒ３とＶBE
電圧降下トランジスタＱ３との直列接続７６を含む。バ
ンドギャップ電圧ＶＲＥＦは、ＶPTAT（抵抗器Ｒ３を介
する電圧）とＶBE（トランジスタＱ３を介する電圧）と
の和に等しい。直列接続７６のベース電流ノード７８
は、ベース電流をトランジスタＱ１およびＱ２に与え
る。バンドギャップ電圧基準５４は、段６０および６
４、抵抗器Ｒ４ならびに誤差増幅器６８を含むＰＴＡＴ
電流発生器８０をも含む。より特定的には、ＰＴＡＴ電
流発生器８０は、１対のトランジスタＱ１およびＱ２な
らびに抵抗器Ｒ４を含み、これは組合されてＬＯＯＰ１
の電流を作り、これは、抵抗器Ｒ３を介して流れる、ト
ランジスタＱ１およびＱ２のベース電流の影響を補償す
る。
プ電圧基準５４は、ＰＴＡＴ電圧降下抵抗器Ｒ３とＶBE
電圧降下トランジスタＱ３との直列接続７６を含む。バ
ンドギャップ電圧ＶＲＥＦは、ＶPTAT（抵抗器Ｒ３を介
する電圧）とＶBE（トランジスタＱ３を介する電圧）と
の和に等しい。直列接続７６のベース電流ノード７８
は、ベース電流をトランジスタＱ１およびＱ２に与え
る。バンドギャップ電圧基準５４は、段６０および６
４、抵抗器Ｒ４ならびに誤差増幅器６８を含むＰＴＡＴ
電流発生器８０をも含む。より特定的には、ＰＴＡＴ電
流発生器８０は、１対のトランジスタＱ１およびＱ２な
らびに抵抗器Ｒ４を含み、これは組合されてＬＯＯＰ１
の電流を作り、これは、抵抗器Ｒ３を介して流れる、ト
ランジスタＱ１およびＱ２のベース電流の影響を補償す
る。
【００４０】前述から明らかなように、バンドギャップ
基準電圧を生じるための方法は、ａ）ベース電流を与え
られた少なくとも２つのトランジスタを用いてＰＴＡＴ
電流を生成するステップを含み、ＰＴＡＴ電流は２つの
トランジスタのベース電流の影響に対して補償され、さ
らに、ｂ）ＰＴＡＴ電流を、ＰＴＡＴ電圧降下抵抗器と
バイポーラＶBE電圧降下トランジスタとの直列接続に与
えるステップとを含み、ＶREF ＝ＶPTAT＋ＶBEのバンド
ギャップ電圧は、ＰＴＡＴ電流が直列接続を介して流れ
るとき、直列接続を介して生じる。２つのトランジスタ
からのベース電流は、ＰＴＡＴ電圧降下抵抗器とＶBE電
圧降下トランジスタとの間に位置したノードから得られ
る。
基準電圧を生じるための方法は、ａ）ベース電流を与え
られた少なくとも２つのトランジスタを用いてＰＴＡＴ
電流を生成するステップを含み、ＰＴＡＴ電流は２つの
トランジスタのベース電流の影響に対して補償され、さ
らに、ｂ）ＰＴＡＴ電流を、ＰＴＡＴ電圧降下抵抗器と
バイポーラＶBE電圧降下トランジスタとの直列接続に与
えるステップとを含み、ＶREF ＝ＶPTAT＋ＶBEのバンド
ギャップ電圧は、ＰＴＡＴ電流が直列接続を介して流れ
るとき、直列接続を介して生じる。２つのトランジスタ
からのベース電流は、ＰＴＡＴ電圧降下抵抗器とＶBE電
圧降下トランジスタとの間に位置したノードから得られ
る。
【００４１】この発明に従えば、集積回路を作るための
方法は、上で説明したように、ブートストラップされた
バンドギャップ電圧基準を設計することと、ブートスト
ラップされたバンドギャップ電圧基準の少なくとも１つ
を含む集積回路を製造することとを含む。この方法は、
前に述べたようにさまざまな抵抗器の値を決定すること
も含む。
方法は、上で説明したように、ブートストラップされた
バンドギャップ電圧基準を設計することと、ブートスト
ラップされたバンドギャップ電圧基準の少なくとも１つ
を含む集積回路を製造することとを含む。この方法は、
前に述べたようにさまざまな抵抗器の値を決定すること
も含む。
【００４２】この発明は複数の好ましい実施例に関して
説明されたが、その代替、修正、置換および均等物は、
明細書を読みかつ図面を見ると当業者には明らかになる
であろうということが企図される。したがって、この発
明の精神および範囲内で、前掲の請求項はそのような代
替、修正、置換および均等物すべてを含むということが
意図される。
説明されたが、その代替、修正、置換および均等物は、
明細書を読みかつ図面を見ると当業者には明らかになる
であろうということが企図される。したがって、この発
明の精神および範囲内で、前掲の請求項はそのような代
替、修正、置換および均等物すべてを含むということが
意図される。
【図１】ウィドラバンドギャップ回路として知られてい
る先行技術のバンドギャップ電圧基準の概略図である。
る先行技術のバンドギャップ電圧基準の概略図である。
【図２】ブロコー電池として知られている先行技術のバ
ンドギャップ電圧基準の概略図である。
ンドギャップ電圧基準の概略図である。
【図３】この発明に従ったバンドギャップ電圧基準回路
の概略図である。
の概略図である。
【符号の説明】 ５４ バンドギャップ電圧基準 Ｒ３ ＰＴＡＴ電圧降下抵抗器 Ｑ３ ＶBE電圧降下トランジスタ Ｑ１ バイポーラトランジスタ Ｑ２ バイポーラトランジスタ ８０ ＰＴＡＴ電流発生器 ７６ 直列接続 ６８ 誤差増幅器
Claims (24)
- 【請求項１】 ＰＴＡＴ電圧降下抵抗器とＶBE電圧降下
トランジスタとの直列接続を含み、バンドギャップ電圧
ＶREF ＝ＶPTAT＋ＶBEは前記直列接続を介して生じるこ
とが可能であり、さらに、 前記ＰＴＡＴ電圧降下抵抗器と前記ＶBE電圧降下トラン
ジスタとの間にあるベース電流ノードからそのベース電
流を得る１対のバイポーラトランジスタを含むＰＴＡＴ
電流発生器を含み、前記ＰＴＡＴ電流発生器は前記直列
接続に結合され、前記直列接続を介して流れるＰＴＡＴ
電流を与え、前記ＰＴＡＴ電流は前記ＰＴＡＴ電流発生
器により補償され、前記ＰＴＡＴ電圧降下抵抗器を介し
て流れる前記ベース電流の影響を相殺する、バンドギャ
ップ電圧基準。 - 【請求項２】 前記ＰＴＡＴ電圧降下抵抗器の第１のノ
ードはＶREF 出力ノードに結合され、前記ＰＴＡＴ電圧
降下抵抗器の第２のノードは前記ベース電流ノードに結
合され、前記ＶBE電圧降下トランジスタの第１のノード
は前記ベース電流ノードに結合され、前記ＶBE電圧降下
トランジスタの第２のノードは接地へ結合される、請求
項１に記載のバンドギャップ電圧基準。 - 【請求項３】 前記ＶBE電圧降下トランジスタの前記第
１のノードはバイポーラトランジスタのコレクタであ
り、前記第２のノードは前記トランジスタのエミッタで
あり、前記トランジスタのベースは前記トランジスタの
前記コレクタに結合される、請求項２に記載のバンドギ
ャップ電圧基準。 - 【請求項４】 前記１対のバイポーラトランジスタは、
第１の大きさの第１のバイポーラトランジスタと、前記
第１の大きさよりも大きい第２の大きさの第２のバイポ
ーラトランジスタとを含み、前記第１のバイポーラトラ
ンジスタのベースは前記ベース電流ノードに結合され、
前記第２のバイポーラトランジスタのベースは、前記Ｐ
ＴＡＴ電流を補償するベース電流補償抵抗器により前記
ベース電流ノードに結合され、前記ＰＴＡＴ電圧降下抵
抗器を介して流れる前記ベース電流の前記影響を相殺す
る、請求項２に記載のバンドギャップ電圧基準。 - 【請求項５】 入力が前記１対のトランジスタに結合さ
れかつ出力が前記Ｖ REF ノードに結合される、誤差増幅
器をさらに含む、請求項４に記載のバンドギャップ電圧
基準。 - 【請求項６】 前記第１のトランジスタのコレクタは第
１の抵抗器により前記ＶREF ノードに結合され、前記第
１のトランジスタのエミッタは接地へ結合され、前記第
２のトランジスタのコレクタは第２の抵抗器により前記
ＶREF ノードに結合され、前記第２のトランジスタのエ
ミッタは第３の抵抗器により接地へ結合され、前記誤差
増幅器の第１の入力は前記第１のトランジスタの前記コ
レクタに結合され、前記誤差増幅器の第２の入力は前記
第２のトランジスタの前記コレクタに結合される、請求
項５に記載のバンドギャップ電圧基準。 - 【請求項７】 ＰＴＡＴ電圧降下抵抗器とバイポーラＶ
BE電圧降下トランジスタとの直列接続を含み、ＰＴＡＴ
電流が前記直列接続を介して流れるとき、バンドギャッ
プ電圧ＶREF ＝ＶPTAT＋ＶBEが前記直列接続を介して生
じることが可能であり、前記ＰＴＡＴ電圧降下抵抗器の
第１のノードはＶREF 出力ノードに結合され、前記ＰＴ
ＡＴ電圧降下抵抗器の第２のノードはベース電流ノード
に結合され、前記ＶBE電圧降下トランジスタの第１のノ
ードは前記ベース電流ノードに結合され、前記ＶBE電圧
降下トランジスタの第２のノードは接地へ結合され、さ
らに、 前記ＶREF ノードに結合され、前記直列接続を介して流
れるＰＴＡＴ電流を与えるＰＴＡＴ電流発生器を含み、
前記ＰＴＡＴ電流発生器は、第１の大きさの第１のバイ
ポーラトランジスタと、前記第１の大きさよりも大きい
第２の大きさの第２のバイポーラトランジスタとを含
み、前記第１のバイポーラトランジスタのベースは前記
直列接続の前記ベース電流ノードに結合され、前記第２
のバイポーラトランジスタのベースは、前記ＰＴＡＴ電
流を補償するベース電流補償抵抗器により前記ベース電
流ノードに結合され、前記ＰＴＡＴ電圧降下抵抗器を介
して前記ベース電流ノードに流れる、前記第１のトラン
ジスタおよび前記第２のトランジスタのためのベース電
流の影響を相殺する、ブートストラップされたバンドギ
ャップ電圧基準。 - 【請求項８】 前記ＶBE電圧降下トランジスタは、前記
第１のトランジスタと関連してカレントミラーとして働
くように構成される、請求項７に記載のブートストラッ
プされたバンドギャップ電圧基準。 - 【請求項９】 前記ＶBE電圧降下トランジスタは、エミ
ッタが接地へ結合され、かつコレクタおよびベースが前
記ベース電流ノードに結合されるＮＰＮトランジスタで
ある、請求項８に記載のブートストラップされたバンド
ギャップ電圧基準。 - 【請求項１０】 前記第１のトランジスタのコレクタは
第１の抵抗器により前記ＶREF ノードに結合され、前記
第１のトランジスタのエミッタは接地へ結合され、前記
第２のトランジスタのコレクタは第２の抵抗器により前
記ＶREF ノードに結合され、前記第２のトランジスタの
エミッタは第３の抵抗器により接地へ結合される、請求
項８に記載のブートストラップされたバンドギャップ電
圧基準。 - 【請求項１１】 前記第１のトランジスタおよび前記第
２のトランジスタはＮＰＮトランジスタである、請求項
１０に記載のブートストラップされたバンドギャップ電
圧基準。 - 【請求項１２】 入力が前記１対のトランジスタに結合
され、かつ出力が前記ＶREF ノードに結合される誤差増
幅器をさらに含み、前記誤差増幅器の第１の入力は前記
第１のトランジスタの前記コレクタに結合され、前記誤
差増幅器の第２の入力は前記第２のトランジスタの前記
コレクタに結合される、請求項１０に記載のブートスト
ラップされたバンドギャップ電圧基準。 - 【請求項１３】 前記ベース電流補償抵抗器の抵抗は、
Ｒ４＝２（Ｒ２）／Ｐの関係により決定され、Ｒ４は前
記ベース電流補償抵抗器の抵抗であり、Ｒ２は第３の抵
抗器の抵抗であり、Ｐは前記ＶBE電圧降下トランジスタ
の前記第１のトランジスタに対するエミッタの大きさの
比である、請求項１２に記載のブートストラップされた
バンドギャップ電圧基準。 - 【請求項１４】 前記バンドギャップ電圧は約１．２ボ
ルトｄ．ｃ．である、請求項１３に記載のブートストラ
ップされたバンドギャップ電圧基準。 - 【請求項１５】 前記バンドギャップ電圧の誤差は約１
００ｐｐｍ／℃より小さい、請求項１３に記載のブート
ストラップされたバンドギャップ電圧基準。 - 【請求項１６】 前記第２のトランジスタの前記エミッ
タは、前記第１のトランジスタの前記エミッタよりも２
倍ないし２０倍大きい、請求項１３に記載のブートスト
ラップされたバンドギャップ電圧基準。 - 【請求項１７】 前記第２のトランジスタの前記エミッ
タは、前記第１のトランジスタの前記エミッタよりも約
４倍、８倍および１０倍のうちのいずれか分だけ大き
い、請求項１３に記載のブートストラップされたバンド
ギャップ電圧基準。 - 【請求項１８】 ベース電流を与えられた少なくとも２
つのトランジスタを用いてＰＴＡＴ電流を生成するステ
ップを含み、前記ＰＴＡＴ電流は前記ベース電流の影響
に対して補償され、さらに、 前記ＰＴＡＴ電流を、ＰＴＡＴ電圧降下抵抗器とバイポ
ーラＶBE電圧降下トランジスタとの直列接続に与えるス
テップを含み、バンドギャップ電圧ＶREF ＝Ｖ PTAT＋Ｖ
BEは、前記ＰＴＡＴ電流が前記直列接続を介して流れる
とき前記直列接続を介して生じることが可能であり、前
記１対のトランジスタのための前記ベース電流は、前記
ＰＴＡＴ電圧降下抵抗器と前記ＶBE電圧降下トランジス
タとの間に位置したベース電流ノードから得られる、バ
ンドギャップ基準電圧を生ずるための方法。 - 【請求項１９】 前記ＰＴＡＴ電流を生成する前記ステ
ップは、大きさが等しいが反対方向の補償電流を前記Ｐ
ＴＡＴ電圧降下抵抗器に与えることにより、前記ＰＴＡ
Ｔ電圧降下抵抗器を介して流れる前記ベース電流の影響
を補償する、請求項１８に記載のバンドギャップ基準電
圧を生ずるための方法。 - 【請求項２０】 少なくとも１つのブートストラップさ
れたバンドギャップ電圧基準を含む集積回路を設計する
ステップを含み、前記ブートストラップされたバンドギ
ャップ電圧基準は、 ＰＴＡＴ電圧降下抵抗器とバイポーラＶBE電圧降下トラ
ンジスタとの直列接続を含み、バンドギャップ電圧Ｖ
REF ＝ＶPTAT＋ＶBEは、ＰＴＡＴ電流が前記直列接続を
介して流れるとき前記直列接続を介して生じることが可
能であり、前記ＰＴＡＴ電圧降下抵抗器の第１のノード
はＶREF 出力ノードに結合され、前記ＰＴＡＴ電圧降下
抵抗器の第２のノードはベース電流ノードに結合され、
前記ＶBE電圧降下トランジスタの第１のノードは前記ベ
ース電流ノードに結合され、前記Ｖ BE電圧降下トランジ
スタの第２のノードは接地に結合され、さらに、 前記ＶREF ノードに結合され、前記直列接続を介して流
れるＰＴＡＴ電流を与えるＰＴＡＴ電流発生器を含むよ
うに設計され、前記ＰＴＡＴ電流発生器は、第１の大き
さの第１のバイポーラトランジスタと、前記第１の大き
さより大きい第２の大きさの第２のバイポーラトランジ
スタとを含み、前記第１のバイポーラトランジスタのベ
ースは前記直列接続の前記ベース電流ノードに結合さ
れ、前記第２のバイポーラトランジスタのベースは、前
記ＰＴＡＴ電流を補償するベース電流補償抵抗器により
前記ベース電流ノードに結合され、前記ＰＴＡＴ電圧降
下抵抗器を介して前記ベース電流ノードに流れる、前記
第１のトランジスタおよび前記第２のトランジスタのた
めのベース電流の影響を相殺し、さらに、 次に前記設計に従って前記集積回路を製造するステップ
を含む、集積回路を作るための方法。 - 【請求項２１】 Ｒ４＝２（Ｒ２）／Ｐの関係により、
前記ベース電流補償抵抗器のための値を選択するステッ
プをさらに含み、ここでＲ４は前記ベース電流補償抵抗
器の抵抗であり、Ｒ２は前記第２のトランジスタのエミ
ッタを接地に結合する抵抗器の抵抗であり、Ｐは前記Ｖ
BE電圧降下トランジスタの前記第１のトランジスタに対
するエミッタの大きさの比である、請求項２０に記載の
集積回路を作るための方法。 - 【請求項２２】 前記第１のトランジスタのコレクタを
ＶREF に結合する抵抗器Ｒ０の抵抗はＲ０＝Ｐ（Ｒ３）
として選択され、Ｒ３はＰＴＡＴ電圧降下抵抗器の値で
あり、Ｐは前記ＶBE電圧降下トランジスタの前記第１の
トランジスタに対するエミッタの大きさの比である、請
求項２１に記載の集積回路を作るための方法。 - 【請求項２３】 前記第２のトランジスタのコレクタを
ＶREF に結合する抵抗器Ｒ１の抵抗は、抵抗器Ｒ０の抵
抗とほぼ同じであるように選択される、請求項２２に記
載の集積回路を作るための方法。 - 【請求項２４】 前記ＰＴＡＴ電圧降下抵抗器Ｒ３の抵
抗は、Ｒ３＝（ＶRE F −ＶBE）／Ｉ3,ideal として選択
され、ＶBEは前記ＶBE電圧降下トランジスタを介する電
圧降下であり、Ｉ3,ideal は前記直列接続を介する理想
電流である、請求項２３に記載の集積回路を作るための
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US40630995A | 1995-03-17 | 1995-03-17 | |
| US08/406309 | 1995-03-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08320730A true JPH08320730A (ja) | 1996-12-03 |
Family
ID=23607410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8054500A Withdrawn JPH08320730A (ja) | 1995-03-17 | 1996-03-12 | バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5619163A (ja) |
| JP (1) | JPH08320730A (ja) |
| KR (1) | KR960036117A (ja) |
| TW (1) | TW300348B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006512681A (ja) * | 2002-12-27 | 2006-04-13 | アナログ・デバイシズ・インコーポレーテッド | 改善されたヘッドルームを有するｃｍｏｓ電圧バンドギャップ基準 |
| US7541862B2 (en) | 2005-12-08 | 2009-06-02 | Elpida Memory, Inc. | Reference voltage generating circuit |
| JP2009260490A (ja) * | 2008-04-14 | 2009-11-05 | Omron Corp | 差動増幅回路及びそれを用いた電源回路 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0680048B1 (en) * | 1994-04-29 | 2000-03-29 | STMicroelectronics, Inc. | Bandgap reference circuit |
| US5757224A (en) * | 1996-04-26 | 1998-05-26 | Caterpillar Inc. | Current mirror correction circuitry |
| US5933045A (en) * | 1997-02-10 | 1999-08-03 | Analog Devices, Inc. | Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals |
| US5900773A (en) * | 1997-04-22 | 1999-05-04 | Microchip Technology Incorporated | Precision bandgap reference circuit |
| US6028640A (en) * | 1997-05-08 | 2000-02-22 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| US5949279A (en) * | 1997-05-15 | 1999-09-07 | Advanced Micro Devices, Inc. | Devices for sourcing constant supply current from power supply in system with integrated circuit having variable supply current requirement |
| JP3039454B2 (ja) * | 1997-06-23 | 2000-05-08 | 日本電気株式会社 | 基準電圧発生回路 |
| US5945873A (en) * | 1997-12-15 | 1999-08-31 | Caterpillar Inc. | Current mirror circuit with improved correction circuitry |
| US6181196B1 (en) * | 1997-12-18 | 2001-01-30 | Texas Instruments Incorporated | Accurate bandgap circuit for a CMOS process without NPN devices |
| US6412977B1 (en) * | 1998-04-14 | 2002-07-02 | The Goodyear Tire & Rubber Company | Method for measuring temperature with an integrated circuit device |
| JP2002525738A (ja) * | 1998-09-18 | 2002-08-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧及び／又は電流基準回路 |
| US6150871A (en) * | 1999-05-21 | 2000-11-21 | Micrel Incorporated | Low power voltage reference with improved line regulation |
| US6225856B1 (en) | 1999-07-30 | 2001-05-01 | Agere Systems Cuardian Corp. | Low power bandgap circuit |
| US6118266A (en) * | 1999-09-09 | 2000-09-12 | Mars Technology, Inc. | Low voltage reference with power supply rejection ratio |
| AT410722B (de) * | 2000-03-10 | 2003-07-25 | Austria Mikrosysteme Int | Verfahren zur gewinnung einer temperaturunabhängigen spannungsreferenz sowie schaltungsanordnung zur gewinnung einer derartigen spannungsreferenz |
| US6542004B1 (en) * | 2000-06-20 | 2003-04-01 | Cypress Semiconductor Corp. | Output buffer method and apparatus with on resistance and skew control |
| US6346848B1 (en) | 2000-06-29 | 2002-02-12 | International Business Machines Corporation | Apparatus and method for generating current linearly dependent on temperature |
| US6271652B1 (en) | 2000-09-29 | 2001-08-07 | International Business Machines Corporation | Voltage regulator with gain boosting |
| US6362612B1 (en) * | 2001-01-23 | 2002-03-26 | Larry L. Harris | Bandgap voltage reference circuit |
| US6462526B1 (en) | 2001-08-01 | 2002-10-08 | Maxim Integrated Products, Inc. | Low noise bandgap voltage reference circuit |
| CN100446423C (zh) * | 2004-03-12 | 2008-12-24 | 精拓科技股份有限公司 | 能隙参考电压电路装置 |
| US7420359B1 (en) * | 2006-03-17 | 2008-09-02 | Linear Technology Corporation | Bandgap curvature correction and post-package trim implemented therewith |
| US7456679B2 (en) * | 2006-05-02 | 2008-11-25 | Freescale Semiconductor, Inc. | Reference circuit and method for generating a reference signal from a reference circuit |
| KR100771884B1 (ko) * | 2006-09-11 | 2007-11-01 | 삼성전자주식회사 | 온도 변화에 따른 비선형 특성을 제거할 수 있는 온도 센싱회로 |
| JP4935294B2 (ja) * | 2006-10-18 | 2012-05-23 | 富士電機株式会社 | 絶縁ゲート型デバイスの駆動回路 |
| CN101271346B (zh) * | 2007-03-22 | 2011-08-10 | 应建华 | 一种低功耗、高电源抑制比的带隙电压参考电路 |
| DE102007035339A1 (de) * | 2007-07-27 | 2009-02-05 | Sitronic Ges. für elektrotechnische Ausrüstung GmbH & Co. KG | Schaltungsanordnung zur Regelung eines Stroms durch eine Last |
| JP5119894B2 (ja) * | 2007-12-06 | 2013-01-16 | 富士電機株式会社 | ドライバ回路 |
| US8421433B2 (en) | 2010-03-31 | 2013-04-16 | Maxim Integrated Products, Inc. | Low noise bandgap references |
| US8791683B1 (en) * | 2011-02-28 | 2014-07-29 | Linear Technology Corporation | Voltage-mode band-gap reference circuit with temperature drift and output voltage trims |
| TWI611286B (zh) * | 2016-07-05 | 2018-01-11 | 絡達科技股份有限公司 | 偏壓電路 |
| CN113359929B (zh) * | 2021-07-23 | 2022-07-29 | 成都华微电子科技股份有限公司 | 带隙基准电路和低失调高电源抑制比带隙基准源 |
| US12259285B2 (en) | 2021-08-13 | 2025-03-25 | Analog Devices, Inc. | Package stress sensor |
| US12523551B2 (en) | 2021-08-13 | 2026-01-13 | Analog Devices, Inc. | Package stress sensor with hall cancellation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US3887863A (en) * | 1973-11-28 | 1975-06-03 | Analog Devices Inc | Solid-state regulated voltage supply |
| US4249122A (en) * | 1978-07-27 | 1981-02-03 | National Semiconductor Corporation | Temperature compensated bandgap IC voltage references |
| US5206581A (en) * | 1989-11-02 | 1993-04-27 | Kabushiki Kaisha Toshiba | Constant voltage circuit |
| US5352973A (en) * | 1993-01-13 | 1994-10-04 | Analog Devices, Inc. | Temperature compensation bandgap voltage reference and method |
-
1995
- 1995-12-22 TW TW084113757A patent/TW300348B/zh active
-
1996
- 1996-02-09 KR KR1019960003135A patent/KR960036117A/ko not_active Abandoned
- 1996-03-12 JP JP8054500A patent/JPH08320730A/ja not_active Withdrawn
- 1996-05-09 US US08/644,563 patent/US5619163A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006512681A (ja) * | 2002-12-27 | 2006-04-13 | アナログ・デバイシズ・インコーポレーテッド | 改善されたヘッドルームを有するｃｍｏｓ電圧バンドギャップ基準 |
| US7541862B2 (en) | 2005-12-08 | 2009-06-02 | Elpida Memory, Inc. | Reference voltage generating circuit |
| US7750726B2 (en) | 2005-12-08 | 2010-07-06 | Elpida Memory, Inc. | Reference voltage generating circuit |
| JP2009260490A (ja) * | 2008-04-14 | 2009-11-05 | Omron Corp | 差動増幅回路及びそれを用いた電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW300348B (ja) | 1997-03-11 |
| KR960036117A (ko) | 1996-10-28 |
| US5619163A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08320730A (ja) | バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法 | |
| US5900772A (en) | Bandgap reference circuit and method | |
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| JP3647468B2 (ja) | 定電流およびｐｔａｔ電流のためのデュアル源 | |
| US4087758A (en) | Reference voltage source circuit | |
| US8159206B2 (en) | Voltage reference circuit based on 3-transistor bandgap cell | |
| CN101052933B (zh) | 基准电路 | |
| US4059793A (en) | Semiconductor circuits for generating reference potentials with predictable temperature coefficients | |
| JP3487657B2 (ja) | 基準電流源 | |
| US7023181B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US20090039949A1 (en) | Method and apparatus for producing a low-noise, temperature-compensated bandgap voltage reference | |
| US7161340B2 (en) | Method and apparatus for generating N-order compensated temperature independent reference voltage | |
| US20030117120A1 (en) | CMOS bandgap refrence with built-in curvature correction | |
| EP0640904B1 (en) | Curvature correction circuit for a voltage reference | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US6380723B1 (en) | Method and system for generating a low voltage reference | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| JPH09244758A (ja) | 電圧および電流基準回路 | |
| US5834927A (en) | Reference voltage generating circuit generating a reference voltage smaller than a bandgap voltage | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| US5780921A (en) | Bipolar transistor constant voltage source circuit | |
| JPH0526208B2 (ja) | ||
| US5450004A (en) | Voltage generating device | |
| US7221209B2 (en) | Precision floating gate reference temperature coefficient compensation circuit and method | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |