JPH08320741A - 待機／動作制御回路 - Google Patents
待機／動作制御回路Info
- Publication number
- JPH08320741A JPH08320741A JP7149741A JP14974195A JPH08320741A JP H08320741 A JPH08320741 A JP H08320741A JP 7149741 A JP7149741 A JP 7149741A JP 14974195 A JP14974195 A JP 14974195A JP H08320741 A JPH08320741 A JP H08320741A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- terminal
- standby
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 10
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 230000007704 transition Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 待機状態から動作状態に切り替わるとき、こ
れが迅速に行われ、基準電圧が迅速に所定値に達するよ
うにする。 【構成】被制御回路１の基準電圧端子１５と電源との
間、接地との間に各々コンデンサＣ２、Ｃ３や抵抗Ｒ
１、Ｒ２を接続する。この抵抗Ｒ１、Ｒ２を接続／分離
するスイッチＳ３、Ｓ４を接続する。このスイッチＳ
３、Ｓ４と被制御回路のスイッチ端子１６を制御信号で
制御して待機／動作状態を切り替える。
れが迅速に行われ、基準電圧が迅速に所定値に達するよ
うにする。 【構成】被制御回路１の基準電圧端子１５と電源との
間、接地との間に各々コンデンサＣ２、Ｃ３や抵抗Ｒ
１、Ｒ２を接続する。この抵抗Ｒ１、Ｒ２を接続／分離
するスイッチＳ３、Ｓ４を接続する。このスイッチＳ
３、Ｓ４と被制御回路のスイッチ端子１６を制御信号で
制御して待機／動作状態を切り替える。
Description
【０００１】
【産業上の利用分野】本発明は、携帯機器等に好適な待
機／動作制御回路に係り、特に待機時の消費電流を低減
させた待機／動作制御回路に関するものである。
機／動作制御回路に係り、特に待機時の消費電流を低減
させた待機／動作制御回路に関するものである。
【０００２】
【従来の技術】動作時に正常電圧を印加し、待機時に消
費電流を低減させた回路として、図６に示す回路があ
る。図６において、１は増幅器等の被制御回路であっ
て、信号入力端子１１、信号出力端子１２、電源端子１
３、接地端子１４、基準電圧端子１５、およびスイッチ
端子１６を有する。この被制御回路１は、スイッチ端子
１６が低レベル電圧になると、基準電圧端子１５が高イ
ンピーダンスに切り替り、待機状態になる回路である。
費電流を低減させた回路として、図６に示す回路があ
る。図６において、１は増幅器等の被制御回路であっ
て、信号入力端子１１、信号出力端子１２、電源端子１
３、接地端子１４、基準電圧端子１５、およびスイッチ
端子１６を有する。この被制御回路１は、スイッチ端子
１６が低レベル電圧になると、基準電圧端子１５が高イ
ンピーダンスに切り替り、待機状態になる回路である。
【０００３】２は制御信号を入力することによって、被
制御回路１のスイッチ端子１６やスイッチＳ１を制御す
る制御回路である。Ｒ１、Ｒ２は基準電圧端子１５に印
加する基準電圧を設定するための抵抗、Ｃ１はその基準
電圧端子１５に印加する基準電圧を安定化させる（例え
ば車載用機器ではエンジンノイズが電源電圧に重畳され
てその電源電圧が不安定となる。）ためのコンデンサで
ある。
制御回路１のスイッチ端子１６やスイッチＳ１を制御す
る制御回路である。Ｒ１、Ｒ２は基準電圧端子１５に印
加する基準電圧を設定するための抵抗、Ｃ１はその基準
電圧端子１５に印加する基準電圧を安定化させる（例え
ば車載用機器ではエンジンノイズが電源電圧に重畳され
てその電源電圧が不安定となる。）ためのコンデンサで
ある。
【０００４】この図６に示す回路では、待機時には、制
御回路２によってスイッチＳ１がオフに制御され、且つ
被制御回路１のスイッチ端子１６が低レベル電圧に設定
される。このときは、上記したように被制御回路１は基
準電圧端子１５が高インピーダンスとなるので待機状態
となり消費電流が低減が図られ、また基準電圧発生のた
めの抵抗Ｒ２には電流が流れず、抵抗Ｒ１にもコンデン
サＣ１の電圧が電源電圧Ｖｃｃに達した以後は電流が流
れず、消費電流の低減が図られる。
御回路２によってスイッチＳ１がオフに制御され、且つ
被制御回路１のスイッチ端子１６が低レベル電圧に設定
される。このときは、上記したように被制御回路１は基
準電圧端子１５が高インピーダンスとなるので待機状態
となり消費電流が低減が図られ、また基準電圧発生のた
めの抵抗Ｒ２には電流が流れず、抵抗Ｒ１にもコンデン
サＣ１の電圧が電源電圧Ｖｃｃに達した以後は電流が流
れず、消費電流の低減が図られる。
【０００５】次に、動作時には、制御回路２によってス
イッチＳ１がオンに制御され、且つ被制御回路１のスイ
ッチ端子１６に高レベル電圧が印加する。このときは、
被制御回路１は動作状態となり、基準電圧端子１５の電
圧は、電源電圧Ｖｃｃからこれを抵抗Ｒ１、Ｒ２の分割
比で分割した基準電圧に切り替わる。このように、被制
御回路１が待機状態を解除されて動作を開始する。
イッチＳ１がオンに制御され、且つ被制御回路１のスイ
ッチ端子１６に高レベル電圧が印加する。このときは、
被制御回路１は動作状態となり、基準電圧端子１５の電
圧は、電源電圧Ｖｃｃからこれを抵抗Ｒ１、Ｒ２の分割
比で分割した基準電圧に切り替わる。このように、被制
御回路１が待機状態を解除されて動作を開始する。
【０００６】図７は従来の別の回路例を示す図である。
図６の回路におけるものと同一のものには同一の符号を
付している。図６の回路と異なるところは、抵抗Ｒ２に
スイッチは接続せず、抵抗Ｒ１と電源との間にスイッチ
Ｓ２を接続した点である。このため、待機時に抵抗Ｒ
１、Ｒ２が電源から完全に分離されてその部分の消費電
流が零となり、また基準電圧端子１５に印加する電圧が
接地電位となる。動作時は、基準電圧端子１５の電圧
が、接地電位から電源電圧Ｖｃｃを抵抗Ｒ１、Ｒ２の分
割比で分割した基準電圧に切り替わる。
図６の回路におけるものと同一のものには同一の符号を
付している。図６の回路と異なるところは、抵抗Ｒ２に
スイッチは接続せず、抵抗Ｒ１と電源との間にスイッチ
Ｓ２を接続した点である。このため、待機時に抵抗Ｒ
１、Ｒ２が電源から完全に分離されてその部分の消費電
流が零となり、また基準電圧端子１５に印加する電圧が
接地電位となる。動作時は、基準電圧端子１５の電圧
が、接地電位から電源電圧Ｖｃｃを抵抗Ｒ１、Ｒ２の分
割比で分割した基準電圧に切り替わる。
【０００７】
【発明が解決しようとする課題】ところが、上記した図
６、図７に示した回路では、待機状態から動作状態に切
り替わるとき、被制御回路１の基準電圧端子１５の電圧
が正規の基準電圧に達するまでに時間がかかり、その間
その基準電圧が変動し続け、被制御回路１の正常動作が
開始するまで時間かかかる、すなわち、制御回路２に印
加した制御信号に対する応答性が良くないという問題が
ある。
６、図７に示した回路では、待機状態から動作状態に切
り替わるとき、被制御回路１の基準電圧端子１５の電圧
が正規の基準電圧に達するまでに時間がかかり、その間
その基準電圧が変動し続け、被制御回路１の正常動作が
開始するまで時間かかかる、すなわち、制御回路２に印
加した制御信号に対する応答性が良くないという問題が
ある。
【０００８】本発明の目的は、待機状態から動作状態に
切り替わるとき、これが迅速に行われ、基準電圧端子の
電圧が瞬時に正規の基準電圧に達するようにした待機／
動作制御回路を提供することである。
切り替わるとき、これが迅速に行われ、基準電圧端子の
電圧が瞬時に正規の基準電圧に達するようにした待機／
動作制御回路を提供することである。
【０００９】
【課題を解決するための手段】第１の発明の待機／動作
制御回路は、電源電圧に比例した基準電圧を発生する基
準電圧発生回路と、上記基準電圧が入力される基準電圧
端子、及び内部回路の待機／動作の切り替えを行う制御
信号が入力されるスイッチ端子を有する被制御回路と、
該被制御回路の上記スイッチ端子に上記制御信号を送る
制御回路とを具備する待機／動作制御回路において、上
記被制御回路の上記基準電圧端子と電源との間、及び上
記基準電圧端子と接地との間に各々コンデンサを接続し
て構成した基準電圧安定化回路と、上記基準電圧発生回
路を電源、接地から分離するスイッチ手段とを具備し、
上記制御回路が、上記被制御回路と上記スイッチ手段に
対して待機のための制御信号を送ることより、上記被制
御回路を待機状態にするとともに上記スイッチ手段によ
り上記基準電圧発生回路を上記電源、接地から分離し、
且つ動作のための制御信号を送ることにより上記被制御
回路を動作状態にするとともに上記スイッチ手段により
上記基準電圧発生回路を上記電源、接地に接続するよう
構成した。
制御回路は、電源電圧に比例した基準電圧を発生する基
準電圧発生回路と、上記基準電圧が入力される基準電圧
端子、及び内部回路の待機／動作の切り替えを行う制御
信号が入力されるスイッチ端子を有する被制御回路と、
該被制御回路の上記スイッチ端子に上記制御信号を送る
制御回路とを具備する待機／動作制御回路において、上
記被制御回路の上記基準電圧端子と電源との間、及び上
記基準電圧端子と接地との間に各々コンデンサを接続し
て構成した基準電圧安定化回路と、上記基準電圧発生回
路を電源、接地から分離するスイッチ手段とを具備し、
上記制御回路が、上記被制御回路と上記スイッチ手段に
対して待機のための制御信号を送ることより、上記被制
御回路を待機状態にするとともに上記スイッチ手段によ
り上記基準電圧発生回路を上記電源、接地から分離し、
且つ動作のための制御信号を送ることにより上記被制御
回路を動作状態にするとともに上記スイッチ手段により
上記基準電圧発生回路を上記電源、接地に接続するよう
構成した。
【００１０】第２の発明は、第１の発明において、上記
スイッチ手段を半導体素子で構成し、該半導体素子を待
機時に遮断状態となり動作時に内部抵抗が所定値となる
よう上記制御回路で制御し、上記スイッチ手段が上記基
準電圧発生回路を兼用するように構成した。
スイッチ手段を半導体素子で構成し、該半導体素子を待
機時に遮断状態となり動作時に内部抵抗が所定値となる
よう上記制御回路で制御し、上記スイッチ手段が上記基
準電圧発生回路を兼用するように構成した。
【００１１】第３の発明は、第１の発明において、上第
記被制御回路がスイッチ端子の電流の供給／遮断により
内部回路の待機／動作を切り替える回路であって、該ス
イッチ端子への電流の供給／遮断が、上記スイッチ手段
により制御されるように構成した。
記被制御回路がスイッチ端子の電流の供給／遮断により
内部回路の待機／動作を切り替える回路であって、該ス
イッチ端子への電流の供給／遮断が、上記スイッチ手段
により制御されるように構成した。
【００１２】
【作用】第１の発明によれば、待機時に基準電圧発生回
路が電源から分離されるとともに被制御回路が待機状態
となり、消費電流の低減が図られる。待機時から動作時
に切り替わるとき、被制御回路の基準電圧端子の電圧が
基準電圧安定化回路により印加されている電圧から基準
電圧発生回路で決る電圧に変化するが、後者の電圧に落
ち着くまので時間は極めて短く、その切り替わりが迅速
に行われる。
路が電源から分離されるとともに被制御回路が待機状態
となり、消費電流の低減が図られる。待機時から動作時
に切り替わるとき、被制御回路の基準電圧端子の電圧が
基準電圧安定化回路により印加されている電圧から基準
電圧発生回路で決る電圧に変化するが、後者の電圧に落
ち着くまので時間は極めて短く、その切り替わりが迅速
に行われる。
【００１３】第２の発明によれば、スイッチ手段が基準
電圧発生回路を兼用するので、回路構成が単純化され
る。
電圧発生回路を兼用するので、回路構成が単純化され
る。
【００１４】第３の発明によれば、スイッチ手段が同時
に被制御回路のスイッチ端子を制御するので、この点で
も回路構成が単純化される。
に被制御回路のスイッチ端子を制御するので、この点で
も回路構成が単純化される。
【００１５】
【実施例】以下、本発明について説明する。図１はその
原理説明のための図である。前述した図６、図７の回路
におけるものと同一のものには同一の符号を付した。
原理説明のための図である。前述した図６、図７の回路
におけるものと同一のものには同一の符号を付した。
【００１６】本発明では、基準電圧端子１５に印加する
基準電圧を決める抵抗Ｒ１、Ｒ２（基準電圧発生回路）
に対して、スイッチＳ３、Ｓ４（スイッチ手段）を各々
直列接続するとともに、そのスイッチＳ３と抵抗Ｒ１の
直列回路、スイッチＳ４と抵抗Ｒ２の直列回路に、各々
コンデンサＣ２、Ｃ３（基準電圧安定化回路）を並列接
続している。このコンデンサＣ２、Ｃ３は電源電圧Ｖｃ
ｃに混入するノイズを吸収してその電源電圧Ｖｃｃを安
定化させ、基準電圧端子１５に印加する基準電圧を安定
化させるためのものである。上記スイッチＳ３、Ｓ４は
制御回路２によって制御されている。
基準電圧を決める抵抗Ｒ１、Ｒ２（基準電圧発生回路）
に対して、スイッチＳ３、Ｓ４（スイッチ手段）を各々
直列接続するとともに、そのスイッチＳ３と抵抗Ｒ１の
直列回路、スイッチＳ４と抵抗Ｒ２の直列回路に、各々
コンデンサＣ２、Ｃ３（基準電圧安定化回路）を並列接
続している。このコンデンサＣ２、Ｃ３は電源電圧Ｖｃ
ｃに混入するノイズを吸収してその電源電圧Ｖｃｃを安
定化させ、基準電圧端子１５に印加する基準電圧を安定
化させるためのものである。上記スイッチＳ３、Ｓ４は
制御回路２によって制御されている。
【００１７】この図１に示す回路では、制御回路２によ
り待機のための制御信号を送ることで、基準電圧端子１
５が高インピーダンスとなり、被制御回路１の内部機能
が停止しする。また、スイッチＳ３、Ｓ４がオフする。
以上から消費電流がほぼ零となる。
り待機のための制御信号を送ることで、基準電圧端子１
５が高インピーダンスとなり、被制御回路１の内部機能
が停止しする。また、スイッチＳ３、Ｓ４がオフする。
以上から消費電流がほぼ零となる。
【００１８】次に、制御回路２より動作のための制御信
号を送ることで、被制御回路１が機能を開始するととも
に、スイッチＳ３、Ｓ４がオンし、基準電圧端子１５に
抵抗Ｒ１、Ｒ２で決る基準電圧が入力し、動作状態とな
る。
号を送ることで、被制御回路１が機能を開始するととも
に、スイッチＳ３、Ｓ４がオンし、基準電圧端子１５に
抵抗Ｒ１、Ｒ２で決る基準電圧が入力し、動作状態とな
る。
【００１９】ここで、待機状態から動作状態への移行直
前には、基準電圧端子１５の電位は、コンデンサＣ２、
Ｃ３により電源電圧Ｖｃｃを分割した電圧（抵抗Ｒ１、
Ｒ２で決る基準電圧にほぼ等しい電圧）であるので、動
作状態への移行時にその電圧が変動することはなく、極
めて速やかに抵抗Ｒ１、Ｒ２で決る基準電圧に到達す
る。このため、被制御回路１は瞬時に正常動作を開始す
る。
前には、基準電圧端子１５の電位は、コンデンサＣ２、
Ｃ３により電源電圧Ｖｃｃを分割した電圧（抵抗Ｒ１、
Ｒ２で決る基準電圧にほぼ等しい電圧）であるので、動
作状態への移行時にその電圧が変動することはなく、極
めて速やかに抵抗Ｒ１、Ｒ２で決る基準電圧に到達す
る。このため、被制御回路１は瞬時に正常動作を開始す
る。
【００２０】図２は本発明の第１の実施例を示す図であ
る。ここでは、図１に示した被制御回路１として、電流
入力の有無により待機状態／動作状態が切り替えられる
被制御回路４を使用するものである。４１は入力端子、
４２は出力端子、４３は電源端子、４４は接地端子、４
５は基準電圧端子、４６は電流端子（スイッチ端子に相
当する）である。この電流端子４６には、ｐｎｐトラン
ジスタＱ１、Ｑ２からなるカレントミラー回路の当該ト
ランジスタＱ２のコレクタが接続されている。また、ト
ランジスタＱ１のコレクタはスイッチＳ３に接続されて
いる。さらに、抵抗Ｒ１、Ｒ２の共通接続点と基準電源
端子４５との間には抵抗Ｒ３が接続されている。
る。ここでは、図１に示した被制御回路１として、電流
入力の有無により待機状態／動作状態が切り替えられる
被制御回路４を使用するものである。４１は入力端子、
４２は出力端子、４３は電源端子、４４は接地端子、４
５は基準電圧端子、４６は電流端子（スイッチ端子に相
当する）である。この電流端子４６には、ｐｎｐトラン
ジスタＱ１、Ｑ２からなるカレントミラー回路の当該ト
ランジスタＱ２のコレクタが接続されている。また、ト
ランジスタＱ１のコレクタはスイッチＳ３に接続されて
いる。さらに、抵抗Ｒ１、Ｒ２の共通接続点と基準電源
端子４５との間には抵抗Ｒ３が接続されている。
【００２１】この第１の実施例では、制御端子３に入力
する信号によりスイッチＳ３、Ｓ４をオフさせたとき、
トランジスタＱ１、Ｑ２がオフとなり、被制御回路４は
電流端子４６への電流が絶たれて待機状態となり、基準
電圧端子４５が高インピーダンスとなる。次に、制御端
子３に入力する信号を切り替えてスイッチＳ３、Ｓ４を
オンさせると、トランジスタＱ１、Ｑ２もオンして、被
制御回路４は電流端子４６に電流が供給されて動作状態
となり、また基準電圧端子４５には基準電圧が印加す
る。
する信号によりスイッチＳ３、Ｓ４をオフさせたとき、
トランジスタＱ１、Ｑ２がオフとなり、被制御回路４は
電流端子４６への電流が絶たれて待機状態となり、基準
電圧端子４５が高インピーダンスとなる。次に、制御端
子３に入力する信号を切り替えてスイッチＳ３、Ｓ４を
オンさせると、トランジスタＱ１、Ｑ２もオンして、被
制御回路４は電流端子４６に電流が供給されて動作状態
となり、また基準電圧端子４５には基準電圧が印加す
る。
【００２２】図３は第２の実施例を示す図である。これ
は、第１の実施例におけるスイッチＳ３をｐチャンネル
ＦＥＴＱ３、スイッチＳ４をｎチャンネルＦＥＴＱ４に
置換し、さらにｐチャンネルＦＥＴＱ３の制御のために
抵抗Ｒ４とｎチャンネルＦＥＴＱ５を設け、制御端子３
に入力する制御信号を抵抗Ｒ５、Ｒ６で分圧して、ＦＥ
ＴＱ４、Ｑ５のゲートに入力させるようにしたものであ
る。
は、第１の実施例におけるスイッチＳ３をｐチャンネル
ＦＥＴＱ３、スイッチＳ４をｎチャンネルＦＥＴＱ４に
置換し、さらにｐチャンネルＦＥＴＱ３の制御のために
抵抗Ｒ４とｎチャンネルＦＥＴＱ５を設け、制御端子３
に入力する制御信号を抵抗Ｒ５、Ｒ６で分圧して、ＦＥ
ＴＱ４、Ｑ５のゲートに入力させるようにしたものであ
る。
【００２３】この第２の実施例の回路では、制御端子３
を低レベル電圧にすることによりＦＥＴＱ４、Ｑ５がオ
フし、そのＦＥＴＱ５のオフによりＦＥＴＱ３もオフし
て、トランジスタＱ１、Ｑ２がオフし、被制御回路４は
待機状態となり、抵抗Ｒ１、Ｒ２の電流は零となる。ま
た、制御端子３を高レベル電圧にすることによりＦＥＴ
Ｑ４、Ｑ５がオンし、そのＦＥＴＱ５のオンによりＦＥ
ＴＱ３もオンして、トランジスタＱ１、Ｑ２がオンし動
作状態となる。
を低レベル電圧にすることによりＦＥＴＱ４、Ｑ５がオ
フし、そのＦＥＴＱ５のオフによりＦＥＴＱ３もオフし
て、トランジスタＱ１、Ｑ２がオフし、被制御回路４は
待機状態となり、抵抗Ｒ１、Ｒ２の電流は零となる。ま
た、制御端子３を高レベル電圧にすることによりＦＥＴ
Ｑ４、Ｑ５がオンし、そのＦＥＴＱ５のオンによりＦＥ
ＴＱ３もオンして、トランジスタＱ１、Ｑ２がオンし動
作状態となる。
【００２４】図４は第３の実施例を示す図である。これ
は、第２の実施例におけるトランジスタＱ１、Ｑ２をお
のおのｐチャンネルＦＥＴＱ６、Ｑ７に置換するととも
に、基準電圧発生回路の抵抗Ｒ１とスイッチＳ３の機能
をこのＦＥＴＱ６により、抵抗Ｒ２とスイッチＳ４の機
能をｎチャンネルＦＥＴＱ８で実現したものである。他
は第２の実施例のものと同じである。
は、第２の実施例におけるトランジスタＱ１、Ｑ２をお
のおのｐチャンネルＦＥＴＱ６、Ｑ７に置換するととも
に、基準電圧発生回路の抵抗Ｒ１とスイッチＳ３の機能
をこのＦＥＴＱ６により、抵抗Ｒ２とスイッチＳ４の機
能をｎチャンネルＦＥＴＱ８で実現したものである。他
は第２の実施例のものと同じである。
【００２５】この第３の実施例の回路では、制御端子３
を低レベル電圧にすることによりＦＥＴＱ５〜Ｑ８がオ
フし、待機状態となる。また、制御端子３を高レベル電
圧にすることによりＦＥＴＱ５がオンし、そのＦＥＴＱ
５のオンによりＦＥＴＱ６、Ｑ７もオンして動作状態と
なる。また、ＦＥＴＱ８もオンする。基準電圧端子４５
に印加する基準電圧は、ＦＥＴＱ６とＱ８の内部抵抗に
よって電源電圧Ｖｃｃを分圧した電圧となる。
を低レベル電圧にすることによりＦＥＴＱ５〜Ｑ８がオ
フし、待機状態となる。また、制御端子３を高レベル電
圧にすることによりＦＥＴＱ５がオンし、そのＦＥＴＱ
５のオンによりＦＥＴＱ６、Ｑ７もオンして動作状態と
なる。また、ＦＥＴＱ８もオンする。基準電圧端子４５
に印加する基準電圧は、ＦＥＴＱ６とＱ８の内部抵抗に
よって電源電圧Ｖｃｃを分圧した電圧となる。
【００２６】図５は第４の実施例を示す図である。これ
は、図２に示した第１の実施例のスイッチＳ３をｐｎｐ
トランジスタＱ９により、スイッチＱ４をｎｐｎトラン
ジスタＱ１０により実現し、トランジスタＱ９を駆動す
るためにｎｐｎトランジスタＱ１１を設けたものであ
る。抵抗Ｒ７はトランジスタＱ１１のバイアス用、抵抗
Ｒ８はトランジスタＱ１０のバイアス用である。
は、図２に示した第１の実施例のスイッチＳ３をｐｎｐ
トランジスタＱ９により、スイッチＱ４をｎｐｎトラン
ジスタＱ１０により実現し、トランジスタＱ９を駆動す
るためにｎｐｎトランジスタＱ１１を設けたものであ
る。抵抗Ｒ７はトランジスタＱ１１のバイアス用、抵抗
Ｒ８はトランジスタＱ１０のバイアス用である。
【００２７】この第４の実施例の回路では、制御端子３
を低レベル電圧にすることによりトランジスタＱ１、Ｑ
２、Ｑ９〜Ｑ１１のすべてがオフし、待機状態となる。
また、制御端子３を高レベル電圧にすることによりそれ
らがすべてオンし、動作状態となる。
を低レベル電圧にすることによりトランジスタＱ１、Ｑ
２、Ｑ９〜Ｑ１１のすべてがオフし、待機状態となる。
また、制御端子３を高レベル電圧にすることによりそれ
らがすべてオンし、動作状態となる。
【００２８】
【発明の効果】以上説明したように、第１の発明によれ
ば、基準電圧安定化回路を電源と接地間に直列接続され
る２個のコンデンサで構成し、その２個のコンデンサの
共通接続点を被制御回路の基準電圧端子接続したので、
その基準電圧端子に接続される基準電圧発生回路の抵抗
素子の遮断→接続時、その基準電圧端子に印加する電圧
が大きく変化することはなく、待機状態から動作状態に
移行するとき被制御回路の内部の直流電圧が迅速に所定
値に落ち着くようになる。また、第２の発明によれば、
スイッチ手段が基準電圧発生回路を兼用するので、回路
構成が単純化される。さらに第３の発明によれば、スイ
ッチ手段が同時に被制御回路のスイッチ端子を制御する
ので、この点でも回路構成が単純化される。
ば、基準電圧安定化回路を電源と接地間に直列接続され
る２個のコンデンサで構成し、その２個のコンデンサの
共通接続点を被制御回路の基準電圧端子接続したので、
その基準電圧端子に接続される基準電圧発生回路の抵抗
素子の遮断→接続時、その基準電圧端子に印加する電圧
が大きく変化することはなく、待機状態から動作状態に
移行するとき被制御回路の内部の直流電圧が迅速に所定
値に落ち着くようになる。また、第２の発明によれば、
スイッチ手段が基準電圧発生回路を兼用するので、回路
構成が単純化される。さらに第３の発明によれば、スイ
ッチ手段が同時に被制御回路のスイッチ端子を制御する
ので、この点でも回路構成が単純化される。
【図１】 本発明の原理説明のための待機／動作制御回
路の回路図である。
路の回路図である。
【図２】 第１の実施例の待機／動作制御回路の回路図
である。
である。
【図３】 第２の実施例の待機／動作制御回路の回路図
である。
である。
【図４】 第３の実施例の待機／動作制御回路の回路図
である。
である。
【図５】 第４の実施例の待機／動作制御回路の回路図
である。
である。
【図６】 従来の待機／動作制御回路の回路図である。
【図７】 従来の別の例の待機／動作制御回路の回路図
である。
である。
１、４：被制御回路、２：制御回路、３：制御端子。
Claims (3)
- 【請求項１】電源電圧に比例した基準電圧を発生する基
準電圧発生回路と、上記基準電圧が入力される基準電圧
端子、及び内部回路の待機／動作の切り替えを行う制御
信号が入力されるスイッチ端子を有する被制御回路と、
該被制御回路の上記スイッチ端子に上記制御信号を送る
制御回路とを具備する待機／動作制御回路において、 上記被制御回路の上記基準電圧端子と電源との間、及び
上記基準電圧端子と接地との間に各々コンデンサを接続
して構成した基準電圧安定化回路と、 上記基準電圧発生回路を電源、接地から分離するスイッ
チ手段とを具備し、 上記制御回路が、上記被制御回路と上記スイッチ手段に
対して待機のための制御信号を送ることより、上記被制
御回路を待機状態にするとともに上記スイッチ手段によ
り上記基準電圧発生回路を上記電源、接地から分離し、
且つ動作のための制御信号を送ることにより上記被制御
回路を動作状態にするとともに上記スイッチ手段により
上記基準電圧発生回路を上記電源、接地に接続すること
を特徴とする待機／動作制御回路。 - 【請求項２】上記スイッチ手段を半導体素子で構成し、
該半導体素子を待機時に遮断状態となり動作時に内部抵
抗が所定値となるよう上記制御回路で制御し、上記スイ
ッチ手段が上記基準電圧発生回路を兼用するようにした
ことを特徴とする請求項１に記載の待機／動作制御回
路。 - 【請求項３】上記被制御回路がスイッチ端子の電流の供
給／遮断により内部回路の待機／動作を切り替える回路
であって、該スイッチ端子への電流の供給／遮断が、上
記スイッチ手段により制御されるようにしたことを特徴
とする請求項１に記載の待機／動作制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14974195A JP3332131B2 (ja) | 1995-05-25 | 1995-05-25 | 待機／動作制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14974195A JP3332131B2 (ja) | 1995-05-25 | 1995-05-25 | 待機／動作制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320741A true JPH08320741A (ja) | 1996-12-03 |
| JP3332131B2 JP3332131B2 (ja) | 2002-10-07 |
Family
ID=15481778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14974195A Expired - Fee Related JP3332131B2 (ja) | 1995-05-25 | 1995-05-25 | 待機／動作制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332131B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1264392A2 (fr) * | 2000-02-29 | 2002-12-11 | Brandt Cooking | Alimentation a decoupage |
| US8055923B2 (en) | 2007-09-12 | 2011-11-08 | Denso Corporation | Electronic control unit and signal monitoring circuit |
| JP2020030737A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社東芝 | 定電圧回路 |
-
1995
- 1995-05-25 JP JP14974195A patent/JP3332131B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1264392A2 (fr) * | 2000-02-29 | 2002-12-11 | Brandt Cooking | Alimentation a decoupage |
| US8055923B2 (en) | 2007-09-12 | 2011-11-08 | Denso Corporation | Electronic control unit and signal monitoring circuit |
| JP2020030737A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社東芝 | 定電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3332131B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JP3332131B2 (ja) | 待機／動作制御回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JP2001236130A (ja) | 電源回路 | |
| US5757940A (en) | Electric volume controller | |
| JP3859924B2 (ja) | 発振回路 | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| US5936390A (en) | Control circuit | |
| JP2615526B2 (ja) | チューナ用ｉｃ | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JPH04285999A (ja) | 圧電ブザーの駆動回路 | |
| JPS5829628Y2 (ja) | フイルタ制御回路 | |
| JP2690788B2 (ja) | 半導体装置 | |
| JPH029371Y2 (ja) | ||
| JP3581472B2 (ja) | パルス信号発生回路 | |
| JPS6122345Y2 (ja) | ||
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPH10200389A (ja) | 負荷駆動回路 | |
| JPH0542482Y2 (ja) | ||
| KR100201254B1 (ko) | 전원선택 공급회로 | |
| JPH0722935A (ja) | スイッチ回路 | |
| JPH01191513A (ja) | 信号切換回路 | |
| JPH0722930A (ja) | インピーダンス切替回路 | |
| JPH1139045A (ja) | スイッチ回路及びそれを用いたシリ−ズレギュレータ | |
| JPH08102623A (ja) | 電力増幅器のバイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |