JPH08320743A - 情報機器 - Google Patents
情報機器Info
- Publication number
- JPH08320743A JPH08320743A JP7125503A JP12550395A JPH08320743A JP H08320743 A JPH08320743 A JP H08320743A JP 7125503 A JP7125503 A JP 7125503A JP 12550395 A JP12550395 A JP 12550395A JP H08320743 A JPH08320743 A JP H08320743A
- Authority
- JP
- Japan
- Prior art keywords
- power
- integrated circuit
- supplied
- down mode
- power down
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 パワーダウンモードを持った情報機器におい
て、パワーダウンモード時に給電が行なわれる集積回路
からの漏れ電流による不要な電池の消耗を抑えるように
する。 【構成】 パワーダウンモード時に集積回路３８、メモ
リ３７、ＣＰＵ３６は給電され、一方集積回路３９、Ｌ
ＣＤ４０、キーボード４１は無給電にされ電池３１の電
力消耗が防止される。このパワーダウンモード時にパワ
ーダウン信号４２が発生して、電源が供給される集積回
路３８の出力がハイインピーダンス状態に制御される。
集積回路３８の出力がハイインピーダンス状態になるの
で、この集積回路からの漏れ電流による不要な電源の消
耗を抑え、同容量の電源でより長時間使用可能な情報機
器が実現できるようになる。
て、パワーダウンモード時に給電が行なわれる集積回路
からの漏れ電流による不要な電池の消耗を抑えるように
する。 【構成】 パワーダウンモード時に集積回路３８、メモ
リ３７、ＣＰＵ３６は給電され、一方集積回路３９、Ｌ
ＣＤ４０、キーボード４１は無給電にされ電池３１の電
力消耗が防止される。このパワーダウンモード時にパワ
ーダウン信号４２が発生して、電源が供給される集積回
路３８の出力がハイインピーダンス状態に制御される。
集積回路３８の出力がハイインピーダンス状態になるの
で、この集積回路からの漏れ電流による不要な電源の消
耗を抑え、同容量の電源でより長時間使用可能な情報機
器が実現できるようになる。
Description
【０００１】
【産業上の利用分野】本発明は、情報機器、特にパワー
ダウンモード時に給電される集積回路と無給電になる集
積回路とを備えた情報機器に関する。
ダウンモード時に給電される集積回路と無給電になる集
積回路とを備えた情報機器に関する。
【０００２】
【従来の技術】ノート型パソコンや電子手帳などに代表
される情報機器においては、限られた電池容量において
いかに長時間使用できるかが重要な性能の一つとなって
いる。このため、従来より電力消費量を抑えるパワーダ
ウンモードを持った製品が実現されてきた。パワーダウ
ンモードでは、データ保持などに必要なＣＰＵ、メモリ
ー等にのみ電源を供給し、動作に不要な周辺回路の電源
を切る処理が行われ、電力の消費量を抑制している。
される情報機器においては、限られた電池容量において
いかに長時間使用できるかが重要な性能の一つとなって
いる。このため、従来より電力消費量を抑えるパワーダ
ウンモードを持った製品が実現されてきた。パワーダウ
ンモードでは、データ保持などに必要なＣＰＵ、メモリ
ー等にのみ電源を供給し、動作に不要な周辺回路の電源
を切る処理が行われ、電力の消費量を抑制している。
【０００３】
【発明が解決しようとする課題】しかし、同一装置内で
電源が供給されている集積回路と電源が供給されていな
い集積回路とが混在し互いに信号線が接続されている
と、電源が供給されている集積回路から電源が供給され
ていない集積回路に対して漏れ電流が流れてしまう。こ
れにより電池が不要に消耗され、装置の使用時間やデー
タ保持時間が短くなってしまうという欠点があった。
電源が供給されている集積回路と電源が供給されていな
い集積回路とが混在し互いに信号線が接続されている
と、電源が供給されている集積回路から電源が供給され
ていない集積回路に対して漏れ電流が流れてしまう。こ
れにより電池が不要に消耗され、装置の使用時間やデー
タ保持時間が短くなってしまうという欠点があった。
【０００４】本発明は、このような欠点を解決するため
になされたもので、パワーダウンモード時に更に電力消
耗を防止することが可能な情報機器を提供することを課
題とする。
になされたもので、パワーダウンモード時に更に電力消
耗を防止することが可能な情報機器を提供することを課
題とする。
【０００５】
【課題を解決するための手段】本発明によれば、この課
題を解決するために、パワーダウンモード時に電源が供
給される集積回路と電源が供給されない集積回路とを備
えた情報機器において、パワーダウンモード時にパワー
ダウンモードであることを示すパワーダウン信号を発生
する手段と、前記パワーダウン信号によりパワーダウン
モード時に電源が供給される集積回路の出力をハイイン
ピーダンス状態に制御する手段とを有する構成を採用し
た。
題を解決するために、パワーダウンモード時に電源が供
給される集積回路と電源が供給されない集積回路とを備
えた情報機器において、パワーダウンモード時にパワー
ダウンモードであることを示すパワーダウン信号を発生
する手段と、前記パワーダウン信号によりパワーダウン
モード時に電源が供給される集積回路の出力をハイイン
ピーダンス状態に制御する手段とを有する構成を採用し
た。
【０００６】
【作用】このような構成では、パワーダウンモード時に
パワーダウンモードであることを示すパワーダウン信号
が発生され、このパワーダウン信号に応答して電源が供
給される集積回路の出力がハイインピーダンス状態にな
るよう制御される。従って、この集積回路からの漏れ電
流による不要な電源の消耗を抑え、同容量の電源でより
長時間使用可能な情報機器が提供されるようになる。
パワーダウンモードであることを示すパワーダウン信号
が発生され、このパワーダウン信号に応答して電源が供
給される集積回路の出力がハイインピーダンス状態にな
るよう制御される。従って、この集積回路からの漏れ電
流による不要な電源の消耗を抑え、同容量の電源でより
長時間使用可能な情報機器が提供されるようになる。
【０００７】
【実施例】以下、図面に示す実施例に従い本発明を詳細
に説明する。
に説明する。
【０００８】図１と図２には、本発明の第１の実施例が
図示されている。図１は装置全体のブロック図である。
装置の電源となる電池３１からの電池電圧は、ＤＣ−Ｄ
Ｃコンバータ３２により適切な電圧に変換される。ＤＣ
−ＤＣコンバータ３２には、電源制御回路３３によりそ
れぞれ制御されるスイッチ回路３４、３５が接続され
る。電源制御回路３３によりスイッチ回路３４がオンに
されると、ＤＣ−ＤＣコンバータ３２から電源ＶＣＣ
（１）が集積回路３８、メモリ３７、ＣＰＵ３６に供給
され、一方、電源制御回路３３によりスイッチ回路３５
がオンにされると、ＤＣ−ＤＣコンバータ３２から電源
ＶＣＣ（２）が集積回路３９、ＬＣＤ（液晶表示器）、
キーボード４１に供給される。
図示されている。図１は装置全体のブロック図である。
装置の電源となる電池３１からの電池電圧は、ＤＣ−Ｄ
Ｃコンバータ３２により適切な電圧に変換される。ＤＣ
−ＤＣコンバータ３２には、電源制御回路３３によりそ
れぞれ制御されるスイッチ回路３４、３５が接続され
る。電源制御回路３３によりスイッチ回路３４がオンに
されると、ＤＣ−ＤＣコンバータ３２から電源ＶＣＣ
（１）が集積回路３８、メモリ３７、ＣＰＵ３６に供給
され、一方、電源制御回路３３によりスイッチ回路３５
がオンにされると、ＤＣ−ＤＣコンバータ３２から電源
ＶＣＣ（２）が集積回路３９、ＬＣＤ（液晶表示器）、
キーボード４１に供給される。
【０００９】電源制御回路３３には、パワーダウンモー
ド用操作スイッチ４３が設けられ、このスイッチ４３が
操作されると、パワーダウンモードになり、スイッチ３
５がオフにされるとともに、パワーダウン信号４２が発
生し、このパワーダウン信号が集積回路３８に入力され
る。
ド用操作スイッチ４３が設けられ、このスイッチ４３が
操作されると、パワーダウンモードになり、スイッチ３
５がオフにされるとともに、パワーダウン信号４２が発
生し、このパワーダウン信号が集積回路３８に入力され
る。
【００１０】集積回路３８は、図２に詳細に図示したよ
うに、その接続部分において、ラッチ回路２１を有し、
その出力信号は出力バッファ２２を介して出力端子２３
に導かれる。出力端子２３からの信号は、信号線２７を
介して集積回路３９の出力端子２５に導かれ、入力バッ
ファ２６を介して集積回路３９に取り込まれる。また、
集積回路３８は、入力端子２４を有し、この端子にパワ
ーダウン信号４２が入力される。パワーダウンモード時
には、パワーダウン信号４２がアクティブ（「Ｌ」状
態）になり、出力バッファ２２がハイインピーダンス状
態になる。一方、パワーダウンモード時にないときに
は、パワーダウン信号４２が非アクティブ（「Ｈ」状
態）になり、出力バッファ２２はローインピーダンス状
態になる。
うに、その接続部分において、ラッチ回路２１を有し、
その出力信号は出力バッファ２２を介して出力端子２３
に導かれる。出力端子２３からの信号は、信号線２７を
介して集積回路３９の出力端子２５に導かれ、入力バッ
ファ２６を介して集積回路３９に取り込まれる。また、
集積回路３８は、入力端子２４を有し、この端子にパワ
ーダウン信号４２が入力される。パワーダウンモード時
には、パワーダウン信号４２がアクティブ（「Ｌ」状
態）になり、出力バッファ２２がハイインピーダンス状
態になる。一方、パワーダウンモード時にないときに
は、パワーダウン信号４２が非アクティブ（「Ｈ」状
態）になり、出力バッファ２２はローインピーダンス状
態になる。
【００１１】次に、このような構成において、装置の動
作を説明する。
作を説明する。
【００１２】今、装置が通常モードで動作している場合
は、装置のすべての回路に電源が供給されている。すな
わち、電源制御回路３３によってスイッチ回路３４及び
スイッチ回路３５が共にオンとなり、集積回路３８、メ
モリ３７、ＣＰＵ３６は電源ＶＣＣ（１）により給電さ
れ、一方集積回路３９、ＬＣＤ４０、キーボード４１は
電源ＶＣＣ（２）により給電される。
は、装置のすべての回路に電源が供給されている。すな
わち、電源制御回路３３によってスイッチ回路３４及び
スイッチ回路３５が共にオンとなり、集積回路３８、メ
モリ３７、ＣＰＵ３６は電源ＶＣＣ（１）により給電さ
れ、一方集積回路３９、ＬＣＤ４０、キーボード４１は
電源ＶＣＣ（２）により給電される。
【００１３】このとき、パワーダウン信号４２は「Ｈ」
レベル、すなわち非アクティブとなっており、出力バッ
ファ２２はローインピーダンス状態となって、出力バッ
ファからの出力信号は出力端子２３から出力される。こ
れが集積回路３９の入力端子２５を通して入力バッファ
２６に流れ込む。
レベル、すなわち非アクティブとなっており、出力バッ
ファ２２はローインピーダンス状態となって、出力バッ
ファからの出力信号は出力端子２３から出力される。こ
れが集積回路３９の入力端子２５を通して入力バッファ
２６に流れ込む。
【００１４】次に、パワーダウンモード用操作スイッチ
４３が操作されてオンになると、電源制御回路３３がこ
れを検出してシステムをパワーダウンモードにする。す
なわち、スイッチ回路３４はオンのまま電源ＶＣＣ
（１）が各回路ないし素子に供給され続けるが、スイッ
チ回路３５はオフとなり電源ＶＣＣ（２）が切られ、集
積回路３９、ＬＣＤ４０、キーボード４１は無給電とな
る。さらにパワーダウン信号４２がアクティブとなって
「Ｌ」レベルとなり、出力バッファ２２をハイインピー
ダンス状態にする。出力バッファ２２がハイインピーダ
ンス状態になったことで出力端子２３から入力端子２５
を経て入力バッファ２６に流れる電流がカットされ、集
積回路３８から集積回路３９に対して不要な漏れ電流が
流れることが防止される。
４３が操作されてオンになると、電源制御回路３３がこ
れを検出してシステムをパワーダウンモードにする。す
なわち、スイッチ回路３４はオンのまま電源ＶＣＣ
（１）が各回路ないし素子に供給され続けるが、スイッ
チ回路３５はオフとなり電源ＶＣＣ（２）が切られ、集
積回路３９、ＬＣＤ４０、キーボード４１は無給電とな
る。さらにパワーダウン信号４２がアクティブとなって
「Ｌ」レベルとなり、出力バッファ２２をハイインピー
ダンス状態にする。出力バッファ２２がハイインピーダ
ンス状態になったことで出力端子２３から入力端子２５
を経て入力バッファ２６に流れる電流がカットされ、集
積回路３８から集積回路３９に対して不要な漏れ電流が
流れることが防止される。
【００１５】次に本発明の第２の実施例を図３に示す。
この実施例は、第１の実施例における電源制御回路にマ
イクロコンピュータを使用した例である。マイクロコン
ピュータ６１は、ＣＰＵ６２、プログラムを格納するＲ
ＯＭ６３、データを格納するＲＡＭ６４、Ａ／Ｄコンバ
ータ６５、Ｉ／Ｏポート６６からなる。また、ＤＣ−Ｄ
Ｃコンバータ３２から電圧ないし電源ＶＣＣ（１）、Ｖ
ＣＣ（２）は、マイクロコンピュータ６１のＩ／Ｏポー
ト６６からの信号によりオン／オフされるスイッチ回路
３４、３５を介して図１の各回路ないし素子に供給され
る。またＩ／Ｏポートからパワーダウン信号４２が出力
される。
この実施例は、第１の実施例における電源制御回路にマ
イクロコンピュータを使用した例である。マイクロコン
ピュータ６１は、ＣＰＵ６２、プログラムを格納するＲ
ＯＭ６３、データを格納するＲＡＭ６４、Ａ／Ｄコンバ
ータ６５、Ｉ／Ｏポート６６からなる。また、ＤＣ−Ｄ
Ｃコンバータ３２から電圧ないし電源ＶＣＣ（１）、Ｖ
ＣＣ（２）は、マイクロコンピュータ６１のＩ／Ｏポー
ト６６からの信号によりオン／オフされるスイッチ回路
３４、３５を介して図１の各回路ないし素子に供給され
る。またＩ／Ｏポートからパワーダウン信号４２が出力
される。
【００１６】このような構成において、ＣＰＵ６２は、
あらかじめＲＯＭ６３に組み込まれた所定のプログラム
によって、電池３１の電圧がある特定の電圧以下に下が
るとシステム全体をパワーダウンモードにする。すなわ
ち、Ａ／Ｄコンバータ６５によって一定期間ごとに電池
３１の電圧を監視し、この電圧があらかじめ指定された
電圧以下に下がるとパワーダウンモードに入るべきと判
断し、Ｉ／Ｏポート６６を介してスイッチ回路３４をオ
ンのままにし、スイッチ回路３５をオンからオフにす
る。これにより集積回路３９、ＬＣＤ４０、キーボード
４１は無給電となる。さらにパワーダウン信号４２がア
クティブ状態、すなわち「Ｌ」レベルにし、これによっ
て集積回路３８の出力バッファ２２をハイインピーダン
ス状態にする。これにより集積回路３８から集積回路３
９に対して不要な漏れ電流が流れることが防止される。
あらかじめＲＯＭ６３に組み込まれた所定のプログラム
によって、電池３１の電圧がある特定の電圧以下に下が
るとシステム全体をパワーダウンモードにする。すなわ
ち、Ａ／Ｄコンバータ６５によって一定期間ごとに電池
３１の電圧を監視し、この電圧があらかじめ指定された
電圧以下に下がるとパワーダウンモードに入るべきと判
断し、Ｉ／Ｏポート６６を介してスイッチ回路３４をオ
ンのままにし、スイッチ回路３５をオンからオフにす
る。これにより集積回路３９、ＬＣＤ４０、キーボード
４１は無給電となる。さらにパワーダウン信号４２がア
クティブ状態、すなわち「Ｌ」レベルにし、これによっ
て集積回路３８の出力バッファ２２をハイインピーダン
ス状態にする。これにより集積回路３８から集積回路３
９に対して不要な漏れ電流が流れることが防止される。
【００１７】上述した各実施例では、パワーダウンモー
ド時に集積回路の一つの出力端子がハイインピーダンス
状態にされたが、集積回路の他のすべての出力端子ある
いは選択された出力端子をハイインピーダンス状態にす
るようにしてもよい。
ド時に集積回路の一つの出力端子がハイインピーダンス
状態にされたが、集積回路の他のすべての出力端子ある
いは選択された出力端子をハイインピーダンス状態にす
るようにしてもよい。
【００１８】
【発明の効果】以上説明したように本発明によれば、パ
ワーダウンモードを持った情報機器において、パワーダ
ウンモード時にパワーダウン信号を発生させ、このパワ
ーダウン信号によりパワーダウンモード時に給電が行な
われる集積回路の出力端子をハイインピーダンス状態に
するようにしているので、この集積回路からの漏れ電流
による不要な電池の消耗を抑え、より長時間使用可能な
携帯装置が実現できるようになる。
ワーダウンモードを持った情報機器において、パワーダ
ウンモード時にパワーダウン信号を発生させ、このパワ
ーダウン信号によりパワーダウンモード時に給電が行な
われる集積回路の出力端子をハイインピーダンス状態に
するようにしているので、この集積回路からの漏れ電流
による不要な電池の消耗を抑え、より長時間使用可能な
携帯装置が実現できるようになる。
【図１】第１の実施例の全体構成を示すブロック図であ
る。
る。
【図２】第１の実施例における集積回路の接続部分の内
部構成例を示した回路図である。
部構成例を示した回路図である。
【図３】第２の実施例で電源制御をマイクロコンピュー
タで行なう構成を示すブロック図である。
タで行なう構成を示すブロック図である。
３１ 電池 ３２ ＤＣ−ＤＣコンバータ ３３ 電源制御回路 ３４、３５ スイッチ回路 ３６ ＣＰＵ ３７ メモリ ３８、３９ 集積回路 ４０ ＬＣＤ ４１ キーボード
Claims (4)
- 【請求項１】 パワーダウンモード時に電源が供給され
る集積回路と電源が供給されない集積回路とを備えた情
報機器において、 パワーダウンモード時にパワーダウンモードであること
を示すパワーダウン信号を発生する手段と、 前記パワーダウン信号によりパワーダウンモード時に電
源が供給される集積回路の出力をハイインピーダンス状
態に制御する手段と、 を有することを特徴とする情報機器。 - 【請求項２】 パワーダウン信号がスイッチ操作により
発生されることを特徴とする請求項１に記載の情報機
器。 - 【請求項３】 パワーダウン信号がマイクロコンピュー
タによって発生されることを特徴とする請求項１に記載
の情報機器。 - 【請求項４】 パワーダウン信号がバッテリーの消耗状
態のときに発生されることを特徴とする請求項１または
３に記載の情報機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125503A JPH08320743A (ja) | 1995-05-25 | 1995-05-25 | 情報機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125503A JPH08320743A (ja) | 1995-05-25 | 1995-05-25 | 情報機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08320743A true JPH08320743A (ja) | 1996-12-03 |
Family
ID=14911736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125503A Pending JPH08320743A (ja) | 1995-05-25 | 1995-05-25 | 情報機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08320743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048409A (ja) * | 2007-08-20 | 2009-03-05 | Canon Inc | インターフェース回路及び該回路を備えた集積回路装置 |
-
1995
- 1995-05-25 JP JP7125503A patent/JPH08320743A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048409A (ja) * | 2007-08-20 | 2009-03-05 | Canon Inc | インターフェース回路及び該回路を備えた集積回路装置 |
| US8533364B2 (en) | 2007-08-20 | 2013-09-10 | Canon Kabushiki Kaisha | Apparatus that prevent a malfunction of the circuit and reduce power consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2747971B2 (ja) | 携帯用情報処理機器の電源供給装置およびその駆動方法 | |
| US7085943B2 (en) | Method and circuitry for controlling supply voltage in a data processing system | |
| KR920002245B1 (ko) | 밧데리 구동 휴대용 기기 | |
| US6065124A (en) | Computer system having power saving and management function and method of controlling the same | |
| US5737616A (en) | Power supply circuit with power saving capability | |
| US5729061A (en) | Over discharge protection circuit for a rechargeable battery | |
| US6775784B1 (en) | Power supply control circuit and method for cutting off unnecessary power to system memory in the power-off state | |
| US6701442B1 (en) | Power management circuit for selectively applying power to network monitoring circuitry which monitors the receipt of network wake-up messages | |
| KR910006825A (ko) | 랩톤 컴퓨터용 전원 관리 장치 | |
| JP2003067092A (ja) | 中央処理装置用電源供給器 | |
| USRE38891E1 (en) | Programmable load transient compensator for reducing the transient response time to a load capable of operating at multiple power consumption levels | |
| JP3459692B2 (ja) | 電源装置 | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| JP2004215413A (ja) | 電子機器および電子機器の電力制御方法 | |
| KR100677068B1 (ko) | 휴대용 정보 단말기의 전원 관리장치 및 그 방법 | |
| JP2784979B2 (ja) | 携帯型端末情報処理装置 | |
| JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JP2527998Y2 (ja) | 携帯型電子機器 | |
| JPH11296265A (ja) | 電源スイッチ監視回路 | |
| KR0167697B1 (ko) | 다단계 절전형 컴퓨터 | |
| JP2984277B2 (ja) | 電子機器装置 | |
| KR20000007432A (ko) | 이동 무선 단말기의 절전형 백라이트 구동장치 | |
| JPH0816275A (ja) | 省電力型計算機 | |
| KR100776002B1 (ko) | 컴퓨터시스템 및 그 제어방법 |