JPH08320895A - カスタムレイアウト用回路解析装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はカスタムレイアウト手法を用いるＬ
ＳＩ設計において、回路設計時にレイアウトを考慮して
特性解析を行う回路解析装置を提供する。 【構成】 設計者は入力装置１００及び表示装置２００
を用いて回路図を入力するとともに、用意されたトラン
ジスタの配置パターンから想定するパターン５０を選択
し、回路図中のトランジスタに対してパターン使用を指
示する。ソースファイル生成装置５００は設計者により
入力された回路図の素子結合情報と配置パターン指示情
報４０からトランジスタの容量値を実際のレイアウトに
即して付加した解析用ソースファイル６０を生成し、回
路解析装置７００によって解析を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はカスタムレイアウト手法
を用いるＬＳＩの回路設計に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩの高速化に伴い、回路設計
時の遅延解析はますます精度を要求されている。スタン
ダードセルライブラリを用いたＬＳＩ設計では、設計開
始時に各論理ゲートのレイアウト及び遅延が確定してお
り、ライブラリデータを基に各機能ブロックの論理合成
を行った後ブロック内レイアウト、ブロック間レイアウ
トへと進む。論理合成時の遅延見積りと実際の遅延との
差異については、近年論理合成段階でチップレイアウト
を考慮する方法が用いられるようになり、かなり精度よ
く設計が行われるようになってきた（特許公開 平６−
１８０７３３参照）。一方、カスタムレイアウト手法を
用いる設計においてはまずスケマティック回路について
の設計及び回路解析を行い、回路決定後にレイアウト設
計し、レイアウト設計終了後にレイアウトより容量及び
抵抗成分を抽出して再度回路評価を行なっていた。

【０００３】

【発明が解決しようとする課題】しかし、上記の方法に
おいては、レイアウトによってトランジスタ自体の遅延
値が変動するため、回路設計時の遅延解析結果と実際の
レイアウト後の遅延評価結果の差が大きいという問題点
を有している。特にアナログ回路においてはトランジス
タ幅の大きな回路が多く、並列及び直列トランジスタが
現われる頻度が大きいため、ドレイン・ソース容量が実
際より非常に重い条件で回路解析を行うこととなり、回
路設計時の特性評価が実際の特性とくいちがう。この
為、レイアウト後の回路解析で特性に問題が発見された
場合にはブロック内の設計のやり直しとなり、非常な工
数がかかる。また特性の点で問題が認められなかった場
合でも、不適切な解析を元に設計を行った為に、面積が
不必要に大きくなる問題がある。

【０００４】従って本発明は上記問題点に鑑み、回路設
計時にある程度のレイアウトイメージを取入れ、トラン
ジスタの並列や直列、曲げを考慮したトランジスタ容量
モデルにより実際のレイアウト回路に即して精度良く回
路設計を行い、面積を抑え、レイアウト後の回路特性を
保証する回路設計装置を提供するものである。

【０００５】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の第一の請求項における回路解析装置は、あ
らかじめ用意されたトランジスタの配置パターンを格納
する格納装置と、回路素子結合情報を入力し、前記配置
パターンのうち必要な少なくとも１つのパターンを選択
するための入出力インタフェースと、前記回路素子結合
情報と前記配置パターンとからトランジスタの容量値を
算出し、前記回路素子結合情報を元に前記算出した容量
値を付加した解析用ソースファイルを生成する機能を持
つコンパイラと、前記ソースファイルを用いて前記回路
を解析する解析ツールという構成を採用する。

【０００６】本発明の第二の請求項は、さらに用意する
トランジスタの配置パターンとして並列トランジスタ、
直列トランジスタ及びゲートを曲げたトランジスタのパ
ターンを用意したものである。

【０００７】

【作用】本発明の第一の請求項では上記した構成によっ
て、回路設計時に設計者が用意されたトランジスタの配
置パターンから想定するパターンを選択し、コンパイラ
が適した容量をトランジスタに付加して解析用ファイル
を生成することにより、不要な容量がトランジスタに付
加されることを防ぎ、精度良い回路解析のもとで面積を
抑え、レイアウト後の特性を保証することが可能とな
る。

【０００８】本発明の第二の請求項では上記した構成に
よって、並列及び直列トランジスタ、曲げたトランジス
タのレイアウトに対応した容量値を考慮した回路解析が
可能となる。

【０００９】

【実施例】以下本発明の実施例の回路解析装置につい
て、図面を参照しながら説明する。図１は本発明の実施
例における回路解析装置の構成図である。

【００１０】図１において、入力装置１００は設計者が
回路図や装置への指示を入力するためのキーボード及び
マウスから構成される。

【００１１】表示装置２００は装置が設計者に対し回路
図入力画面やトランジスタの配置パターン選択画面、さ
らに解析条件及び解析結果表示画面を表示するためのデ
ィスプレイである。入出力制御装置３００は入力装置１
００からの入力データ１０を受信し、表示装置２００へ
の表示データ２０を送信し、さらに入力装置１００にお
いて入力された回路図を、後述する回路解析ツール７０
０で使用されるフォーマットで回路素子結合情報９０と
して出力し、また入力時及び表示時のエディタやグラフ
ィック画面を制御する機能を持つ。

【００１２】配置パターン記憶装置４００はあらかじめ
作成されたトランジスタの配置パターン情報を格納して
いるディスクであり、入出力制御装置３００や次に述べ
るソースファイル生成装置５００に配置パターン情報３
０及び５０を出力する。

【００１３】ソースファイル生成装置５００は入出力制
御装置３００から回路素子結合情報とパターン指示情報
４０を受け、配置パターン記憶装置４００より配置パタ
ーン情報ｂ５０を受け取る。さらにソースファイル生成
装置５００は入出力制御装置３００から出力された回路
素子結合情報と受け取った配置パターン情報５０から容
量値を算出し、設計者より事前に指示された解析条件か
らレイアウトを考慮した、つまり容量値を付加した解析
用ソースファイル６０を生成する機能を持つコンパイラ
である。

【００１４】パラメータ記憶装置６００は回路解析用の
トランジスタモデルパラメータを格納したディスクであ
る。

【００１５】回路解析装置７００はソースファイル生成
装置５００から出力された回路解析用ソースファイル６
０とパラメータ記憶装置６００から出力されたモデルパ
ラメータ７０を用いて回路解析を行う解析ツールであ
り、入出力制御装置３００に解析結果８０を出力する機
能を持つ。

【００１６】以上のように構成された回路解析装置につ
いて、以下図を用いてその動作を説明する。

【００１７】図１において、設計者は入出力制御装置３
００が提供する回路図エディタを用い、入力装置１００
と表示装置２００を通じて解析したい回路図を入力す
る。回路図入力の一例を図２に示す。図２に示す様に、
回路図はトランジスタ、容量素子、抵抗素子、別途入力
されたトランジスタの集合を示すアイコン等によって構
成される。また、設計者は図２において『ＬＡＹ０』
『ＬＡＹ１』と示したように、レイアウトを考慮させた
いトランジスタに規定の属性名を付加し、後に回路素子
結合情報の中で区別可能なようにしておく。ここで同一
のレイアウトパターンを取るトランジスタに対しては、
同一の属性名を付加することとする。また、アイコンに
レイアウトを考慮させたいトランジスタが含まれる場合
には、アイコンが示すトランジスタレベルの回路を入力
する際に属性名を付加しておく必要がある。入力が終了
すると入出力制御装置３００は、回路図エディタ上の情
報をあらかじめ定められたフォーマットの回路素子結合
情報として出力し、ソースファイル生成装置５００に送
信する。

【００１８】次に入出力制御装置３００は配置パターン
記憶装置４００から配置パターン情報を読み込み、表示
装置２００に選択可能な配置パターンのバリエーション
を表示する。図３に配置パターンとして用意されるライ
ンナップの一例を示す。ここでは配置パターンとして並
列、直列、曲げの基本パターンと、ソース・ドレインの
区別が用意される場合について説明する。図においてＳ
はソース領域を示し、Ｄはドレイン領域を示す。斜線の
部分はゲートである。ソース・ドレイン領域の間にある
のはゲートである。黒で示されているのは配線である。
図３における（Ａ）と（Ｂ）は並列トランジスタを示
し、それぞれ共有していない部分は配線によって接続さ
れる。（Ｃ）は直列トランジスタを示す。ここでも直列
の中間ノードは共有化されている。（Ｄ）及び（Ｅ）は
トランジスタを曲げてレイアウトした場合を示してい
る。これらの５つのパターンではいずれもソース・ドレ
イン面積が単体トランジスタを組合せた場合とは異なっ
ている為、容量値の算出法も単体トランジスタの場合と
は異なる。レイアウトを考慮しない場合、並列数が２で
あるトランジスタはソース・ドレイン共２つずつ計算さ
れる。しかし、実際には図３（Ｂ）のレイアウトをする
とドレイン容量は半分で済むことになる。又、トランジ
スタを曲げた場合には、図３（Ｅ）のレイアウトをする
とソース容量がまっすぐで同サイズのトランジスタより
も小さくなる。設計者は入出力制御装置３００が提供す
る配置パターン選択の指示に従い、表示された配置パタ
ーンから想定するレイアウトに合致するものを選び、回
路図入力の際に付加した属性名をそのパターンに対して
指定し、必要な場合にはパラメータとして並列数を入力
する。さらに、設計者は選択画面の指示に従い解析の種
別、解析範囲、解析温度、入力信号波形等の回路解析の
条件を入力する。

【００１９】設計者によって入力された以上の指示情報
は入出力制御装置３００を通してソースファイル生成装
置５００に送られ、ソースファイル生成装置５００はそ
の指示情報を基に配置パターン情報記憶装置４００から
配置パターン情報を得て、回路素子結合情報を基に各ト
ランジスタのソース・ドレイン・ゲート容量を算出し、
解析条件を付加して解析用ソースファイルを再生成し、
回路解析ツール７００に送信する。

【００２０】回路解析ツール７００は、受信したソース
ファイルとパラメータ記憶装置５００より得たシミュレ
ーション用モデルパラメータとを用いて回路解析を行
う。解析結果を入出力制御装置３００に送信し、設計者
は表示装置２００によって解析結果を確認する。

【００２１】以上のように本実施例によれば、あらかじ
めトランジスタの配置パターンのラインナップを作成し
ておき、設計者が回路設計時に想定したレイアウトを選
択することで簡単にレイアウトを考慮した精度良い回路
解析を行い、レイアウト後の回路特性を保証し、面積を
小さくする回路設計を可能にする。

【００２２】

【発明の効果】以上のようにに本発明の第一の請求項の
回路解析装置は、あらかじめ用意されたトランジスタの
配置パターンと、回路結合情報入力手段と、配置パター
ン及び回路結合情報からトランジスタの容量値を算出し
て解析用ソースファイルを生成するコンパイラと、ソー
スファイルを基に回路解析を行う解析ツールを設けるこ
とよって、不要な容量がトランジスタに付加されること
を防ぎ、精度良い回路設計のもとで設計通りの特性を
得、面積を抑えることが可能となる。

【００２３】本発明の第二の請求項の回路解析装置は、
並列及び直列トランジスタ、さらに曲げたトランジスタ
のパターンを用意することにより、以上のパターンを含
む回路に関して精度良い回路解析を行うことが可能とな
る。

【図面の簡単な説明】

【図１】本発明の実施例における回路解析装置の構成図

【図２】同実施例における回路の入力例を示した図

【図３】同実施例におけるトランジスタの配置パターン
の表示図

【符号の説明】

１０ 入力データ ２０ 表示データ ３０ 配置パターン情報ａ ４０ 回路素子結合情報及びパターン指示情報 ５０ 配置パターン情報ｂ ６０ 解析用ソースファイル ７０ トランジスタモデルパラメータ ８０ 解析結果データ １００ 入力装置 ２００ 表示装置 ３００ 入出力制御装置 ４００ 配置パターン記憶装置 ５００ ネットリスト生成装置 ６００ パラメータ記憶装置 ７００ 回路解析装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】あらかじめ容易されたトランジスタの配置
   パターンを格納する格納装置と、 回路素子結合情報を入力し、前記配置パターンのうち必
   要な少なくとも１つのパターンを選択するための入出力
   インタフェースと、 前記回路素子結合情報と前記配置パターンとからトラン
   ジスタの容量値を算出し、前記回路素子結合情報を元に
   前記算出した容量値を付加した解析用ソースファイルを
   生成する機能を持つコンパイラと、 前記ソースファイルを用いて前記回路を解析する解析ツ
   ールとを備えたカスタムレイアウト用回路解析装置。
2. 【請求項２】前記トランジスタ配置パターンは並列トラ
   ンジスタ、直列トランジスタ及び曲げたトランジスタを
   含んだことを特徴とする請求項１記載のカスタムレイア
   ウト用回路解析装置。