JPH0832175A - 半導体レーザ素子の製造方法 - Google Patents
半導体レーザ素子の製造方法Info
- Publication number
- JPH0832175A JPH0832175A JP18547794A JP18547794A JPH0832175A JP H0832175 A JPH0832175 A JP H0832175A JP 18547794 A JP18547794 A JP 18547794A JP 18547794 A JP18547794 A JP 18547794A JP H0832175 A JPH0832175 A JP H0832175A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- laser device
- cladding layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims description 25
- 238000005253 cladding Methods 0.000 claims description 22
- 230000003287 optical effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000012010 growth Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 23
- 239000010408 film Substances 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 電流ブロック層を容易に製造し得る半導体レ
ーザ素子の製造方法を提供すること。 【構成】 Ｎ型ＩｎＰ基板１上の光導波路形成領域Ｒを
狭んでＳiＯ2層２、２’を形成する。次いで、領域Ｒに
Ｎ型ＩｎＰクラッド層３、活性層４、Ｐクラッド型Ｉｎ
Ｐ層５及びＰ型ＩｎＧａＡｓクラッド層１１を順次積層
成長させる。この場合、積層断面は三角形状となる。次
いで、ＳiＯ2層２、２’の内側部分を除去した後に、Ｐ
型ＩｎＰ層６−１、Ｎ型ＩｎＰ層１２、Ｐ型ＩｎＰ層６
−２を順次積層成長させて電流ブロック層を形成する。
ーザ素子の製造方法を提供すること。 【構成】 Ｎ型ＩｎＰ基板１上の光導波路形成領域Ｒを
狭んでＳiＯ2層２、２’を形成する。次いで、領域Ｒに
Ｎ型ＩｎＰクラッド層３、活性層４、Ｐクラッド型Ｉｎ
Ｐ層５及びＰ型ＩｎＧａＡｓクラッド層１１を順次積層
成長させる。この場合、積層断面は三角形状となる。次
いで、ＳiＯ2層２、２’の内側部分を除去した後に、Ｐ
型ＩｎＰ層６−１、Ｎ型ＩｎＰ層１２、Ｐ型ＩｎＰ層６
−２を順次積層成長させて電流ブロック層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザ素子の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】光通信技術の進歩にともない半導体レー
ザの適用分野は、基幹伝送系から加入者、ＬＡＮ、デー
タリンク等のシステムに急速に広がりつつある。これら
の分野で用いられる半導体レーザ素子は、さまざまな環
境でかつ大量に使われることから、耐環境性能に優れか
つ低価格であることが要求されており、活発な研究開発
が行われている。こうした要求を満たすためには、薄膜
の大面積高均一成長が可能でかつ活性層幅の大面積高均
一制御が可能な有機金属気相成長法（ＭＯＶＰＥ）を用
いた選択成長が有効である。
ザの適用分野は、基幹伝送系から加入者、ＬＡＮ、デー
タリンク等のシステムに急速に広がりつつある。これら
の分野で用いられる半導体レーザ素子は、さまざまな環
境でかつ大量に使われることから、耐環境性能に優れか
つ低価格であることが要求されており、活発な研究開発
が行われている。こうした要求を満たすためには、薄膜
の大面積高均一成長が可能でかつ活性層幅の大面積高均
一制御が可能な有機金属気相成長法（ＭＯＶＰＥ）を用
いた選択成長が有効である。
【０００３】図４、図５、図６を参照して従来の半導体
レーザ素子の製造方法を説明する。
レーザ素子の製造方法を説明する。
【０００４】まず、図４の（Ａ）を参照すると、（１０
０）方位のＮ型インジウムリン（ＩｎＰ）基板１上に、
ＣＶＤ法により厚さ約２０００Åの二酸化シリコン（Ｓ
iＯ2）層を推積し、これをフォトリソグラフィ法により
幅１０μｍ、間隔２μｍの２つの誘電体薄膜ストライプ
２、２’を形成する。これら２つの誘電体薄膜ストライ
プ２、２’の間を光導波路形成領域Ｒと称する。
０）方位のＮ型インジウムリン（ＩｎＰ）基板１上に、
ＣＶＤ法により厚さ約２０００Åの二酸化シリコン（Ｓ
iＯ2）層を推積し、これをフォトリソグラフィ法により
幅１０μｍ、間隔２μｍの２つの誘電体薄膜ストライプ
２、２’を形成する。これら２つの誘電体薄膜ストライ
プ２、２’の間を光導波路形成領域Ｒと称する。
【０００５】次に、図４の（Ｂ）を参照すると、減圧Ｍ
ＯＶＰＥ法により、膜厚約１０００Å、キャリア濃度約
１×１０18／ｃｍ3のＳiドープＮ型ＩｎＰクラッド層
３、発光波長１.３μｍ組成のＩｎＧａＡｓＰ多重量子
井戸（ＭＱＷ）活性層４、及びキャリア濃度約５×１０
17／ｃｍ3のＺｎドープＰ型ＩｎＰクラッド層５を選択
成長する。なお、膜厚は光導波路形成領域Ｒにおける値
である。
ＯＶＰＥ法により、膜厚約１０００Å、キャリア濃度約
１×１０18／ｃｍ3のＳiドープＮ型ＩｎＰクラッド層
３、発光波長１.３μｍ組成のＩｎＧａＡｓＰ多重量子
井戸（ＭＱＷ）活性層４、及びキャリア濃度約５×１０
17／ｃｍ3のＺｎドープＰ型ＩｎＰクラッド層５を選択
成長する。なお、膜厚は光導波路形成領域Ｒにおける値
である。
【０００６】次に、図５の（Ａ）を参照すると、誘電体
薄膜ストライプ２、２’を光導波路形成領域Ｒ側の内側
部分を除去し、各誘電体薄膜ストライプ２、２’の幅を
約６μｍとする。
薄膜ストライプ２、２’を光導波路形成領域Ｒ側の内側
部分を除去し、各誘電体薄膜ストライプ２、２’の幅を
約６μｍとする。
【０００７】次に、図５の（Ｂ）を参照すると、残され
た各誘電体薄膜ストライプ２、２’をマスクとして、膜
厚約２μｍ、キャリア濃度約５×１０17／ｃｍ3のＰ型
ＩｎＰ層６及び膜厚約０.３μｍ、キャリア濃度約１×
１０19／ｃｍ3のＰ+型ＩｎＧａＡｓＰコンタクト層７を
選択成長する。
た各誘電体薄膜ストライプ２、２’をマスクとして、膜
厚約２μｍ、キャリア濃度約５×１０17／ｃｍ3のＰ型
ＩｎＰ層６及び膜厚約０.３μｍ、キャリア濃度約１×
１０19／ｃｍ3のＰ+型ＩｎＧａＡｓＰコンタクト層７を
選択成長する。
【０００８】次に、図６の（Ａ）を参照すると、誘電体
薄膜ストライプ２、２’を除去し、再びＣＶＤ法により
ＳiＯ2よりなる誘電体薄膜８を全面に推積し、光導電路
形成領域Ｒ上の幅約１.５μｍのストライプ状８ａに除
去する。
薄膜ストライプ２、２’を除去し、再びＣＶＤ法により
ＳiＯ2よりなる誘電体薄膜８を全面に推積し、光導電路
形成領域Ｒ上の幅約１.５μｍのストライプ状８ａに除
去する。
【０００９】次に、図６の（Ｂ）を参照すると、上部に
電極層９、下部に電極層１０を形成し、これにより、半
導体レーザ素子が完成する。
電極層９、下部に電極層１０を形成し、これにより、半
導体レーザ素子が完成する。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
従来方法により製造された半導体レーザ素子を、高温、
低しきい値、かつ低電流で駆動させるためには、リーク
電流を防止する電流ブロック層が必要であるが、光電波
路形成領域上部のみをマスクすることによるフォトリソ
グラフィ及びエッチング技術を組合せて行う方法によら
なければならず、繁雑かつ困難であった。 なお、図７
にＩｎＰ層内にＮ型ＩｎＰ層６'を設けることにより電
流ブロック層（６、６'）を形成した半導体レーザ素子
を示す。従って、本発明の目的は、電流ブロック層を容
易に製造し得る半導体レーザ素子の製造方法を提供する
ことにある。
従来方法により製造された半導体レーザ素子を、高温、
低しきい値、かつ低電流で駆動させるためには、リーク
電流を防止する電流ブロック層が必要であるが、光電波
路形成領域上部のみをマスクすることによるフォトリソ
グラフィ及びエッチング技術を組合せて行う方法によら
なければならず、繁雑かつ困難であった。 なお、図７
にＩｎＰ層内にＮ型ＩｎＰ層６'を設けることにより電
流ブロック層（６、６'）を形成した半導体レーザ素子
を示す。従って、本発明の目的は、電流ブロック層を容
易に製造し得る半導体レーザ素子の製造方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、まず、半導体基板上に光導波路形成領域
を狭んで対向する２つの誘電体薄膜ストライプを形成す
る。この光導波路形成領域に第１のＩｎＰクラッド層、
活性層、第２のＩｎＰクラッド層、及びＩｎＧａＡｓク
ラッド層を順次積層成長させ、このＩｎＧａＡｓクラッ
ド層を成長しにくい面で被われるまで成長させる。次い
で、２つの誘電体薄膜ストライプの対向する内側部分を
少なくとも除去し、その後に、積層された多層全面に電
流ブロック層を成長させるものである。
めに本発明は、まず、半導体基板上に光導波路形成領域
を狭んで対向する２つの誘電体薄膜ストライプを形成す
る。この光導波路形成領域に第１のＩｎＰクラッド層、
活性層、第２のＩｎＰクラッド層、及びＩｎＧａＡｓク
ラッド層を順次積層成長させ、このＩｎＧａＡｓクラッ
ド層を成長しにくい面で被われるまで成長させる。次い
で、２つの誘電体薄膜ストライプの対向する内側部分を
少なくとも除去し、その後に、積層された多層全面に電
流ブロック層を成長させるものである。
【００１２】
【作用】上述の手段によれば、ＩｎＰクラッド層は、
（１１１）Ｂ面での成長速度は他の面方位に比べて遅い
が、第２のＩｎＰクラッド層の断面が（１１１）Ｂ側壁
面で構成された三角形状になる時点まで成長させかつそ
の時点で成長を停止するのは困難である。このため、
（１１１）Ｂ面で成長を止めるためにはＶ族組成がＰよ
りもＡｓの方が有利であるので、最上層にＩｎＧａＡｓ
クラッド層を採用する。これにより、光導電路形成領域
での選択成長したＩｎＰクラッド層、活性層、ＩｎＰク
ラッド層、ＩｎＧａＡｓクラッド層の断面は自己整合的
に（１１１）Ｂ面側壁面で囲まれた三角形状となる。こ
の結果、電流ブロック層の成長はこの三角形状の側壁に
沿って行わることになる。つまり、２回の成長で半導体
レーザ素子を製造する。なお、Ａ面はIII族面、Ｂ面は
Ｖ族面を現す。
（１１１）Ｂ面での成長速度は他の面方位に比べて遅い
が、第２のＩｎＰクラッド層の断面が（１１１）Ｂ側壁
面で構成された三角形状になる時点まで成長させかつそ
の時点で成長を停止するのは困難である。このため、
（１１１）Ｂ面で成長を止めるためにはＶ族組成がＰよ
りもＡｓの方が有利であるので、最上層にＩｎＧａＡｓ
クラッド層を採用する。これにより、光導電路形成領域
での選択成長したＩｎＰクラッド層、活性層、ＩｎＰク
ラッド層、ＩｎＧａＡｓクラッド層の断面は自己整合的
に（１１１）Ｂ面側壁面で囲まれた三角形状となる。こ
の結果、電流ブロック層の成長はこの三角形状の側壁に
沿って行わることになる。つまり、２回の成長で半導体
レーザ素子を製造する。なお、Ａ面はIII族面、Ｂ面は
Ｖ族面を現す。
【００１３】
【実施例】図１、図２、図３は本発明に係る半導体レー
ザ素子の製造方法の一実施例を示す断面図である。
ザ素子の製造方法の一実施例を示す断面図である。
【００１４】まず、図１の（Ａ）を参照すると、図４の
（Ａ）と同様に、（１００）方位のＮ型ＩｎＰ基板１上
に、ＣＶＤ法により厚さ約２０００ÅのＳiＯ2層を推積
し、これをフォトリソグラフィ法により幅１０μｍ、間
隔２μｍの２つの誘電体薄膜ストライプ２、２’を形成
する。
（Ａ）と同様に、（１００）方位のＮ型ＩｎＰ基板１上
に、ＣＶＤ法により厚さ約２０００ÅのＳiＯ2層を推積
し、これをフォトリソグラフィ法により幅１０μｍ、間
隔２μｍの２つの誘電体薄膜ストライプ２、２’を形成
する。
【００１５】次に、図１の（Ｂ）を参照すると、減圧Ｍ
ＯＶＰＥ法により、膜厚約１０００Å、キャリア濃度約
１×１０18／ｃｍ3のＳｉドープＮ型ＩｎＰクラッド層
３、発光波長１.３μｍ組成のＩｎＧａＡｓＰのＭＱＷ
活性層４、膜厚約１.７μｍ、キャリア濃度約５×１０
17／ｃｍ3のＺｎドープＰ型ＩｎＰクラッド層５、及び
膜厚約０.２μｍ、キャリア濃度約５×１０17／ｃｍ3の
ＺｎドープＰ型ＩｎＧａＡｓクラッド層１１を選択成長
する。なお、膜厚は光導電路形成領域Ｒにおける値であ
る。この場合、図示のごとく、ＩｎＧａＡｓクラッド層
１１の断面は三角形状となる。
ＯＶＰＥ法により、膜厚約１０００Å、キャリア濃度約
１×１０18／ｃｍ3のＳｉドープＮ型ＩｎＰクラッド層
３、発光波長１.３μｍ組成のＩｎＧａＡｓＰのＭＱＷ
活性層４、膜厚約１.７μｍ、キャリア濃度約５×１０
17／ｃｍ3のＺｎドープＰ型ＩｎＰクラッド層５、及び
膜厚約０.２μｍ、キャリア濃度約５×１０17／ｃｍ3の
ＺｎドープＰ型ＩｎＧａＡｓクラッド層１１を選択成長
する。なお、膜厚は光導電路形成領域Ｒにおける値であ
る。この場合、図示のごとく、ＩｎＧａＡｓクラッド層
１１の断面は三角形状となる。
【００１６】次に、図２の（Ａ）を参照すると、図５の
（Ａ）と同様に、誘電体薄膜ストライプ２、２’を光導
波路形成領域Ｒ側の内側部分を除去し、各誘電体薄膜ス
トライプ２、２’の幅を約６μｍとする。なお、この場
合、誘電体薄膜ストライプ２、２’を残存せしめること
によりメサ幅を狭めて容量を小さくして高速応答性に寄
与するようにしているが、誘電体薄膜ストライプ２、
２’を全部除去してもよい。
（Ａ）と同様に、誘電体薄膜ストライプ２、２’を光導
波路形成領域Ｒ側の内側部分を除去し、各誘電体薄膜ス
トライプ２、２’の幅を約６μｍとする。なお、この場
合、誘電体薄膜ストライプ２、２’を残存せしめること
によりメサ幅を狭めて容量を小さくして高速応答性に寄
与するようにしているが、誘電体薄膜ストライプ２、
２’を全部除去してもよい。
【００１７】次に、図２の（Ｂ）を参照すると、残され
た各誘電体薄膜ストライプ２、２’をマスクとして、膜
厚約１０００Å、キャリア濃度約５×１０17／ｃｍ3の
Ｐ型ＩｎＰ層６−１、膜厚約０.５μｍ、キャリア濃度
約１×１０18／ｃｍ3のＮ型ＩｎＰ層１２、膜厚約１.５
μｍ、キャリア濃度約５×１０17／ｃｍ3のＰ型ＩｎＰ
層６−２、及び膜厚約０.３μｍ、キャリア濃度約１×
１０19／ｃｍ3のＰ+型ＩｎＧａＡｓＰコンタクト層７を
選択成長する。
た各誘電体薄膜ストライプ２、２’をマスクとして、膜
厚約１０００Å、キャリア濃度約５×１０17／ｃｍ3の
Ｐ型ＩｎＰ層６−１、膜厚約０.５μｍ、キャリア濃度
約１×１０18／ｃｍ3のＮ型ＩｎＰ層１２、膜厚約１.５
μｍ、キャリア濃度約５×１０17／ｃｍ3のＰ型ＩｎＰ
層６−２、及び膜厚約０.３μｍ、キャリア濃度約１×
１０19／ｃｍ3のＰ+型ＩｎＧａＡｓＰコンタクト層７を
選択成長する。
【００１８】次に、図３の（Ａ）を参照すると、図６の
（Ａ）と同様に、誘電体薄膜ストライプ２、２’を除去
し、再びＣＶＤ法によりＳiＯ2よりなる誘電体薄膜８を
全面に推積し、光導波路形成領域Ｒ上の幅約１.５μｍ
のストライプ状８ａに除去する。
（Ａ）と同様に、誘電体薄膜ストライプ２、２’を除去
し、再びＣＶＤ法によりＳiＯ2よりなる誘電体薄膜８を
全面に推積し、光導波路形成領域Ｒ上の幅約１.５μｍ
のストライプ状８ａに除去する。
【００１９】次に、図３の（Ｂ）を参照すると、図６の
（Ｂ）と同様に、上部に電極層９、下部に電極層１０を
形成し、これにより、半導体レーザ素子が完成する。
（Ｂ）と同様に、上部に電極層９、下部に電極層１０を
形成し、これにより、半導体レーザ素子が完成する。
【００２０】本発明に係る半導体レーザ素子を共振器長
３００μｍで評価したところ、室温でしきい値電流は平
均８ｍＡ、標準偏差０.２ｍＡ、スロープ効率は平均０.
３５Ｗ／Ａ、標準偏差０.０４Ｗ／Ａであった。また、
８５℃でしきい値電流は平均２０ｍＡ、スロープ効率は
０.２Ｗ／Ａであった。この結果は従来方法による半導
体レーザ素子に比べ改善されており、本発明を用いるこ
とにより、高温で低しきい値、低電流駆動が可能にな
る。
３００μｍで評価したところ、室温でしきい値電流は平
均８ｍＡ、標準偏差０.２ｍＡ、スロープ効率は平均０.
３５Ｗ／Ａ、標準偏差０.０４Ｗ／Ａであった。また、
８５℃でしきい値電流は平均２０ｍＡ、スロープ効率は
０.２Ｗ／Ａであった。この結果は従来方法による半導
体レーザ素子に比べ改善されており、本発明を用いるこ
とにより、高温で低しきい値、低電流駆動が可能にな
る。
【００２１】
【発明の効果】以上説明したように本発明によれば、２
回の成長で電流ブロック層を有する半導体レーザ素子を
製造するので、容易に当該半導体レーザ素子を製造でき
る。
回の成長で電流ブロック層を有する半導体レーザ素子を
製造するので、容易に当該半導体レーザ素子を製造でき
る。
【図１】本発明に係る半導体レーザ素子の製造方法を示
す断面図である。
す断面図である。
【図２】本発明に係る半導体レーザ素子の製造方法を示
す断面図である。
す断面図である。
【図３】本発明に係る半導体レーザ素子の製造方法を示
す断面図である。
す断面図である。
【図４】従来の半導体レーザ素子の製造方法を示す断面
図である。
図である。
【図５】従来の半導体レーザ素子の製造方法を示す断面
図である。
図である。
【図６】従来の半導体レーザ素子の製造方法を示す断面
図である。
図である。
【図７】電流ブロック層を形成した従来の半導体レーザ
素子を示す断面図である。
素子を示す断面図である。
１…Ｎ型ＩｎＰ基板 ２、２’…誘電体薄膜ストライブ ３…Ｎ型ＩｎＰクラッド層 ４…ＭＱＷ活性層 ５…Ｐ型ＩｎＰクラッド層 ６、６−１、６−２…Ｐ型ＩｎＰ層 ７…Ｐ+型ＩｎＧａＡｓＰコンタクト層 ８…誘電体薄膜 ９、１０…電極層 １１…Ｐ型ＩｎＧａＡｓクラッド層 １２…Ｎ型ＩｎＰ層 Ｒ…光導波路形成領域 ６−１、１２、６−２…電流ブロック層
Claims (6)
- 【請求項１】 半導体基板（１）上に光導波路形成領域
（Ｒ）を狭んで対向する２つの誘電体薄膜ストライプ
（２、２’）を形成するストライプ形成工程と、 該ストライプ形成工程の後に、前記光導波路形成領域に
第１のＩｎＰクラッド層（３）、活性層（４）、第２の
ＩｎＰクラッド層（５）、及びＩｎＧａＡｓクラッド層
（１１）を順次積層成長させ、該ＩｎＧａＡｓクラッド
層を成長しにくい面で被われるまで成長させる第１の成
長工程と、 該第１の成長工程の後に、前記２つの誘電体薄膜ストラ
イプの対向する内側部分を少なくとも除去するストライ
プ除去工程と、 該ストライプ除去工程の後に、前記積層された多層全面
に電流ブロック層（６−１、１２、６−２）を成長させ
る第２の成長工程とを具備する半導体レーザ素子の製造
方法。 - 【請求項２】 前記成長しにくい面が（１１１）Ｂ面で
ある請求項１に記載の半導体レーザ素子の製造方法。 - 【請求項３】 前記第２の成長工程は、第１の導電形の
ＩｎＰ層（６−１）、該第１の導電形と反対の第２の導
電形のＩｎＰ層（１２）、及び前記第１の導電形のＩｎ
Ｐ層（６−２）を順次積層成長させる請求項１に記載の
半導体レーザ素子の製造方法。 - 【請求項４】 Ｎ型ＩｎＰ基板（１）上に光導波路形成
領域（Ｒ）を狭んで対向する２つの誘電体薄膜ストライ
プ（２、２’）を形成するストライプ形成工程と、 該ストライプ形成工程の後に、Ｎ型ＩｎＰクラッド層
（３）、ＩｎＧａＡｓＰＭＱＷ層（４）、Ｐ型ＩｎＰク
ラッド層（５）、Ｐ型ＩｎＧａＡｓクラッド層（１１）
を順次積層成長させ、該Ｐ型ＩｎＧａＡｓクラッド層を
その（１１１）Ｂ面が被われるまで成長させて該積層の
断面形状を三角形状にする三角形状形成工程と、 該三角形状形成工程の後に、前記２つの誘電体薄膜スト
ライプの対向する内側部分を少なくとも除去するストラ
イプ除去工程と、 該ストライプ除去工程の後に、前記積層された多層全面
に電流ブロック層（６−１、１２、６−２）を成長させ
る工程とを具備する半導体レーザ素子の製造方法。 - 【請求項５】 前記第２の成長工程は、第１の導電形の
ＩｎＰ層（６−１）、該第１の導電形と反対の第２の導
電形のＩｎＰ層（１２）、及び前記第１の導電形のＩｎ
Ｐ層（６−２）を順次積層成長させる請求項４に記載の
半導体レーザ素子の製造方法。 - 【請求項６】 半導体基板（１）と、 該半導体基板の光導波路形成領域（Ｒ）上に積層され
た、第１のＩｎＰクラッド層（３）、活性層（４）、第
２のＩｎＰクラッド層（５）及びＩｎＧａＡｓクラッド
層（１１）の三角断面形状積層構造と、 該三角断面形状積層構造の両側に成長された電流ブロッ
ク層（６−１、１２、６−１）とを具備する半導体レー
ザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18547794A JP2626570B2 (ja) | 1994-07-14 | 1994-07-14 | 半導体レーザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18547794A JP2626570B2 (ja) | 1994-07-14 | 1994-07-14 | 半導体レーザ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832175A true JPH0832175A (ja) | 1996-02-02 |
| JP2626570B2 JP2626570B2 (ja) | 1997-07-02 |
Family
ID=16171456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18547794A Expired - Lifetime JP2626570B2 (ja) | 1994-07-14 | 1994-07-14 | 半導体レーザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626570B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2294361B (en) * | 1994-10-17 | 1998-11-25 | Mitsubishi Electric Corp | Integrated waveguide device and fabricating method thereof |
-
1994
- 1994-07-14 JP JP18547794A patent/JP2626570B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2294361B (en) * | 1994-10-17 | 1998-11-25 | Mitsubishi Electric Corp | Integrated waveguide device and fabricating method thereof |
| US6037189A (en) * | 1994-10-17 | 2000-03-14 | Mitsubishi Denki Kabushiki Kaisha | Integrated waveguide device and method of fabricating the integrated waveguide device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626570B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225942B2 (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| JPH05304334A (ja) | 半導体レーザの製造方法 | |
| JPH08213691A (ja) | 半導体レーザ | |
| US5398255A (en) | Semiconductor laser having buried structure on p-InP substrate | |
| JPH10321958A (ja) | 光半導体装置及びその製造方法 | |
| JP2007158195A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| US6552358B2 (en) | High power single mode laser and method of fabrication | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH10242577A (ja) | 半導体レーザおよびその製造方法 | |
| JPH11204773A (ja) | 導波路型半導体光集積素子およびその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JPS60126880A (ja) | 半導体レ−ザ装置 | |
| JP3001390B2 (ja) | 半導体レーザとその製造方法 | |
| JPH0138390B2 (ja) | ||
| JP3887733B2 (ja) | 光半導体素子の製造方法 | |
| JPH05160509A (ja) | 量子井戸構造埋め込み半導体レーザ | |
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| JPH0722692A (ja) | 半導体レーザ | |
| JP3191359B2 (ja) | 半導体レーザー |