JPH0832183A - Semiconductor device package - Google Patents

Semiconductor device package

Info

Publication number
JPH0832183A
JPH0832183A JP7110859A JP11085995A JPH0832183A JP H0832183 A JPH0832183 A JP H0832183A JP 7110859 A JP7110859 A JP 7110859A JP 11085995 A JP11085995 A JP 11085995A JP H0832183 A JPH0832183 A JP H0832183A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
base material
insulating base
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7110859A
Other languages
Japanese (ja)
Inventor
Yasuhisa Kaga
靖久 加賀
Hirokazu Shiroishi
弘和 城石
Toshiaki Amano
俊昭 天野
Masayuki Isawa
正幸 石和
Koichi Kamei
好一 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP7110859A priority Critical patent/JPH0832183A/en
Publication of JPH0832183A publication Critical patent/JPH0832183A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 主回路基板に搭載することができ、電極の高
さのばらつきが小さい突起付きプリント回路基板と、そ
れを用いたＢＧＡ構造の半導体素子パッケージを提供す
る。 【構成】 この半導体素子パッケージは、下面１ｂに複
数個の突起２が一体成形されている絶縁基材１と、それ
ら突起２を導電性材料３で被覆して成る電極４と、前記
絶縁基材の上面または／および下面に配線された回路パ
ターンｃ1 と、電極４と回路パターンｃ1 を結線する導
体回路６ａ，６ｂ，６とを備えている突起付きプリント
回路基板Ａ1 の上面または／および下面に半導体素子１
０ａ，１０ｂが実装されている。 (57) [Summary] [PROBLEMS] To provide a printed circuit board with a protrusion that can be mounted on a main circuit board and has a small variation in electrode height, and a semiconductor element package having a BGA structure using the same. This semiconductor device package includes an insulating base material 1 having a plurality of projections 2 integrally formed on a lower surface 1b, an electrode 4 formed by coating the projections 2 with a conductive material 3, and the insulating base material. top and / or the circuit pattern c 1 wired to the lower surface, the conductor circuit 6a for connecting the electrode 4 and the circuit pattern c 1, 6b, with and a 6 projection printed circuit board a 1 top or / and Semiconductor element 1 on the bottom
0a and 10b are mounted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は新規な構造の半導体素子
パッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device package having a novel structure.

【０００２】[0002]

【従来の技術】コンピュータ，携帯用通信機器，液晶パ
ネルなどの各種電子機器では、それらの主回路基板にＣ
ＰＵやゲートアレイとしてクワッド・フラット・パッケ
ージ（quad flat package:ＱＦＰ）が搭載されている。
このＱＦＰは、所定パターンの導体回路が配線されてい
る回路基板の表面にＬＳＩなどの半導体素子を実装し、
４つの側面の全てから半導体素子のリード端子をガルウ
イング状に引き出し、それらリード端子を除いた部分を
樹脂でモールドした構造になっている。そして、これら
リード端子を一括リフローはんだ付け操作によって主回
路基板の入・出力端子と接続してそこに搭載される。2. Description of the Related Art In various electronic devices such as computers, portable communication devices, and liquid crystal panels, the main circuit board has C
A quad flat package (QFP) is installed as a PU or gate array.
In this QFP, a semiconductor element such as an LSI is mounted on the surface of a circuit board on which a conductor circuit of a predetermined pattern is wired,
The lead terminals of the semiconductor element are pulled out in a gull-wing shape from all of the four side surfaces, and the portions excluding the lead terminals are molded with resin. Then, these lead terminals are connected to the input / output terminals of the main circuit board by a collective reflow soldering operation and mounted there.

【０００３】ところで、最近は電子機器の小型化・高速
化の要請が強まっているが、それに伴い、搭載するＱＦ
Ｐの入出力リード端子の数を増加させることが必要にな
る。そして、パッケージの外形寸法をできるだけ小型化
しようとする場合には、端子間のピッチを狭くしなけれ
ばならなくなる。しかしながら、パッケージにおける端
子間ピッチを狭くすると、一括リフローはんだ付け時
に、脇に流れたはんだによって互いに隣りあう端子が電
気的に接続することがあり、不良品の発生率は高くな
る。By the way, recently, there has been an increasing demand for downsizing and speeding up of electronic equipment, and along with this, the QF to be mounted is mounted.
It is necessary to increase the number of P input / output lead terminals. Then, in order to make the external dimensions of the package as small as possible, it becomes necessary to narrow the pitch between the terminals. However, when the pitch between the terminals in the package is narrowed, the terminals flowing adjacent to each other may be electrically connected by the solder flowing to the side during the collective reflow soldering, which increases the incidence of defective products.

【０００４】ＱＦＰにおける上記したような問題を解消
して多ピン化が可能なパッケージとして、最近、ＢＧＡ
（Ball Grid Array）構造の半導体素子パッケージが注
目を集めている。このＢＧＡ構造の半導体素子パッケー
ジは、表面に所定の回路パターンが配線されている例え
ばガラス繊維−エポキシ樹脂回路基板のようなプリント
回路基板の上面に所定の半導体素子を実装し、前記基板
の配線をスルーホールを介して回路基板の下面にまで引
き出し、その引き出された配線の入・出力端子をアレイ
状に配列し、それぞれの端子に通常0.７mm程度の大きさ
のはんだボールをバンプ電極として添着し、実装されて
いる半導体素子を樹脂でモールドした構造のものであ
る。上記構造において、アレイ状に配列している入出力
端子にバンプ電極を添着する場合は、これらアレイ状の
入出力端子の上にはんだボールを置き、その状態で、プ
リント回路基板を所定温度の炉の中に通してはんだボー
ルを入出力端子に溶着する。Recently, BGA has been developed as a package capable of solving the above problems in QFP and increasing the number of pins.
Semiconductor device packages with (Ball Grid Array) structure have been attracting attention. In this semiconductor device package having a BGA structure, a predetermined semiconductor device is mounted on the upper surface of a printed circuit board such as a glass fiber-epoxy resin circuit board on which a predetermined circuit pattern is wired, and wiring of the board is performed. Pull out to the bottom surface of the circuit board through the through hole, arrange the input / output terminals of the drawn wiring in an array, and attach solder balls of about 0.7 mm size to each terminal as bump electrodes. The mounted semiconductor element is molded with resin. In the above structure, when bump electrodes are attached to the arrayed input / output terminals, solder balls are placed on the arrayed input / output terminals and the printed circuit board is placed in a furnace at a predetermined temperature in this state. And solder the solder balls to the input / output terminals.

【０００５】このＢＧＡパッケージを主回路基板へ搭載
するに際しては、パッケージの下面から突起するバンプ
電極を主回路基板の所定搭載個所に置き、そのままの状
態でリフロー炉に通す。はんだボールは溶融し、またパ
ッケージの自重を受けて通常２００μｍ程度沈み込み、
溶融したはんだボールと主回路基板の端子とが同時に一
括して接続される。When this BGA package is mounted on the main circuit board, bump electrodes protruding from the lower surface of the package are placed at predetermined mounting locations on the main circuit board, and are passed through the reflow furnace as they are. Solder balls melt, and usually sink about 200 μm due to the weight of the package,
The molten solder balls and the terminals of the main circuit board are simultaneously connected together.

【０００６】このＢＧＡパッケージの場合は、端子間ピ
ッチをＱＦＰの場合よりも広くとることができる。ま
た、ＢＧＡパッケージの主回路基板への搭載位置が正規
の位置から多少ずれた場合であっても、はんだのリフロ
ー時には、はんだボールがセルフアライメント効果を発
揮して、正規の位置でのはんだ付けが可能になる。この
ようなことから、ＢＧＡパッケージは、従来のＱＦＰに
比べて、多ピン化対策として有利な構造をしたものであ
り、また一括リフローはんだ付け時における不良品の発
生率も低くなり、歩留りの向上、ひいてはコスト低減に
とって有利である。In this BGA package, the pitch between terminals can be made wider than in the case of QFP. Further, even when the mounting position of the BGA package on the main circuit board is slightly deviated from the regular position, the solder balls exert the self-alignment effect during the solder reflow, and the soldering at the regular position is not possible. It will be possible. For this reason, the BGA package has a structure that is more advantageous than the conventional QFP as a measure for increasing the number of pins, and the defective product rate during batch reflow soldering is also low, improving the yield. Therefore, it is advantageous for cost reduction.

【０００７】[0007]

【発明が解決しようとする課題】ところで、上記した従
来のＢＧＡパッケージには次のような問題がある。ま
ず、プリント回路基板の入出力端子にバンプ電極を形成
する際には、アレイ状に配列している入出力端子の上に
１個１個はんだボールを載置したのちそれらを入出力端
子に加熱溶着するので、その作業は非常に煩雑であり、
製造コストの上昇を招くということである。The conventional BGA package described above has the following problems. First, when forming bump electrodes on the input / output terminals of the printed circuit board, place solder balls one by one on the input / output terminals arranged in an array and then heat them to the input / output terminals. The welding process is very complicated,
This means that the manufacturing cost will increase.

【０００８】また、プリント回路基板がガラス繊維−エ
ポキシ樹脂回路基板である場合には、通常、その回路基
板には１００〜１３０μｍ程度の反りが発生しているた
め、そしてまた、はんだボールの溶着によって形成され
るはんだバンプそれ自体の高さもばらつくため、最終的
に形成されたバンプ電極の高さは大きくばらつき、それ
らの最先端は同一水平面を形成していないことである。When the printed circuit board is a glass fiber-epoxy resin circuit board, the circuit board usually has a warp of about 100 to 130 μm. Since the heights of the solder bumps themselves formed also vary, the heights of the finally formed bump electrodes greatly vary, and the leading edge of them is that they do not form the same horizontal plane.

【０００９】このようなプリント回路基板を用いて製造
されたＢＧＡパッケージを主回路基板の所定個所に載置
すると、はんだボールの全てが主回路基板の端子と接触
するわけではなく、端子から浮きあがって離隔するはん
だボールも存在することになる。したがって、主回路基
板の端子と離隔している距離が、一括リフローはんだ付
け時にはんだボールのが沈み込む深さより小さい場合に
は、はんだボールと主回路基板の端子が接触するので、
主回路基板との間で正常なはんだ接合部を形成すること
が可能である。しかし、上記した離隔距離がはんだボー
ルの沈み込み量よりも大きい場合には、はんだボールと
主回路基板の端子が接触しないので、両者間にはんだ接
合部が形成されず、ＢＧＡパッケージ搭載後の製品は不
良品になってしまう。この傾向は、ＢＧＡパッケージに
用いるプリント回路基板の形状が大型化しその反りが大
きくなるにつれて多発するようになる。When a BGA package manufactured using such a printed circuit board is placed on a predetermined portion of the main circuit board, not all of the solder balls come into contact with the terminals of the main circuit board, but the solder balls are lifted from the terminals. There will also be solder balls that are spaced apart. Therefore, when the distance separating the terminals of the main circuit board is smaller than the depth of sinking of the solder balls during batch reflow soldering, the solder balls and the terminals of the main circuit board contact each other.
It is possible to form a normal solder joint with the main circuit board. However, when the above-mentioned separation distance is larger than the sinking amount of the solder ball, the solder ball and the terminal of the main circuit board do not come into contact with each other, so that a solder joint is not formed between them and the product after mounting the BGA package is not formed. Will be defective. This tendency becomes more frequent as the shape of the printed circuit board used for the BGA package becomes larger and its warp becomes larger.

【００１０】また、従来のガラス繊維−エポキシ樹脂回
路基板をＢＧＡパッケージに用いた場合は、その回路基
板の下面にバンプ電極を形成することからして、半導体
素子を下面に実装することはできないという問題があ
る。更に、バンプ電極をはんだボールだけで形成しよう
とする場合には、一括リフローはんだ付け時に溶融する
はんだボールのつぶれにより、拡幅したボール側面が互
いに接触してショートすることがある。また、はんだボ
ールと端子との接合面の部分は拡幅したボール側面より
も小面積であるため、そこにストレスが集中して疲労破
壊を起こしやすく、パッケージの実働時にその部分に亀
裂の発生することもある。Further, when the conventional glass fiber-epoxy resin circuit board is used for the BGA package, since the bump electrodes are formed on the lower surface of the circuit board, the semiconductor element cannot be mounted on the lower surface. There's a problem. Further, when the bump electrodes are to be formed only with solder balls, the widened ball side surfaces may contact with each other and short-circuit due to the crushing of the solder balls melted during the collective reflow soldering. In addition, since the area of the joint surface between the solder ball and the terminal is smaller than the widened side surface of the ball, stress concentrates on it and fatigue fracture easily occurs, and cracks may occur at that portion during actual operation of the package. There is also.

【００１１】このような問題に対しては、はんだボール
として、高融点金属から成る小球の外周を所望厚みの共
晶はんだで被覆したものが用いられている。このような
はんだボールの場合は、一括リフローはんだ付け時にお
けるはんだの過度のつぶれは中心の小球によって防止さ
れるのではんだボール相互間のショートは起こらず、ま
た、はんだと端子との接合面の周囲にははんだが流れ込
み、全体の形状はつつみ形状になってスペーサ効果を発
揮し、その部分に上記した疲労破壊による亀裂などは発
生しづらくなる。For such a problem, a solder ball in which the outer periphery of a small ball made of a high melting point metal is covered with a eutectic solder having a desired thickness is used. In the case of such solder balls, excessive crushing of the solder during batch reflow soldering is prevented by the small ball in the center, so short-circuiting between solder balls does not occur, and the joint surface between the solder and the terminal Solder flows into the surroundings, and the entire shape becomes a wrapping shape to exert a spacer effect, and the above-mentioned cracks due to fatigue fracture are less likely to occur in that portion.

【００１２】しかしながら、このようなはんだボールを
用いてバンプ電極を形成する場合も、前記したように、
そのはんだボールを１個１個入出力端子に載置するとい
う作業工程は必要になる。本発明は、従来のプリント回
路基板、とりわけガラス繊維−エポキシ樹脂回路基板を
ＢＧＡパッケージ用の回路基板として用いたときに発生
する上記した問題を解決し、容易に電極を形成すること
ができ、また電極の高さのばらつきが小さく、更には半
導体素子を両面実装することもでき、そしてスペーサ効
果も発揮する突起付きプリント回路基板と、それを用い
たＢＧＡ構造の半導体素子パッケージの提供を目的とす
る。However, when the bump electrodes are formed using such solder balls, as described above,
A work process of mounting the solder balls one by one on the input / output terminals is required. The present invention solves the above-mentioned problems that occur when a conventional printed circuit board, particularly a glass fiber-epoxy resin circuit board is used as a circuit board for a BGA package, and can easily form electrodes. An object of the present invention is to provide a printed circuit board with protrusions in which variations in electrode height are small, semiconductor elements can be mounted on both sides, and which also exhibits a spacer effect, and a semiconductor element package having a BGA structure using the same. .

【００１３】[0013]

【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、下面に複数個の突起が一体
成形されている絶縁基材と、前記突起を導電性材料で被
覆して成る電極と、前記絶縁基材の上面または／および
下面に配線された回路パターンと、前記電極と前記回路
パターンを接続する導体回路とを備えている突起付きプ
リント回路基板の上面または／および下面に半導体素子
が実装されている半導体素子パッケージが提供され、更
には、上記した突起付きプリント回路基板の上面に少な
くとも１枚の別のプリント回路基板が積層されて成る多
層プリント回路基板の表面に、半導体素子が実装されて
いることを特徴とする半導体素子パッケージが提供され
る。In order to achieve the above-mentioned object, in the present invention, an insulating base material having a plurality of projections integrally formed on the lower surface and the projections are coated with a conductive material. On an upper surface and / or a lower surface of a printed circuit board with protrusions, which includes an electrode, a circuit pattern wired on an upper surface and / or a lower surface of the insulating base material, and a conductor circuit connecting the electrode and the circuit pattern. There is provided a semiconductor element package having a semiconductor element mounted thereon, and further, a semiconductor is provided on a surface of a multilayer printed circuit board formed by stacking at least one other printed circuit board on an upper surface of the printed circuit board with protrusions. There is provided a semiconductor device package characterized in that a device is mounted.

【００１４】[0014]

【作用】本発明の半導体素子パッケージに用いられる突
起付きプリント回路基板の場合、基板本体をなす絶縁基
材は、その下面に所望形状をした複数個の突起が基材本
体と一体成形されているものである。この絶縁基材は金
型を用いて成形されるが、その金型による成形時に、一
方の金型として、前記突起に対応する複数個の凹部が形
成されている金型を用いた樹脂モールド法で成形するこ
とができる。この場合には、絶縁基材は１枚の樹脂基板
として得られ、その下面には複数個の突起群が形成され
ている。In the case of the printed circuit board with protrusions used in the semiconductor device package of the present invention, the insulating base material forming the substrate main body has a plurality of projections of a desired shape integrally formed on the lower surface thereof. It is a thing. This insulating base material is molded using a mold, and at the time of molding with the mold, a resin molding method using a mold in which a plurality of recesses corresponding to the protrusions are formed as one mold. Can be molded with. In this case, the insulating base material is obtained as one resin substrate, and a plurality of projection groups are formed on the lower surface thereof.

【００１５】また、この絶縁基材は次のようにして成形
することもできる。前記した樹脂モールド法の場合と同
じように、成形すべき突起群に対応する複数個の凹部が
形成されている金型を一方の金型とし、この金型の型面
に、まず、プリプレグマットを敷き、その上に、更に別
のプリプレグマットや、ガラス繊維−エポキシ樹脂から
成るリジッド基板、既に所定の回路パターンが配線され
ているプリント回路基板などを所望枚数重ね合わせたの
ち、そこに上金型を配置して全体を熱圧プレスする。プ
リプレグマットは軟質であるので、この熱圧プレスによ
って、金型の凹部の中に充填され、そのまま熱硬化す
る。この場合には、絶縁基材は最下層がプリプレグマッ
トの硬化物になっている層構造をなし、前記プリプレグ
マットの硬化物の下面には複数個の突起群が形成されて
いる。Further, this insulating base material can be molded as follows. As in the case of the resin molding method described above, one mold is a mold in which a plurality of recesses corresponding to the projection group to be molded is formed, and the mold surface of this mold is first treated with a prepreg mat. Lay on top of it, stack another desired prepreg mat, a rigid board made of glass fiber-epoxy resin, a printed circuit board on which a predetermined circuit pattern has already been wired, etc. The mold is placed and the whole is hot pressed. Since the prepreg mat is soft, the prepreg mat is filled in the concave portion of the mold by this hot press, and thermoset as it is. In this case, the insulating base material has a layered structure in which the lowermost layer is a cured product of the prepreg mat, and a plurality of projection groups are formed on the lower surface of the cured product of the prepreg mat.

【００１６】用いるプリプレグとしては、エポキシ樹脂
のようなＢステージの熱硬化性樹脂から成るマトリック
スの中に、ガラス繊維のチョップや布のような強化材を
配合したものをあげることができる。上記した方法のい
ずれによっても、形成されている突起群の高さは、用い
た金型の凹部の深さが転写されたものであり、それらの
高さのばらつきは、金型設計時における凹部の深さのば
らつきに対応する。したがって、金型設計時における凹
部の深さの精度を高めることにより、得られた絶縁基材
の突起の高さのばらつきを小さくすることができ、突起
の最先端を事実上、同一水平面内に揃えることができ
る。The prepreg used may be a matrix composed of a B-stage thermosetting resin such as an epoxy resin and a reinforcing material such as a glass fiber chop or cloth. In any of the above-mentioned methods, the height of the projection group formed is the depth of the recess of the die used, and the variation in the height is caused by the recess in the die design. It corresponds to the variation of the depth of. Therefore, by increasing the precision of the depth of the recesses when designing the mold, it is possible to reduce the variation in the height of the protrusions of the obtained insulating base material, and the tip of the protrusions can be virtually located in the same horizontal plane. Can be aligned.

【００１７】そして、これら突起の表面に、例えば無電
解めっきと電解めっきを順次施すことにより、これら突
起の表面を導電性材料で被覆して電極とし、この電極
と、絶縁基材の上面や下面に配線されている回路パター
ンとを例えばスルーホールのような導体回路を介して結
線することにより、これら突起をバンプ電極として機能
させることができる。このようにして、絶縁基材の突起
の表面を導電性材料で被覆して成る電極は、前記した突
起の高さのばらつきが小さいので、その高さのばらつき
も小さくなる。The surfaces of these protrusions are then subjected to, for example, electroless plating and electrolytic plating, so that the surfaces of these protrusions are coated with a conductive material to form electrodes, and the electrodes and the upper and lower surfaces of the insulating base material. These protrusions can be made to function as bump electrodes by connecting the circuit pattern that is wired to the wiring via a conductor circuit such as a through hole. In this manner, in the electrode formed by coating the surface of the protrusion of the insulating base material with the conductive material, the height variation of the protrusion is small, and thus the height variation is also small.

【００１８】したがって、このプリント回路基板の電極
と主回路基板の所定端子との間で一括リフローはんだ付
けを行った場合、電極と主回路基板との間では確実には
んだ接合部が形成される。また、この突起付きプリント
回路基板の場合、その下面に突設されている電極は、従
来のはんだボールの場合のように、一括リフローはんだ
付け時につぶれることはないので、良好なスペーサ効果
を発揮する。Therefore, when collective reflow soldering is performed between the electrodes of the printed circuit board and the predetermined terminals of the main circuit board, solder joints are reliably formed between the electrodes and the main circuit board. Also, in the case of this printed circuit board with protrusions, the electrodes protruding on the lower surface thereof do not crush during collective reflow soldering as in the case of conventional solder balls, and thus exhibit a good spacer effect. .

【００１９】更に、この突起付きプリント回路基板の場
合には、下面に突設している電極にはんだディップ処理
を施すだけではんだ供給が可能になるため、従来のよう
なソルダーペーストの印刷工程を省略することもできる
ようになる。このプリント回路基板の表面に所定の半導
体素子を実装することにより、ＢＧＡ構造の半導体素子
パッケージが得られる。また、その実装面を樹脂モール
ドしてパッケージにすることもできる。Further, in the case of this printed circuit board with protrusions, the solder can be supplied only by subjecting the electrodes protruding on the lower surface to the solder dipping treatment, so that the conventional solder paste printing process can be performed. It can be omitted. A semiconductor element package having a BGA structure is obtained by mounting a predetermined semiconductor element on the surface of this printed circuit board. Also, the mounting surface can be resin-molded to form a package.

【００２０】その場合、絶縁基材として、下面の周縁部
にのみ突起を一体成形し、下面の中心部に所望の深さと
広さを有する凹没個所を形成し、かつ突起の最先端から
凹没個所の表面までの深さを実装する半導体素子の厚み
より深くすることにより、この凹没個所にも半導体素子
を実装することができるので両面実装のＢＧＡ構造をし
た半導体素子パッケージにすることができる。In that case, as the insulating base material, the projection is integrally formed only on the peripheral portion of the lower surface, a recessed portion having a desired depth and width is formed in the central portion of the lower surface, and the recess is formed from the tip of the projection. By making the depth to the surface of the recessed portion deeper than the thickness of the semiconductor element to be mounted, the semiconductor element can be mounted also in this recessed portion, so that a semiconductor element package having a double-sided BGA structure can be obtained. it can.

【００２１】また、この突起付きプリント回路基板を使
用すれば、その上面に、別のプリント回路基板を所望の
枚数だけ積層し、最上層のプリント回路基板の表面に半
導体素子を実装し、突起付きプリント回路基板の下面に
突設されている電極との間に所望の導体回路を形成する
ことにより、多層積層板を用いた場合と同じＢＧＡ構造
の半導体素子パッケージにすることもできる。If this printed circuit board with protrusions is used, another desired number of printed circuit boards are stacked on the upper surface of the printed circuit board, and a semiconductor element is mounted on the surface of the uppermost printed circuit board. By forming a desired conductor circuit between the electrode and the electrode protrudingly provided on the lower surface of the printed circuit board, a semiconductor element package having the same BGA structure as in the case of using the multilayer laminated board can be obtained.

【００２２】なお、本発明の半導体素子パッケージの場
合も、従来と同じように、例えば、インサートモールド
方式、サーマルビア方式、キャビティーダウン方式など
で各種の放熱構造を組込むことができる。例えば、イン
サートモールド方式の場合には、絶縁基材を前記した樹
脂モールド法で成形するときに、金型内の所定位置に放
熱部材を配置した状態で樹脂モールドすることにより、
その放熱部材がヒートシンクとして一体成形された絶縁
基材にすることができる。Also in the case of the semiconductor element package of the present invention, various heat dissipation structures can be incorporated by the insert molding method, thermal via method, cavity down method or the like as in the conventional case. For example, in the case of the insert molding method, when the insulating base material is molded by the resin molding method described above, by molding the resin in a state where the heat dissipation member is arranged at a predetermined position in the mold,
The heat dissipating member may be an insulating base material integrally formed as a heat sink.

【００２３】また、絶縁基材の成形時に、配線用のスル
ーホールの他に放熱用のスルーホールを同時に形成し、
そのスルーホールの壁面に金属めっきを施し、かつその
スルーホールの開口付近にも突起を形成し、その突起の
表面をめっきすることにより放熱用の突起を形成してサ
ーマルビア方式の放熱構造を形成することができる。更
には、絶縁基材の成形時にヒートスプレッダを一体成形
し、そのヒートスプレッダの下面に半導体素子を実装
し、ヒートスプレッダの上面にヒートシンクを配置する
ことによりキャビティーダウン方式の放熱構造を形成す
ることができる。Further, at the time of molding the insulating base material, a through hole for heat radiation is simultaneously formed in addition to a through hole for wiring,
Metal plating is applied to the wall surface of the through hole, and a protrusion is also formed near the opening of the through hole, and a protrusion for heat dissipation is formed by plating the surface of the protrusion to form a thermal via type heat dissipation structure. can do. Further, the heat spreader is integrally formed at the time of molding the insulating base material, the semiconductor element is mounted on the lower surface of the heat spreader, and the heat sink is arranged on the upper surface of the heat spreader, whereby a cavity-down type heat dissipation structure can be formed.

【００２４】いずれの場合においても、本発明の半導体
素子パッケージの場合、絶縁基材の成形時に放熱部材を
同時に一体成形することが可能であるため、従来に比べ
て、放熱構造の形成作業を簡略化することができるよう
になる。In any case, in the case of the semiconductor element package of the present invention, since the heat dissipation member can be integrally formed at the same time when the insulating base material is formed, the work of forming the heat dissipation structure is simplified as compared with the conventional case. Will be able to

【００２５】[0025]

【発明の実施例】Examples of the invention

実施例１ 図１は、本発明の半導体素子パッケージの製造に用いる
突起付きプリント回路基板Ａ1 の断面構造例を示す断面
図である。図１で示したプリント回路基板Ａ1 におい
て、絶縁基材１は、その下面１ｂにアレイ状に複数個の
突起２が一体形成されている樹脂成形板である。Example 1 FIG. 1 is a sectional view showing an example of a sectional structure of a printed circuit board A 1 having protrusions used for manufacturing a semiconductor element package of the present invention. In the printed circuit board A 1 shown in FIG. 1, the insulating base material 1 is a resin molded plate having a plurality of projections 2 integrally formed in an array on the lower surface 1b thereof.

【００２６】これら突起２の表面は、所望厚みの導電性
の被覆層３で被覆されることにより、下面１ｂから所定
の高さで突設する電極４を構成し、それぞれの端子は、
絶縁基材１の所定位置でその上面１ａから下面１ｂまで
を貫通するスルーホール５の壁面を被覆する所望厚みの
導電性めっき層６の下面スルーホールランド６ｂと接続
している。また、絶縁基材１の上面１ａには所定の回路
パターンｃ1 が配線され、その端子はスルーホール５を
被覆するめっき層６の上面スルーホールランド６ａと接
続している。The surfaces of these projections 2 are coated with a conductive coating layer 3 having a desired thickness to form electrodes 4 protruding from the lower surface 1b at a predetermined height, and each terminal is
It is connected to a lower surface through hole land 6b of a conductive plating layer 6 having a desired thickness that covers the wall surface of a through hole 5 penetrating from the upper surface 1a to the lower surface 1b of the insulating base material 1 at a predetermined position. Further, a predetermined circuit pattern c 1 is wired on the upper surface 1a of the insulating base material 1, and its terminal is connected to the upper surface through hole land 6a of the plating layer 6 covering the through hole 5.

【００２７】したがって、この回路基板Ａ1 の場合、基
材の下面に突設している電極４は、下面スルーホールラ
ンド６ｂ，スルーホール内のめっき層６および上面スル
ーホールランド６ａから成る導体回路を介して基板上面
に配線されている回路パターンｃ1 と電気的に接続して
いる。なお、回路基板Ａ1 の下面１ｂにアレイ状に形成
されている電極４の配列例を図２、図３に示す。Therefore, in the case of this circuit board A 1 , the electrode 4 protruding from the lower surface of the base material is a conductor circuit composed of the lower surface through hole land 6b, the plating layer 6 in the through hole and the upper surface through hole land 6a. Is electrically connected to the circuit pattern c 1 which is wired on the upper surface of the substrate. 2 and 3 show examples of arrangement of the electrodes 4 formed in an array on the lower surface 1b of the circuit board A 1 .

【００２８】図２はフルグリッド配列の例を示し、この
場合、回路基板Ａ1 の下面１ｂには複数個の電極４が下
面全体に規則的に配列されている。そして、これら電極
４とスルーホール５のめっき層６に接続する下面スルー
ホールランド６ｂ（図示しない）との間、および各電極
の間は、所定の回路パターン（図示しない）をなして相
互に接続されている。FIG. 2 shows an example of a full grid arrangement. In this case, a plurality of electrodes 4 are regularly arranged on the entire lower surface of the lower surface 1b of the circuit board A 1 . Then, a predetermined circuit pattern (not shown) is formed between the electrodes 4 and the lower surface through hole lands 6b (not shown) connected to the plated layer 6 of the through holes 5, and the electrodes are connected to each other. Has been done.

【００２９】図３はペリフェラル配列の例を示し、これ
は、電極４が回路基板Ａ1 の周縁部に形成され、下面１
ｂの中央部分には形成されていない場合である。このプ
リント回路基板Ａ1 は次のようにして製造することがで
きる。その代表的な製造方法を以下に図面に則して説明
する。まず、第１の製造方法は、絶縁基材の成形時に、
下面の突起とともにスルーホールも一括して形成する方
法である。FIG. 3 shows an example of a peripheral arrangement in which the electrodes 4 are formed on the peripheral portion of the circuit board A 1 and the lower surface 1 is formed.
This is the case where it is not formed in the central portion of b. This printed circuit board A 1 can be manufactured as follows. A typical manufacturing method thereof will be described below with reference to the drawings. First, the first manufacturing method, when molding the insulating substrate,
This is a method of collectively forming the through holes together with the projections on the lower surface.

【００３０】図４で示したように、絶縁基材の下面に形
成すべき突起に対応する形状をした凹部７ｂが型面に形
成されている金型７ａと、形成すべきスルーホールに対
応する形状をした円柱状突起７ｄが型面に形成されてい
る金型７ｃとを用意し、これら金型をセットする。かく
して、金型７ａ，７ｃの間には成形すべき絶縁基材の形
状に対応するキャビティー７ｅが形成される。As shown in FIG. 4, a concave portion 7b having a shape corresponding to the protrusion to be formed on the lower surface of the insulating substrate is formed on the mold surface and corresponds to the through hole to be formed. A mold 7c having a cylindrical surface-shaped projection 7d formed on the mold surface is prepared, and these molds are set. Thus, a cavity 7e corresponding to the shape of the insulating base material to be molded is formed between the molds 7a and 7c.

【００３１】ついで、ショットモールド法や射出成形法
などの樹脂モールド法によりこのキャビティー７ｅに所
定の樹脂を注入する。用いる樹脂としては、機械的強度
が大きく、誘電正接が小さいものであることが好まし
く、例えば、エポキシ樹脂，ポリフェニレンサルファイ
ド，ポリエーテルイミド，ポリエステルなどをあげるこ
とができる。また、絶縁基材全体の機械的強度を高める
ために、これらに例えばガラス繊維のチョップなどを所
定量配合してもよい。Then, a predetermined resin is injected into the cavity 7e by a resin molding method such as a shot molding method or an injection molding method. The resin used is preferably one having a large mechanical strength and a small dielectric loss tangent, and examples thereof include epoxy resin, polyphenylene sulfide, polyether imide and polyester. Further, in order to increase the mechanical strength of the entire insulating base material, a predetermined amount of glass fiber chop or the like may be mixed therein.

【００３２】金型７ａ，７ｃを取り外すことにより、図
５で示したように、金型７ａの凹部７ｂが転写して成る
突起２を下面１ｂに有し、またスルーホール５を有する
樹脂基板１が得られる。ついで、図６で示したように、
樹脂基板１に公知の無電解めっきを行ってその表面全体
とスルーホール５の壁面に導電性を付与したのち、更に
電解めっきを行ってそこに所望厚みのめっき層８を形成
する。By removing the molds 7a and 7c, as shown in FIG. 5, the resin substrate 1 having the projection 2 formed by transferring the concave portion 7b of the mold 7a on the lower surface 1b and having the through hole 5 is formed. Is obtained. Then, as shown in FIG.
Known electroless plating is performed on the resin substrate 1 to impart conductivity to the entire surface and the wall surface of the through hole 5, and then electrolytic plating is further performed to form a plating layer 8 having a desired thickness thereon.

【００３３】ついで、公知の方法により上面１ａの回路
パターン，上面と下面のスルーホールランド，下面の電
極の部分とその電極から下面スルーホールランド間を結
線する回路パターンを形成することにより、図１で示し
た構造のプリント回路基板Ａ 1 が得られる。なお、下面
の電極や回路パターンを形成する場合には、下面は突起
のパターンになっているので、電着レジスト法と平行露
光法を適用することが好ましい。Then, the circuit of the upper surface 1a is formed by a known method.
Pattern, through-hole land on the top and bottom surface, bottom surface
Connect the pole part and its electrode to the bottom through-hole land.
Shown in Figure 1 by forming a circuit pattern that lines
Printed circuit board A 1Is obtained. The bottom surface
When forming electrodes and circuit patterns of
Since it has a pattern of
It is preferable to apply the optical method.

【００３４】この製造方法によれば、電極４において、
突起２を被覆する導電性被覆層３，スルーホールのめっ
き層６，上面スルーホールランド６ａ，下面スルーホー
ルランド６ｂ，樹脂基板１の上面に配線する回路パター
ンｃ1 がいずれも同じめっき層で形成される。第２の製
造方法は、スルーホールをドリルで穿設する方法であ
る。According to this manufacturing method, in the electrode 4,
The conductive coating layer 3 for covering the protrusions 2, the through hole plating layer 6, the upper surface through hole lands 6a, the lower surface through hole lands 6b, and the circuit pattern c 1 for wiring on the upper surface of the resin substrate 1 are all formed of the same plating layer. To be done. The second manufacturing method is a method of forming a through hole with a drill.

【００３５】この場合には、まず、図７で示したよう
に、図４における円柱状突起７ｄを型面にもたない金型
７ｃ’を用いて金型７ａとの間でキャビティー７ｅ’を
形成し、ここに樹脂注入を行う。ついで、金型７ａ，７
ｃ’を取り外し、図８で示したように、スルーホールが
なく、下面１ｂに突起２が一体形成されている樹脂基板
１を得る。In this case, first, as shown in FIG. 7, a cavity 7e 'is formed between the cylindrical projection 7d shown in FIG. 4 and the die 7a using a die 7c' having no die surface. Is formed, and resin is injected therein. Then, the molds 7a, 7
By removing c ′, as shown in FIG. 8, there is obtained the resin substrate 1 having no through hole and integrally formed with the projection 2 on the lower surface 1b.

【００３６】その後、この樹脂基板１の所定位置に、図
５で示したようなスルーホール５を穿設し、ついで、第
１の製造方法の場合と同じような工程を経ることによ
り、目的とするプリント回路基板Ａ1 を得ることができ
る。第３の製造方法は、樹脂基板１の上面と下面に、そ
の成形時に薄い金属箔（通常は銅箔）を一体成形し、か
つスルーホールをドリルで穿設する方法である。After that, a through hole 5 as shown in FIG. 5 is formed at a predetermined position of the resin substrate 1, and then the same steps as in the case of the first manufacturing method are performed to obtain the purpose. The printed circuit board A 1 can be obtained. The third manufacturing method is a method in which a thin metal foil (usually a copper foil) is integrally formed on the upper surface and the lower surface of the resin substrate 1 at the time of molding, and a through hole is drilled.

【００３７】この場合には、まず、図７で示した金型７
ａ，７ｃ’の型面に薄い金属箔８’を配置し、この状態
でキャビティー７ｅ’の中に樹脂注入を行う（図９）。
このときに、金属箔８’として９μｍ程度の極薄銅箔を
用いれば、キャビティー７ｅ’への樹脂注入時において
は、その注入圧によって金属箔８’は容易に金型７ａの
凹部７ｂの形状に変形する。In this case, first, the mold 7 shown in FIG.
A thin metal foil 8 ′ is placed on the mold surfaces of a and 7c ′, and resin is injected into the cavity 7e ′ in this state (FIG. 9).
At this time, if an ultra-thin copper foil having a thickness of about 9 μm is used as the metal foil 8 ′, the metal foil 8 ′ can easily be formed in the concave portion 7b of the mold 7a due to the injection pressure when the resin is injected into the cavity 7e ′. Transforms into a shape.

【００３８】金型７ａ，７ｃ’を取り外すことにより、
図１０で示したように、樹脂基板１の上面１ａと下面１
ｂの全面に金属箔８’が貼着される。このとき、下面１
ｂに突設する突起２の表面も、これら突起と同一形状に
変形した金属箔によって被覆される。ついで、図１１で
示したように、両面に金属箔８’が貼着されている樹脂
基板１の所定位置にドリルでスルーホール５を穿設した
のち、公知の方法により無電解めっきを行ってスルーホ
ール５の壁面５ａに導電性を付与し、更に電解めっきを
行ってスルーホール５の壁面５ａに所望厚みのめっき層
６’を形成する。By removing the molds 7a and 7c ',
As shown in FIG. 10, the upper surface 1 a and the lower surface 1 of the resin substrate 1
The metal foil 8'is attached to the entire surface of b. At this time, the lower surface 1
The surfaces of the protrusions 2 projecting from b are also covered with a metal foil deformed into the same shape as these protrusions. Then, as shown in FIG. 11, through holes 5 are drilled at predetermined positions of the resin substrate 1 having the metal foils 8 ′ adhered on both sides, and then electroless plating is performed by a known method. Conductivity is imparted to the wall surface 5a of the through hole 5 and electroplating is further performed to form a plating layer 6'having a desired thickness on the wall surface 5a of the through hole 5.

【００３９】その後は、第１の製造方法の場合と同じよ
うにして、公知の方法により、回路パターンと電極のパ
ターンを形成することにより、目的とするプリント回路
基板Ａ1 を得ることができる。このプリント回路基板Ａ
1 において、その下面に突設する電極４の断面形状は格
別限定されるものではなく、例えば、半球形状（図１
２），三角形状（図１３），台地形状（図１４），山形
形状（図１５），四角形状（図１６）など任意の形状で
あってよい。After that, the target printed circuit board A 1 can be obtained by forming a circuit pattern and an electrode pattern by a known method in the same manner as in the first manufacturing method. This printed circuit board A
1 , the cross-sectional shape of the electrode 4 protruding from the lower surface thereof is not particularly limited, and may be, for example, a hemispherical shape (see FIG.
2), a triangular shape (FIG. 13), a plateau shape (FIG. 14), a mountain shape (FIG. 15), a square shape (FIG. 16), and the like.

【００４０】また、図１２〜図１６の仮想線で示したよ
うに、下面に突設している電極４の被覆層３の部分を溶
融はんだに浸漬したのち取り出すことにより、その被覆
層３の外側に球状はんだ４’を形成すると、それはリフ
ロー時のはんだボールとして機能することができるので
有用である。なお、電極の形成に当たっては、突起２を
被覆して導電性被覆層３を形成したのち、この上に更に
例えばニッケルめっき，金めっきを順次行ってもよく、
そのめっき構造は、プリント回路基板への実装部品や実
装方法、その信頼性などの因子を考慮して決定すればよ
い。Further, as shown by the phantom lines in FIGS. 12 to 16, the portion of the coating layer 3 of the electrode 4 protruding on the lower surface is immersed in the molten solder and then taken out to remove the coating layer 3 Forming the spherical solder 4'on the outside is useful because it can function as a solder ball during reflow. In forming the electrode, after the projection 2 is coated to form the conductive coating layer 3, nickel plating and gold plating may be sequentially performed on the conductive coating layer 3.
The plating structure may be determined in consideration of factors such as the components mounted on the printed circuit board, the mounting method, and the reliability thereof.

【００４１】実施例２， 図７で示した金型７ａの型面にプリプレグマット１ｅを
敷き、更に、その上に、ガラス繊維−エポキシ樹脂の複
合材であるリジッドな絶縁板１ｆを載置した（図１
７）。ついで、金型７ａに上金型７ｃ''を圧接し、加圧
しながら全体を加熱して熱圧プレスを行った。Example 2 A prepreg mat 1e was laid on the mold surface of the mold 7a shown in FIG. 7, and a rigid insulating plate 1f which was a composite material of glass fiber-epoxy resin was placed thereon. (Fig. 1
7). Then, the upper mold 7c ″ was pressed against the mold 7a, and the whole was heated while being pressed to perform hot pressing.

【００４２】この過程で、軟質なプリプレグマット１ｅ
は、その下面側の部分が金型７ａの型面に形成されてい
る凹部７ｂに充填された状態で熱硬化し、かつプリプレ
グマット１ｅの上面は絶縁板１ｆの下面と接着した状態
で熱硬化する。その結果、金型７ａ，７ｃ''を取り外す
と、図１８で示したように、プリプレグマット１ｅの硬
化物１ｅ’の下面には金型７ａの凹部７ｂが転写されて
成る突起２が形成されている絶縁基材１が得られる。In this process, the soft prepreg mat 1e
Is heat-cured in a state where the lower surface side portion is filled in the recess 7b formed in the mold surface of the mold 7a, and the upper surface of the prepreg mat 1e is heat-cured in a state of being adhered to the lower surface of the insulating plate 1f. To do. As a result, when the molds 7a and 7c '' are removed, as shown in FIG. 18, the protrusion 2 formed by transferring the concave portion 7b of the mold 7a is formed on the lower surface of the cured product 1e 'of the prepreg mat 1e. The insulating base material 1 which has been obtained is obtained.

【００４３】この絶縁基材１に対し、その後は、第２の
製造方法の場合と同じようにして、スルーホールを形成
し、回路パターンと電極のパターンを形成することによ
り、図１で示したプリント回路基板Ａ1 を得ることがで
きる。なお、この実施例の場合、リジッドな絶縁板１ｆ
の代わりに、既に導体回路が形成されているプリント回
路基板を用いてもよく、また、全て軟質なプリプレグマ
ット１ｅを重ね合わせて成形してもよい。いずれにして
も、その最下層はプリプレグマット１ｅで形成されるこ
とが必要である。After that, through holes were formed in the insulating base material 1 in the same manner as in the second manufacturing method, and a circuit pattern and an electrode pattern were formed, as shown in FIG. The printed circuit board A 1 can be obtained. In the case of this embodiment, the rigid insulating plate 1f is used.
Instead of the above, a printed circuit board on which a conductor circuit is already formed may be used, or prepreg mats 1e that are all soft may be superposed and molded. In any case, the bottom layer of the prepreg mat 1e needs to be formed.

【００４４】実施例３ 図１９は、別の突起付きプリント回路基板Ａ2 の断面構
造例を示す断面図である。この回路基板Ａ2 は、絶縁基
材１の周縁部１ｃが所望の高さで枠型形状に突設されて
いる形状であることを除いては回路基板Ａ1 と同じ構造
になっている。したがって、この回路基板Ａ2 では、絶
縁基材１の上面１ａに半導体素子を実装したのち、それ
らを樹脂モールドするときに、この周縁部１ｃがモール
ド樹脂の流れ止めとして機能することができる。Embodiment 3 FIG. 19 is a sectional view showing an example of a sectional structure of another printed circuit board A 2 with a protrusion. This circuit board A 2 has the same structure as that of the circuit board A 1 except that the peripheral edge 1 c of the insulating base material 1 has a shape protruding in a frame shape at a desired height. Therefore, in this circuit board A 2 , when the semiconductor elements are mounted on the upper surface 1a of the insulating base material 1 and then they are resin-molded, the peripheral edge portion 1c can function as a mold resin flow stop.

【００４５】このような絶縁基材１は、絶縁基材の成形
時に図４や図７や図１７で示した金型７ａ，７ｃ（７
ｃ’，７ｃ''）のうち一方の金型７ｃ（７ｃ’，７
ｃ''）の型面を前記周縁部１ｃの形状と対応した形状に
設計することによって容易に成形することができる。 実施例４ 図２０は、更に別の突起付きプリント回路基板Ａ3 の断
面構造例を示す断面図である。Such an insulating base material 1 is used for molding the insulating base material in the molds 7a, 7c (7) shown in FIG. 4, FIG. 7 and FIG.
c ', 7c''), one of the molds 7c (7c', 7c
It can be easily molded by designing the mold surface of c ″) into a shape corresponding to the shape of the peripheral edge portion 1c. Example 4 FIG. 20 is a sectional view showing an example of a sectional structure of another printed circuit board A 3 with a protrusion.

【００４６】この回路基板Ａ3 は、絶縁基材１の周縁部
の下面１ｂにのみ電極４が形成され、下面１ｂの中心部
は所定の深さだけ凹没して凹没個所１ｄを形成してお
り、そして、その凹没個所１ｄにはその下面１ｂ’から
絶縁基材１の上面１ａにまで至るスルーホール５’が穿
設され、めっき層６”を介して上面１ａに配設されてい
る回路パターンｃ1 との導通を確保する構造になってい
る。In this circuit board A 3 , the electrode 4 is formed only on the lower surface 1b of the peripheral portion of the insulating base material 1, and the central portion of the lower surface 1b is recessed by a predetermined depth to form a recessed portion 1d. Then, a through hole 5'from the lower surface 1b 'to the upper surface 1a of the insulating substrate 1 is bored in the recessed portion 1d, and the through hole 5'is provided on the upper surface 1a via the plating layer 6 ". It has a structure for ensuring electrical continuity with the existing circuit pattern c 1 .

【００４７】この回路基板Ａ3 を用いれば、凹没個所１
ｄの下面１ｂ’にも半導体素子を実装することができる
ので、両面実装回路基板として機能させることができ
る。このような絶縁基材は、絶縁基材の成形時に、図４
や図７や図１７で示した金型７ａ，７ｃ（７ｃ’，７
ｃ''）のうち一方の金型７ａの型面を、図２０で示した
凹没個所１ｄの形状と対応する形状に設計することによ
り容易に成形することができる。If this circuit board A 3 is used, the concave portion 1
Since the semiconductor element can be mounted on the lower surface 1b 'of d, it can function as a double-sided mounting circuit board. Such an insulating base material can be produced by molding the insulating base material as shown in FIG.
And the molds 7a, 7c (7c ', 7) shown in FIG. 7 and FIG.
It can be easily molded by designing the mold surface of one of the molds 7a in c '') into a shape corresponding to the shape of the recessed portion 1d shown in FIG.

【００４８】実施例５ 図２１は、図１で示した突起付きプリント回路基板Ａ1
の上面１ａの回路パターンｃ1 に半導体素子を実装した
本発明のＢＧＡ構造のパッケージＢ1 の１例を示す断面
図である。このパッケージＢ1 では、プリント回路基板
Ａ1 の上面１ａに配線されている回路パターンｃ1 に、
半導体素子１０ａがフリップチップ方式で実装され、ま
た別の半導体素子１０ｂがダイボンディングペースト１
１を介してＴＡＢ方式で実装されている。そして、これ
ら半導体素子１０ａ，１０ｂは所定のモールド樹脂１２
によってモールドされている。Embodiment 5 FIG. 21 is a printed circuit board A 1 with protrusions shown in FIG.
3 is a cross-sectional view showing an example of a package B 1 having a BGA structure of the present invention in which a semiconductor element is mounted on the circuit pattern c 1 on the upper surface 1a of FIG. In this package B 1 , the circuit pattern c 1 wired on the upper surface 1a of the printed circuit board A 1
The semiconductor element 10a is mounted by the flip chip method, and another semiconductor element 10b is mounted on the die bonding paste 1
1 through the TAB method. Then, these semiconductor elements 10a and 10b have a predetermined mold resin 12
Is molded by.

【００４９】半導体素子の樹脂モールドは、従来から行
われているトランスファーモールド法とポッティング法
のいずれで行ってもよい。ただし、ポッティング法を適
用する場合は、モールド樹脂の形状保持性を確保するた
めに、プリント回路基板Ａ1の上面１ａの周縁にモール
ド樹脂流れ止め用の封止枠を配置することが必要にな
る。The resin molding of the semiconductor element may be performed by either the conventional transfer molding method or the potting method. However, when the potting method is applied, it is necessary to dispose a sealing frame for blocking the mold resin flow around the periphery of the upper surface 1a of the printed circuit board A 1 in order to secure the shape retention of the mold resin. .

【００５０】実施例６ 図２２は、図１９で示した突起付きプリント回路基板Ａ
2 の上面１ａの回路パターンｃ1 に半導体素子１０ａ，
１０ｂを実装し、これら半導体素子がモールド樹脂１２
でモールドされた本発明のＢＧＡ構造のパッケージＢ2
の１例を示す断面図である。Embodiment 6 FIG. 22 is a printed circuit board A with protrusions shown in FIG.
The semiconductor element 10a on the circuit pattern c 1 on the upper surface 1a of 2 ,
10b is mounted, and these semiconductor elements are molded resin 12
BGA structure package B 2 of the present invention molded by
It is sectional drawing which shows one example.

【００５１】このパッケージＢ2 の場合、絶縁基材１の
周縁部１ｃが樹脂の流れ止め用の枠として機能するの
で、例えば樹脂モールド時にポッティング法を適用した
ときでも、絶縁基材１の上面１ａへの封止枠の配置作業
を行うことが不要になる。したがって、モールド樹脂の
選定も自由に行えるとともに、周縁部１ｃの高さを適宜
に選定することにより、パッケージの厚みを薄くし、か
つ均一にすることができる。In the case of this package B 2 , since the peripheral edge portion 1c of the insulating base material 1 functions as a frame for preventing the resin from flowing, for example, even when the potting method is applied during resin molding, the upper surface 1a of the insulating base material 1 is formed. It becomes unnecessary to perform the work of arranging the sealing frame in the. Therefore, the molding resin can be freely selected, and the thickness of the package can be made thin and uniform by appropriately selecting the height of the peripheral edge portion 1c.

【００５２】実施例７ 図２３は、図２０で示した突起付きプリント回路基板Ａ
3 に半導体素子が両面実装されている本発明のＢＧＡ構
造のパッケージＢ3 の１例を示す断面図である。このパ
ッケージＢ3 は、プリント回路基板Ａ3 の上面１ａの回
路パターンｃ1に、半導体素子１０ａがフリップチップ
方式で実装され、半導体素子１０ｂがダイボンディング
ペースト１１を介してＴＡＢ方式で実装され、また半導
体素子１０ｃがダイボンディングペースト１１を介して
ワイヤボンディング方式で実装され、それらはモールド
樹脂１２ａでモールドされている。そして、絶縁基材１
の凹没個所１ｄの下面１ｂ’には、半導体素子１０ｄが
フリップチップ方式で実装され、これはスルーホール
５’のめっき層６”を導体回路にして上面１ａに配線さ
れている回路パターンｃ1 と接続し、凹没個所１ｄの全
体はモールド樹脂１２ｂでモールドされている。Example 7 FIG. 23 is a printed circuit board A with protrusions shown in FIG.
Semiconductor element 3 is a sectional view showing an example of package B 3 of BGA structure of the present invention which are mounted on two sides. In this package B 3 , the semiconductor element 10a is mounted on the circuit pattern c 1 on the upper surface 1a of the printed circuit board A 3 by the flip chip method, the semiconductor element 10b is mounted by the TAB method via the die bonding paste 11, and The semiconductor element 10c is mounted by the wire bonding method via the die bonding paste 11, and they are molded with the molding resin 12a. And the insulating base material 1
A semiconductor element 10d is mounted on the lower surface 1b 'of the recessed portion 1d in the flip chip method, which is a circuit pattern c 1 which is wired on the upper surface 1a by using the plated layer 6 "of the through hole 5'as a conductor circuit. , And the entire recessed portion 1d is molded with the molding resin 12b.

【００５３】実施例８ 図２４は、半導体素子が両面実装された別のパッケージ
Ｂ4 の断面構造の１例を示す断面図である。このパッケ
ージＢ4 に用いるプリント回路基板Ａ3 は、図２０で示
した絶縁基材１において、中心部の凹没個所１ｄが下面
１ｂから所定の角度で傾斜する傾斜面になっている。そ
して、下面１ｂ’と電極４には、所定パターンの回路パ
ターンｃ2 が配設されている。この回路パターンｃ
2 は、公知の電着レジスト法と平行露光法によって形成
することができる。Embodiment 8 FIG. 24 is a sectional view showing an example of a sectional structure of another package B 4 having semiconductor elements mounted on both sides. The printed circuit board A 3 used for the package B 4 has an insulating base material 1 shown in FIG. 20, in which a concave portion 1d at the center is an inclined surface which is inclined at a predetermined angle from the lower surface 1b. A circuit pattern c 2 having a predetermined pattern is arranged on the lower surface 1b ′ and the electrode 4. This circuit pattern c
2 can be formed by a known electrodeposition resist method and parallel exposure method.

【００５４】そして、絶縁基材１の上面１ａの回路パタ
ーンｃ1 に実装された半導体素子１０ａ，１０ｂ、また
凹没個所１ｄの下面１ｂ’に実装された半導体素子１０
ｄは、それぞれモールド樹脂１２ａ，１２ｂでモールド
されている。このパッケージＢ4 の場合は、回路パター
ンｃ2 の働きにより、半導体素子１０ｄと上面１ａの回
路パターンｃ1 との間を図２３で示したようなスルーホ
ール５’とめっき層６”で接続しなくてもよくなる。Then, the semiconductor elements 10a and 10b mounted on the circuit pattern c 1 on the upper surface 1a of the insulating base material 1 and the semiconductor element 10 mounted on the lower surface 1b 'of the recessed portion 1d.
d is molded with mold resins 12a and 12b, respectively. In the case of this package B 4, the function of the circuit pattern c 2 connects the semiconductor element 10d and the circuit pattern c 1 of the upper surface 1a with the through hole 5 ′ and the plating layer 6 ″ as shown in FIG. It doesn't have to be.

【００５５】実施例９ 図２５は、突起付きプリント回路基板を用いて製造した
別のパッケージＢ5 の断面構造例を示す断面図である。
このパッケージＢ5 は、絶縁基材１の下面１ｂに突設さ
れた電極４と上面１ａに所定の回路パターンｃ1 が配線
されているプリント回路基板ａ1 の上に、上面１’ａに
所定の回路パターンｃ3 が配線されている別のプリント
回路基板ａ2 を積層し、プリント回路基板ａ2 に半導体
素子１０ａ，１０ｂを実装し、それらがモールド樹脂１
２でモールドされた構造になっている。Example 9 FIG. 25 is a sectional view showing an example of the sectional structure of another package B 5 manufactured using a printed circuit board with protrusions.
This package B 5 is provided on the upper surface 1′a on the printed circuit board a 1 on which the electrode 4 protruding from the lower surface 1b of the insulating base material 1 and the predetermined circuit pattern c 1 are wired on the upper surface 1a. Another printed circuit board a 2 on which the circuit pattern c 3 of FIG. 1 is wired is laminated, and the semiconductor elements 10a and 10b are mounted on the printed circuit board a 2 , and these are molded resin 1
It has a structure molded in 2.

【００５６】そして、プリント回路基板ａ2 の上面１’
ａからプリント回路基板ａ1 の下面１ｂにはスルーホー
ル５が穿設され、その壁面にはめっき層６が形成される
ことにより、電極４と回路パターンｃ1 および、電極４
と回路パターンｃ3 の間が結線されている。このパッケ
ージＢ5 は次のようにして製造することができる。[0056] Then, the upper surface 1 of the printed circuit board a 2 '
a to the lower surface 1b of the printed circuit board a 1 , a through hole 5 is formed, and a plating layer 6 is formed on the wall surface of the printed circuit board a 1 , so that the electrode 4, the circuit pattern c 1, and the electrode 4 are formed.
And the circuit pattern c 3 are connected. This package B 5 can be manufactured as follows.

【００５７】まず、実施例１で説明した第３の製造方法
に基づき、図２６で示したように、絶縁基材１の両面１
ａ，１ｂに金属箔８’が貼着されている基板を一体成形
する。ついで、図２７で示したように、上面１ａの金属
箔に対し、公知の方法で、絶縁基材１の上面１ａに所定
の回路パターンｃ1 を形成する。First, on the basis of the third manufacturing method described in the first embodiment, as shown in FIG.
A substrate in which the metal foil 8'is attached to a and 1b is integrally molded. Then, as shown in FIG. 27, a predetermined circuit pattern c 1 is formed on the upper surface 1a of the insulating base material 1 by a known method on the metal foil on the upper surface 1a.

【００５８】その後、図２８で示したように、一方の面
１’ａに金属箔８”が貼着されている絶縁基材１’の他
方の面（金属箔は貼着されていない）を、絶縁基材１の
上面１ａに例えば熱圧プレスして２枚の絶縁基材１，
１’を積層一体化する。このとき、絶縁基材１の回路パ
ターンｃ1 は絶縁基材１’の中に埋設される。ついで、
図２９で示したように、絶縁基材１’の上面１’ａから
絶縁基材１の下面１ｂにかけてスルーホール５を穿設す
る。このとき、絶縁基材１の回路パターンｃ1 はスルー
ホール５の壁面に表出する。After that, as shown in FIG. 28, the other surface (no metal foil is adhered) of the insulating substrate 1'having the metal foil 8 "adhered on one surface 1'a is removed. , The upper surface 1a of the insulating base material 1 is, for example, hot pressed to form two insulating base materials 1.
1'is laminated and integrated. At this time, the circuit pattern c 1 of the insulating base material 1 is embedded in the insulating base material 1 ′. Then,
As shown in FIG. 29, through holes 5 are formed from the upper surface 1′a of the insulating base material 1 ′ to the lower surface 1b of the insulating base material 1. At this time, the circuit pattern c 1 of the insulating base material 1 is exposed on the wall surface of the through hole 5.

【００５９】その後、図３０で示したように、無電解め
っきを行ってスルーホール５の壁面に導電性を付与し、
更に続けて電解めっきを行って、スルーホール５に所望
厚みのめっき層６を形成する。このとき、絶縁基材１の
回路パターンｃ1 はめっき層６と接触して導通状態にな
る。ついで、公知の方法により、上面１’ａの回路パタ
ーン，上面と下面のスルーホールランド，下面の電極４
の部分とこれら電極と下面のスルーホールランドとを接
続する回路パターンを形成して、絶縁基材１’の上面
１’ａには回路パターンｃ3 が、絶縁基材１の下面１ｂ
には電極のパターンとスルーホールランドとを結線する
回路のパターンが、また、スルーホール５には、プリン
ト回路基板ａ1の下面スルーホールランドから回路パタ
ーンｃ1 とプリント回路基板ａ3 の上面スルーホールラ
ンドとを結線する導体回路がめっき層６として形成され
る。Then, as shown in FIG. 30, electroless plating is performed to impart conductivity to the wall surface of the through hole 5,
Further, electrolytic plating is further performed to form a plated layer 6 having a desired thickness on the through hole 5. At this time, the circuit pattern c 1 of the insulating base material 1 comes into contact with the plating layer 6 and becomes conductive. Then, by a known method, the circuit pattern on the upper surface 1'a, the through-hole lands on the upper and lower surfaces, and the electrode 4 on the lower surface.
A circuit pattern for connecting these electrodes to the through hole lands on the lower surface is formed, and the circuit pattern c 3 is formed on the upper surface 1'a of the insulating base material 1'and the lower surface 1b of the insulating base material 1 is formed.
Is a circuit pattern for connecting the electrode pattern to the through hole land, and the through hole 5 has a circuit pattern c 1 and an upper surface through of the printed circuit board a 3 from the lower surface through hole land of the printed circuit board a 1. A conductor circuit for connecting the hole land is formed as the plating layer 6.

【００６０】そして最後に、絶縁基材１’の回路パター
ンｃ3 に所定の半導体素子を実装し、それらを樹脂モー
ルドすることにより、図２５で示した本発明のパッケー
ジＢ 5 が得られる。また次に、上記パッケージＢ5 の他
の製造方法を説明する。まず、実施例１における第２の
製造方法に基づき、図３１で示したように、下面１ｂに
突起２が一体成形されている樹脂基板１を成形する。Finally, the circuit pattern of the insulating substrate 1 '
C3Mount the prescribed semiconductor elements on the
The package of the present invention shown in FIG.
The B FiveIs obtained. Next, the package BFiveOther
The manufacturing method of will be described. First, the second embodiment
Based on the manufacturing method, as shown in FIG. 31, the lower surface 1b is
The resin substrate 1 on which the protrusions 2 are integrally molded is molded.

【００６１】ついで、この樹脂基板１の上面１ａに薄い
金属箔８’を貼着したのち、ここに公知の方法で、形成
すべき回路パターンｃ1 を配線する（図３２）。そし
て、図３３で示したように、配線ずみのこの樹脂基板１
の上面１ａに樹脂基板１’を例えば熱圧プレスして積層
一体化したのち、樹脂基板１’の上面１’ａから樹脂基
板１の下面１ｂにかけてスルーホール５を穿設する。Then, after a thin metal foil 8'is attached to the upper surface 1a of the resin substrate 1, the circuit pattern c 1 to be formed is wired therein by a known method (FIG. 32). Then, as shown in FIG. 33, the resin substrate 1 without wiring is provided.
After the resin substrate 1'is laminated on the upper surface 1a of the resin substrate by, for example, hot pressing, through holes 5 are formed from the upper surface 1'a of the resin substrate 1'to the lower surface 1b of the resin substrate 1.

【００６２】ついで、図３４で示したように、無電解め
っきを行って樹脂基板１，１’の全表面とスルーホール
５の壁面に導電性を付与し、更に続けて電解めっきを行
ってそこにめっき層６’を形成する。その後は、前記し
た製造方法と同様の手順を踏んで、電極，回路パターン
を形成したのち、樹脂基板１’の上面に半導体素子を実
装し、それらを樹脂モールドすることにより、図２５で
示したパッケージＢ5 を得ることができる。Then, as shown in FIG. 34, electroless plating is performed to impart conductivity to the entire surfaces of the resin substrates 1 and 1'and the wall surfaces of the through holes 5, and then electrolytic plating is further performed. Then, a plating layer 6'is formed. After that, the steps similar to those of the above-described manufacturing method are performed to form electrodes and circuit patterns, and then a semiconductor element is mounted on the upper surface of the resin substrate 1'and resin molding is performed, as shown in FIG. Package B 5 can be obtained.

【００６３】実施例１０ 図３５は、本発明の更に別のパッケージＢ6 の断面構造
を示す断面図である。このパッケージＢ6 は、本発明の
プリント回路基板ａ1 の上に別のプリント回路基板ａ3
を積層し、プリント回路基板ａ3 の上面１’ａに半導体
素子１０ａ，１０ｂが実装され、それらがモールド樹脂
１２でモールドされた構造になっている。Embodiment 10 FIG. 35 is a sectional view showing the sectional structure of still another package B 6 of the present invention. This package B 6 is a printed circuit board a 1 of the present invention on which another printed circuit board a 3 is formed.
The stacked semiconductor elements 10a on the upper surface 1'a of the printed circuit board a 3, 10b are mounted, has become they are molded with a molding resin 12 structure.

【００６４】プリント回路基板ａ3 にはスルーホール
５”が形成されていて、その壁面はめっき層６”で被覆
されている、そして、プリント回路基板ａ3 の下面に位
置するスルーホールランド６”ｂは、異方性の導電性接
着剤を介して、プリント回路基板ａ1 の上面１ａに位置
するスルーホールランド６ａと電気的に接続している。
したがって、このパッケージＢ6 は、プリント回路基板
ａ1 の回路パターンｃ 1 はスルーホールランド６ｂ→め
っき層６を介して電極４と結線され、また、プリント回
路基板ａ3 の回路パターンｃ3 は、スルーホールランド
６ｂ→めっき層６→スルーホールランド６ａ→スルーホ
ールランド６”ｂ→めっき層６”→スルーホールランド
６”ａを介して電極４と結線されている。Printed circuit board a3Through hole
5 "is formed and the wall surface is covered with a plating layer 6"
And printed circuit board a3On the underside of
The through hole land 6 "b to be placed is an anisotropic conductive contact.
Printed circuit board a through adhesive1Located on the upper surface 1a of
It is electrically connected to the through hole land 6a.
Therefore, this package B6Printed circuit board
a1Circuit pattern c 1Is through hole land 6b →
It is connected to the electrode 4 through the plating layer 6, and the printing
Road board a3Circuit pattern c3Through hole land
6b → plating layer 6 → through hole land 6a → through hole
Land land 6 "b → Plating layer 6" → Through hole land
It is connected to the electrode 4 via 6 ″ a.

【００６５】このパッケージＢ6 は次のようにして製造
することができる。まず、実施例１と同様の方法によっ
て、本発明のプリント回路基板ａ1 が製造される。他
方、以下のようにしてプリント回路基板ａ3 が製造され
る。すなわち、まず、図３６で示したように、樹脂基板
１’が用意されその所定位置にスルーホール５”が穿設
される。This package B 6 can be manufactured as follows. First, the printed circuit board a 1 of the present invention is manufactured by the same method as in the first embodiment. On the other hand, the printed circuit board a 3 is manufactured as follows. That is, first, as shown in FIG. 36, the resin substrate 1 ′ is prepared and the through hole 5 ″ is formed at a predetermined position thereof.

【００６６】ついで、この樹脂基板１’に無電解めっき
と電解めっきを順次行って、図３７で示したように、表
面全体とスルーホール５”の壁面に所望厚みのめっき層
６”を形成する。その後、めっき層６”に対し公知の方
法で、図３８で示したように樹脂基板１’の上面１’ａ
に所定の回路パターンｃ3 とスルーホールランド６”
ａ，６”ｂを形成することによってプリント回路基板ａ
3 が製造される。Next, electroless plating and electrolytic plating are sequentially performed on this resin substrate 1'to form a plating layer 6 "having a desired thickness on the entire surface and the wall surface of the through hole 5", as shown in FIG. . After that, the plating layer 6 ″ is formed by a known method, as shown in FIG. 38, on the upper surface 1′a of the resin substrate 1 ′.
Predetermined circuit pattern c 3 and through hole land 6 "
printed circuit board a by forming a, 6 "b
3 are manufactured.

【００６７】ついで、図３９で示したようにプリント回
路基板ａ3 のスルーホールランド６’ｂの表面に異方性
の導電性接着剤１３を塗布したのち、プリント回路基板
ａ3をプリント回路基板ａ1 の上面１ａに重ね合わせて
両者を接着する。 実施例１１ 図４０は、突起付きプリント回路基板にインサートモー
ルド方式で放熱部材を組み込んだ別のパッケージＢ7 の
断面構造例を示す断面図である。[0067] Then, after applying a conductive adhesive 13 of the anisotropy to the printed circuit through hole land 6'b surface of the substrate a 3 as shown in FIG. 39, the printed circuit board the printed circuit board a 3 The upper surface 1a of a 1 is overlaid and the both are bonded. Example 11 FIG. 40 is a sectional view showing an example of a sectional structure of another package B 7 in which a heat dissipation member is incorporated in a printed circuit board with protrusions by an insert molding method.

【００６８】このパッケージＢ7 は、下面は図２１で示
したパッケージＢ1 と同じ構造をなしており、絶縁基材
１の一部（図では中心部分）に放熱部材９が組み込ま
れ、この上に、ダイボンディングペースト１１を介して
半導体素子１０ｂがＴＡＢ方式で実装され、それらはモ
ールド樹脂１２でモールドされている。したがって、半
導体素子１０ｂの動作によって発生した熱は、放熱部材
９を伝達してそのままパッケージＢ7 の下部から放熱さ
れる。The lower surface of this package B 7 has the same structure as that of the package B 1 shown in FIG. 21, and a heat radiating member 9 is incorporated in a part (center part in the figure) of the insulating base material 1. The semiconductor element 10b is mounted by the TAB method via the die bonding paste 11, and they are molded with the molding resin 12. Therefore, the heat generated by the operation of the semiconductor element 10b is transmitted through the heat radiation member 9 and is radiated as it is from the lower portion of the package B 7 .

【００６９】このパッケージＢ7 に用いる絶縁基材１を
成形する場合には、図４１で示したように、形成すべき
突起に対応した形状の凹部７ｂと、放熱部材９を配置す
る凹部７ｆとが型面に形成されている金型７ａの当該凹
部７ｆに放熱部材９をセットして上金型７ｃを配置し、
両金型７ａ，７ｃによって形成されたキャビティー７ｅ
に樹脂を注入する。When the insulating base material 1 used for this package B 7 is molded, as shown in FIG. 41, a recess 7b having a shape corresponding to the projection to be formed and a recess 7f for disposing the heat dissipation member 9 are formed. The heat radiation member 9 is set in the concave portion 7f of the mold 7a formed on the mold surface, and the upper mold 7c is arranged.
Cavity 7e formed by both molds 7a, 7c
Inject resin into.

【００７０】注入樹脂が硬化したのち金型７ａ，７ｃを
取り外すことにより、放熱部材９が一体的に組み込まれ
た樹脂基板が得られる。その後、第２の製造方法によ
り、スルーホールの形成、回路パターンと電極パターン
の形成、更に半導体素子の実装を行なってパッケージＢ
7 が組み立てられる。なお、金型７ａにおいて、凹部７
ｆの深さは凹部７ｂの深さよりも浅くして、成形された
絶縁基材１の電極４を放熱部材９の下面よりも突設させ
ることが必要である。After the injected resin has hardened, the molds 7a and 7c are removed to obtain a resin substrate in which the heat dissipation member 9 is integrally incorporated. After that, by the second manufacturing method, through holes are formed, a circuit pattern and an electrode pattern are formed, and a semiconductor element is mounted to form a package B.
7 is assembled. In the die 7a, the recess 7
It is necessary to make the depth of f shallower than the depth of the concave portion 7b so that the formed electrode 4 of the insulating base material 1 is projected from the lower surface of the heat dissipation member 9.

【００７１】実施例１２ 図４２は、放熱構造を有する別のパッケージＢ8 の断面
構造例を示す断面図である。このパッケージＢ8 の場合
は、絶縁基材１の所定個所（図では中央部）に放熱用の
スルーホール５ｂが形成され、このスルーホール５ｂの
下側開口の近辺にも突起２が形成されている。そして、
スルーホール５ｂの壁面と前記突起２は例えば銅から成
るめっき層６ｃで被覆されることにより、サーマルビア
方式の放熱構造が形成されている。Embodiment 12 FIG. 42 is a sectional view showing an example of the sectional structure of another package B 8 having a heat dissipation structure. In the case of this package B 8 , a through hole 5b for heat dissipation is formed at a predetermined position (the central portion in the figure) of the insulating base material 1, and a protrusion 2 is formed near the lower opening of this through hole 5b. There is. And
The wall surface of the through hole 5b and the protrusion 2 are covered with a plating layer 6c made of, for example, copper to form a thermal via type heat dissipation structure.

【００７２】絶縁基材１の上面には、前記放熱用のスル
ーホール５ｂの上側開口を封鎖するようにして塗布され
たダイボンディングペースト１１を介して半導体素子１
０ｂがＴＡＢ方式で実装されている。このパッケージＢ
8 の場合、半導体素子１０ｂの動作によって発生した熱
は、ダイボンディングペースト１１を通り、めっき層６
ｃを伝達して大きな表面積を有する突起２の表面から放
熱されていく。The semiconductor element 1 is formed on the upper surface of the insulating base material 1 with the die bonding paste 11 applied so as to seal the upper opening of the through hole 5b for heat dissipation.
0b is implemented by the TAB method. This package B
In the case of 8 , the heat generated by the operation of the semiconductor element 10b passes through the die bonding paste 11 and passes through the plating layer 6
The heat is dissipated from the surface of the protrusion 2 having a large surface area by transmitting c.

【００７３】このパッケージＢ8 で用いる絶縁基材１を
成形する場合には、図４で示した金型７ａ，７ｃにおい
て、放熱用のスルーホールを形成すべき個所にそのスル
ーホールの形状に対応した円柱状突起が型面に形成され
ている金型７ｃを用い、また、突起２に対応する個所に
も凹部が形成されている金型７ａを用いることにより樹
脂基板を成形し、その後、放熱用のスルーホールとその
近傍に位置する突起の表面にめっき層を形成すればよ
い。When molding the insulating base material 1 used in this package B 8 , in the molds 7a and 7c shown in FIG. 4, the through holes for heat radiation are to be formed at the locations corresponding to the through holes. The resin substrate is molded by using the mold 7c having the cylindrical protrusions formed on the mold surface and the mold 7a having the recesses formed at the portions corresponding to the protrusions 2, and thereafter heat radiation is performed. A plating layer may be formed on the surfaces of the through holes for use and the protrusions located in the vicinity thereof.

【００７４】実施例１３ 図４３は、キャビティーダウン方式の放熱構造を有する
パッケージＢ9 の断面構造例を示す断面図である。この
パッケージＢ9 は、絶縁基材１の所定個所（図では中央
部）に厚み方向を貫通する孔部１４が形成され、その上
部開口が例えば銅製の放熱部材９で封止され、絶縁基材
１の中央部には凹没個所が形成されている。そして、放
熱部材９の下面にはダイボンディングペースト１１を介
して半導体素子１０ｃが実装され、この半導体素子１０
ｃは、絶縁基材１の凹没個所に形成されている回路パタ
ーンｃ2 にワイヤボンディングされ、全体がモールド樹
脂１２ｂでモールドされている。Example 13 FIG. 43 is a sectional view showing an example of the sectional structure of a package B 9 having a cavity-down type heat dissipation structure. In this package B 9 , a hole portion 14 penetrating in the thickness direction is formed at a predetermined position (the central portion in the drawing) of the insulating base material 1, and the upper opening thereof is sealed with a heat dissipation member 9 made of copper, for example. A recessed portion is formed at the center of 1. The semiconductor element 10c is mounted on the lower surface of the heat dissipation member 9 via the die bonding paste 11, and the semiconductor element 10c is mounted.
The wire c is wire-bonded to the circuit pattern c 2 formed in the recessed portion of the insulating base material 1, and the whole is molded with the molding resin 12b.

【００７５】このパッケージＢ9 の場合、半導体素子１
０ｃの動作によって発生した熱は、ダイボンディングペ
ースト１１を介して表面積大の放熱部材９から放熱して
いく。In the case of this package B 9 , the semiconductor element 1
The heat generated by the operation of 0c is radiated from the heat radiation member 9 having a large surface area through the die bonding paste 11.

【００７６】[0076]

【発明の効果】以上の説明で明らかなように、請求項１
の半導体素子パッケージに組み込まれている突起付きプ
リント回路基板は、その下面に突設している電極が、金
型を用いた絶縁基材の成形時に一体成形される突起とそ
の突起を導電性材料で被覆して成るので、それら電極の
高さのばらつきは小さい。したがって、この半導体パッ
ケージを主回路基板の所定端子の上に載置して、常用の
一括リフローはんだ付けを行った場合、確実にはんだ接
合部を形成することができる。しかも、下面に突設する
電極は、一括リフローはんだ付け時につぶれなど起こす
ことがないので良好なスペーサ効果を発揮する。As is apparent from the above description, claim 1
In the printed circuit board with protrusions incorporated in the semiconductor element package, the electrodes protruding from the lower surface of the printed circuit board are integrally formed when the insulating base material is molded using a mold, and the protrusions are made of a conductive material. Since the electrodes are covered with, the variation in height of these electrodes is small. Therefore, when this semiconductor package is placed on the predetermined terminal of the main circuit board and the common batch reflow soldering is performed, the solder joint can be reliably formed. In addition, the electrode protruding on the lower surface does not cause crushing or the like during collective reflow soldering, and thus exhibits a good spacer effect.

【００７７】また、請求項３の半導体素子パッケージの
場合は、絶縁基材の下面の突起をプリプレグマットへの
熱圧プレス法で形成するので、その成形は行いやすく、
製造上有利である。更に、請求項６、７、８の半導体素
子パッケージは放熱構造を具備しているので、実動時の
発熱を有効に放熱することができる。Further, in the case of the semiconductor element package according to claim 3, since the projections on the lower surface of the insulating base material are formed by the hot pressing method to the prepreg mat, the molding is easy to perform,
It is advantageous in manufacturing. Further, since the semiconductor element package according to the sixth aspect, the seventh aspect and the eighth aspect are provided with the heat dissipation structure, it is possible to effectively dissipate the heat generated during actual operation.

【図面の簡単な説明】[Brief description of drawings]

【図１】突起付きプリント回路基板Ａ1 を示す断面図で
ある。FIG. 1 is a cross-sectional view showing a printed circuit board A 1 having a protrusion.

【図２】突起付きプリント回路基板の下面にアレイ状に
形成する電極のフルグリッド配列例を示す斜視図であ
る。FIG. 2 is a perspective view showing an example of a full grid array of electrodes formed in an array on the lower surface of a printed circuit board with protrusions.

【図３】突起付きプリント回路基板の下面にアレイ状に
形成する電極のペリフェラル配列例を示す斜視図であ
る。FIG. 3 is a perspective view showing an example of peripheral arrangement of electrodes formed in an array on the lower surface of a printed circuit board with protrusions.

【図４】プリント回路基板Ａ1 を製造する際に用いる金
型を示す断面図である。FIG. 4 is a cross-sectional view showing a mold used for manufacturing the printed circuit board A 1 .

【図５】金型を取り外して得られた樹脂基板を示す断面
図である。FIG. 5 is a cross-sectional view showing a resin substrate obtained by removing a mold.

【図６】図５の樹脂基板の表面にめっき層を形成した状
態を示す断面図である。6 is a cross-sectional view showing a state in which a plating layer is formed on the surface of the resin substrate of FIG.

【図７】プリント回路基板Ａ1 を製造する際に用いる別
の金型を示す断面図である。FIG. 7 is a cross-sectional view showing another mold used for manufacturing the printed circuit board A 1 .

【図８】図７の金型を用いて成形された樹脂基板を示す
断面図である。FIG. 8 is a cross-sectional view showing a resin substrate molded using the mold of FIG.

【図９】図７の金型の型面に金属箔を貼着した状態を示
す断面図である。9 is a cross-sectional view showing a state in which a metal foil is attached to the mold surface of the mold of FIG.

【図１０】図９の金型で成形され、両面に金属箔が貼着
された樹脂基板を示す断面図である。FIG. 10 is a cross-sectional view showing a resin substrate molded by the mold of FIG. 9 and having metal foils adhered on both sides.

【図１１】図１０の樹脂基板にスルーホールを穿設しそ
こにめっき層を形成した状態を示す断面図である。11 is a cross-sectional view showing a state in which a through hole is formed in the resin substrate of FIG. 10 and a plating layer is formed therein.

【図１２】電極の断面形状を示す断面図である。FIG. 12 is a sectional view showing a sectional shape of an electrode.

【図１３】電極の他の断面形状を示す断面図である。FIG. 13 is a cross-sectional view showing another cross-sectional shape of the electrode.

【図１４】電極の別の断面形状を示す断面図である。FIG. 14 is a sectional view showing another sectional shape of an electrode.

【図１５】電極の更に別の断面形状を示す断面図であ
る。FIG. 15 is a sectional view showing still another sectional shape of the electrode.

【図１６】電極の更にまた別の断面形状を示す断面図で
ある。FIG. 16 is a cross-sectional view showing still another cross-sectional shape of the electrode.

【図１７】他の絶縁基材を製造する方法を示す断面図で
ある。FIG. 17 is a cross-sectional view showing a method of manufacturing another insulating base material.

【図１８】図１７の金型を用いた方法で製造された絶縁
基材を示す断面図である。18 is a cross-sectional view showing an insulating base material manufactured by a method using the mold of FIG.

【図１９】突起付きプリント回路基板Ａ2 を示す断面図
である。FIG. 19 is a sectional view showing a printed circuit board with protrusions A 2 .

【図２０】突起付きプリント回路基板Ａ3 を示す断面図
である。FIG. 20 is a cross-sectional view showing a printed circuit board A 3 having protrusions.

【図２１】プリント回路基板Ａ1 を用いて製造した半導
体素子パッケージＢ1 を示す断面図である。FIG. 21 is a cross-sectional view showing a semiconductor device package B 1 manufactured using the printed circuit board A 1 .

【図２２】プリント回路基板Ａ2 を用いて製造した半導
体素子パッケージＢ2 を示す断面図である。FIG. 22 is a cross-sectional view showing a semiconductor device package B 2 manufactured using the printed circuit board A 2 .

【図２３】プリント回路基板Ａ3 を用いて製造した両面
実装半導体素子パッケージＢ3 を示す断面図である。FIG. 23 is a cross-sectional view showing a double-sided mounting semiconductor device package B 3 manufactured using the printed circuit board A 3 .

【図２４】他の両面実装半導体素子パッケージＢ4 を示
す断面図である。FIG. 24 is a sectional view showing another double-sided mounting semiconductor device package B 4 .

【図２５】突起付きプリント回路基板を用いて製造した
別の半導体素子パッケージＢ5 を示す断面図である。FIG. 25 is a cross-sectional view showing another semiconductor device package B 5 manufactured using the printed circuit board with protrusions.

【図２６】図２５のプリント回路基板ａ1 の製造に用い
る絶縁基材を示す断面図である。26 is a cross-sectional view showing an insulating base material used for manufacturing the printed circuit board a 1 of FIG. 25.

【図２７】図２６の絶縁基材の上面に回路パターンを形
成してプリント回路基板ａ1 にした状態を示す断面図で
ある。27 is a cross-sectional view showing a state where a circuit pattern is formed on the upper surface of the insulating base material of FIG. 26 to obtain a printed circuit board a 1 .

【図２８】片面に金属箔が貼着されている絶縁基材を図
２７のプリント回路基板ａ1 の上面に積層一体化した状
態を示す断面図である。28 is a cross-sectional view showing a state in which an insulating base material having a metal foil attached to one surface thereof is laminated and integrated on the upper surface of the printed circuit board a 1 of FIG. 27.

【図２９】図２８の積層一体化物にスルーホールを穿設
した状態を示す断面図である。29 is a cross-sectional view showing a state in which through holes are formed in the laminated integrated product of FIG. 28.

【図３０】図２９のスルーホールにめっき層を形成した
状態を示す断面図である。30 is a cross-sectional view showing a state in which a plated layer is formed in the through holes of FIG.

【図３１】半導体素子パッケージＢ5 の製造に用いる別
の樹脂基板を示す断面図である。FIG. 31 is a cross-sectional view showing another resin substrate used for manufacturing the semiconductor element package B 5 .

【図３２】図３１の樹脂基板の上面に回路パターンを形
成した状態を示す断面図である。32 is a cross-sectional view showing a state where a circuit pattern is formed on the upper surface of the resin substrate of FIG. 31.

【図３３】図３２の樹脂基板の上に、別の樹脂基板を積
層一体化し、スルーホールを穿設した状態を示す断面図
である。33 is a cross-sectional view showing a state in which another resin substrate is laminated and integrated on the resin substrate of FIG. 32 and through holes are formed.

【図３４】図３３のスルーホールにめっき層を形成した
状態を示す断面図である。34 is a cross-sectional view showing a state in which a plated layer is formed in the through holes in FIG. 33.

【図３５】本発明の別の半導体素子パッケージＢ6 を示
す断面図である。FIG. 35 is a sectional view showing another semiconductor device package B 6 of the present invention.

【図３６】半導体素子パッケージＢ6 のプリント回路基
板ａ3 の製造に用いる樹脂基板を示す断面図である。FIG. 36 is a cross-sectional view showing a resin substrate used for manufacturing the printed circuit board a 3 of the semiconductor element package B 6 .

【図３７】図３６の樹脂基板にめっき層を形成した状態
を示す断面図である。37 is a cross-sectional view showing a state where a plating layer is formed on the resin substrate of FIG. 36.

【図３８】図３７の樹脂基板に回路パターンとスルーホ
ールを形成し、プリント回路基板ａ3 にした状態を示す
断面図である。38 is a cross-sectional view showing a state in which a circuit pattern and through holes are formed on the resin substrate of FIG. 37 to form a printed circuit board a 3 .

【図３９】図３８のプリント回路基板を突起付きプリン
ト回路基板ａ1 に積層する状態を示す断面図である。FIG. 39 is a cross-sectional view showing a state in which the printed circuit board of FIG. 38 is laminated on the printed circuit board with protrusions a 1 .

【図４０】インサートモールド方式で放熱構造を組み込
んだ本発明の半導体素子パッケージＢ7 を示す断面図で
ある。FIG. 40 is a sectional view showing a semiconductor device package B 7 of the present invention in which a heat dissipation structure is incorporated by an insert molding method.

【図４１】図４０のパッケージＢ7 に用いる絶縁基材を
製造する際の金型を示す断面図である。FIG. 41 is a cross-sectional view showing a mold for manufacturing the insulating base material used for the package B 7 of FIG. 40.

【図４２】サーマルビア方式で放熱構造を組み込んだ本
発明の半導体パッケージＢ8 を示す断面図である。FIG. 42 is a sectional view showing a semiconductor package B 8 of the present invention in which a heat dissipation structure is incorporated by a thermal via method.

【図４３】キャビティーダウン方式で放熱構造を組み込
んだ本発明の半導体素子パッケージＢ9 を示す断面図で
ある。FIG. 43 is a sectional view showing a semiconductor device package B 9 of the present invention in which a heat dissipation structure is incorporated by a cavity down method.

【符号の説明】[Explanation of symbols]

１，１’ 絶縁基材（樹脂基板） １ａ 絶縁基材１の上面 １ｂ 絶縁基材１の下面 １ｃ 絶縁基材１の周縁部 １ｄ 絶縁基材１の凹没個所 １ｅ プリプレグマット １ｅ’プリプレグマット１ｅの硬化物 １ｆ リジットな絶縁板 １’ａ 絶縁基材１’の上面 １’ｂ 絶縁基材１’の下面 ２ 突起 ３ 導電性被覆層 ４ 電極 ４’球状はんだ ５，５’，５” スルーホール ５ａ スルーホール５の壁面 ５ｂ 放熱用のスルーホール ６，６’，６” めっき層 ６ａ，６’ａ 上面スルーホールランド ６ｂ，６’ｂ 下面スルーホールランド ６ｃ めっき層 ７ａ，７ｃ，７ｃ’，７ｃ'' 金型 ７ｂ 金型７ａの凹部 ７ｄ 金型７ｃの円柱状突起 ７ｅ，７ｅ’ キャビティー ７ｆ 放熱部材用の凹部 ８，８’，８” 金属箔 ９ 放熱部材 １０ａ，１０ｂ，１０ｃ，１０ｄ 半導体素子 １１ ダイボンディングペースト １２，１２ａ，１２ｂ モールド樹脂 １３ 異方性の導電性接着剤 ｃ1 ，ｃ2 ，ｃ3 回路パターン1, 1'Insulating base material (resin substrate) 1a Upper surface of insulating base material 1b Lower surface of insulating base material 1c Peripheral part of insulating base material 1d Recessed part of insulating base material 1e Prepreg mat 1e 'Prepreg mat 1e Hardened product 1f Rigid insulating plate 1'a Upper surface of insulating base material 1'1'b Lower surface of insulating base material 1'2 Protrusion 3 Conductive coating layer 4 Electrode 4'Spherical solder 5,5 ', 5 "Through hole 5a Wall surface of through hole 5 5b Through hole for heat dissipation 6,6 ', 6 "Plating layer 6a, 6'a Top through hole land 6b, 6'b Bottom through hole land 6c Plating layer 7a, 7c, 7c', 7c '' Mold 7b Recess of mold 7a 7d Cylindrical protrusion 7e, 7e 'of mold 7c Cavity 7f Recess for heat dissipation member 8, 8', 8 '' Metal foil 9 Heat dissipation member 10a, 10b, 10c, 10d Semiconductor Element 11 divo Bonding paste 12, 12a, 12b Mold resin 13 Anisotropic conductive adhesive c 1 , c 2 , c 3 Circuit pattern

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０５Ｋ 1/03 ６１０ Ｇ 7511−4Ｅ (72)発明者 石和 正幸 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 亀井 好一 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI technical display location // H05K 1/03 610 G 7511-4E (72) Inventor Masayuki Isawa 2 Marunouchi, Chiyoda-ku, Tokyo 6-1 Furukawa Electric Co., Ltd. (72) Inventor, Koichi Kamei 2-6-1 Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 下面に複数個の突起が一体成形されてい
る絶縁基材と、前記突起を導電性材料で被覆して成る電
極と、前記絶縁基材の上面または／および下面に配線さ
れた回路パターンと、前記電極と前記回路パターンを接
続する導体回路とを備えている突起付きプリント回路基
板の上面または／および下面に半導体素子が実装されて
いることを特徴とする半導体素子パッケージ。1. An insulating base material having a plurality of projections integrally formed on the lower surface, an electrode formed by coating the projections with a conductive material, and wiring on the upper surface and / or the lower surface of the insulating base material. A semiconductor element package, wherein a semiconductor element is mounted on an upper surface and / or a lower surface of a printed circuit board having a protrusion, the circuit element having a circuit pattern and a conductor circuit connecting the electrode and the circuit pattern. 【請求項２】 前記絶縁基材は、樹脂モールド法で成形
された樹脂基板である請求項１の半導体素子パッケー
ジ。2. The semiconductor element package according to claim 1, wherein the insulating base material is a resin substrate molded by a resin molding method. 【請求項３】 前記絶縁基材は、プリプレグマットを熱
圧プレス法で成形・硬化して成る絶縁基材である請求項
１の半導体素子パッケージ。3. The semiconductor device package according to claim 1, wherein the insulating base material is an insulating base material formed by molding and curing a prepreg mat by a hot pressing method. 【請求項４】 前記電極がアレイ状に形成されている請
求項１の半導体素子パッケージ。4. The semiconductor device package according to claim 1, wherein the electrodes are formed in an array. 【請求項５】 前記突起付きプリント回路基板の上面に
少なくとも１枚の別のプリント回路基板が積層されて成
る多層プリント回路基板の表面に、半導体素子が実装さ
れていることを特徴とする半導体素子パッケージ。5. A semiconductor element, wherein a semiconductor element is mounted on a surface of a multi-layer printed circuit board in which at least another printed circuit board is laminated on an upper surface of the printed circuit board with protrusions. package. 【請求項６】 絶縁基材に放熱部材が一体成形されてい
る突起付きプリント回路基板を用いる請求項１または５
の半導体素子パッケージ。6. A printed circuit board with a projection, wherein a heat dissipation member is integrally formed on an insulating base material is used.
Semiconductor device package. 【請求項７】 絶縁基材に放熱用のスルーホールが形成
されている突起付きプリント回路基板を用いる請求項１
または５の半導体素子パッケージ。7. A printed circuit board with protrusions, wherein a through hole for heat dissipation is formed in an insulating base material.
Or the semiconductor device package of 5. 【請求項８】 絶縁基材にヒートスプレッダが一体成形
され、前記ヒートスプレッダの下面に半導体素子が実装
されている突起付きプリント回路基板を用いる請求項１
または５の半導体素子パッケージ。8. A printed circuit board with a projection, wherein a heat spreader is integrally molded on an insulating base material, and a semiconductor element is mounted on the lower surface of the heat spreader.
Or the semiconductor device package of 5.
JP7110859A 1994-05-12 1995-05-09 Semiconductor device package Pending JPH0832183A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7110859A JPH0832183A (en) 1994-05-12 1995-05-09 Semiconductor device package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9849394 1994-05-12
JP6-98493 1994-05-12
JP7110859A JPH0832183A (en) 1994-05-12 1995-05-09 Semiconductor device package

Publications (1)

Publication Number Publication Date
JPH0832183A true JPH0832183A (en) 1996-02-02

Family

ID=26439651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7110859A Pending JPH0832183A (en) 1994-05-12 1995-05-09 Semiconductor device package

Country Status (1)

Country Link
JP (1) JPH0832183A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012761A (en) * 1996-06-24 1998-01-16 Nec Corp IC package, IC prober, connector and method of manufacturing the same
WO2000072378A1 (en) * 1999-05-20 2000-11-30 Siemens Aktiengesellschaft Substrate with at least two metallized polymer bumps for soldered connection to wiring
WO2001082372A1 (en) * 2000-04-20 2001-11-01 Siemens Aktiengesellschaft Polymer stud grid array having feedthroughs and method for producing a substrate for a polymer stud grid array of this type
JP2002171048A (en) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd Wiring board manufacturing method
DE10201643A1 (en) * 2002-01-17 2003-05-08 Siemens Dematic Ag Connection carrier for electronic component has carrier body with holding elements on at least two opposing edge regions for aligning and holding the component in a desired position
DE10215654A1 (en) * 2002-04-09 2003-11-06 Infineon Technologies Ag Electronic component with at least one semiconductor chip and flip-chip contacts and method for its production
US6674160B1 (en) 1999-03-18 2004-01-06 Nec Electronics Corporation Multi-chip semiconductor device
JP2006196860A (en) * 2004-12-16 2006-07-27 Shinko Electric Ind Co Ltd Semiconductor package and manufacturing method thereof
JP2007335464A (en) * 2006-06-12 2007-12-27 Nec Corp WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MODULE AND METHOD FOR MANUFACTURING THE SAME
JP2008159933A (en) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd Multi-layer substrate
JP2009054893A (en) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd Light emitting device
EP2763512A1 (en) * 2013-02-05 2014-08-06 Tellabs Oy A circuit board system comprising a cooling arrangement
CN110290635A (en) * 2019-07-26 2019-09-27 中国科学院半导体研究所 A low thermal resistance circuit board
JP2025516710A (en) * 2022-05-23 2025-05-30 ヒタチ・エナジー・リミテッド METHOD FOR ATTACHING TERMINAL TO METAL SUBSTRATE STRUCTURE FOR SEMICONDUCTOR POWER MODULE AND SEMICONDUCTOR POWER MODULE

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012761A (en) * 1996-06-24 1998-01-16 Nec Corp IC package, IC prober, connector and method of manufacturing the same
US5936845A (en) * 1996-06-24 1999-08-10 Nec Corporation IC package and IC probe card with organic substrate
US6674160B1 (en) 1999-03-18 2004-01-06 Nec Electronics Corporation Multi-chip semiconductor device
WO2000072378A1 (en) * 1999-05-20 2000-11-30 Siemens Aktiengesellschaft Substrate with at least two metallized polymer bumps for soldered connection to wiring
WO2001082372A1 (en) * 2000-04-20 2001-11-01 Siemens Aktiengesellschaft Polymer stud grid array having feedthroughs and method for producing a substrate for a polymer stud grid array of this type
JP2002171048A (en) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd Wiring board manufacturing method
DE10201643A1 (en) * 2002-01-17 2003-05-08 Siemens Dematic Ag Connection carrier for electronic component has carrier body with holding elements on at least two opposing edge regions for aligning and holding the component in a desired position
DE10215654A1 (en) * 2002-04-09 2003-11-06 Infineon Technologies Ag Electronic component with at least one semiconductor chip and flip-chip contacts and method for its production
JP2006196860A (en) * 2004-12-16 2006-07-27 Shinko Electric Ind Co Ltd Semiconductor package and manufacturing method thereof
US8530351B2 (en) 2004-12-16 2013-09-10 Shinko Electric Industries Co., Ltd. Semiconductor package and fabrication method
TWI471956B (en) * 2004-12-16 2015-02-01 新光電氣工業股份有限公司 Semiconductor package and manufacturing method
JP2007335464A (en) * 2006-06-12 2007-12-27 Nec Corp WIRING BOARD HAVING METAL POST, SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MODULE AND METHOD FOR MANUFACTURING THE SAME
JP2008159933A (en) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd Multi-layer substrate
JP2009054893A (en) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd Light emitting device
EP2763512A1 (en) * 2013-02-05 2014-08-06 Tellabs Oy A circuit board system comprising a cooling arrangement
CN103974524A (en) * 2013-02-05 2014-08-06 特拉博斯股份有限公司 Circuit board system comprising cooling arrangement
US9226384B2 (en) 2013-02-05 2015-12-29 Coriant Oy Circuit board system comprising a cooling arrangement
CN110290635A (en) * 2019-07-26 2019-09-27 中国科学院半导体研究所 A low thermal resistance circuit board
JP2025516710A (en) * 2022-05-23 2025-05-30 ヒタチ・エナジー・リミテッド METHOD FOR ATTACHING TERMINAL TO METAL SUBSTRATE STRUCTURE FOR SEMICONDUCTOR POWER MODULE AND SEMICONDUCTOR POWER MODULE

Similar Documents

Publication Publication Date Title
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
US6940162B2 (en) Semiconductor module and mounting method for same
US6627997B1 (en) Semiconductor module and method of mounting
KR100232414B1 (en) Multilayer circuit board and manufacture method thereof
US8096049B2 (en) Method of manufacturing a multilayer wiring board
US20110156226A1 (en) Interposer and semiconductor device
KR20010076329A (en) Semiconductor device having a carbon fiber reinforced resin as a heat radiation plate having a concave portion
JPH0832183A (en) Semiconductor device package
TW201947722A (en) Flip-chip package substrate
JPH09199635A (en) CIRCUIT BOARD FORMING MULTILAYER FILM, MULTILAYER CIRCUIT BOARD USING THE SAME, AND SEMICONDUCTOR DEVICE PACKAGE
US7276784B2 (en) Semiconductor device and a method of assembling a semiconductor device
US6815830B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
JP2005191156A (en) Electrical component built-in wiring board and method for manufacturing the same
JP3205686B2 (en) Semiconductor device for mounting and its mounting method
JP2009135391A (en) Electronic device and manufacturing method thereof
JP2000243864A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
US20020189091A1 (en) Method of making printed circuit board
JP2004055967A (en) Manufacturing method of electronic component embedded substrate
JPH07226456A (en) IC package and manufacturing method thereof
JP2967080B1 (en) Method of manufacturing semiconductor device package
JP2001068604A (en) Fixing resin, anisotropic conductive resin, semiconductor device and its manufacturing method, circuit board, and electronic equipment
CN115050658B (en) Chip-on-film packaging method and chip-on-film
TW515056B (en) Method for making a build-up package on a semiconductor die and structure formed from the same