JPH08321945A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH08321945A JPH08321945A JP14974495A JP14974495A JPH08321945A JP H08321945 A JPH08321945 A JP H08321945A JP 14974495 A JP14974495 A JP 14974495A JP 14974495 A JP14974495 A JP 14974495A JP H08321945 A JPH08321945 A JP H08321945A
- Authority
- JP
- Japan
- Prior art keywords
- image
- register
- input
- registers
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims abstract description 3
- 239000011159 matrix material Substances 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 オペレータ係数が、３行３列に配列された画
像レジスタのうち中央の画像レジスタを中心として点対
称に設定されている場合にも対応できるとともに、回路
構成を簡略化する。 【構成】 ９個の画像レジスタＬ00〜Ｌ22が３行３列に
配列されているとともに、この入力側行２ａの画像レジ
スタから出力側行２ｂの画像レジスタに向けて画像デー
タを順次シフトして格納し、これらの画像データにそれ
ぞれオペレータ係数を乗算して、空間フィルタリング処
理を行うものであり、上記３行３列に配列した画像レジ
スタのうち中央に配置した画像レジスタＬ11と、これに
隣接するシフト方向下流側の画像レジスタＬ01との間
に、画像データの符号を反転する符号反転器１１を設け
るとともに、中央に配置した画像レジスタＬ11を中心と
して点対称に配置されている互いに対となる画像レジス
タ毎に、これらから出力された画像データどうしを加算
する入力加算器Ｓ９〜Ｓ１２を設けた構成としている。
像レジスタのうち中央の画像レジスタを中心として点対
称に設定されている場合にも対応できるとともに、回路
構成を簡略化する。 【構成】 ９個の画像レジスタＬ00〜Ｌ22が３行３列に
配列されているとともに、この入力側行２ａの画像レジ
スタから出力側行２ｂの画像レジスタに向けて画像デー
タを順次シフトして格納し、これらの画像データにそれ
ぞれオペレータ係数を乗算して、空間フィルタリング処
理を行うものであり、上記３行３列に配列した画像レジ
スタのうち中央に配置した画像レジスタＬ11と、これに
隣接するシフト方向下流側の画像レジスタＬ01との間
に、画像データの符号を反転する符号反転器１１を設け
るとともに、中央に配置した画像レジスタＬ11を中心と
して点対称に配置されている互いに対となる画像レジス
タ毎に、これらから出力された画像データどうしを加算
する入力加算器Ｓ９〜Ｓ１２を設けた構成としている。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば複写機やファ
ックス等に使用される画像処理装置、特に３×３オペレ
ータ演算器を用いた画像処理装置に関する。
ックス等に使用される画像処理装置、特に３×３オペレ
ータ演算器を用いた画像処理装置に関する。
【０００２】
【従来の技術】３×３オペレータ演算器は、オペレータ
係数をＲxy、画像入力値をｌxyとしたとき、Σ（Ｒxy×
ｌxy）（ｘ＝０〜２，ｙ＝０〜２）を計算する演算器で
あり、９回の演算が必要となる。
係数をＲxy、画像入力値をｌxyとしたとき、Σ（Ｒxy×
ｌxy）（ｘ＝０〜２，ｙ＝０〜２）を計算する演算器で
あり、９回の演算が必要となる。
【０００３】オペレータ係数値Ｒxyは、一般に奇関数や
偶関数等の対称関数に基づいて設定するため、その値に
は線対称性があることが知られている。ここで、Ｒ00＝
±Ｒ02、Ｒ10＝±Ｒ12、Ｒ20＝±Ｒ22（符号同順）とす
ると、Σ（Ｒx0) ×（ｌx0±ｌx2）＋Σ（Ｒx1×ｌx1）
（ｘ＝０〜２) となり、６回の演算を行えばよいことに
なり、ハードウェアの乗算器の使用回数を減らすことが
できる。
偶関数等の対称関数に基づいて設定するため、その値に
は線対称性があることが知られている。ここで、Ｒ00＝
±Ｒ02、Ｒ10＝±Ｒ12、Ｒ20＝±Ｒ22（符号同順）とす
ると、Σ（Ｒx0) ×（ｌx0±ｌx2）＋Σ（Ｒx1×ｌx1）
（ｘ＝０〜２) となり、６回の演算を行えばよいことに
なり、ハードウェアの乗算器の使用回数を減らすことが
できる。
【０００４】上記オペレータ係数値Ｒxyの線対称性を利
用した、従来の３×３オペレータ演算器について、図３
を参照して説明する。この３×３オペレータ演算器は、
画像入力端子１から入力された画像データを一時的に保
持する９個の画像レジスタＬ00，Ｌ10，Ｌ20，Ｌ01，Ｌ
11，Ｌ21，Ｌ02，Ｌ12，Ｌ22からなる画像レジスタ群２
と、これらに入力される画像データを遅延させる遅延回
路Ｄ1 ，Ｄ2 と、各画像レジスタＬ00〜Ｌ22等から出力
された画像データを加算する入力加算器群３と、一部の
画像レジスタに記憶される画像データを符号反転する符
号反転器群４と、それぞれオペレータ係数値を格納する
６個のオペレータ係数レジスタ５ａ〜５ｆからなるオペ
レータ係数レジスタ群５と、画像データにオペレータ係
数値を乗算する乗算器群６と、この乗算器群６からの出
力をすべて加算する出力加算器群７とからなり、フィル
タ演算の結果はフィルタ出力８として出力されるように
なっている。
用した、従来の３×３オペレータ演算器について、図３
を参照して説明する。この３×３オペレータ演算器は、
画像入力端子１から入力された画像データを一時的に保
持する９個の画像レジスタＬ00，Ｌ10，Ｌ20，Ｌ01，Ｌ
11，Ｌ21，Ｌ02，Ｌ12，Ｌ22からなる画像レジスタ群２
と、これらに入力される画像データを遅延させる遅延回
路Ｄ1 ，Ｄ2 と、各画像レジスタＬ00〜Ｌ22等から出力
された画像データを加算する入力加算器群３と、一部の
画像レジスタに記憶される画像データを符号反転する符
号反転器群４と、それぞれオペレータ係数値を格納する
６個のオペレータ係数レジスタ５ａ〜５ｆからなるオペ
レータ係数レジスタ群５と、画像データにオペレータ係
数値を乗算する乗算器群６と、この乗算器群６からの出
力をすべて加算する出力加算器群７とからなり、フィル
タ演算の結果はフィルタ出力８として出力されるように
なっている。
【０００５】上記画像レジスタ群２は、９個の画像レジ
スタＬ00〜Ｌ22等を３行３列に配列したもので、画像入
力端子１から出力された画像データは、入力側行２ａ、
中間行２ｃ、出力側行２ｂの順でシフトされつつ、各画
像レジスタに格納されるようになっている。
スタＬ00〜Ｌ22等を３行３列に配列したもので、画像入
力端子１から出力された画像データは、入力側行２ａ、
中間行２ｃ、出力側行２ｂの順でシフトされつつ、各画
像レジスタに格納されるようになっている。
【０００６】上記オペレータ係数レジスタ群５の構成
は、図４に示すように、画像レジスタ群２の各画像レジ
スタに格納される画像データの垂直方向の線対称性を利
用した配列となっている。すなわち、重複したオペレー
タ係数を除く、６つのオペレータ係数を格納するオペレ
ータ係数レジスタ５ａ〜５ｆを設けたものとなってい
る。
は、図４に示すように、画像レジスタ群２の各画像レジ
スタに格納される画像データの垂直方向の線対称性を利
用した配列となっている。すなわち、重複したオペレー
タ係数を除く、６つのオペレータ係数を格納するオペレ
ータ係数レジスタ５ａ〜５ｆを設けたものとなってい
る。
【０００７】符号反転器群４は、３つの符号反転器Ｎ1
〜Ｎ3 からなり、これらは、それぞれ画像レジスタＬ0
0，Ｌ10，Ｌ20に接続されている。
〜Ｎ3 からなり、これらは、それぞれ画像レジスタＬ0
0，Ｌ10，Ｌ20に接続されている。
【０００８】入力加算器群３は、３つの入力加算器Ｓ6
〜Ｓ8 からなる。入力加算器Ｓ8 の入力側には、画像レ
ジスタＬ02と符号反転器Ｎ1 の出力が入力されるように
接続されている。また、入力加算器Ｓ7 の入力側には、
画像レジスタＬ12と符号反転器Ｎ2 の出力、入力加算器
Ｓ6 の入力側には、画像レジスタＬ22と符号反転器Ｎ3
の出力が入力されるように接続されている。
〜Ｓ8 からなる。入力加算器Ｓ8 の入力側には、画像レ
ジスタＬ02と符号反転器Ｎ1 の出力が入力されるように
接続されている。また、入力加算器Ｓ7 の入力側には、
画像レジスタＬ12と符号反転器Ｎ2 の出力、入力加算器
Ｓ6 の入力側には、画像レジスタＬ22と符号反転器Ｎ3
の出力が入力されるように接続されている。
【０００９】乗算器群６は、6 つの乗算器Ｍ01，Ｍ11，
Ｍ12，Ｍ00，Ｍ10，Ｍ20からなる。乗算器Ｍ01には画像
レジスタＬ01とオペレータ係数レジスタ５ｄの出力、乗
算器Ｍ11には画像レジスタＬ11とオペレータ係数レジス
タ５ｅの出力、乗算器Ｍ12には画像レジスタＬ21とオペ
レータ係数レジスタ５ｆの出力が入力されるように接続
されている。
Ｍ12，Ｍ00，Ｍ10，Ｍ20からなる。乗算器Ｍ01には画像
レジスタＬ01とオペレータ係数レジスタ５ｄの出力、乗
算器Ｍ11には画像レジスタＬ11とオペレータ係数レジス
タ５ｅの出力、乗算器Ｍ12には画像レジスタＬ21とオペ
レータ係数レジスタ５ｆの出力が入力されるように接続
されている。
【００１０】また、乗算器Ｍ00には入力加算器Ｓ8 とオ
ペレータ係数レジスタ５ａの出力、乗算器Ｍ10には入力
加算器Ｓ7 とオペレータ係数レジスタ５ｂの出力、乗算
器Ｍ20には入力加算器Ｓ6 とオペレータ係数レジスタ５
ｃの出力が入力されるように接続されている。
ペレータ係数レジスタ５ａの出力、乗算器Ｍ10には入力
加算器Ｓ7 とオペレータ係数レジスタ５ｂの出力、乗算
器Ｍ20には入力加算器Ｓ6 とオペレータ係数レジスタ５
ｃの出力が入力されるように接続されている。
【００１１】出力加算器群７は５つの出力加算器Ｓ1 〜
Ｓ5 からなる。出力加算器Ｓ3 には乗算器Ｍ00，Ｍ11の
出力が入力され、出力加算器Ｓ4 には乗算器Ｍ20，Ｍ01
の出力が入力され、出力加算器Ｓ5 には乗算器Ｍ11，Ｍ
12の出力が入力されるように接続されている。また、出
力加算器Ｓ2 には出力加算器Ｓ3 ，Ｓ4 の出力が、出力
加算器Ｓ1 には出力加算器Ｓ2 ，Ｓの出力が、それぞれ
入力されるように接続されている。
Ｓ5 からなる。出力加算器Ｓ3 には乗算器Ｍ00，Ｍ11の
出力が入力され、出力加算器Ｓ4 には乗算器Ｍ20，Ｍ01
の出力が入力され、出力加算器Ｓ5 には乗算器Ｍ11，Ｍ
12の出力が入力されるように接続されている。また、出
力加算器Ｓ2 には出力加算器Ｓ3 ，Ｓ4 の出力が、出力
加算器Ｓ1 には出力加算器Ｓ2 ，Ｓの出力が、それぞれ
入力されるように接続されている。
【００１２】次に、上記従来の演算器の動作について説
明する。画像入力端子１から入力された画像は、画像レ
ジスタ群２の入力側行２ａの画像レジスタＬ22，Ｌ12，
Ｌ02に順次入力される。
明する。画像入力端子１から入力された画像は、画像レ
ジスタ群２の入力側行２ａの画像レジスタＬ22，Ｌ12，
Ｌ02に順次入力される。
【００１３】そして、中間行２ｃの画像レジスタＬ21，
Ｌ11，Ｌ01には、遅延回路Ｄ１により垂直方向に１ライ
ン分、また出力側行２ｂの画像レジスタＬ20，Ｌ10，Ｌ
00には遅延回路Ｄ２により垂直方向にさらに１ライン
分、遅延された値が格納される。これにより、画像レジ
スタＬ11を中心にして８方向の近傍値が各画像レジスタ
に格納されることになる。
Ｌ11，Ｌ01には、遅延回路Ｄ１により垂直方向に１ライ
ン分、また出力側行２ｂの画像レジスタＬ20，Ｌ10，Ｌ
00には遅延回路Ｄ２により垂直方向にさらに１ライン
分、遅延された値が格納される。これにより、画像レジ
スタＬ11を中心にして８方向の近傍値が各画像レジスタ
に格納されることになる。
【００１４】次に、画像レジスタ群２の出力は符号反転
器群４に入力される。このとき、出力側行２ｂの各画像
レジスタに格納される画像データが負符号の場合には、
その符号が反転されて入力加算器群３に入力され、さら
に入力側行２ａと加算されて、乗算器６に入力される。
器群４に入力される。このとき、出力側行２ｂの各画像
レジスタに格納される画像データが負符号の場合には、
その符号が反転されて入力加算器群３に入力され、さら
に入力側行２ａと加算されて、乗算器６に入力される。
【００１５】乗算器群６は、入力加算器８からの出力に
オペレータ係数レジスタ群５から出力されたオペレータ
係数を乗算する。そして、この乗算結果は出力加算器群
７によって加算され、フィルタ出力８すなわち３×３オ
ペレータ演算結果として出力される。
オペレータ係数レジスタ群５から出力されたオペレータ
係数を乗算する。そして、この乗算結果は出力加算器群
７によって加算され、フィルタ出力８すなわち３×３オ
ペレータ演算結果として出力される。
【００１６】
【発明が解決しようとする課題】しかし、上記従来のオ
ペレータ演算器は、オペレータ係数が上述した線対称に
なっている場合には対応することができるが、それらが
たとえば一次関数に基づくような点対称の場合には対応
することができない。また、オペレータ係数の符号の反
転に対応するために、符号反転器群も３個の符号反転器
Ｎ1 〜Ｎ3 で構成する必要があった。
ペレータ演算器は、オペレータ係数が上述した線対称に
なっている場合には対応することができるが、それらが
たとえば一次関数に基づくような点対称の場合には対応
することができない。また、オペレータ係数の符号の反
転に対応するために、符号反転器群も３個の符号反転器
Ｎ1 〜Ｎ3 で構成する必要があった。
【００１７】そこで本発明は、オペレータ係数が、３行
３列に配列された画像レジスタのうち中央の画像レジス
タを中心として点対称に設定されている場合にも対応す
ることができるとともに、回路構成を簡略化できる画像
処理装置の提供を目的とする。
３列に配列された画像レジスタのうち中央の画像レジス
タを中心として点対称に設定されている場合にも対応す
ることができるとともに、回路構成を簡略化できる画像
処理装置の提供を目的とする。
【００１８】
【課題を解決するための手段】本発明は、９個の画像レ
ジスタＬ00〜Ｌ22が３行３列に配列されているととも
に、この入力側行２ａの画像レジスタから出力側行２ｂ
の画像レジスタに向けて画像データを順次シフトして格
納し、これら格納した画像データにそれぞれオペレータ
係数を乗算して、空間フィルタリング処理を行うもので
あり、上記３行３列に配列した画像レジスタのうち中央
に配置した画像レジスタＬ11と、これに隣接するシフト
方向下流側の画像レジスタＬ01との間に、画像データの
符号を反転する符号反転器１１を設けるとともに、上記
中央に配置した画像レジスタＬ11を中心として点対称に
配置されている互いに対となる画像レジスタ毎に、これ
らから出力された画像データどうしを加算する入力加算
器Ｓ９〜Ｓ１２を設けた構成としている。
ジスタＬ00〜Ｌ22が３行３列に配列されているととも
に、この入力側行２ａの画像レジスタから出力側行２ｂ
の画像レジスタに向けて画像データを順次シフトして格
納し、これら格納した画像データにそれぞれオペレータ
係数を乗算して、空間フィルタリング処理を行うもので
あり、上記３行３列に配列した画像レジスタのうち中央
に配置した画像レジスタＬ11と、これに隣接するシフト
方向下流側の画像レジスタＬ01との間に、画像データの
符号を反転する符号反転器１１を設けるとともに、上記
中央に配置した画像レジスタＬ11を中心として点対称に
配置されている互いに対となる画像レジスタ毎に、これ
らから出力された画像データどうしを加算する入力加算
器Ｓ９〜Ｓ１２を設けた構成としている。
【００１９】上記構成におけるオペレータ係数を格納し
た係数レジスタ９ａ〜９ｅと、係数レジスタから出力さ
れたオペレータ係数を画像データに乗算する乗算器Ｍ0
2，Ｍ11，Ｍ12，Ｍ21，Ｍ22を、それぞれ中央に配置し
た画像レジスタＬ11及び各入力加算器Ｓ９〜Ｓ１２に対
応して設けている。
た係数レジスタ９ａ〜９ｅと、係数レジスタから出力さ
れたオペレータ係数を画像データに乗算する乗算器Ｍ0
2，Ｍ11，Ｍ12，Ｍ21，Ｍ22を、それぞれ中央に配置し
た画像レジスタＬ11及び各入力加算器Ｓ９〜Ｓ１２に対
応して設けている。
【００２０】
【作用】３行３列に配列した９個の画像レジスタに画像
データが格納されたとき、中央に配置した画像レジスタ
のシフト方向下流側の画像レジスタに格納される画像デ
ータの符号が反転しているときには、それらの画像デー
タの符号が符号反転器によって反転される。
データが格納されたとき、中央に配置した画像レジスタ
のシフト方向下流側の画像レジスタに格納される画像デ
ータの符号が反転しているときには、それらの画像デー
タの符号が符号反転器によって反転される。
【００２１】上記中央に配置した画像レジスタとこれを
中心として点対称に配置されている互いに対となる画像
レジスタから出力された画像データは、これらにそれぞ
れ対応して設けた各入力加算器に入力される。
中心として点対称に配置されている互いに対となる画像
レジスタから出力された画像データは、これらにそれぞ
れ対応して設けた各入力加算器に入力される。
【００２２】そして、各乗算器において、入力加算器及
び中央に配置した画像レジスタから出力される画像デー
タに、係数レジスタから出力されたオペレータ係数を乗
算する。
び中央に配置した画像レジスタから出力される画像デー
タに、係数レジスタから出力されたオペレータ係数を乗
算する。
【００２３】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明の画像処理装置のブロック図であ
る。なお、図１において前述したものと同等のものにつ
いては、同一の符号を付して説明を省略する。
する。図１は本発明の画像処理装置のブロック図であ
る。なお、図１において前述したものと同等のものにつ
いては、同一の符号を付して説明を省略する。
【００２４】この画像処理装置は、上記と同等の画像レ
ジスタ群２，遅延回路Ｄ1 ，Ｄ2 と、オペレータ係数レ
ジスタ群９、入力加算器群１０、符号反転器１１、乗算
器群１２及び出力加算器群１３とからなる。
ジスタ群２，遅延回路Ｄ1 ，Ｄ2 と、オペレータ係数レ
ジスタ群９、入力加算器群１０、符号反転器１１、乗算
器群１２及び出力加算器群１３とからなる。
【００２５】オペレータ係数レジスタ群９は、従来のも
のよりも１つ少ない５つのオペレータ係数レジスタ９ａ
〜９ｅからなる。詳述すると、画像レジスタ群２の各画
像レジスタに入力される画像データが、画像レジスタＬ
11を中心とする点対称なものであれば、それらの各オペ
レータ係数Ｒxyは、図２に示すように、Ｒ00＝±Ｒ22、
Ｒ10＝±Ｒ12、Ｒ20＝±Ｒ02、Ｒ01＝±Ｒ21（符号同
順）となる。
のよりも１つ少ない５つのオペレータ係数レジスタ９ａ
〜９ｅからなる。詳述すると、画像レジスタ群２の各画
像レジスタに入力される画像データが、画像レジスタＬ
11を中心とする点対称なものであれば、それらの各オペ
レータ係数Ｒxyは、図２に示すように、Ｒ00＝±Ｒ22、
Ｒ10＝±Ｒ12、Ｒ20＝±Ｒ02、Ｒ01＝±Ｒ21（符号同
順）となる。
【００２６】この場合のオペレータ演算は、Ｒ00×（ｌ
00±ｌ22）＋Ｒ10×（ｌ10±ｌ12）＋Ｒ20×（ｌ20±ｌ
02）＋Ｒ01×（ｌ01±ｌ21）＋Ｒ11×ｌ11となり、合計
５回の演算でよい。
00±ｌ22）＋Ｒ10×（ｌ10±ｌ12）＋Ｒ20×（ｌ20±ｌ
02）＋Ｒ01×（ｌ01±ｌ21）＋Ｒ11×ｌ11となり、合計
５回の演算でよい。
【００２７】したがって、係数レジスタ群９としては、
上記重複したオペレータ係数を除く、５つのオペレータ
係数Ｒ02，Ｒ11，Ｒ12，Ｒ21，Ｒ22を格納する係数レジ
スタ９ａ〜９ｅを設ければよい。
上記重複したオペレータ係数を除く、５つのオペレータ
係数Ｒ02，Ｒ11，Ｒ12，Ｒ21，Ｒ22を格納する係数レジ
スタ９ａ〜９ｅを設ければよい。
【００２８】本実施例では、上記オペレータ係数の対称
性に合わせて、画像レジスタ群２から出力される画像デ
ータの処理経路を、以下に説明するように構成してい
る。なお、本実施例ではＲ00＝±Ｒ20としているので、
オペレータ係数は線対称かつ点対称となっている。
性に合わせて、画像レジスタ群２から出力される画像デ
ータの処理経路を、以下に説明するように構成してい
る。なお、本実施例ではＲ00＝±Ｒ20としているので、
オペレータ係数は線対称かつ点対称となっている。
【００２９】入力加算器群１０は、入力された２つの画
像データどうしを加算する４つの入力加算器Ｓ9 〜Ｓ12
からなり、画像レジスタ群２の中央に配置した画像レジ
スタＬ11を中心として点対称に配置されている互いに対
となる画像レジスタ毎に設けられている。
像データどうしを加算する４つの入力加算器Ｓ9 〜Ｓ12
からなり、画像レジスタ群２の中央に配置した画像レジ
スタＬ11を中心として点対称に配置されている互いに対
となる画像レジスタ毎に設けられている。
【００３０】具体的には、入力加算器Ｓ9 の入力側に
は、画像レジスタＬ21，Ｌ01の出力が、入力加算器Ｓ10
の入力側には、画像レジスタＬ00，Ｌ22の出力が接続さ
れている。また、入力加算器Ｓ11の入力側には、画像レ
ジスタＬ10，Ｌ12の出力が、入力加算器Ｓ12の入力側に
は、画像レジスタＬ02，Ｌ20の出力が接続されている。
は、画像レジスタＬ21，Ｌ01の出力が、入力加算器Ｓ10
の入力側には、画像レジスタＬ00，Ｌ22の出力が接続さ
れている。また、入力加算器Ｓ11の入力側には、画像レ
ジスタＬ10，Ｌ12の出力が、入力加算器Ｓ12の入力側に
は、画像レジスタＬ02，Ｌ20の出力が接続されている。
【００３１】符号反転器１１は、上記３行３列に配列し
た画像レジスタのうち中央に配置した画像レジスタＬ11
と、これに隣接するシフト方向下流側の画像レジスタＬ
01との間に設けられており、画像レジスタＬ01，Ｌ20，
Ｌ10，Ｌ00に格納される画像データの符号を反転させる
ものである。
た画像レジスタのうち中央に配置した画像レジスタＬ11
と、これに隣接するシフト方向下流側の画像レジスタＬ
01との間に設けられており、画像レジスタＬ01，Ｌ20，
Ｌ10，Ｌ00に格納される画像データの符号を反転させる
ものである。
【００３２】乗算器群１２は、係数レジスタ群９の係数
レジスタに対応する、従来の乗算器群よりも1 つ少ない
５つの乗算器Ｍ02，Ｍ11，Ｍ12，Ｍ21，Ｍ22からなる。
レジスタに対応する、従来の乗算器群よりも1 つ少ない
５つの乗算器Ｍ02，Ｍ11，Ｍ12，Ｍ21，Ｍ22からなる。
【００３３】すなわち、乗算器Ｍ02には入力加算器Ｓ12
とオペレータ係数レジスタ9 ａの出力、乗算器Ｍ11には
画像レジスタＬ11とオペレータ係数レジスタ９ｂの出
力、乗算器Ｍ12には入力加算器Ｓ11とオペレータ係数レ
ジスタ９ｃの出力が入力されるように接続されている。
また、乗算器Ｍ21には入力加算器Ｓ9 とオペレータ係数
レジスタ９ｄの出力、乗算器Ｍ22には入力加算器Ｓ10と
オペレータ係数レジスタ９ｅの出力が入力されるように
接続されている。
とオペレータ係数レジスタ9 ａの出力、乗算器Ｍ11には
画像レジスタＬ11とオペレータ係数レジスタ９ｂの出
力、乗算器Ｍ12には入力加算器Ｓ11とオペレータ係数レ
ジスタ９ｃの出力が入力されるように接続されている。
また、乗算器Ｍ21には入力加算器Ｓ9 とオペレータ係数
レジスタ９ｄの出力、乗算器Ｍ22には入力加算器Ｓ10と
オペレータ係数レジスタ９ｅの出力が入力されるように
接続されている。
【００３４】出力加算器群１３は、従来のものよりも１
つ少ない４つの出力加算器Ｓ13〜Ｓ16から構成されてい
る。出力加算器Ｓ14には乗算器Ｍ11，Ｍ21の出力が入力
され、出力加算器Ｓ13には乗算器Ｍ12，Ｍ22の出力が入
力されるように接続されている。また、出力加算器Ｓ5
には出力加算器Ｓ14，Ｓ13の出力が入力されるように接
続されている。そして、出力加算器Ｓ16には出力加算器
Ｓ14の出力と、乗算器Ｍ02の出力が入力されるように接
続されている。
つ少ない４つの出力加算器Ｓ13〜Ｓ16から構成されてい
る。出力加算器Ｓ14には乗算器Ｍ11，Ｍ21の出力が入力
され、出力加算器Ｓ13には乗算器Ｍ12，Ｍ22の出力が入
力されるように接続されている。また、出力加算器Ｓ5
には出力加算器Ｓ14，Ｓ13の出力が入力されるように接
続されている。そして、出力加算器Ｓ16には出力加算器
Ｓ14の出力と、乗算器Ｍ02の出力が入力されるように接
続されている。
【００３５】次に、動作について説明する。画像入力端
子１から入力された画像データは、入力側行２ａの各画
像レジスタに格納されるとともに、遅延回路Ｄ1 ，Ｄ2
によりそれぞれ１ライン分，２ライン分遅延され、中間
行２ｃ，出力側行２ｂの各画像レジスタに順次シフトさ
れながら格納される。
子１から入力された画像データは、入力側行２ａの各画
像レジスタに格納されるとともに、遅延回路Ｄ1 ，Ｄ2
によりそれぞれ１ライン分，２ライン分遅延され、中間
行２ｃ，出力側行２ｂの各画像レジスタに順次シフトさ
れながら格納される。
【００３６】このとき、中央に配置した画像レジスタＬ
11のシフト方向下流側に配列されている画像レジスタに
格納されるオペレータ係数値の符号が反転している場合
には、符号反転器１１により、それらに格納される画像
データの符号が反転される。
11のシフト方向下流側に配列されている画像レジスタに
格納されるオペレータ係数値の符号が反転している場合
には、符号反転器１１により、それらに格納される画像
データの符号が反転される。
【００３７】各画像レジスタに格納された画像データ
は、各入力加算器Ｓ９〜Ｓ１２に入力されて加算され
る。その後、乗算器群１２により、各入力加算器Ｓ９〜
Ｓ１２から出力された加算後の画像データに、オペレー
タ係数レジスタ群９に格納されているオペレータ係数が
乗算され、さらにこれら乗算後の各画像データが出力加
算器１３で加算される。
は、各入力加算器Ｓ９〜Ｓ１２に入力されて加算され
る。その後、乗算器群１２により、各入力加算器Ｓ９〜
Ｓ１２から出力された加算後の画像データに、オペレー
タ係数レジスタ群９に格納されているオペレータ係数が
乗算され、さらにこれら乗算後の各画像データが出力加
算器１３で加算される。
【００３８】なお、本発明は前述した実施例に限るもの
ではなく、その要旨の範囲内で様々な変形実施が可能で
ある。上記実施例では、Ｒ00＝±Ｒ20としているので、
線対称な画像データが入力された場合にも対応すること
ができる。
ではなく、その要旨の範囲内で様々な変形実施が可能で
ある。上記実施例では、Ｒ00＝±Ｒ20としているので、
線対称な画像データが入力された場合にも対応すること
ができる。
【００３９】従来の加算器Ｓ5 に対応する加算器Ｓ9
を、乗算器の入力側に配置できるので、加算器Ｓ5 に比
較して桁数を半分にすることができる。これにより、従
来よりも安価なものを使用できる。
を、乗算器の入力側に配置できるので、加算器Ｓ5 に比
較して桁数を半分にすることができる。これにより、従
来よりも安価なものを使用できる。
【００４０】
【発明の効果】請求項１〜３記載の発明によれば、オペ
レータ係数が、３行３列に配列された画像レジスタのう
ち、中央の画像レジスタを中心として点対称に設定され
ている場合にも、これに対応することができる。
レータ係数が、３行３列に配列された画像レジスタのう
ち、中央の画像レジスタを中心として点対称に設定され
ている場合にも、これに対応することができる。
【００４１】また、従来のものに比較して乗算器，オペ
レータ係数レジスタをそれぞれ１つ、符号反転器を２つ
だけ減らすことができるので、回路構成を簡略化するこ
とができる。
レータ係数レジスタをそれぞれ１つ、符号反転器を２つ
だけ減らすことができるので、回路構成を簡略化するこ
とができる。
【図１】本発明の一実施例としての画像処理装置のブロ
ック図である。
ック図である。
【図２】各係数レジスタに格納されているオペレータ係
数を示す図である。
数を示す図である。
【図３】従来の画像処理装置のブロック図である。
【図４】従来の各係数レジスタに格納されているオペレ
ータ係数を示す図である。
ータ係数を示す図である。
２ａ 入力側行 ２ｂ 出力側行 １１ 符号反転器 Ｌ22，Ｌ12，Ｌ02 入力側行の画像レジスタ Ｌ21，Ｌ11，Ｌ01 中間行の画像レジスタ Ｌ20，Ｌ10，Ｌ00 出力側行の画像レジスタ Ｓ9 〜Ｓ12 入力加算器
Claims (3)
- 【請求項１】 ９個の画像レジスタが３行３列に配列さ
れているとともに、この入力側行の画像レジスタから出
力側行の画像レジスタに向けて画像データを順次シフト
して格納し、これら格納した画像データにそれぞれオペ
レータ係数を乗算して、空間フィルタリング処理を行う
画像処理装置において、上記３行３列に配列した画像レ
ジスタのうち中央に配置した画像レジスタと、これに隣
接するシフト方向下流側の画像レジスタとの間に、画像
データの符号を反転する符号反転器を設けたこと、上記
中央に配置した画像レジスタを中心として点対称に配置
されている互いに対となる画像レジスタ毎に、これらか
ら出力された画像データどうしを加算する入力加算器を
設けたことを特徴とする画像処理装置。 - 【請求項２】 オペレータ係数を記憶した係数レジスタ
が、上記中央に配置した画像レジスタ及び各入力加算器
毎に設けられている請求項１記載の画像処理装置。 - 【請求項３】 係数レジスタから出力されたオペレータ
係数を画像データに乗算する乗算器が、中央に配置した
画像レジスタ及び各入力加算器毎に設けられている請求
項１又は２記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149744A JP2870451B2 (ja) | 1995-05-25 | 1995-05-25 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149744A JP2870451B2 (ja) | 1995-05-25 | 1995-05-25 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321945A true JPH08321945A (ja) | 1996-12-03 |
| JP2870451B2 JP2870451B2 (ja) | 1999-03-17 |
Family
ID=15481837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7149744A Expired - Lifetime JP2870451B2 (ja) | 1995-05-25 | 1995-05-25 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870451B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298280A (ja) * | 1988-10-05 | 1990-04-10 | Ricoh Co Ltd | 画像処理装置 |
| JPH03503591A (ja) * | 1989-01-24 | 1991-08-08 | イーストマン・コダック・カンパニー | 画像信号のしきい値設定のための方法及び装置 |
| JPH0535866A (ja) * | 1991-07-30 | 1993-02-12 | Kawasaki Steel Corp | ２次元空間フイルタ回路 |
-
1995
- 1995-05-25 JP JP7149744A patent/JP2870451B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298280A (ja) * | 1988-10-05 | 1990-04-10 | Ricoh Co Ltd | 画像処理装置 |
| JPH03503591A (ja) * | 1989-01-24 | 1991-08-08 | イーストマン・コダック・カンパニー | 画像信号のしきい値設定のための方法及び装置 |
| JPH0535866A (ja) * | 1991-07-30 | 1993-02-12 | Kawasaki Steel Corp | ２次元空間フイルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870451B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489393A (en) | Monolithic discrete-time digital convolution circuit | |
| US20010044816A1 (en) | High-efficiency multiplier and multiplying method | |
| US20080243976A1 (en) | Multiply and multiply and accumulate unit | |
| EP0477011B1 (en) | Processor element for calculating accumulation of data, processing unit, and processor | |
| US6675286B1 (en) | Multimedia instruction set for wide data paths | |
| US4692888A (en) | Method and apparatus for generating and summing the products of pairs of numbers | |
| JPH01269183A (ja) | 空間フィルタ画像処理装置 | |
| JPH0731592B2 (ja) | 除算回路 | |
| US4336600A (en) | Binary word processing method using a high-speed sequential adder | |
| US5029121A (en) | Digital filter processing device | |
| JP2870451B2 (ja) | 画像処理装置 | |
| JPH02287874A (ja) | 積和演算装置 | |
| US5870322A (en) | Multiplier to selectively perform unsigned magnitude multiplication or signed magnitude multiplication | |
| US5493522A (en) | Fast arithmetic modulo divider | |
| US5912904A (en) | Method for the production of an error correction parameter associated with the implementation of modular operations according to the Montgomery method | |
| US7447726B2 (en) | Polynomial and integer multiplication | |
| JP2696903B2 (ja) | 数値計算装置 | |
| US6249799B1 (en) | Selective carry boundary | |
| JPS6222178A (ja) | ２つの複素数の乗算のための乗算器 | |
| US6944640B2 (en) | Progressive two-dimensional (2D) pyramid filter | |
| JPH0773161A (ja) | 演算装置 | |
| JPH0784762A (ja) | 乗算回路 | |
| JPS6259828B2 (ja) | ||
| CN110647976B (zh) | 一种矩阵卷积优化运算方法和电路 | |
| JPS61251933A (ja) | 乗算回路 |