JPH0832412A - 電気的に制御した発振回路 - Google Patents
電気的に制御した発振回路Info
- Publication number
- JPH0832412A JPH0832412A JP5275931A JP27593193A JPH0832412A JP H0832412 A JPH0832412 A JP H0832412A JP 5275931 A JP5275931 A JP 5275931A JP 27593193 A JP27593193 A JP 27593193A JP H0832412 A JPH0832412 A JP H0832412A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- terminal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims description 37
- 239000000872 buffer Substances 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 101001116668 Homo sapiens Prefoldin subunit 3 Proteins 0.000 description 5
- 102100024884 Prefoldin subunit 3 Human genes 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Abstract
(57)【要約】
【目的】 周波数をプログラム可能な多相出力を有する
電気的に制御した発振回路を提供する。 【構成】 本回路は複数のインバータ段を有するリング
発振回路を含む。各段は発振回路の周波数帯域を変更す
るために異なる値を有する複数のコンデンサの１つを選
択するようにプログラムすることのできるスイッチへそ
れぞれが接続している出力を有する。制御された電流を
各段に供給して選択した周波数範囲内で発振回路の周波
数を変化させる。コンデンサを用いて発振回路の周波数
範囲を変更することで発振回路の出力周波数の変動を減
少している。
電気的に制御した発振回路を提供する。 【構成】 本回路は複数のインバータ段を有するリング
発振回路を含む。各段は発振回路の周波数帯域を変更す
るために異なる値を有する複数のコンデンサの１つを選
択するようにプログラムすることのできるスイッチへそ
れぞれが接続している出力を有する。制御された電流を
各段に供給して選択した周波数範囲内で発振回路の周波
数を変化させる。コンデンサを用いて発振回路の周波数
範囲を変更することで発振回路の出力周波数の変動を減
少している。
Description
【０００１】
【産業上の利用分野】本発明は電気制御発振回路に関
し、より特定すればプログラム可能な出力周波数を有す
る電流または電圧制御リング発振回路に関する。
し、より特定すればプログラム可能な出力周波数を有す
る電流または電圧制御リング発振回路に関する。
【０００２】
【技術的背景】電流制御発振回路（ＩＣＯ）または電圧
制御発振回路（ＶＣＯ）はフェーズロックド・ループ
（ＰＬＬ）回路で頻繁に使用される。ＰＬＬ回路の代表
的な用途には周波数合成またはクロック発生が含まれ
る。ＶＣＯおよびＩＣＯを多相出力の高周波動作（１０
０ＭＨｚ以上）で使用する場合、好適な発振回路はリン
グ（環状）発振回路である。
制御発振回路（ＶＣＯ）はフェーズロックド・ループ
（ＰＬＬ）回路で頻繁に使用される。ＰＬＬ回路の代表
的な用途には周波数合成またはクロック発生が含まれ
る。ＶＣＯおよびＩＣＯを多相出力の高周波動作（１０
０ＭＨｚ以上）で使用する場合、好適な発振回路はリン
グ（環状）発振回路である。
【０００３】リング発振回路は相互に接続してある一連
のインバータを有する。インバータの１つの出力は直列
に別のインバータの入力へ接続している。一連のインバ
ータの最後の出力は第１のインバータの入力へ接続す
る。それぞれのインバータ出力をタップで取り出し、同
一の周波数で位相の異なる信号を提供する。出力周波数
は発振回路への電流供給を変化させることによって変わ
る。
のインバータを有する。インバータの１つの出力は直列
に別のインバータの入力へ接続している。一連のインバ
ータの最後の出力は第１のインバータの入力へ接続す
る。それぞれのインバータ出力をタップで取り出し、同
一の周波数で位相の異なる信号を提供する。出力周波数
は発振回路への電流供給を変化させることによって変わ
る。
【０００４】発振回路間の中心周波数は、発振器の固有
の処理、温度、供給電圧の変動によって、所定の電流供
給について１．５：１から２：１の水準で変動するのが
普通である。数オクターブの周波数範囲（例えば３０〜
１２５ＭＨｚ）にわたる出力信号をリング発振回路で生
成しつつも、発振回路内での変動を起こすのに必要な電
流を可能な限り小さく維持することが所望される。周波
数範囲を広くとるには通常複数の重複周波数範囲を用い
ることが必要である。電流を発振回路に供給する荷電ポ
ンプの電圧振幅制限により制御電流振幅の制限がある。
の処理、温度、供給電圧の変動によって、所定の電流供
給について１．５：１から２：１の水準で変動するのが
普通である。数オクターブの周波数範囲（例えば３０〜
１２５ＭＨｚ）にわたる出力信号をリング発振回路で生
成しつつも、発振回路内での変動を起こすのに必要な電
流を可能な限り小さく維持することが所望される。周波
数範囲を広くとるには通常複数の重複周波数範囲を用い
ることが必要である。電流を発振回路に供給する荷電ポ
ンプの電圧振幅制限により制御電流振幅の制限がある。
【０００５】その他の従来技術の回路ではプログラム可
能な多数のインバータ回路を有する発振回路またはプロ
グラム可能なタイミングコンデンサ回路を有する単一の
タイミング調節段を用いてきた。これらの技術のいずれ
であっても広範な出力周波数範囲にわたる相対的位相シ
フトを充分に制御した一定数の多相出力を必要とするシ
ステムにおいて使用できるとは思われない。
能な多数のインバータ回路を有する発振回路またはプロ
グラム可能なタイミングコンデンサ回路を有する単一の
タイミング調節段を用いてきた。これらの技術のいずれ
であっても広範な出力周波数範囲にわたる相対的位相シ
フトを充分に制御した一定数の多相出力を必要とするシ
ステムにおいて使用できるとは思われない。
【０００６】
【発明が解決しようとする課題】本発明の目的は電気制
御発振回路の改良を提供することである。
御発振回路の改良を提供することである。
【０００７】本発明の別の目的は発振回路の製造を反復
的に行なえ多相出力を有するリング発振回路を製作する
ことである。
的に行なえ多相出力を有するリング発振回路を製作する
ことである。
【０００８】本発明のさらなる目的は電流または電圧供
給源で制御する出力周波数を有し電流または電圧の関数
としての出力周波数における変動が所定の許容範囲内に
収まるようなリング発振回路を製作することである。
給源で制御する出力周波数を有し電流または電圧の関数
としての出力周波数における変動が所定の許容範囲内に
収まるようなリング発振回路を製作することである。
【０００９】本発明のさらに別の目的は出力信号の周波
数範囲をデジタル的にプログラムすることが出来るよう
な同一周波数で位相の異なる複数の出力信号を生成する
ことである。
数範囲をデジタル的にプログラムすることが出来るよう
な同一周波数で位相の異なる複数の出力信号を生成する
ことである。
【００１０】本発明のさらに別の目的は複数の重複周波
数範囲を必要としないリング発振回路により広範囲にわ
たる出力周波数範囲を供給することである。
数範囲を必要としないリング発振回路により広範囲にわ
たる出力周波数範囲を供給することである。
【００１１】本発明のさらに別の目的は広範囲の出力周
波数範囲にわたって相対位相シフトを充分に制御してあ
りプログラム可能な周波数も同様に有する複数の多相出
力信号を生成することである。
波数範囲にわたって相対位相シフトを充分に制御してあ
りプログラム可能な周波数も同様に有する複数の多相出
力信号を生成することである。
【００１２】
【課題を解決するための手段】上述のおよびその他の目
的は電気制御発振回路で提供されるものである。該発振
回路はそれぞれの段で入力と、出力と、所定の遅延と、
出力周波数を有するような複数の段を有するリング発振
回路を有する。電気的にプログラム可能なキャパシタン
ス値を有する複数のコンデンサ回路が対応する各段の１
つでの出力にそれぞれ電気的に接続される。つまり、複
数のコンデンサ回路の１つのプログラム可能な値を変更
すると、段間の遅延と段の出力周波数がこれにあわせて
変化するものである。
的は電気制御発振回路で提供されるものである。該発振
回路はそれぞれの段で入力と、出力と、所定の遅延と、
出力周波数を有するような複数の段を有するリング発振
回路を有する。電気的にプログラム可能なキャパシタン
ス値を有する複数のコンデンサ回路が対応する各段の１
つでの出力にそれぞれ電気的に接続される。つまり、複
数のコンデンサ回路の１つのプログラム可能な値を変更
すると、段間の遅延と段の出力周波数がこれにあわせて
変化するものである。
【００１３】本発明の別の態様において、複数のインバ
ータを有するリング発振回路を有する電気的にプログラ
ム可能な発振回路を提供する。それぞれのインバータ回
路は出力端子に出力周波数を提供するために動作する。
出力端子はそれぞれ隣接するインバータの入力端子へ直
列に接続してある。この装置は複数のインバータに可変
バイアス電流を提供するので、それぞれのインバータの
出力周波数が所定範囲内でバイアス電流の変動の関数と
して変化する。複数のことなる周波数のプログラミング
信号が提供される。複数のプログラム可能なコンデンサ
回路段はインバータの出力端子にそれぞれ接続してあ
る。これらのコンデンサ回路段はそれぞれのインバータ
の出力周波数が変化する所定の範囲を変更することによ
って異なる周波数のプログラミング信号に応答する。
ータを有するリング発振回路を有する電気的にプログラ
ム可能な発振回路を提供する。それぞれのインバータ回
路は出力端子に出力周波数を提供するために動作する。
出力端子はそれぞれ隣接するインバータの入力端子へ直
列に接続してある。この装置は複数のインバータに可変
バイアス電流を提供するので、それぞれのインバータの
出力周波数が所定範囲内でバイアス電流の変動の関数と
して変化する。複数のことなる周波数のプログラミング
信号が提供される。複数のプログラム可能なコンデンサ
回路段はインバータの出力端子にそれぞれ接続してあ
る。これらのコンデンサ回路段はそれぞれのインバータ
の出力周波数が変化する所定の範囲を変更することによ
って異なる周波数のプログラミング信号に応答する。
【００１４】
【実施例】図１および図２を参照すると、選択回路１４
を介して発振回路１６に接続した制御回路１２を有する
電気的にプログラム可能な発振回路１０が図示してあ
る。発振回路１６は同一周波数で位相のことなる複数の
信号を出力回路１８へ供給する。
を介して発振回路１６に接続した制御回路１２を有する
電気的にプログラム可能な発振回路１０が図示してあ
る。発振回路１６は同一周波数で位相のことなる複数の
信号を出力回路１８へ供給する。
【００１５】制御回路１２は周波数範囲制御回路２０
と、バイアス電流供給源（ＩＳＦ）２２と、出力制御回
路２４と、電流制御回路２６と、電力供給部２８を含
む。周波数範囲制御回路２０は多ビットデジタル信号を
選択回路１４を経由して供給し発振回路１６で生成すべ
き周波数範囲を選択するためのマイクロプロセッサ（図
示していない）を含むのが望ましい。バイアス電流ＩＳ
Ｆはバイアスをかける目的で選択回路１４へ供給される
定電流である。
と、バイアス電流供給源（ＩＳＦ）２２と、出力制御回
路２４と、電流制御回路２６と、電力供給部２８を含
む。周波数範囲制御回路２０は多ビットデジタル信号を
選択回路１４を経由して供給し発振回路１６で生成すべ
き周波数範囲を選択するためのマイクロプロセッサ（図
示していない）を含むのが望ましい。バイアス電流ＩＳ
Ｆはバイアスをかける目的で選択回路１４へ供給される
定電流である。
【００１６】電流制御回路２６は通常はフェーズロック
ド・ループ回路の一部をなす。同様に電流制御回路２６
は可変電流レベル（周波数に比例する）を有する信号
（ＩＶＣＯ）を選択回路１４へ供給する。出力制御回路
２４は通常は周波数範囲制御回路２０の一部をなし、発
振回路１６出力を行なわせる。
ド・ループ回路の一部をなす。同様に電流制御回路２６
は可変電流レベル（周波数に比例する）を有する信号
（ＩＶＣＯ）を選択回路１４へ供給する。出力制御回路
２４は通常は周波数範囲制御回路２０の一部をなし、発
振回路１６出力を行なわせる。
【００１７】電力供給部２８は通常は電界効果型トラン
ジスタに電力を供給するのに充分な電圧レベルを供給す
る。電力供給部２８の正の端子はＶDDで表わし、負また
は接地端子はＶSSで表わしてある。
ジスタに電力を供給するのに充分な電圧レベルを供給す
る。電力供給部２８の正の端子はＶDDで表わし、負また
は接地端子はＶSSで表わしてある。
【００１８】選択回路１４はＮＡＮＤゲート３０、イン
バータ３２、ＮＯＲゲート３４を含み、周波数範囲制御
回路２０からの多ビット信号から選択したビットを線３
６上のデジタル選択ビットに変換する。デジタル選択ビ
ットは発振回路１６へ供給して発振回路１６で所望の周
波数範囲を選択するためのものである。これらの周波数
範囲の詳細については後述する。
バータ３２、ＮＯＲゲート３４を含み、周波数範囲制御
回路２０からの多ビット信号から選択したビットを線３
６上のデジタル選択ビットに変換する。デジタル選択ビ
ットは発振回路１６へ供給して発振回路１６で所望の周
波数範囲を選択するためのものである。これらの周波数
範囲の詳細については後述する。
【００１９】周波数制御回路２０はインバータ回路４０
を介して電流バイアス選択回路４２へ別の選択ビット
（ＯＳＥＬ）を供給する。ＯＳＥＬにより発振回路１６
内の低周波リング発振回路４４を低位状態においた場合
に作動でき、また発振回路１６内の高周波領域リング発
振回路４６を高位状態においたときに作動できる。
を介して電流バイアス選択回路４２へ別の選択ビット
（ＯＳＥＬ）を供給する。ＯＳＥＬにより発振回路１６
内の低周波リング発振回路４４を低位状態においた場合
に作動でき、また発振回路１６内の高周波領域リング発
振回路４６を高位状態においたときに作動できる。
【００２０】電圧バイアス選択回路４２および電圧バイ
アス発生回路５０は入力の電流を受信して発振回路１６
に電圧バイアスの電圧レベルを提供する。周波数範囲制
御回路２０を有する出力制御回路２４は低周波リング発
振回路４４または高周波リング発振回路４６のいずれか
を信号ＰＤＢで選択的に作動させる。電圧バイアス選択
回路４２はリング発振回路４４および４６にそれぞれＮ
ＭＯＳトランジスタ用電圧バイアス信号（ＶＢＮ１およ
びＶＢＮ２）を供給する。電圧バイアス発生回路５０は
リング発振回路４４および４６にそれぞれＰＭＯＳトラ
ンジスタ用電圧バイアス信号（ＶＢＰ１およびＶＢＰ
２）を供給する。信号ＶＢＮ１およびＶＢＮ２は電流制
御回路２２からのＩＳＦ信号にしたがって変動し、一方
電圧バイアス発生回路５０で生成されたＶＢＰ１および
ＶＢＰ２信号は電流制御回路２６からのＩＶＣＯ信号に
したがって応答する。ＶＢＰ２、ＶＢＮ２、ＥＮ２は範
囲制御回路２０からのＯＳＥＬでリング発振回路４４が
起動している場合にリング発振回路４４へ供給される。
ＶＢＰ１、ＶＢＮ１およびイネーブル信号（ＥＮ）は周
波数範囲制御回路２０からのＯＳＥＬがリング発振回路
４６を作動させる場合にリング発振回路４６へ供給され
る。
アス発生回路５０は入力の電流を受信して発振回路１６
に電圧バイアスの電圧レベルを提供する。周波数範囲制
御回路２０を有する出力制御回路２４は低周波リング発
振回路４４または高周波リング発振回路４６のいずれか
を信号ＰＤＢで選択的に作動させる。電圧バイアス選択
回路４２はリング発振回路４４および４６にそれぞれＮ
ＭＯＳトランジスタ用電圧バイアス信号（ＶＢＮ１およ
びＶＢＮ２）を供給する。電圧バイアス発生回路５０は
リング発振回路４４および４６にそれぞれＰＭＯＳトラ
ンジスタ用電圧バイアス信号（ＶＢＰ１およびＶＢＰ
２）を供給する。信号ＶＢＮ１およびＶＢＮ２は電流制
御回路２２からのＩＳＦ信号にしたがって変動し、一方
電圧バイアス発生回路５０で生成されたＶＢＰ１および
ＶＢＰ２信号は電流制御回路２６からのＩＶＣＯ信号に
したがって応答する。ＶＢＰ２、ＶＢＮ２、ＥＮ２は範
囲制御回路２０からのＯＳＥＬでリング発振回路４４が
起動している場合にリング発振回路４４へ供給される。
ＶＢＰ１、ＶＢＮ１およびイネーブル信号（ＥＮ）は周
波数範囲制御回路２０からのＯＳＥＬがリング発振回路
４６を作動させる場合にリング発振回路４６へ供給され
る。
【００２１】発振回路１６は低周波７段リング発振回路
４４と高周波７段リング発振回路４６を含み、出力回路
１８内の各種ＮＡＮＤゲート６０〜６６へ多相出力を供
給する。低周波リング発振回路４４は３０〜４０ＭＨ
ｚ、４０〜５５ＭＨｚ、５５〜７５ＭＨｚ、７５〜１０
０ＭＨｚの範囲を含む４種類の出力周波数範囲を有する
のが望ましい。前述の周波数変域を有する７段リング発
振回路について説明するが、他の奇数の段数と他の周波
数範囲を選択してもよい。前述の範囲は周波数範囲制御
回路２０からの選択またはプログラミングビットの状態
によって選択されるものである。高周波リング発振回路
４６の出力は通常１００〜１２５ＭＨｚの範囲にわたり
周波数範囲制御回路２０からのＯＳＥＬで作動する。リ
ング発振回路４４および４６が作動すると出力回路１８
へ多相出力周波数を供給する。しかし発振回路４４およ
び４６を停止するとここから出力回路１８へは高電圧レ
ベルが供給されることになる。
４４と高周波７段リング発振回路４６を含み、出力回路
１８内の各種ＮＡＮＤゲート６０〜６６へ多相出力を供
給する。低周波リング発振回路４４は３０〜４０ＭＨ
ｚ、４０〜５５ＭＨｚ、５５〜７５ＭＨｚ、７５〜１０
０ＭＨｚの範囲を含む４種類の出力周波数範囲を有する
のが望ましい。前述の周波数変域を有する７段リング発
振回路について説明するが、他の奇数の段数と他の周波
数範囲を選択してもよい。前述の範囲は周波数範囲制御
回路２０からの選択またはプログラミングビットの状態
によって選択されるものである。高周波リング発振回路
４６の出力は通常１００〜１２５ＭＨｚの範囲にわたり
周波数範囲制御回路２０からのＯＳＥＬで作動する。リ
ング発振回路４４および４６が作動すると出力回路１８
へ多相出力周波数を供給する。しかし発振回路４４およ
び４６を停止するとここから出力回路１８へは高電圧レ
ベルが供給されることになる。
【００２２】出力回路１８は作動しているリング発振回
路４４または４６から多相周波数出力を生成するための
複数のＮＡＮＤゲート６０〜６６を含む。これらの出力
をＦＯＵＴ７０〜７６と称する。発振回路４４からの出
力信号はゲート６０〜６６を用いて発振回路４６からの
出力信号と否定論理積（ＮＡＮＤ）がとられる。
路４４または４６から多相周波数出力を生成するための
複数のＮＡＮＤゲート６０〜６６を含む。これらの出力
をＦＯＵＴ７０〜７６と称する。発振回路４４からの出
力信号はゲート６０〜６６を用いて発振回路４６からの
出力信号と否定論理積（ＮＡＮＤ）がとられる。
【００２３】図３を参照すると、高周波リング発振回路
４４の１つの態様の略図が図示してある。リング発振回
路４４は複数の段７８ａ〜７８ｇを含む。段７８ａ〜７
８ｇのそれぞれは対応するバイアス電流供給源９０〜９
６の１つを含むそれぞれ回路内に結合したインバータ８
０〜８６を含む。本発明の好適実施例では、電流供給源
９０〜９６はインバータ８０〜８６の一部をなしている
（図５参照）。各々のインバータ８０〜８６は入力端子
と出力端子を有する。インバータのそれぞれの出力端子
は直列に隣接する入力端子へ接続してある。直列接続の
第１のインバータ８０は直列の最後のインバータ８６の
出力端子へ接続してある。
４４の１つの態様の略図が図示してある。リング発振回
路４４は複数の段７８ａ〜７８ｇを含む。段７８ａ〜７
８ｇのそれぞれは対応するバイアス電流供給源９０〜９
６の１つを含むそれぞれ回路内に結合したインバータ８
０〜８６を含む。本発明の好適実施例では、電流供給源
９０〜９６はインバータ８０〜８６の一部をなしている
（図５参照）。各々のインバータ８０〜８６は入力端子
と出力端子を有する。インバータのそれぞれの出力端子
は直列に隣接する入力端子へ接続してある。直列接続の
第１のインバータ８０は直列の最後のインバータ８６の
出力端子へ接続してある。
【００２４】バイアス電流供給源９０〜９６は電力供給
部の正電圧線（ＶＰ）でＶDDに接続してあり電圧バイア
ス発生回路５０からの正電圧バイアス信号ＶＢＰ２の電
圧レベルで制御する。バイアス電流供給源９０〜９６は
これにあわせてインバータ８０〜８６への電流を増加さ
せまたは減少させることでＶＢＰ２の電圧に応答する。
インバータ８０〜８６は共通の負電圧供給線ＶSSに接続
してある。
部の正電圧線（ＶＰ）でＶDDに接続してあり電圧バイア
ス発生回路５０からの正電圧バイアス信号ＶＢＰ２の電
圧レベルで制御する。バイアス電流供給源９０〜９６は
これにあわせてインバータ８０〜８６への電流を増加さ
せまたは減少させることでＶＢＰ２の電圧に応答する。
インバータ８０〜８６は共通の負電圧供給線ＶSSに接続
してある。
【００２５】インバータ８０〜８６の出力端子上の信号
はそれぞれソースフォロワ・バッファ１００〜１０６に
それぞれ供給される。バッファ１００〜１０６の出力端
子それぞれの信号は異なる位相角度を有する。ソースフ
ォロワ・バッファ１００〜１０６の出力を作動させるた
めのＥＮ１信号を供給するイネーブル線１０８を提供し
てある。ソースフォロワ・バッファ１００〜１０６に供
給されるＶＢＮ１信号がソースフォロワ・バッファの入
力インピーダンスを設定して、それぞれの段のＲＣ時定
数を変化させることによりインバータ８０〜８６の出力
周波数を制御している。ソースフォロワ・バッファ１０
０〜１０６からの出力信号は出力回路１８に供給する
（図１および図２参照）。
はそれぞれソースフォロワ・バッファ１００〜１０６に
それぞれ供給される。バッファ１００〜１０６の出力端
子それぞれの信号は異なる位相角度を有する。ソースフ
ォロワ・バッファ１００〜１０６の出力を作動させるた
めのＥＮ１信号を供給するイネーブル線１０８を提供し
てある。ソースフォロワ・バッファ１００〜１０６に供
給されるＶＢＮ１信号がソースフォロワ・バッファの入
力インピーダンスを設定して、それぞれの段のＲＣ時定
数を変化させることによりインバータ８０〜８６の出力
周波数を制御している。ソースフォロワ・バッファ１０
０〜１０６からの出力信号は出力回路１８に供給する
（図１および図２参照）。
【００２６】図４を参照すると、低周波リング発振回路
４６の詳細な模式図が図示してある。リング発振回路は
それぞれがバイアス電流源１２０〜１２６に接続してあ
るインバータ１１０〜１１６を含む複数の段９８ａ〜９
８ｇを含む。インバータ１１０〜１１６はＶSS線に接続
した負の電力端子と、それぞれに電流供給源１２０〜１
２６を介して電力供給線ＶDDに接続した正の電力端子を
有する。バイアス電流供給源１２０〜１２６は制御端子
をＶＢＰ２に接続してある。ＶＢＰ２の電圧レベルで電
流供給源１２０〜１２６がインバータ１１０〜１１６に
供給する電流量を設定する。
４６の詳細な模式図が図示してある。リング発振回路は
それぞれがバイアス電流源１２０〜１２６に接続してあ
るインバータ１１０〜１１６を含む複数の段９８ａ〜９
８ｇを含む。インバータ１１０〜１１６はＶSS線に接続
した負の電力端子と、それぞれに電流供給源１２０〜１
２６を介して電力供給線ＶDDに接続した正の電力端子を
有する。バイアス電流供給源１２０〜１２６は制御端子
をＶＢＰ２に接続してある。ＶＢＰ２の電圧レベルで電
流供給源１２０〜１２６がインバータ１１０〜１１６に
供給する電流量を設定する。
【００２７】インバータ１１０〜１１６のそれぞれは入
力および出力端子を直列に接続してあり、それぞれのイ
ンバータの出力端子は別のインバータの入力端子へ直列
接続している。最終段のインバータ１１６の出力端子は
初段インバータ１１０の入力端子へ接続してある。これ
らのインバータ１１０〜１１６の出力端子はそれぞれプ
ログラム可能なコンデンサ回路１３０〜１３６へとソー
スフォロワ・バッファ１４０〜１４６へ結合している。
プログラム可能なコンデンサ回路１３０〜１３６のそれ
ぞれは線３６のデジタル信号でプログラムすることので
きる調節可能なキャパシタンス値を有している。このデ
ジタル信号はプログラム可能なコンデンサ回路１３０〜
１３６の値を変更し、それによってインバータ１１０〜
１１６の各段における遅延と出力周波数範囲を変化させ
ることになる。ＶＢＮ２信号はソースフォロワ・バッフ
ァ１４０〜１４６のそれぞれに供給している。ＶＢＮ２
信号がソースフォロワ・バッファ１４０〜１４６の入力
インピーダンスを変化させ、それによってインバータ１
１０〜１１６の周波数出力も変化することになる。
力および出力端子を直列に接続してあり、それぞれのイ
ンバータの出力端子は別のインバータの入力端子へ直列
接続している。最終段のインバータ１１６の出力端子は
初段インバータ１１０の入力端子へ接続してある。これ
らのインバータ１１０〜１１６の出力端子はそれぞれプ
ログラム可能なコンデンサ回路１３０〜１３６へとソー
スフォロワ・バッファ１４０〜１４６へ結合している。
プログラム可能なコンデンサ回路１３０〜１３６のそれ
ぞれは線３６のデジタル信号でプログラムすることので
きる調節可能なキャパシタンス値を有している。このデ
ジタル信号はプログラム可能なコンデンサ回路１３０〜
１３６の値を変更し、それによってインバータ１１０〜
１１６の各段における遅延と出力周波数範囲を変化させ
ることになる。ＶＢＮ２信号はソースフォロワ・バッフ
ァ１４０〜１４６のそれぞれに供給している。ＶＢＮ２
信号がソースフォロワ・バッファ１４０〜１４６の入力
インピーダンスを変化させ、それによってインバータ１
１０〜１１６の周波数出力も変化することになる。
【００２８】信号ＥＮ２はソースフォロワ・バッファ１
４０〜１４６に供給している。信号ＥＮ２によりソース
フォロワ・バッファ１４０〜１４６がそれぞれの入力端
子に供給された信号をその出力端子へ供給できるように
なる。信号ＥＮ２が印加されていない場合、ソースフォ
ロワ・バッファは出力回路１８へ高電圧レベル出力の信
号を提供する。
４０〜１４６に供給している。信号ＥＮ２によりソース
フォロワ・バッファ１４０〜１４６がそれぞれの入力端
子に供給された信号をその出力端子へ供給できるように
なる。信号ＥＮ２が印加されていない場合、ソースフォ
ロワ・バッファは出力回路１８へ高電圧レベル出力の信
号を提供する。
【００２９】図５を参照すると、段７８ａ〜７８ｇおよ
び９８ａ〜９８ｇの１つの詳細な模式図が図示してあ
る。段７８ａ〜７８ｇおよび９８ａ〜９８ｇの各段の回
路は同一である。であるから、段７８ａの１つだけを説
明する。
び９８ａ〜９８ｇの１つの詳細な模式図が図示してあ
る。段７８ａ〜７８ｇおよび９８ａ〜９８ｇの各段の回
路は同一である。であるから、段７８ａの１つだけを説
明する。
【００３０】段７８ａは入力端子（ＩＮ）と、出力端子
（ＯＵＴ）と、正の電力端子（ＶDD）と負の電力端子
（ＶSS）と、バイアス端子（ＶＢＰ）を有し、インバー
タ８０と電流供給源９０を含む。インバータ８０はソー
ス、ゲート、ドレインの各端子を有するＦＥＴ（ＮＭＯ
Ｓが望ましい）トランジスタ１５０として図示してあ
る。トランジスタ１５０のゲート端子は入力端子（Ｉ
Ｎ）に、またトランジスタ１５０のドレイン端子は出力
端子（ＯＵＴ）と電流供給源９０に接続している。トラ
ンジスタ１５０のソース端子はＶSS端子へ接続してい
る。
（ＯＵＴ）と、正の電力端子（ＶDD）と負の電力端子
（ＶSS）と、バイアス端子（ＶＢＰ）を有し、インバー
タ８０と電流供給源９０を含む。インバータ８０はソー
ス、ゲート、ドレインの各端子を有するＦＥＴ（ＮＭＯ
Ｓが望ましい）トランジスタ１５０として図示してあ
る。トランジスタ１５０のゲート端子は入力端子（Ｉ
Ｎ）に、またトランジスタ１５０のドレイン端子は出力
端子（ＯＵＴ）と電流供給源９０に接続している。トラ
ンジスタ１５０のソース端子はＶSS端子へ接続してい
る。
【００３１】電流供給源９０はドレイン端子をＶDD線に
接続し、ゲート端子を端子ＶＢＰに接続してあるＦＥＴ
トランジスタ（ＰＭＯＳが望ましい）１５２として図示
してある。トランジスタ１５２のソース端子はインバー
タ８０のＦＥＴ１５０のドレイン端子へ接続している。
ＶＢＰの信号すなわちＶＢＰ１がＯＵＴの電流レベルを
設定する。トランジスタ１５０の入力端子が低値または
印加されていない場合、トランジスタ１５０は作動しな
い。したがって、インバータ８０の出力は高値になる。
インバータ８０の入力端子の信号が高値または印加され
ている場合トランジスタ１５０が作動しこれによって段
７８ａの出力（ＯＵＴ）をＶSSに短絡する。
接続し、ゲート端子を端子ＶＢＰに接続してあるＦＥＴ
トランジスタ（ＰＭＯＳが望ましい）１５２として図示
してある。トランジスタ１５２のソース端子はインバー
タ８０のＦＥＴ１５０のドレイン端子へ接続している。
ＶＢＰの信号すなわちＶＢＰ１がＯＵＴの電流レベルを
設定する。トランジスタ１５０の入力端子が低値または
印加されていない場合、トランジスタ１５０は作動しな
い。したがって、インバータ８０の出力は高値になる。
インバータ８０の入力端子の信号が高値または印加され
ている場合トランジスタ１５０が作動しこれによって段
７８ａの出力（ＯＵＴ）をＶSSに短絡する。
【００３２】図６を参照すると、図４のコンデンサ回路
１３０の詳細な模式図が図示してある。コンデンサ回路
１３０〜１３６の回路は同一であるので、プログラム可
能なコンデンサ回路１３０のみを説明する。
１３０の詳細な模式図が図示してある。コンデンサ回路
１３０〜１３６の回路は同一であるので、プログラム可
能なコンデンサ回路１３０のみを説明する。
【００３３】プログラム可能なコンデンサ回路１３０は
それぞれがソース、ゲート、ドレイン端子を有する複数
のＦＥＴ１５４、１５６、１５８を有する。ＦＥＴ１５
４〜１５８のソース端子は線（ＣＩＮ）を経由してイン
バータ１１６の出力とインバータ１１０の入力へ接続し
ている（図４参照）。ＦＥＴ１５４〜１５８のゲート端
子はＦＥＴ１５４〜１５８を作動・停止させるデジタル
信号を有するプログラム線３６へそれぞれ接続してい
る。ＦＥＴ１５４〜１５８のソース端子はそれぞれのコ
ンデンサ１６０、１６２、１６４を介してそれぞれＶSS
端子へ接続している。コンデンサ１６０〜１６４のそれ
ぞれは異なる値を有するように選択してある。コンデン
サ１６０の値は０．０６ｐＦ（ピコファラッド）、コン
デンサ１６２は０．０４ｐＦ、コンデンサ１６４は０．
０３ｐＦとするのが望ましい。
それぞれがソース、ゲート、ドレイン端子を有する複数
のＦＥＴ１５４、１５６、１５８を有する。ＦＥＴ１５
４〜１５８のソース端子は線（ＣＩＮ）を経由してイン
バータ１１６の出力とインバータ１１０の入力へ接続し
ている（図４参照）。ＦＥＴ１５４〜１５８のゲート端
子はＦＥＴ１５４〜１５８を作動・停止させるデジタル
信号を有するプログラム線３６へそれぞれ接続してい
る。ＦＥＴ１５４〜１５８のソース端子はそれぞれのコ
ンデンサ１６０、１６２、１６４を介してそれぞれＶSS
端子へ接続している。コンデンサ１６０〜１６４のそれ
ぞれは異なる値を有するように選択してある。コンデン
サ１６０の値は０．０６ｐＦ（ピコファラッド）、コン
デンサ１６２は０．０４ｐＦ、コンデンサ１６４は０．
０３ｐＦとするのが望ましい。
【００３４】ＣＩＮ線上の寄生容量を減少させるにはＮ
チャネルトランジスタだけを使用すると良いことが解っ
ている。コンデンサは、Ｎチャネルだけのアナログトラ
ンジスタ１５４〜１５８のためにインバータ１３０の出
力が約３．５ボルト以下の場合のみ発振回路で動作す
る。またこのようなプログラム可能なコンデンサ１６０
〜１６４が３０〜１００ＭＨｚの範囲の周波数でのイン
バータ１３０〜１３６およびリング発振回路４４の変動
を処理するための許容範囲を改善させることも解ってい
る。さらにＦＥＴ１５４〜１５８とコンデンサ１６０〜
１６４がＭＯＳトランジスタのかわりに使用された場合
寄生容量を良好に制御できるようにコンデンサ１６０〜
１６４を製造し得ることも解っている。
チャネルトランジスタだけを使用すると良いことが解っ
ている。コンデンサは、Ｎチャネルだけのアナログトラ
ンジスタ１５４〜１５８のためにインバータ１３０の出
力が約３．５ボルト以下の場合のみ発振回路で動作す
る。またこのようなプログラム可能なコンデンサ１６０
〜１６４が３０〜１００ＭＨｚの範囲の周波数でのイン
バータ１３０〜１３６およびリング発振回路４４の変動
を処理するための許容範囲を改善させることも解ってい
る。さらにＦＥＴ１５４〜１５８とコンデンサ１６０〜
１６４がＭＯＳトランジスタのかわりに使用された場合
寄生容量を良好に制御できるようにコンデンサ１６０〜
１６４を製造し得ることも解っている。
【００３５】図７を参照すると、リング発振回路４４お
よび４６にバイアスを印加して各段の遅延を設定しまた
これによって発振周波数を設定するような電圧バイアス
発生回路５０の１つの態様が図示してある。電圧発生回
路５０はそれぞれがソース、ゲート、ドレイン端子を有
する複数のＦＥＴ１８０〜１８６を有する。ＦＥＴ１８
０〜１８６のソース端子はＶDD線へ接続してある。ＦＥ
Ｔ１８０および１８２のドレイン端子は発振回路４６へ
ＶＢＰ１信号を供給する（図１および図２参照）。ＦＥ
Ｔ１８４および１８６のドレイン端子は発振回路４４
（図１および図２参照）へＶＢＰ２信号を供給する。Ｅ
Ｎ１信号はトランジスタ１８０とインバータ１９２の入
力端子へ供給される。ＥＮ１信号はトランジスタ１８０
を制御しまたトランジスタ１８８の制御のためにインバ
ータ１９２で反転される。ＥＮ２信号はトランジスタ１
８４を制御しトランジスタ１９０の制御のためにインバ
ータ１９６を介して供給される。基準電圧ＶSSはインバ
ータ１９２および１９６へ結合している。
よび４６にバイアスを印加して各段の遅延を設定しまた
これによって発振周波数を設定するような電圧バイアス
発生回路５０の１つの態様が図示してある。電圧発生回
路５０はそれぞれがソース、ゲート、ドレイン端子を有
する複数のＦＥＴ１８０〜１８６を有する。ＦＥＴ１８
０〜１８６のソース端子はＶDD線へ接続してある。ＦＥ
Ｔ１８０および１８２のドレイン端子は発振回路４６へ
ＶＢＰ１信号を供給する（図１および図２参照）。ＦＥ
Ｔ１８４および１８６のドレイン端子は発振回路４４
（図１および図２参照）へＶＢＰ２信号を供給する。Ｅ
Ｎ１信号はトランジスタ１８０とインバータ１９２の入
力端子へ供給される。ＥＮ１信号はトランジスタ１８０
を制御しまたトランジスタ１８８の制御のためにインバ
ータ１９２で反転される。ＥＮ２信号はトランジスタ１
８４を制御しトランジスタ１９０の制御のためにインバ
ータ１９６を介して供給される。基準電圧ＶSSはインバ
ータ１９２および１９６へ結合している。
【００３６】図８を参照すると、発振回路４４〜４６内
のソースフォロワ・バッファにバイアスをかけるために
使用される一定の値を有する電圧を生成するためのバイ
アス電流発生回路４２が図示してある。バイアス電流発
生回路４２は図５のソースフォロワ・バッファにバイア
スをかけ、発振回路４４または４６のいずれかを作動さ
せる。電流発生回路４２はＶDDおよびＶSSから給電され
ている。ＯＳＥＬ信号およびデジタルＰＤＢ信号がトラ
ンジスタ２０２を駆動する出力を有するＮＡＮＤゲート
２００に供給される。ＩＳＦ信号はトランジスタ２０４
のソース端子ならびにトランジスタ２０６のゲート端子
へも供給される。トランジスタ２０４および２０６のド
レイン端子がそれぞれトランジスタ２０８と２１０にバ
イアスをかける。トランジスタ２０６のゲートはトラン
ジスタ２１２および２１４のゲートに接続してある。
のソースフォロワ・バッファにバイアスをかけるために
使用される一定の値を有する電圧を生成するためのバイ
アス電流発生回路４２が図示してある。バイアス電流発
生回路４２は図５のソースフォロワ・バッファにバイア
スをかけ、発振回路４４または４６のいずれかを作動さ
せる。電流発生回路４２はＶDDおよびＶSSから給電され
ている。ＯＳＥＬ信号およびデジタルＰＤＢ信号がトラ
ンジスタ２０２を駆動する出力を有するＮＡＮＤゲート
２００に供給される。ＩＳＦ信号はトランジスタ２０４
のソース端子ならびにトランジスタ２０６のゲート端子
へも供給される。トランジスタ２０４および２０６のド
レイン端子がそれぞれトランジスタ２０８と２１０にバ
イアスをかける。トランジスタ２０６のゲートはトラン
ジスタ２１２および２１４のゲートに接続してある。
【００３７】トランジスタ２１２および２１４はそれぞ
れＮＯＲゲート２１６および２１８の出力で駆動され
る。２入力ＮＯＲゲート２１６および２１８の出力端子
の一方がそれぞれＥＮ１およびＥＮ２信号を発生し、こ
れが発振回路４４および４６ならびにバイアス電圧発生
回路５０へ供給される。２入力ＮＯＲゲート２１６の他
方の入力端子にはＯＳＥＬ信号を供給する。ＯＳＥＬ信
号はインバータ２２０で反転してからＮＯＲゲート２１
８の一方の入力へ供給する。ＮＯＲゲート２１６および
２１８の他方の入力にはインバータ２２０からの反転Ｐ
ＤＳ信号を供給する。ＯＳＥＬ信号はインバータ２２２
を介してトランジスタ２１２および２１４のドレインへ
供給し、またそれぞれトランジスタ２２４および２２６
のソース端子とゲート端子へ供給してこれらのトランジ
スタにバイアスをかける。トランジスタ２２４および２
２６のドレイン端子はＶSSへ接続する。
れＮＯＲゲート２１６および２１８の出力で駆動され
る。２入力ＮＯＲゲート２１６および２１８の出力端子
の一方がそれぞれＥＮ１およびＥＮ２信号を発生し、こ
れが発振回路４４および４６ならびにバイアス電圧発生
回路５０へ供給される。２入力ＮＯＲゲート２１６の他
方の入力端子にはＯＳＥＬ信号を供給する。ＯＳＥＬ信
号はインバータ２２０で反転してからＮＯＲゲート２１
８の一方の入力へ供給する。ＮＯＲゲート２１６および
２１８の他方の入力にはインバータ２２０からの反転Ｐ
ＤＳ信号を供給する。ＯＳＥＬ信号はインバータ２２２
を介してトランジスタ２１２および２１４のドレインへ
供給し、またそれぞれトランジスタ２２４および２２６
のソース端子とゲート端子へ供給してこれらのトランジ
スタにバイアスをかける。トランジスタ２２４および２
２６のドレイン端子はＶSSへ接続する。
【００３８】ＯＳＥＬ信号はインバータ２２２を介して
供給されＮＡＮＤゲート２２８でＰＤＢ信号との否定論
理積演算を行なう。ＮＡＮＤゲート２２８の出力はトラ
ンジスタ２３０をバイアスする。トランジスタ２３０の
ソース端子はＶＢＮ１信号を発生し、これがトランジス
タ２２４にバイアスをかけまた発振回路４６へ供給され
る。トランジスタ２０２のソース端子とトランジスタ２
１４のドレイン端子でＶＢＮ２信号を発生し、これがト
ランジスタ２２６にバイアスをかけまた発振回路４４へ
供給される。
供給されＮＡＮＤゲート２２８でＰＤＢ信号との否定論
理積演算を行なう。ＮＡＮＤゲート２２８の出力はトラ
ンジスタ２３０をバイアスする。トランジスタ２３０の
ソース端子はＶＢＮ１信号を発生し、これがトランジス
タ２２４にバイアスをかけまた発振回路４６へ供給され
る。トランジスタ２０２のソース端子とトランジスタ２
１４のドレイン端子でＶＢＮ２信号を発生し、これがト
ランジスタ２２６にバイアスをかけまた発振回路４４へ
供給される。
【００３９】典型的な出力を図９に図示してある。それ
ぞれの交互の段の出力を７（段数）で割った波形周期で
遅延している。一対のインバータにより精密遅延素子が
形成されることが発明者により確認されている。
ぞれの交互の段の出力を７（段数）で割った波形周期で
遅延している。一対のインバータにより精密遅延素子が
形成されることが発明者により確認されている。
【００４０】これで好適実施例の説明を終わる。当業者
が読めば本発明の精神と範囲を逸脱することなく各種の
変化を成しうることが想起されよう。しかし本発明は添
付の請求の範囲によってのみ制限されることを意図する
ものである。
が読めば本発明の精神と範囲を逸脱することなく各種の
変化を成しうることが想起されよう。しかし本発明は添
付の請求の範囲によってのみ制限されることを意図する
ものである。
【００４１】
【発明の効果】本発明によれば電気制御発振回路、より
特定すればプログラム可能な出力周波数を有する電流ま
たは電圧制御リング発振回路を提供する。
特定すればプログラム可能な出力周波数を有する電流ま
たは電圧制御リング発振回路を提供する。
【図１】本発明の１つの態様による電気制御発振回路の
略ブロック図である。
略ブロック図である。
【図２】本発明の１つの態様による電気制御発振回路の
略ブロック図である。
略ブロック図である。
【図３】図１に図示した７段リング発振回路の低周波用
回路の略図である。
回路の略図である。
【図４】図１に図示した７段リング発振回路の高周波用
回路の略図である。
回路の略図である。
【図５】図３および図４に図示したインバータの詳細な
模式図である。
模式図である。
【図６】図４に図示したプログラム可能なコンデンサの
詳細な模式図である。
詳細な模式図である。
【図７】図１および図２に図示した７段発振回路へのバ
イアス電圧を生成するための回路の詳細な模式図であ
る。
イアス電圧を生成するための回路の詳細な模式図であ
る。
【図８】図１および図２に図示した７段リング発振回路
用にさらなるバイアスを生成するための回路の詳細な模
式図である。
用にさらなるバイアスを生成するための回路の詳細な模
式図である。
【図９】図１および図２に図示した発振回路の典型的な
周波数出力（ＦＯＵＴＳ）のタイミング図である。
周波数出力（ＦＯＵＴＳ）のタイミング図である。
１０ 発振回路 １２ 制御回路 １４ 選択回路 １６ 発振回路 ２０ 周波数範囲制御回路 ２２ バイアス電流供給源 ２４ 出力制御回路 ２６ 電流制御回路 ２８ 電力供給部 ３０ ＮＡＮＤゲート ３２ インバータ ３４ ＮＯＲゲート ４０ インバータ ４２ バイアス選択回路 ４４ 低周波リング発振回路 ４６ 高周波リング発振回路 ５０ 電圧バイアス発生回路 ６０〜６６ ＮＡＮＤゲート ７０〜７６ ＦＯＵＴ出力 ７８ａ〜７８ｇ 発振段 ８０〜８６ インバータ ９０〜９６ バイアス電流供給源 ９８ａ〜９８ｇ 発振段 １１０〜１１６ インバータ １２０〜１２６ バイアス電流供給源 １３０〜１３６ コンデンサ回路 １４０〜１４６ ソースフォロワ・バッファ １５０ インバータトランジスタ １５４〜１５８ トランジスタ １６０〜１６４ コンデンサ １８０〜１９０ トランジスタ １９２ インバータ回路 １９６ インバータ回路 ２００ ＮＡＮＤゲート ２０２〜２１４ トランジスタ ２１６〜２１８ ＮＯＲゲート ２２０〜２２２ インバータ ２２４〜２２６ トランジスタ ２２８ ＮＡＮＤゲート ２３０ トランジスタ
Claims (15)
- 【請求項１】 それぞれの段が入力端子と出力端子を有
する複数の段を有し所定の周波数を有する信号を生成す
るリング発振回路と、 電気的にプログラム可能な容量値を有し、前記複数の発
振回路段の前記出力端子のそれぞれ１つづつに電気的に
それぞれを結合してある複数のコンデンサ手段と、 前記段の前記出力信号周波数を設定するために前記複数
のコンデンサ手段のプログラム可能な値を選択するため
の手段を含むことを特徴とする電気的に制御した発振回
路。 - 【請求項２】 前記選択手段が、 前記複数段のそれぞれに接続したプログラム可能な電流
供給源と、 前記複数段のそれぞれの中にあり前記電流供給源からの
電流の大きさにしたがって前記出力信号周波数を変化さ
せるための手段を含むことを特徴とする請求項１に記載
の回路。 - 【請求項３】 前記電流供給源は電流の大きさを設定す
るために印加電圧に応答するようになしてあり、前記電
流供給源をプログラムするための印加電圧を発生させる
ための手段を含むことを特徴とする請求項２に記載の回
路。 - 【請求項４】 前記複数段の前記出力端子の１つにそれ
ぞれが接続した入力端子を有する複数のソースフォロワ
・バッファをさらに含むことを特徴とする請求項１に記
載の回路。 - 【請求項５】 前記ソースフォロワ・バッファのそれぞ
れが前記複数段のそれぞれの対応する出力端子に接続し
たゲート端子を有する電界効果型トランジスタを含むこ
とを特徴とする請求項４に記載の回路。 - 【請求項６】 それぞれの前記コンデンサ手段がソース
とゲートとドレイン端子をそれぞれ有する複数のトラン
ジスタを含み、複数のコンデンサの１つがそれぞれのド
レイン端子に直列接続してあり、前記トランジスタの前
記ソース端子は前記出力端子に接続してあり、また前記
トランジスタの前記ゲート端子はプログラム線に接続し
てあることを特徴とする請求項１に記載の回路。 - 【請求項７】 前記複数のトランジスタの１つの前記ド
レイン端子に接続してある前記コンデンサの少なくとも
１つが別の前記複数のトランジスタの前記ドレイン端子
に接続してある別のコンデンサの容量値とは異なる容量
値を有することを特徴とする請求項６に記載の回路。 - 【請求項８】 入力および出力端子を有しそれぞれが所
定の周波数を提供するように動作するインバータを有
し、前記インバータが直列の回路構成でそれぞれのイン
バータの出力端子が列内の次のインバータの入力端子に
結合するように接続してあるリング発振回路と、 可変バイアス電流を前記複数のインバータに提供してそ
れぞれのインバータの前記所定の周波数を前記バイアス
電流の関数として所定範囲内で変化させるための手段
と、 複数の異なる周波数のプログラミング信号を提供するた
めの手段と、 それぞれのインバータの周波数が変化する前記所定の範
囲を設定するための時間遅延量を変更するための前記異
なる周波数のプログラミング信号に応答する前記インバ
ータの出力端子にそれぞれを接続してある複数の可変容
量段を含むことを特徴とする電気的にプログラム可能な
発振回路。 - 【請求項９】 前記容量段が前記出力端子に接続したソ
ース端子と、前記信号提供手段に接続したゲート端子
と、コンデンサを介して接地に接続したドレイン端子を
有する少なくとも１つのトランジスタを含むことを特徴
とする請求項８に記載の回路。 - 【請求項１０】 前記容量段のそれぞれが前記複数のイ
ンバータの１つの前記出力端子に接続したソース端子
と、前記信号提供手段に接続したゲート端子と、コンデ
ンサを介して接地に接続したドレイン端子を有する複数
のトランジスタを含み、前記複数のトランジスタの１つ
に接続した前記コンデンサの少なくとも１つが前記複数
のトランジスタの別の１つに接続した前記コンデンサの
別の１つと異なる値を有することを特徴とする請求項８
に記載の回路。 - 【請求項１１】 それぞれが入力端子と出力端子を有す
る複数のインバータ段を有し、前記入力端子が前記段の
直列回路構成を形成するために別の前記段のそれぞれの
出力端子に電気的に接続してあるリング発振回路と、 可変電圧レベルを提供するための手段と、 それぞれが前記提供手段に接続されまたそれぞれが前記
段に接続されており、前記段に電流を供給するためおよ
び前記可変電圧のレベルにしたがって前記段への電流の
大きさを変化させるための手段を有し、前記リング発振
回路の発振周波数を設定するために前記インバータ段が
前記電流の大きさに応答するようになしてある複数の電
流供給源を含むことを特徴とする電気的に制御した発振
回路。 - 【請求項１２】 それぞれが前記インバータ段の前記出
力端子に接続してある複数のバッファをさらに含むこと
を特徴とする請求項１１に記載の回路。 - 【請求項１３】 入力端子と出力端子を有しそれぞれが
所定の発振周波数信号を提供する複数の段を有する第２
のリング発振回路と、 電気的にプログラム可能な容量値を有し、前記第２のリ
ング発振回路の前記複数の段の前記出力端子の１つづつ
にそれぞれが電気的に結合しており、前記プログラム可
能な値で前記所定の発振周波数を制御するようになして
ある複数のコンデンサと、 前記第１のリング発振回路と前記第２のリング発振回路
に接続して前記第１のリング発振回路または前記第２の
リング発振回路のいずれかを選択するための信号を提供
するための手段と、 前記信号に応答して前記選択したリング発振回路の出力
を有効にするための他方の前記リング発振回路の出力を
無効にするための手段をさらに含むことを特徴とする請
求項１１に記載の回路。 - 【請求項１４】 直列に結合した複数の発振段を含み、
前記発振回路に所定の発振周波数帯域を形成するため前
記段のそれぞれが前記段と回路内で選択的に接続可能な
複数のコンデンサを含み、また前記段のそれぞれが前記
周波数帯域内で選択した発振周波数を設定するために選
択した電流を形成するための制御可能な電流供給源を含
むことを特徴とするプログラム可能なリング発振回路。 - 【請求項１５】 第１と第２のリング発振回路を含む請
求項１４に記載の発振回路システムであって、前記第１
の発振回路は第１の周波数範囲内で発振するようにプロ
グラムできまた前記第２の発振回路は第２の周波数範囲
内で発振するようにプログラムでき、あらゆる時点で前
記第１と第２の発振回路の一方だけを作動させるための
手段を含むことを特徴とするシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/959,868 US5302920A (en) | 1992-10-13 | 1992-10-13 | Controllable multi-phase ring oscillators with variable current sources and capacitances |
| US959868 | 1992-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832412A true JPH0832412A (ja) | 1996-02-02 |
| JP3495067B2 JP3495067B2 (ja) | 2004-02-09 |
Family
ID=25502516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27593193A Expired - Lifetime JP3495067B2 (ja) | 1992-10-13 | 1993-10-08 | 電気的に制御した発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5302920A (ja) |
| JP (1) | JP3495067B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540597A (ja) * | 1999-03-19 | 2002-11-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 改善された集積型の発振器及び調整可能な回路 |
| US7477111B2 (en) | 2005-11-29 | 2009-01-13 | Fujitsu Limited | Digitally controlled oscillator |
| CN110712271A (zh) * | 2019-10-11 | 2020-01-21 | 佛山市恒力泰机械有限公司 | 一种超大规格陶瓷板智能成型成套装备及成型工艺 |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38482E1 (en) * | 1992-05-28 | 2004-03-30 | Rambus Inc. | Delay stage circuitry for a ring oscillator |
| US5485490A (en) * | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
| JP2929888B2 (ja) * | 1993-03-26 | 1999-08-03 | 株式会社デンソー | パルス位相差符号化回路 |
| US5398001A (en) * | 1993-06-02 | 1995-03-14 | National Semiconductor Corporation | Self-timing four-phase clock generator |
| US5578954A (en) * | 1993-06-02 | 1996-11-26 | National Semiconductor Corporation | Self-timing four-phase clock generator |
| TW253083B (ja) * | 1993-10-05 | 1995-08-01 | Advanced Micro Devices Inc | |
| US5559477A (en) * | 1994-02-10 | 1996-09-24 | International Microcircuits, Inc. | Pulse generator having controlled delay to control duty cycle |
| JP3436971B2 (ja) * | 1994-06-03 | 2003-08-18 | 三菱電機株式会社 | 電圧制御型電流源およびそれを用いたバイアス発生回路 |
| US5477198A (en) * | 1994-06-23 | 1995-12-19 | At&T Global Information Solutions Company | Extendible-range voltage controlled oscillator |
| US5559473A (en) * | 1994-06-23 | 1996-09-24 | At&T Global Information Solutions Company | Multi-range voltage controlled oscillator |
| US5491429A (en) * | 1994-09-16 | 1996-02-13 | At&T Global Information Solutions Company | Apparatus for reducing current consumption in a CMOS inverter circuit |
| US5463352A (en) * | 1994-09-23 | 1995-10-31 | At&T Global Information Solutions Company | Supply voltage tolerant phase-locked loop circuit |
| US5497127A (en) * | 1994-12-14 | 1996-03-05 | David Sarnoff Research Center, Inc. | Wide frequency range CMOS relaxation oscillator with variable hysteresis |
| US5495205A (en) * | 1995-01-06 | 1996-02-27 | Robert D. Atkins | Digital controlled oscillator and method thereof |
| JP3862306B2 (ja) * | 1995-06-23 | 2006-12-27 | 三菱電機株式会社 | 半導体装置 |
| US5691669A (en) * | 1996-01-11 | 1997-11-25 | Hewlett-Packard Co. | Dual adjust current controlled phase locked loop |
| US5748050A (en) * | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
| US5654677A (en) * | 1996-06-24 | 1997-08-05 | Ericsson Inc. | Relaxation oscillator of reduced complexity using CMOS equivalent of a four-layer diode |
| US6028488A (en) | 1996-11-08 | 2000-02-22 | Texas Instruments Incorporated | Digitally-controlled oscillator with switched-capacitor frequency selection |
| CH691018A5 (fr) * | 1997-01-09 | 2001-03-30 | Asulab Sa | Oscillateur fonctionnant avec une faible tension d'alimentation. |
| US5952890A (en) | 1997-02-05 | 1999-09-14 | Fox Enterprises, Inc. | Crystal oscillator programmable with frequency-defining parameters |
| US5960405A (en) * | 1997-02-05 | 1999-09-28 | Fox Enterprises, Inc. | Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification |
| US7764130B2 (en) | 1999-01-22 | 2010-07-27 | Multigig Inc. | Electronic circuitry |
| US6326853B1 (en) * | 1999-08-26 | 2001-12-04 | Cypress Semiconductor Corp | Circuitry, architecture and method(s) for phase matching and/or reducing load capacitance, current and/or power consumption in an oscillator |
| ATE400923T1 (de) | 2000-05-11 | 2008-07-15 | Multigig Ltd | Elektronischer pulserzeuger und oszillator |
| US6525615B1 (en) | 2000-07-14 | 2003-02-25 | International Business Machines Corporation | Oscillator with digitally variable phase for a phase-locked loop |
| US6768356B1 (en) * | 2000-09-07 | 2004-07-27 | Iowa State University Research Foundation, Inc. | Apparatus for and method of implementing time-interleaved architecture |
| US7006589B2 (en) * | 2001-04-25 | 2006-02-28 | Texas Instruments Incorporated | Frequency synthesizer with phase restart |
| US6657506B1 (en) * | 2001-05-23 | 2003-12-02 | Cypress Semiconductor Corp. | Low operating voltage crystal oscillator |
| US6577202B1 (en) | 2001-12-14 | 2003-06-10 | International Business Machines Corporation | Multiple duty cycle tap points for a precise and programmable duty cycle generator |
| US6509771B1 (en) | 2001-12-14 | 2003-01-21 | International Business Machines Corporation | Enhanced operational frequency for a precise and programmable duty cycle generator |
| US6593789B2 (en) | 2001-12-14 | 2003-07-15 | International Business Machines Corporation | Precise and programmable duty cycle generator |
| US6603339B2 (en) | 2001-12-14 | 2003-08-05 | International Business Machines Corporation | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator |
| TW513852B (en) * | 2002-01-21 | 2002-12-11 | Nat Chung Cheng Univerity | Multiphase oscillator and multiphase oscillation signal generating method |
| US7330081B1 (en) | 2005-01-24 | 2008-02-12 | Marvell Semiconductor Israel Ltd. | Digitally controlled oscillator and associated method |
| US7323823B2 (en) * | 2005-02-17 | 2008-01-29 | Stmicroelectronics, Inc. | Fluorescent lamp assembly having multiple settings and method |
| US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
| US7973608B2 (en) * | 2006-11-30 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Phase locked loop, semiconductor device, and wireless tag |
| WO2008121857A1 (en) | 2007-03-29 | 2008-10-09 | Multigig Inc. | Wave reversing system and method for a rotary traveling wave oscillator |
| US8913978B2 (en) * | 2007-04-09 | 2014-12-16 | Analog Devices, Inc. | RTWO-based down converter |
| KR100928096B1 (ko) * | 2007-11-07 | 2009-11-24 | 주식회사 동부하이텍 | 전압 제어 발진기 |
| US7859354B1 (en) | 2007-12-19 | 2010-12-28 | Altera Corporation | Ring oscillators |
| TWI358902B (en) * | 2007-12-31 | 2012-02-21 | Ind Tech Res Inst | Signal delay circuit |
| US8742857B2 (en) | 2008-05-15 | 2014-06-03 | Analog Devices, Inc. | Inductance enhanced rotary traveling wave oscillator circuit and method |
| US8031011B2 (en) * | 2008-06-27 | 2011-10-04 | Altera Corporation | Digitally controlled oscillators |
| JP5617267B2 (ja) * | 2010-02-12 | 2014-11-05 | 富士通株式会社 | 電源システム、及び、電源制御回路 |
| US8493134B2 (en) * | 2010-03-23 | 2013-07-23 | Qualcomm Incorporated | Method and apparatus to provide a clock signal to a charge pump |
| US8487710B2 (en) | 2011-12-12 | 2013-07-16 | Analog Devices, Inc. | RTWO-based pulse width modulator |
| US8581668B2 (en) | 2011-12-20 | 2013-11-12 | Analog Devices, Inc. | Oscillator regeneration device |
| US9455716B2 (en) * | 2014-05-28 | 2016-09-27 | Qualcomm Incorporated | Reconfigurable fractional divider |
| US10153752B2 (en) * | 2016-01-06 | 2018-12-11 | Disruptive Technologies Research As | Relaxation oscillator circuit for low frequency and low power dissipation |
| CN115085727B (zh) | 2016-04-22 | 2026-04-21 | 康杜实验室公司 | 高性能锁相环 |
| US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
| CN107565934B (zh) * | 2016-06-30 | 2020-09-18 | 无锡华润上华科技有限公司 | 环形压控振荡器及锁相环 |
| US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
| US10277233B2 (en) | 2016-10-07 | 2019-04-30 | Analog Devices, Inc. | Apparatus and methods for frequency tuning of rotary traveling wave oscillators |
| US10312922B2 (en) | 2016-10-07 | 2019-06-04 | Analog Devices, Inc. | Apparatus and methods for rotary traveling wave oscillators |
| US10756710B2 (en) | 2017-04-11 | 2020-08-25 | Chaologix, Inc. | Integrated ring oscillator clock generator |
| CN110945830B (zh) | 2017-05-22 | 2022-09-09 | 康杜实验室公司 | 多模式数据驱动型时钟恢复电路 |
| US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
| JP2019200147A (ja) * | 2018-05-17 | 2019-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および容量値測定方法 |
| EP4145705A1 (en) | 2018-06-12 | 2023-03-08 | Kandou Labs SA | Low latency combined clock data recovery logic network and charge pump circuit |
| CN109547018B (zh) * | 2018-11-28 | 2022-08-09 | 中国人民解放军国防科技大学 | 一种具有抗辐照功能的多偏置压控振荡器 |
| US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
| US11106236B2 (en) | 2019-07-23 | 2021-08-31 | Texas Instruments Incorporated | High speed multi moduli CMOS clock divider |
| US11527992B2 (en) | 2019-09-19 | 2022-12-13 | Analog Devices International Unlimited Company | Rotary traveling wave oscillators with distributed stubs |
| CN110995161B (zh) * | 2019-12-09 | 2022-10-21 | 安徽大学 | 一种频率可调的基于rc的环形振荡器电路 |
| US11264949B2 (en) | 2020-06-10 | 2022-03-01 | Analog Devices International Unlimited Company | Apparatus and methods for rotary traveling wave oscillators |
| US11539353B2 (en) | 2021-02-02 | 2022-12-27 | Analog Devices International Unlimited Company | RTWO-based frequency multiplier |
| US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
| US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
| US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3931588A (en) * | 1974-09-10 | 1976-01-06 | Rca Corporation | Voltage controlled oscillator utilizing field effect transistors |
| US4052673A (en) * | 1976-08-30 | 1977-10-04 | Rca Corporation | Combined controlled oscillator and frequency multiplier |
| US4091335A (en) * | 1976-12-13 | 1978-05-23 | Texas Instruments Incorporated | Phase locked loop using current controlled ring oscillator |
| DE3401610A1 (de) * | 1984-01-18 | 1985-07-18 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit einem ringoszillator |
| US4695808A (en) * | 1984-02-27 | 1987-09-22 | Ncr Corporation | Varying frequency oscillator for the reduction of radiated emissions of electronic equipment |
| US4656369A (en) * | 1984-09-17 | 1987-04-07 | Texas Instruments Incorporated | Ring oscillator substrate bias generator with precharge voltage feedback control |
| US4626798A (en) * | 1985-12-11 | 1986-12-02 | Gte Laboratories Incorporated | Phase-lock loop including integrated circuit voltage controlled oscillator |
| US4694261A (en) * | 1986-10-29 | 1987-09-15 | International Business Machines Corporation | Integrated high gain voltage controlled oscillator |
| US4771251A (en) * | 1987-10-23 | 1988-09-13 | Control Data Corporation | Ring oscillator |
| EP0316607B1 (de) * | 1987-11-19 | 1992-12-30 | Siemens Aktiengesellschaft | Monolithisch integrierbarer Phasenschieber-VCO |
| US5012142A (en) * | 1989-07-28 | 1991-04-30 | At&T Bell Laboratories | Differential controlled delay elements and skew correcting detector for delay-locked loops and the like |
| EP0416145A1 (de) * | 1989-09-05 | 1991-03-13 | Siemens Aktiengesellschaft | Schaltungsanordnung für einen integrierbaren und steuerbaren Ringoszillator |
| US4978927A (en) * | 1989-11-08 | 1990-12-18 | International Business Machines Corporation | Programmable voltage controlled ring oscillator |
| US5028888A (en) * | 1989-11-15 | 1991-07-02 | Level One Communication, Inc. | Multistage current-controlled oscillator |
| US5036216A (en) * | 1990-03-08 | 1991-07-30 | Integrated Circuit Systems, Inc. | Video dot clock generator |
| US5136260A (en) * | 1991-03-08 | 1992-08-04 | Western Digital Corporation | PLL clock synthesizer using current controlled ring oscillator |
| US5208557A (en) * | 1992-02-18 | 1993-05-04 | Texas Instruments Incorporated | Multiple frequency ring oscillator |
-
1992
- 1992-10-13 US US07/959,868 patent/US5302920A/en not_active Expired - Lifetime
-
1993
- 1993-10-08 JP JP27593193A patent/JP3495067B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540597A (ja) * | 1999-03-19 | 2002-11-26 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 改善された集積型の発振器及び調整可能な回路 |
| US7477111B2 (en) | 2005-11-29 | 2009-01-13 | Fujitsu Limited | Digitally controlled oscillator |
| CN110712271A (zh) * | 2019-10-11 | 2020-01-21 | 佛山市恒力泰机械有限公司 | 一种超大规格陶瓷板智能成型成套装备及成型工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5302920A (en) | 1994-04-12 |
| JP3495067B2 (ja) | 2004-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0832412A (ja) | 電気的に制御した発振回路 | |
| US5847617A (en) | Variable-path-length voltage-controlled oscillator circuit | |
| US6285264B1 (en) | Crystal oscillator with frequency trim | |
| US5446417A (en) | Controlled oscillator | |
| US5561398A (en) | LC-tuned voltage controlled ring oscillator | |
| CN101174825B (zh) | 延迟级、环形振荡器、pll电路和方法 | |
| US6356122B2 (en) | Clock synthesizer with programmable input-output phase relationship | |
| CA2159762C (en) | Duty cycled control implemented within a frequency synthesizer | |
| US7573339B2 (en) | Ring oscillator with ultra-wide frequency tuning range | |
| JP2008252943A (ja) | 発振器 | |
| JP2734380B2 (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| US6094105A (en) | Oscillator with digital frequency control | |
| JPH07202654A (ja) | 可変伝搬遅延ディジタル信号インバータ | |
| US6509771B1 (en) | Enhanced operational frequency for a precise and programmable duty cycle generator | |
| US6310523B1 (en) | Wide-range and low-power consumption voltage-controlled oscillator | |
| US7268635B2 (en) | Circuits for voltage-controlled ring oscillators and method of generating a periodic signal | |
| JP4390105B2 (ja) | 可変容量機能のオンオフスイッチ付き可変容量回路、及びこの可変容量回路を用いた電圧制御発振器 | |
| TWI271932B (en) | Voltage control oscillator (VCO) and delay circuit thereof | |
| US6943633B2 (en) | Widely tunable ring oscillator utilizing active negative capacitance | |
| JPH10209820A (ja) | 電圧制御発振器 | |
| US6188292B1 (en) | Two interconnected oscillators having adjustable coupling for controlling frequency | |
| JP2755181B2 (ja) | 電圧制御発振器 | |
| US6774733B2 (en) | Frequency variable oscillation circuit | |
| US9537476B1 (en) | Level shifter with low duty cycle variation | |
| US7411464B1 (en) | Systems and methods for mitigating phase jitter in a periodic signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |