JPH0832470A - 直交周波数分割多重信号受信装置のマルチパス歪除去回路 - Google Patents
直交周波数分割多重信号受信装置のマルチパス歪除去回路Info
- Publication number
- JPH0832470A JPH0832470A JP6186347A JP18634794A JPH0832470A JP H0832470 A JPH0832470 A JP H0832470A JP 6186347 A JP6186347 A JP 6186347A JP 18634794 A JP18634794 A JP 18634794A JP H0832470 A JPH0832470 A JP H0832470A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- distortion
- output signal
- guard interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title claims abstract description 28
- 238000003379 elimination reaction Methods 0.000 title claims abstract description 28
- 238000005070 sampling Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 14
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000003252 repetitive effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 ＯＦＤＭ信号送受信装置のマルチパス歪除去
回路において、ガードインターバル部と、ガードインタ
ーバル被置換部との比較信号を検出信号として利用して
マルチパス歪を除去する。 【構成】 信号の一部の期間を繰り返し伝送するガード
インターバルが設定されたＯＦＤＭ入力信号を遅延させ
る第１の遅延回路１と、供給される前記遅延回路の出力
信号を所定レベルに変化させる可変減衰回路２と、前記
入力信号と前記可変減衰回路の出力信号とを加算しマル
チパス歪が除去された出力信号とする加算器３と、前記
加算器の出力信号が供給され、前記一部の繰り返し期間
に対応する時間分遅延させる第２の遅延回路４と、前記
加算器の出力信号と前記第２の遅延回路の出力信号とが
供給されて、ガードインターバル被置換信号とガードイ
ンターバル信号とを比較する第１の比較回路５とを有し
て構成し、前記被置換信号と前記ガードインターバル信
号との一致度が増すように前記可変減衰回路のレベルを
設定するようにした。
回路において、ガードインターバル部と、ガードインタ
ーバル被置換部との比較信号を検出信号として利用して
マルチパス歪を除去する。 【構成】 信号の一部の期間を繰り返し伝送するガード
インターバルが設定されたＯＦＤＭ入力信号を遅延させ
る第１の遅延回路１と、供給される前記遅延回路の出力
信号を所定レベルに変化させる可変減衰回路２と、前記
入力信号と前記可変減衰回路の出力信号とを加算しマル
チパス歪が除去された出力信号とする加算器３と、前記
加算器の出力信号が供給され、前記一部の繰り返し期間
に対応する時間分遅延させる第２の遅延回路４と、前記
加算器の出力信号と前記第２の遅延回路の出力信号とが
供給されて、ガードインターバル被置換信号とガードイ
ンターバル信号とを比較する第１の比較回路５とを有し
て構成し、前記被置換信号と前記ガードインターバル信
号との一致度が増すように前記可変減衰回路のレベルを
設定するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ＯＦＤＭ（直交周波数
分割多重 Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）信号
送受信装置のマルチパス歪除去回路に係り、特にガード
インタバルを有する信号に対して有効な歪除去回路に関
する。
分割多重 Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）信号
送受信装置のマルチパス歪除去回路に係り、特にガード
インタバルを有する信号に対して有効な歪除去回路に関
する。
【０００２】
【従来の技術】移動体向け放送等に好適な直交周波数分
割多重変調方式は、マルチパスやゴーストによるシンボ
ル間干渉を防止するために、変調出力波のシンボルとシ
ンボルの間を開けて、ガードインターバルが設定されて
いるものが多い。
割多重変調方式は、マルチパスやゴーストによるシンボ
ル間干渉を防止するために、変調出力波のシンボルとシ
ンボルの間を開けて、ガードインターバルが設定されて
いるものが多い。
【０００３】しかし、マルチパス歪を軽減するため一部
の期間を繰り返し伝送するガードインターバルが設定さ
れた直交周波数分割多重入力信号を積極的に利用して、
マルチパス歪みを軽減させたり、あるいは、マルチパス
歪みを除去するマルチパス歪除去回路の例は見当たらな
い。
の期間を繰り返し伝送するガードインターバルが設定さ
れた直交周波数分割多重入力信号を積極的に利用して、
マルチパス歪みを軽減させたり、あるいは、マルチパス
歪みを除去するマルチパス歪除去回路の例は見当たらな
い。
【０００４】従来のマルチパス歪除去回路の例として
は、通常のＦＭ放送波のマルチパス歪を軽減するための
マルチパス歪除去回路（フィルタ）が有り（「ＦＭ放送
波のマルチパスひずみ除去フィルタの試作」テレビジョ
ン学会全国大会１１−８（１９８９））、その内容を図
２と共に、以下に概略説明する。
は、通常のＦＭ放送波のマルチパス歪を軽減するための
マルチパス歪除去回路（フィルタ）が有り（「ＦＭ放送
波のマルチパスひずみ除去フィルタの試作」テレビジョ
ン学会全国大会１１−８（１９８９））、その内容を図
２と共に、以下に概略説明する。
【０００５】図２は、従来のＦＭ放送波のマルチパス歪
除去回路の一例のブロック図の構成を示した図である。
図に示すように、入力端子ＩＮに供給された入力信号
は、Ａ／Ｄ変換回路２１によって、Ａ／Ｄ変換される。
Ａ／Ｄ変換回路２１の出力信号は、加算器２８と可変長
シフトレジスタで構成される遅延回路２２とに夫々供給
される。
除去回路の一例のブロック図の構成を示した図である。
図に示すように、入力端子ＩＮに供給された入力信号
は、Ａ／Ｄ変換回路２１によって、Ａ／Ｄ変換される。
Ａ／Ｄ変換回路２１の出力信号は、加算器２８と可変長
シフトレジスタで構成される遅延回路２２とに夫々供給
される。
【０００６】遅延回路としての可変長シフトレジスタ２
２，２４，２６とサブフィルタとしてＦＩＲディジタル
フィルタ２３，２５，２７は３対用意され、遅延回路と
サブフィルタとは交互に直列に接続されている。各サブ
フィルタ２３，２５，２７の出力は加算器２８に夫々供
給されている。更に、加算器２８の出力信号は、Ｄ／Ａ
変換器２９に供給され、Ｄ／Ａ変換されて、出力端子Ｏ
ＵＴに供給される。
２，２４，２６とサブフィルタとしてＦＩＲディジタル
フィルタ２３，２５，２７は３対用意され、遅延回路と
サブフィルタとは交互に直列に接続されている。各サブ
フィルタ２３，２５，２７の出力は加算器２８に夫々供
給されている。更に、加算器２８の出力信号は、Ｄ／Ａ
変換器２９に供給され、Ｄ／Ａ変換されて、出力端子Ｏ
ＵＴに供給される。
【０００７】各可変長シフトレジスタのシフト量とサブ
フィルタのタップ係数は、計算機３０によって制御され
ている。計算機３０の制御出力信号は、各遅延回路２
２，２４，２６に（点線により）供給されると共に、各
サブフィルタ２３，２５，２７に（実線により）、供給
されている。
フィルタのタップ係数は、計算機３０によって制御され
ている。計算機３０の制御出力信号は、各遅延回路２
２，２４，２６に（点線により）供給されると共に、各
サブフィルタ２３，２５，２７に（実線により）、供給
されている。
【０００８】以上のマルチパス歪除去回路（フィルタ）
は、通常のＦＭ放送波のマルチ歪を除去する構成のもの
であり、入力信号のガードインターバル信号の構成を積
極的に利用してマルチ歪を検出して、検出したマルチ歪
を除去軽減する回路構成のものではない。
は、通常のＦＭ放送波のマルチ歪を除去する構成のもの
であり、入力信号のガードインターバル信号の構成を積
極的に利用してマルチ歪を検出して、検出したマルチ歪
を除去軽減する回路構成のものではない。
【０００９】
【発明が解決しようとする課題】伝送路にマルチパス歪
があるとき、それが同一シンボル内の信号による場合
は、受信した信号をＦＦＴ回路により復号し、隣接シン
ボルからのマルチパス歪よりは少ない影響で復号出来る
ため、ＯＦＤＭ信号はマルチパス歪に強いとされてい
る。 しかし、隣接シンボルからのマルチパス歪の影響
はかなり大きく、特に、多値ＱＡＭにより変調されるＯ
ＦＤＭの信号に対しては、レベルの大きなマルチパスに
より復号誤差を発生する。
があるとき、それが同一シンボル内の信号による場合
は、受信した信号をＦＦＴ回路により復号し、隣接シン
ボルからのマルチパス歪よりは少ない影響で復号出来る
ため、ＯＦＤＭ信号はマルチパス歪に強いとされてい
る。 しかし、隣接シンボルからのマルチパス歪の影響
はかなり大きく、特に、多値ＱＡＭにより変調されるＯ
ＦＤＭの信号に対しては、レベルの大きなマルチパスに
より復号誤差を発生する。
【００１０】本発明は上記の点に着目してなされたもの
であり、ガードインターバルを有するマルチパス歪除去
を行ない、更に復号誤差の少ない多値ＱＡＭによるＯＦ
ＤＭ用受信装置を実現するマルチパス歪除去回路を提供
することを目的とする。
であり、ガードインターバルを有するマルチパス歪除去
を行ない、更に復号誤差の少ない多値ＱＡＭによるＯＦ
ＤＭ用受信装置を実現するマルチパス歪除去回路を提供
することを目的とする。
【００１１】
【課題を解決するための手段】本発明のＯＦＤＭ信号送
受信装置のマルチパス歪除去回路は、マルチパス歪を軽
減するため一部の期間を繰り返し伝送するガードインタ
ーバルが設定された直交周波数分割多重入力信号を遅延
させる第１の遅延回路と、供給される前記遅延回路の出
力信号を所定レベルに変化させる可変減衰回路と、前記
入力信号と前記可変減衰回路の出力信号とを加算しマル
チパス歪が除去された出力信号とする加算器と、前記加
算器の出力信号が供給され、前記一部の繰り返し期間に
対応する時間分遅延させる第２の遅延回路と、前記加算
器の出力信号と前記第２の遅延回路の出力信号とが供給
されて、ガードインターバル被置換信号とガードインタ
ーバル信号とを比較する第１の比較回路と、前記第１の
比較回路の出力信号と正の所定小レベルの第１の遅延回
路の出力信号との加算信号の歪量を検出する第１の歪検
出器と、前記第１の比較回路の出力信号と負の所定小レ
ベルの第１の遅延回路の出力信号との加算信号の歪量を
検出する第２の歪検出器と、前記両歪検出器の出力信号
が供給されて、前記可変減衰回路に出力信号を供給する
第２の比較回路とを有して構成し、前記第１の歪検出器
の出力信号レベルと前記第２の歪検出器の出力信号レベ
ルとが同一となるように前記可変減衰回路のレベルを設
定するように構成して、受信信号よりマルチパス歪と等
価な信号を作り、逆相で加算することによりマルチパス
歪を打ち消すが、マルチパス歪が打ち消されている状態
をガードインターバルの信号波形と、有効シンボル内の
同一信号部分とを比較し、同一波形が得られたときのマ
ルチパス歪打ち消し量を適正量と判断するように構成
し、上述の目的を達成するものである。更に、マルチパ
ス歪の相殺は、所定の遅延時間毎に行ない、その遅延時
間は、ＦＦＴ回路を駆動するサンプリングクロックの単
位で行なうように構成するものである。
受信装置のマルチパス歪除去回路は、マルチパス歪を軽
減するため一部の期間を繰り返し伝送するガードインタ
ーバルが設定された直交周波数分割多重入力信号を遅延
させる第１の遅延回路と、供給される前記遅延回路の出
力信号を所定レベルに変化させる可変減衰回路と、前記
入力信号と前記可変減衰回路の出力信号とを加算しマル
チパス歪が除去された出力信号とする加算器と、前記加
算器の出力信号が供給され、前記一部の繰り返し期間に
対応する時間分遅延させる第２の遅延回路と、前記加算
器の出力信号と前記第２の遅延回路の出力信号とが供給
されて、ガードインターバル被置換信号とガードインタ
ーバル信号とを比較する第１の比較回路と、前記第１の
比較回路の出力信号と正の所定小レベルの第１の遅延回
路の出力信号との加算信号の歪量を検出する第１の歪検
出器と、前記第１の比較回路の出力信号と負の所定小レ
ベルの第１の遅延回路の出力信号との加算信号の歪量を
検出する第２の歪検出器と、前記両歪検出器の出力信号
が供給されて、前記可変減衰回路に出力信号を供給する
第２の比較回路とを有して構成し、前記第１の歪検出器
の出力信号レベルと前記第２の歪検出器の出力信号レベ
ルとが同一となるように前記可変減衰回路のレベルを設
定するように構成して、受信信号よりマルチパス歪と等
価な信号を作り、逆相で加算することによりマルチパス
歪を打ち消すが、マルチパス歪が打ち消されている状態
をガードインターバルの信号波形と、有効シンボル内の
同一信号部分とを比較し、同一波形が得られたときのマ
ルチパス歪打ち消し量を適正量と判断するように構成
し、上述の目的を達成するものである。更に、マルチパ
ス歪の相殺は、所定の遅延時間毎に行ない、その遅延時
間は、ＦＦＴ回路を駆動するサンプリングクロックの単
位で行なうように構成するものである。
【００１２】
【実施例】本発明のＯＦＤＭ信号受信装置のマルチパス
歪除去回路は、ＯＦＤＭ信号の信号構成を利用したもの
であり、最初にその信号の特徴について、図３を参照し
て、以下に説明する。図３は、本発明のＯＦＤＭ信号送
信装置のマルチパス歪除去回路に供給される入力信号の
概略構成を示した図である。
歪除去回路は、ＯＦＤＭ信号の信号構成を利用したもの
であり、最初にその信号の特徴について、図３を参照し
て、以下に説明する。図３は、本発明のＯＦＤＭ信号送
信装置のマルチパス歪除去回路に供給される入力信号の
概略構成を示した図である。
【００１３】同図において、ｔａはシンボル期間であ
り、ｔｓは有効シンボル期間、ｇｉはガードインターバ
ルを夫々示し、ｔａ＝ｔｓ＋ｇｉの関係を有している。
ガードインターバルｇｉには，有効シンボル期間ｔｓの
最後の部分の信号（ｇｉ被置換信号）が挿入されて伝送
される。従って、マルチパス等の歪が付加されていない
ときは、ガードインターバルｇｉ信号とガードインター
バルｇｉ被置換信号とは同じになり、同じ信号波形とな
る。
り、ｔｓは有効シンボル期間、ｇｉはガードインターバ
ルを夫々示し、ｔａ＝ｔｓ＋ｇｉの関係を有している。
ガードインターバルｇｉには，有効シンボル期間ｔｓの
最後の部分の信号（ｇｉ被置換信号）が挿入されて伝送
される。従って、マルチパス等の歪が付加されていない
ときは、ガードインターバルｇｉ信号とガードインター
バルｇｉ被置換信号とは同じになり、同じ信号波形とな
る。
【００１４】いま、仮に、本信号にガードインターバル
の半分の時間のマルチパス歪が加え合わされる状態を考
える。その時は、ガードインターバルｇｉの前半部分
（図３に示すＦ１部分）は、前シンボルからのマルチパ
ス歪が、ガードインターバルｇｉの後半部分（図３に示
すＢ１部分）は自分のｇｉの前半部分からのマルチパス
歪が加算される。
の半分の時間のマルチパス歪が加え合わされる状態を考
える。その時は、ガードインターバルｇｉの前半部分
（図３に示すＦ１部分）は、前シンボルからのマルチパ
ス歪が、ガードインターバルｇｉの後半部分（図３に示
すＢ１部分）は自分のｇｉの前半部分からのマルチパス
歪が加算される。
【００１５】ガードインターバルｇｉ被置換信号部につ
いては、その前半部分（図３に示すＦ２部分）、その後
半部分（図３に示すＢ２部分）とも自分の有効シンボル
期間信号からのマルチパス歪が印加される。従って、ガ
ードインターバルｇｉと、ガードインターバルｇｉ被置
換部の信号を比較すると、前半部分は異なった信号から
のマルチパス歪の影響を受けているため、お互いにＦ１
とＦ２とは異なった信号波形となる。
いては、その前半部分（図３に示すＦ２部分）、その後
半部分（図３に示すＢ２部分）とも自分の有効シンボル
期間信号からのマルチパス歪が印加される。従って、ガ
ードインターバルｇｉと、ガードインターバルｇｉ被置
換部の信号を比較すると、前半部分は異なった信号から
のマルチパス歪の影響を受けているため、お互いにＦ１
とＦ２とは異なった信号波形となる。
【００１６】それに対して、後半部分のＢ１とＢ２と
は、お互いに同一信号からのマルチパス歪の影響を受け
ているため、歪成分の波形は同一であり、受信される信
号の波形は同一となる。本発明のＯＦＤＭ信号送信装置
のマルチパス歪除去回路に供給される入力信号は、以上
のような特徴を有している。
は、お互いに同一信号からのマルチパス歪の影響を受け
ているため、歪成分の波形は同一であり、受信される信
号の波形は同一となる。本発明のＯＦＤＭ信号送信装置
のマルチパス歪除去回路に供給される入力信号は、以上
のような特徴を有している。
【００１７】よって、本発明は、上記のガードインター
バルｇｉと、ガードインターバルｇｉ被置換部との比較
信号を検出信号として巧みに利用して実現したものであ
り、そのマルチパス歪除去回路の一実施例のブロック図
について、図１と共に以下に説明する。
バルｇｉと、ガードインターバルｇｉ被置換部との比較
信号を検出信号として巧みに利用して実現したものであ
り、そのマルチパス歪除去回路の一実施例のブロック図
について、図１と共に以下に説明する。
【００１８】図１は本発明のＯＦＤＭ信号受信装置のマ
ルチパス歪除去回路のブロック図を示す。ガードインタ
ーバルの期間は、例えば、６サンプルクロックである６
０マイクロ秒であるが、この期間を１サンプルクロック
毎の間隔で、マルチパス歪を打ち消す。
ルチパス歪除去回路のブロック図を示す。ガードインタ
ーバルの期間は、例えば、６サンプルクロックである６
０マイクロ秒であるが、この期間を１サンプルクロック
毎の間隔で、マルチパス歪を打ち消す。
【００１９】第１の遅延回路１の遅延時間は除去すべき
マルチパスの時間ｔ１に一致させる。マルチパス歪は多
くの遅延時間を有する成分の合成信号として発生するた
め、実際には複数回路ブロックによる歪除去が必要であ
る。
マルチパスの時間ｔ１に一致させる。マルチパス歪は多
くの遅延時間を有する成分の合成信号として発生するた
め、実際には複数回路ブロックによる歪除去が必要であ
る。
【００２０】時間間隔としてはＦＦＴ回路に入力する時
のサンプルクロックの間隔で歪を除去するのが回路規模
に対する改善効果がより高いものになる。本実施例で
は、この第１の遅延回路１の遅延時間ｔ１は、ｔ１＝１
０μｓ，２０μｓ，…，５０μｓの５種類とし、それぞ
れの回路で、１０μｓ，２０μｓ，…，５０μｓのマル
チパス歪を相殺するようにしている。これらの中の１つ
の回路を示し、それについて説明する。
のサンプルクロックの間隔で歪を除去するのが回路規模
に対する改善効果がより高いものになる。本実施例で
は、この第１の遅延回路１の遅延時間ｔ１は、ｔ１＝１
０μｓ，２０μｓ，…，５０μｓの５種類とし、それぞ
れの回路で、１０μｓ，２０μｓ，…，５０μｓのマル
チパス歪を相殺するようにしている。これらの中の１つ
の回路を示し、それについて説明する。
【００２１】まず、本発明のマルチパス歪除去回路のブ
ロック図の接続について説明する。入力端子ＩＮは、第
１の遅延回路１及び加算器３に接続され、加算器３の出
力は、直接及び第２の遅延回路４を介して、夫々第１の
比較回路５に接続されると共に出力端子ＯＵＴに接続さ
れる。
ロック図の接続について説明する。入力端子ＩＮは、第
１の遅延回路１及び加算器３に接続され、加算器３の出
力は、直接及び第２の遅延回路４を介して、夫々第１の
比較回路５に接続されると共に出力端子ＯＵＴに接続さ
れる。
【００２２】第１の比較回路５の出力は、ゲート回路１
４を介して、加算器７Ａ，７Ｂとに夫々接続される。ま
た、第１の遅延回路１の出力は、入力信号を、１／３２
レベル単位で、＋３１／３２〜−３１／３２レベルの範
囲で可変出来る＋３１／３２〜−３１／３２可変減衰回
路２を介して、加算器３に接続されると共に、ゲート回
路１３を介して、＋１／３２回路６Ａ及び−１／３２回
路６Ｂに接続される。
４を介して、加算器７Ａ，７Ｂとに夫々接続される。ま
た、第１の遅延回路１の出力は、入力信号を、１／３２
レベル単位で、＋３１／３２〜−３１／３２レベルの範
囲で可変出来る＋３１／３２〜−３１／３２可変減衰回
路２を介して、加算器３に接続されると共に、ゲート回
路１３を介して、＋１／３２回路６Ａ及び−１／３２回
路６Ｂに接続される。
【００２３】＋１／３２回路６Ａの出力は、加算器７Ａ
及び第１の歪検出器８Ａを介して、第２の比較回路９の
一方に接続され、同様にして、−１／３２回路６Ｂの出
力は、加算器７Ｂ及び第２の歪検出器８Ｂを介して第２
の比較回路９の他方に接続される。ここでは、入力信号
を３２レベルに分割した場合で説明したが、これには限
定されずに分割数は精度に応じて適宜決定すればよい。
及び第１の歪検出器８Ａを介して、第２の比較回路９の
一方に接続され、同様にして、−１／３２回路６Ｂの出
力は、加算器７Ｂ及び第２の歪検出器８Ｂを介して第２
の比較回路９の他方に接続される。ここでは、入力信号
を３２レベルに分割した場合で説明したが、これには限
定されずに分割数は精度に応じて適宜決定すればよい。
【００２４】第２の比較回路９の出力は、可変減衰回路
２に接続される。また、入力端子ＩＮは、シンボル期間
検出回路１１及び単安定マルチバイブレータ１２を介し
て、ゲート回路１３，１４に夫々接続される。
２に接続される。また、入力端子ＩＮは、シンボル期間
検出回路１１及び単安定マルチバイブレータ１２を介し
て、ゲート回路１３，１４に夫々接続される。
【００２５】次に、本発明のＯＦＤＭ信号受信装置のマ
ルチパス歪除去回路の回路動作について、以下に説明す
る。図１に示す入力端子ＩＮに供給された、マルチパス
歪を軽減するため一部の期間を繰り返し伝送するガード
インターバルが設定された直交周波数分割多重入力信号
は、加算器３を介して出力され、同時に第１の遅延回路
１，シンボル期間ｔａを検出するシンボル期間検出回路
１１にも夫々供給される。
ルチパス歪除去回路の回路動作について、以下に説明す
る。図１に示す入力端子ＩＮに供給された、マルチパス
歪を軽減するため一部の期間を繰り返し伝送するガード
インターバルが設定された直交周波数分割多重入力信号
は、加算器３を介して出力され、同時に第１の遅延回路
１，シンボル期間ｔａを検出するシンボル期間検出回路
１１にも夫々供給される。
【００２６】シンボル期間検出回路１１の出力信号は、
単安定マルチバイブレータ（ＭＭ）１２に供給され、有
効シンボル期間ｔｓ後部のガードインターバルｇｉ相当
幅のパルス信号を生成し、このパルス信号を、ゲート回
路１３，１４に夫々供給する。
単安定マルチバイブレータ（ＭＭ）１２に供給され、有
効シンボル期間ｔｓ後部のガードインターバルｇｉ相当
幅のパルス信号を生成し、このパルス信号を、ゲート回
路１３，１４に夫々供給する。
【００２７】第１の遅延回路１の出力信号は、正の３１
／３２から負の３１／３２の範囲の電圧の信号に可変さ
せる＋３１／３２〜−３１／３２可変減衰回路２を介し
て、加算器３に供給され、ここで、マルチパス歪の除去
作用がなされる。
／３２から負の３１／３２の範囲の電圧の信号に可変さ
せる＋３１／３２〜−３１／３２可変減衰回路２を介し
て、加算器３に供給され、ここで、マルチパス歪の除去
作用がなされる。
【００２８】第１の遅延回路１の出力信号は同時に、ガ
ードインターバルｇｉ被置換部をゲートするゲート回路
１３を介して＋１／３２回路６Ａ，−１／３２回路６Ｂ
に夫々供給される。＋３１／３２〜−３１／３２可変減
衰回路２の減衰量の設定は、加算器３の出力におけるマ
ルチパス歪量を検出し、その最小値の信号が得られる状
態に固定するようにする。
ードインターバルｇｉ被置換部をゲートするゲート回路
１３を介して＋１／３２回路６Ａ，−１／３２回路６Ｂ
に夫々供給される。＋３１／３２〜−３１／３２可変減
衰回路２の減衰量の設定は、加算器３の出力におけるマ
ルチパス歪量を検出し、その最小値の信号が得られる状
態に固定するようにする。
【００２９】そのマルチパス歪の検出は、ガードインタ
ーバル期間の信号と、被ガードインターバル期間の信号
との減算により行なう。マルチパス歪がなければ両信号
は同一信号となるため、減算により０となるため、マル
チパス歪がなくなっていることを示す。
ーバル期間の信号と、被ガードインターバル期間の信号
との減算により行なう。マルチパス歪がなければ両信号
は同一信号となるため、減算により０となるため、マル
チパス歪がなくなっていることを示す。
【００３０】加算器３の出力信号は、出力端子ＯＵＴに
供給されると共に、直接及び第２の遅延回路４を介し
て、夫々第１の比較回路５に供給され、ここで、マルチ
パス歪の検出がなされる。第２の遅延回路４は、ガード
インターバルｇｉ信号と、ガードインターバル被置換信
号との時間差分の遅延時間を有する遅延回路で、本実施
例では、その遅延時間は有効シンボル期間ｔｓと同一に
設定されている。
供給されると共に、直接及び第２の遅延回路４を介し
て、夫々第１の比較回路５に供給され、ここで、マルチ
パス歪の検出がなされる。第２の遅延回路４は、ガード
インターバルｇｉ信号と、ガードインターバル被置換信
号との時間差分の遅延時間を有する遅延回路で、本実施
例では、その遅延時間は有効シンボル期間ｔｓと同一に
設定されている。
【００３１】マルチパス歪量として、加算器３の出力信
号と、第２の遅延回路４を経由した信号とをガードイン
ターバルｇｉ被置換部の期間で、第１の比較回路５によ
り比較減算して、キャンセルされていない残留部信号が
出力されるようにする。
号と、第２の遅延回路４を経由した信号とをガードイン
ターバルｇｉ被置換部の期間で、第１の比較回路５によ
り比較減算して、キャンセルされていない残留部信号が
出力されるようにする。
【００３２】＋１／３２回路６Ａは、入力信号（ゲート
回路１３の出力）を＋１／３２のレベルの信号とする回
路で、これをマルチパス歪検出回路の出力（ゲート回路
１４の出力）に加算すると、＋１／３２レベルのマルチ
パス歪が加算されたと等価な信号が加算器７Ａに出力さ
れる。
回路１３の出力）を＋１／３２のレベルの信号とする回
路で、これをマルチパス歪検出回路の出力（ゲート回路
１４の出力）に加算すると、＋１／３２レベルのマルチ
パス歪が加算されたと等価な信号が加算器７Ａに出力さ
れる。
【００３３】同様に、−１／３２回路６Ｂは、入力信号
（ゲート回路１３の出力）を−１／３２のレベルの信号
とする回路で、これをマルチパス歪検出回路の出力（ゲ
ート回路１４の出力）に加算すると、−１／３２レベル
のマルチパス歪が加算されたと等価な信号が加算器７Ｂ
に出力される。
（ゲート回路１３の出力）を−１／３２のレベルの信号
とする回路で、これをマルチパス歪検出回路の出力（ゲ
ート回路１４の出力）に加算すると、−１／３２レベル
のマルチパス歪が加算されたと等価な信号が加算器７Ｂ
に出力される。
【００３４】本実施例では、１／３２レベルの正と負の
信号を夫々加え、両者とも同様なレベルの歪成分を伴う
点が最も歪が打ち消されているとし、第１及び第２の歪
検出回路（ＤＥＴ）８Ａ，８Ｂにより歪量を夫々エンベ
ロープ検波して検出した後に、お互いの歪量を第２の比
較回路９に供給して比較する。
信号を夫々加え、両者とも同様なレベルの歪成分を伴う
点が最も歪が打ち消されているとし、第１及び第２の歪
検出回路（ＤＥＴ）８Ａ，８Ｂにより歪量を夫々エンベ
ロープ検波して検出した後に、お互いの歪量を第２の比
較回路９に供給して比較する。
【００３５】仮に、残留歪が第１の歪検出回路（ＤＥ
Ｔ）８Ａの方がより少ないと分かると、可変減衰回路２
のレベルを＋１／３２シフトし、それを加算器３に加算
して、加算器３の新しい出力信号を得るようにする。同
様に、残留歪が第２の歪検出回路（ＤＥＴ）８Ｂの方が
少ない場合は、可変減衰回路２のレベルを−１／３２シ
フトし、それを加算器３に加算して、加算器３の新しい
出力信号を得るようにする。
Ｔ）８Ａの方がより少ないと分かると、可変減衰回路２
のレベルを＋１／３２シフトし、それを加算器３に加算
して、加算器３の新しい出力信号を得るようにする。同
様に、残留歪が第２の歪検出回路（ＤＥＴ）８Ｂの方が
少ない場合は、可変減衰回路２のレベルを−１／３２シ
フトし、それを加算器３に加算して、加算器３の新しい
出力信号を得るようにする。
【００３６】この＋３１／３２〜−３１／３２可変減衰
回路２は、図示しないアップダウンカウンタ、デマルチ
プレクサ、抵抗分割回路等より構成され、それ以前の状
態のレベルに対して、１／３２レベル単位でレベルを増
減した出力を加算器３に供給するように構成している。
回路２は、図示しないアップダウンカウンタ、デマルチ
プレクサ、抵抗分割回路等より構成され、それ以前の状
態のレベルに対して、１／３２レベル単位でレベルを増
減した出力を加算器３に供給するように構成している。
【００３７】この回路動作を繰り返して、第１の歪検出
回路（ＤＥＴ）８Ａの出力と第２の歪検出回路（ＤＥ
Ｔ）８Ｂの出力とが等しくなったところで、比較繰り返
し動作を終了させる。この状態がマルチパス歪がキャン
セルされた状態になる。この様にしてマルチパス歪成分
が打ち消されたガードインターバルを有する出力信号
を、出力端子ＯＵＴに得ることが出来る。
回路（ＤＥＴ）８Ａの出力と第２の歪検出回路（ＤＥ
Ｔ）８Ｂの出力とが等しくなったところで、比較繰り返
し動作を終了させる。この状態がマルチパス歪がキャン
セルされた状態になる。この様にしてマルチパス歪成分
が打ち消されたガードインターバルを有する出力信号
を、出力端子ＯＵＴに得ることが出来る。
【００３８】次に、上記ＯＦＤＭ信号受信装置のマルチ
パス歪除去回路を複数個直列に接続して複数の異なる時
間成分よりなるマルチパス歪を除去する場合について、
図１を参照して、以下に説明する。ガードインターバル
ｇｉの期間は、例えば、６サンプルクロックである６０
マイクロ秒であるし、この期間を１サンプルクロック毎
の間隔で、マルチパス歪を打ち消すように構成する。
パス歪除去回路を複数個直列に接続して複数の異なる時
間成分よりなるマルチパス歪を除去する場合について、
図１を参照して、以下に説明する。ガードインターバル
ｇｉの期間は、例えば、６サンプルクロックである６０
マイクロ秒であるし、この期間を１サンプルクロック毎
の間隔で、マルチパス歪を打ち消すように構成する。
【００３９】よって、供給される複数のマルチパス歪を
有する信号が、ｔ１＝１０μｓ，２０μｓ，…，５０μ
ｓの５種類であるとすると、歪量がより大きな遅延時間
を有するマルチパス歪除去回路から順に、これらの５回
路のマルチパス歪除去回路を直列に接続して５回路構成
のマルチパス歪除去回路とする。第１の遅延回路１の遅
延設定と可変減衰回路２とレベル設定が各回路で異なる
だけで他はほとんど同じ構成のものでよい。
有する信号が、ｔ１＝１０μｓ，２０μｓ，…，５０μ
ｓの５種類であるとすると、歪量がより大きな遅延時間
を有するマルチパス歪除去回路から順に、これらの５回
路のマルチパス歪除去回路を直列に接続して５回路構成
のマルチパス歪除去回路とする。第１の遅延回路１の遅
延設定と可変減衰回路２とレベル設定が各回路で異なる
だけで他はほとんど同じ構成のものでよい。
【００４０】前記５回路直列接続回路の入力に、マルチ
パス歪を軽減するため一部の期間を繰り返し伝送するガ
ードインターバルが設定された直交周波数分割多重入力
信号が供給されると、最終段の出力には、複数のマルチ
パス歪が除去軽減された信号が出力されることになる。
パス歪を軽減するため一部の期間を繰り返し伝送するガ
ードインターバルが設定された直交周波数分割多重入力
信号が供給されると、最終段の出力には、複数のマルチ
パス歪が除去軽減された信号が出力されることになる。
【００４１】
【発明の効果】本発明のＯＦＤＭ信号受信装置のマルチ
パス歪除去回路では、下記のような効果がある。ガード
インターバルの信号と、被ガードインターバル置換信号
との差の信号を作り、マルチパス歪信号を検出すること
が出来るため、受信信号に混入されるマルチパス歪を相
殺しマルチパス歪のより影響の少ない復号を行なうこと
が出来る。また、マルチパス歪除去回路を複数個接続す
ることにより、複数の異なる時間成分よりなるマルチパ
ス歪が除去軽減された信号が得られる。また、ＩＦＦＴ
回路とＦＦＴ回路を動作させるサンプルクロック信号毎
にマルチパス歪が最小になるように、打ち消し用信号を
加えるため、復号用のＦＦＴ回路に入力される受信信号
は、誤差の少ないＯＦＤＭの復号が出来る。
パス歪除去回路では、下記のような効果がある。ガード
インターバルの信号と、被ガードインターバル置換信号
との差の信号を作り、マルチパス歪信号を検出すること
が出来るため、受信信号に混入されるマルチパス歪を相
殺しマルチパス歪のより影響の少ない復号を行なうこと
が出来る。また、マルチパス歪除去回路を複数個接続す
ることにより、複数の異なる時間成分よりなるマルチパ
ス歪が除去軽減された信号が得られる。また、ＩＦＦＴ
回路とＦＦＴ回路を動作させるサンプルクロック信号毎
にマルチパス歪が最小になるように、打ち消し用信号を
加えるため、復号用のＦＦＴ回路に入力される受信信号
は、誤差の少ないＯＦＤＭの復号が出来る。
【図１】本発明のＯＦＤＭ信号受信装置のマルチパス歪
除去回路の一実施例のブロック図である。
除去回路の一実施例のブロック図である。
【図２】従来のＦＭ放送波のマルチパス歪除去回路の一
例のブロック図である。
例のブロック図である。
【図３】本発明のＯＦＤＭ信号受信装置のマルチパス歪
除去回路に供給される入力信号の概略構成を示した図で
ある。
除去回路に供給される入力信号の概略構成を示した図で
ある。
１ 第１の遅延回路 ２ ＋３１／３２〜−３１／３２可変減衰回路 ３，７Ａ，７Ｂ，２８ 加算器 ４ 第２の遅延回路 ５ 第１の比較回路 ６Ａ ＋１／３２回路 ６Ｂ −１／３２回路 ８Ａ 第１の歪検出器（ＤＥＴ） ８Ｂ 第２の歪検出器（ＤＥＴ） ９ 第２の比較回路 １１ シンボル期間検出回路 １２ 単安定マルチバイブレータ（ＭＭ） １３，１４ ゲート回路 ２１ Ａ／Ｄ ２２，２４，２６ 遅延回路 ２３，２５，２７ サブフィルタ ２９ Ｄ／Ａ ３０ 計算機 Ｂ１，Ｂ２ ガードインターバル後半部 Ｆ１，Ｆ２ ガードインターバル前半部 ＩＮ 入力端子 ＯＵＴ 出力端子 ｇｉ ガードインターバル ｔａ シンボル期間 ｔｓ 有効シンボル期間
Claims (4)
- 【請求項１】マルチパス歪を軽減するため一部の期間を
繰り返し伝送するガードインターバルが設定された直交
周波数分割多重入力信号を遅延させる第１の遅延回路
と、供給される前記遅延回路の出力信号を所定レベルに
変化させる可変減衰回路と、前記入力信号と前記可変減
衰回路の出力信号とを加算しマルチパス歪が除去された
出力信号とする加算器と、前記加算器の出力信号が供給
され、前記一部の繰り返し期間に対応する時間分遅延さ
せる第２の遅延回路と、前記加算器の出力信号と前記第
２の遅延回路の出力信号とが供給されて、ガードインタ
ーバル被置換信号とガードインターバル信号とを比較す
る第１の比較回路とを有して構成し、前記被置換信号と
前記ガードインターバル信号との一致度が増すように前
記可変減衰回路のレベルを設定するように構成したこと
を特徴とする直交周波数分割多重信号受信装置のマルチ
パス歪除去回路。 - 【請求項２】マルチパス歪を軽減するため一部の期間を
繰り返し伝送するガードインターバルが設定された直交
周波数分割多重入力信号を遅延させる第１の遅延回路
と、供給される前記遅延回路の出力信号を所定レベルに
変化させる可変減衰回路と、前記入力信号と前記可変減
衰回路の出力信号とを加算しマルチパス歪が除去された
出力信号とする加算器と、前記加算器の出力信号が供給
され、前記一部の繰り返し期間に対応する時間分遅延さ
せる第２の遅延回路と、前記加算器の出力信号と前記第
２の遅延回路の出力信号とが供給されて、ガードインタ
ーバル被置換信号とガードインターバル信号とを比較す
る第１の比較回路と、前記第１の比較回路の出力信号と
正の所定小レベルの第１の遅延回路の出力信号との加算
信号の歪量を検出する第１の歪検出器と、前記第１の比
較回路の出力信号と負の所定小レベルの第１の遅延回路
の出力信号との加算信号の歪量を検出する第２の歪検出
器と、前記両歪検出器の出力信号が供給されて、前記可
変減衰回路に出力信号を供給する第２の比較回路とを有
して構成し、前記第１の歪検出器の出力信号レベルと前
記第２の歪検出器の出力信号レベルとが同一となるよう
に前記可変減衰回路のレベルを設定するように構成した
ことを特徴とする直交周波数分割多重信号受信装置のマ
ルチパス歪除去回路。 - 【請求項３】前記遅延回路の遅延時間が夫々の異なる値
に設定される複数のマルチパス歪除去回路を有し、多く
の異なる時間成分よりなるマルチパス歪を除去するよう
に前記複数のマルチパス歪除去回路を接続して構成した
特許請求の範囲第１項又は第２項記載の直交周波数分割
多重信号受信装置のマルチパス歪除去回路。 - 【請求項４】前記複数のマルチパス歪除去回路遅延回路
の遅延時間は、復号を行なうＦＦＴ回路に供給されるサ
ンプリングクロックの時間毎に行なうように構成した特
許請求の範囲第３項記載の直交周波数分割多重信号受信
装置のマルチパス歪除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186347A JPH0832470A (ja) | 1994-07-15 | 1994-07-15 | 直交周波数分割多重信号受信装置のマルチパス歪除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186347A JPH0832470A (ja) | 1994-07-15 | 1994-07-15 | 直交周波数分割多重信号受信装置のマルチパス歪除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832470A true JPH0832470A (ja) | 1996-02-02 |
Family
ID=16186769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6186347A Pending JPH0832470A (ja) | 1994-07-15 | 1994-07-15 | 直交周波数分割多重信号受信装置のマルチパス歪除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093502A1 (ja) * | 2007-02-01 | 2008-08-07 | Sanyo Electric Co., Ltd. | 推定方法ならびにそれを利用した推定装置、受信装置および受信システム |
-
1994
- 1994-07-15 JP JP6186347A patent/JPH0832470A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093502A1 (ja) * | 2007-02-01 | 2008-08-07 | Sanyo Electric Co., Ltd. | 推定方法ならびにそれを利用した推定装置、受信装置および受信システム |
| JP2008193222A (ja) * | 2007-02-01 | 2008-08-21 | Sanyo Electric Co Ltd | 推定方法ならびにそれを利用した推定装置、受信装置および受信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6510175B1 (en) | In-band on-channel digital broadcasting | |
| TW529254B (en) | Method and apparatus for reduction of interference in FM in-band on-channel digital audio broadcasting receivers | |
| EP1496659A1 (en) | Transmitting and receiving apparatus and method in an orthogonal frequency division multiplexing system using an insufficient cyclic prefix | |
| KR100555508B1 (ko) | 직교 주파수 분할 다중 수신 시스템에서의 임펄스 잡음억제 회로 및 방법 | |
| EP0837582B1 (en) | Symbol synchronization in a DAB receiver | |
| US3953798A (en) | Method and device for radio transmission of binary data signals | |
| EP1520349B1 (en) | Method and device for wavelet denoising | |
| AU5054598A (en) | Method for calculating impulse response, and receiver | |
| US20040091055A1 (en) | Digital transmission system using non-orthogonal matrices | |
| CA2220239C (en) | Selective filtering for co-channel interference reduction | |
| CN102437989A (zh) | 相关器以及包含该相关器的解调装置 | |
| US6952562B1 (en) | Method for filtering a mobile radiotelephone signal and corresponding mobile radiotelephone receiver | |
| JPH0832470A (ja) | 直交周波数分割多重信号受信装置のマルチパス歪除去回路 | |
| JP3693331B2 (ja) | マルチキャリア信号生成装置 | |
| EP0643511B1 (en) | Synchronization circuit for subcarrier signal | |
| GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
| EP0804000A2 (en) | RDS signal detection device | |
| US6229857B1 (en) | Adaptive ingress filtering system | |
| JP3428846B2 (ja) | 時間拡散ルートナイキストフィルタ | |
| RU2168864C2 (ru) | Система радиосвязи | |
| US6823071B2 (en) | Frequency modulation multiplex demodulation device | |
| JP3768131B2 (ja) | Ｆｆｔ時間窓設定方法およびｏｆｄｍ受信機 | |
| KR100230847B1 (ko) | 직교 주파수 분할 다중화 수신 시스템 | |
| WO1998051049A1 (en) | Multicarrier receiver and method for use in dab receiver | |
| SU1190535A2 (ru) | Устройство демодул ции сигналов относительной фазовой телеграфии,прошедших канал св зи с многолучевостью |