JPH0832501A - ダイバーシチ受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 受信信号のレベル低下などによる伝送信号の
位相雑音の増加を防止する。 【構成】 副アンテナ受信信号２の位相を無限位相器４
により可変し、主アンテナ受信信号１と同相となるよう
に合成するときに、識別器９が位相の進みまたは遅れを
識別し、アップダウン・カウンタ１０がその出力に応じ
て動作し、識別器９の出力が一定時間進みまたは遅れの
状態を維持した場合に、カウンタ制御回路１２がカウン
タ動作を停止させて、制御回路１１がアップダウン・カ
ウンタ１０に応じて無限移相器４の制御信号を作成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は無線通信に利用する。本
発明は、二つのアンテナで受信された信号を合成して受
信信号とするダイバーシチ受信装置に利用する。本発明
は、マイクロ波受信装置に関し、特に主アンテナ受信信
号と副アンテナ受信信号とを同相で合成し出力するダイ
バーシチ受信装置に関する。

【０００２】

【従来の技術】従来のダイバーシチ受信装置は、図７に
示すように主アンテナ受信信号１と副アンテナ受信信号
２との位相差の進みあるいは遅れを識別する識別器９
と、この識別器９の出力に応じてアップダウンのカウン
ト動作を行うアップダウン・カウンタ１０と、このアッ
プダウン・カウンタ１０の出力に応じて無限移相器４を
制御する制御信号を作成する制御回路１１とを備えてい
る。

【０００３】主アンテナ受信信号１および副アンテナ受
信信号２はそれぞれ分岐部５および６で分岐され、合成
部７で合成される。また副アンテナ受信信号２は無限移
相器４により主アンテナ受信信号１と同相となるように
移相される。分岐部５および６の他方の信号は位相比較
器８に入力される。位相比較器８としては図６に示す特
性をもつものが用いられ、位相が進みの場合には正極性
の電圧を出力し、また遅れの場合には負極性の電圧を出
力する。

【０００４】図３は識別器９の構成例を示したもので、
位相比較器８の出力をコンパレータ３１および３２によ
り基準電圧Ｖ+ 、Ｖ- と比較し、位相が進みの場合には
アップ側で論理“Ｈ”レベルを出力し、ダウン側で論理
“Ｌ”レベルを出力する。遅れの場合には逆の論理レベ
ルを出力する。

【０００５】位相比較器８の出力がＶ+ 〜Ｖ- （図６の
θ+ 〜θ- ）の範囲内の場合は入力信号が同相であると
みなし、アップ側およびダウン側とも論理“Ｌ”レベル
を出力する。これは同相付近での収束性をよくするため
に行うものであり、特開平１−２６１０３０号公報に開
示されている方法でも同等の効果を得ることが可能であ
る。アップダウン・カウンタ１０は識別器９の出力に応
じてアップダウン・カウント動作を行うものである。

【０００６】図４は制御回路１１の構成例を示したもの
で、アップダウン・カウンタ１０の出力をアドレス信号
としてＲＯＭ（Ｘ）４３、ＲＯＭ（Ｙ）４４よりデータ
を読み出し、それぞれＤ／Ａ変換器（Ｘ）４５、Ｄ／Ａ
変換器（Ｙ）４６でデジタルアナログ信号変換を行い、
駆動回路４７で図１に示す無限移相器４を駆動するため
の制御信号を作成する。ＲＯＭ（Ｘ）４３、ＲＯＭ
（Ｙ）４４には無限移相器４の位相を単調に変化させる
ためのデータが書き込まれている。無限移相器４は図４
に示されるクロック信号ＣＬＫのタイミングに従い位相
を進みあるいは遅れ方向に１ステップ変化させる。

【０００７】ここで、１ステップはＤ／Ａ変換器（Ｘ）
４５、Ｄ／Ａ変換器（Ｙ）４６のビット数（分解能）に
よって決められるものであり、例えば８ビットの場合の
１ステップは３６０°÷２⁸ ＝１．４°に相当する。図
６に示すＡ点に検出した位相差がある場合には、１．４
°ずつ無限移相器４を０°方向に移相し、θ+ 〜θ-の
範囲内に入るまで制御を続ける。

【０００８】

【発明が解決しようとする課題】このような従来のスペ
ースダイバーシチ受信装置では、主アンテナ受信信号１
のレベルが低下した場合に、位相比較器８で位相差を検
出できなくなる場合があり、このとき無限移相器４は単
調変化を繰り返し、結果として合成部７の出力の位相が
回転し続けることとなる。この位相回転は多値ＱＡＭ
（直交振幅変調）方式にとっては位相雑音の増加につな
がり誤り率の劣化要因となる。

【０００９】本発明はこのような問題を解決するもの
で、受信信号のレベル低下などによる伝送信号の位相雑
音の増加を防止することができる装置を提供することを
目的とする。

【００１０】本発明は、何らかの原因により一方の受信
信号の受信レベルが著しく低下するなどにより、二つの
受信信号の位相を同相に調節することができなくなった
場合に、位相調節を一時的に禁止して自動位相制御の暴
走を防止することを目的とする。

【００１１】本発明は、多値ＱＡＭなど位相変調を伴う
信号が位相制御の乱調により復調不能になることを防止
することを目的とする。

【００１２】本発明は、通信状態が悪い状態にあると
き、ダイバーシチ受信により救済できる可能性を向上さ
せることを目的とする。

【００１３】

【課題を解決するための手段】本発明は、二つの受信信
号の位相を同相に調節することができなくなったときに
自動位相制御の暴走を防止するもので、主アンテナの受
信信号と副アンテナの受信信号の相対位相を調節する移
相器と、前記相対位相が同相になるように前記移相器を
自動的に制御する制御手段と、前記相対位相が調節され
た前記二つの受信信号を合成する合成部とを備えたダイ
バーシチ受信装置において、前記制御手段は、前記相対
位相が同相にならなくとも前記移相器が所定の位相範囲
を越えて位相回転することを禁止する手段を備えたこと
を特徴とする。

【００１４】前記所定の位相範囲は２πラジアンであ
り、前記制御手段は、前記二つの受信信号の位相を比較
する位相比較器と、この位相比較器の出力にしたがって
正負方向に計数を行うアップダウン・カウンタと、この
アップダウン・カウンタの出力にしたがって前記移相器
に制御信号を与える制御回路とを含み、前記禁止する手
段は、このアップダウン・カウンタに供給する信号の継
続時間が所定時間を越えないように制御する手段を含
み、前記アップダウン・カウンタに供給する信号、アッ
プ信号、ダウン信号およびクロック信号であることが望
ましく、さらに、前記禁止する手段は、禁止状態があら
かじめ設定された時間を越えたときに禁止状態を自動的
に解除する手段を含み、前記受信信号には位相変調信号
を含むことが望ましい。

【００１５】

【作用】一方のアンテナからの受信信号レベルが著しく
小さくなると、自動的に位相を調節して同相に制御しよ
うとする自動制御系は、移相器に対して制御信号を送出
しつづけることになる。これにより、受信信号はその制
御信号にしたがって位相回転を続ける。本発明では、位
相回転が所定範囲を越える場合には、二つの受信信号の
同相となる状態を見いだすことができないときにも、そ
の位相回転を強制的に禁止する。移相器の位相回転を禁
止することにより、他方のアンテナからの受信信号の信
号位相は安定し、かりにその受信信号に位相変調信号が
含まれていてもその状態で受信復調が可能になる。ある
いは、位相同期はずれに伴う雑音を軽減することができ
る。

【００１６】一般に受信信号が正常であれば、相対位相
が２πラジアンの範囲に必ず位相が一致する点があるは
ずであり、２πラジアンを越えて移相器が回転すること
は異常な状態である。

【００１７】実用的な回路として、位相識別情報にした
がって正負方向に計数を行うアップダウン・カウンタを
利用し、位相回転を禁止するときにはこのアップダウン
・カウンタに供給する信号を禁止することが便利であ
る。

【００１８】この場合に、アップダウン・カウンタの制
御入力信号を禁止しても、アップダウン・カウンタのク
ロック信号を禁止しても、いずれでも有効である。

【００１９】移相器の回転を禁止した状態を長く継続す
ると、その間に電波伝播状態が回復するなどが考えられ
ることから、あらかじめ設定されたかなり長い時間（数
秒ないし数十秒）を経過した後にいったんその禁止状態
を解くことは有効な制御方法である。

【００２０】本発明は、通信信号に位相変調信号を含む
場合に、二つのアンテナからの受信信号の一方が実質的
にダウンしても受信状態を継続することができるから、
きわめて有用である。

【００２１】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。

【００２２】本発明実施例は、主アンテナ受信信号１と
副アンテナ受信信号２との相対位相を調節する無限移相
器４と、前記相対位相が同相になるように無限移相器４
を自動的に制御する制御手段と、前記相対位相が調節さ
れた前記二つの受信信号を合成する合成部７とを備え、
本発明の特徴として、前記制御手段は、前記相対位相が
同相にならなくとも無限移相器４が所定の位相範囲を越
えて位相回転することを禁止する手段を備える。前記所
定の位相範囲は２πラジアンである。

【００２３】前記制御手段には、前記二つの受信信号の
位相を比較する位相比較器８と、この位相比較器８の出
力にしたがって正負方向に計数を行うアップダウン・カ
ウンタ１０と、このアップダウン・カウンタ１０の出力
にしたがって無限移相器４に制御信号を与える制御回路
１１と、合成部７からの出力を分岐する分岐部５および
６の出力をそれぞれ入力して増幅し位相比較器８に出力
する可変利得増幅器１３および１４と、位相比較器８か
らの出力を比較識別する識別器９と、この識別器９の出
力にもとづき位相差が一定時間以上進みあるいは遅れの
状態が続いた場合にアップダウン・カウンタ１０の動作
を停止させるカウンタ制御回路１２とが含まれる。

【００２４】前記禁止する手段は、アップダウン・カウ
ンタ１０に供給する信号の継続時間が所定時間を越えな
いように制御する手段と、禁止状態があらかじめ設定さ
れた時間を越えたときに禁止状態を自動的に解除する手
段とを含み、アップダウン・カウンタ１０に供給する信
号はアップ信号、ダウン信号およびクロック信号であ
り、前記受信信号には位相変調信号が含まれる。

【００２５】図２は本発明実施例におけるカウンタ制御
回路の構成例を示すブロック図である。カウンタ制御回
路１２には識別器９からの“進み”あるいは“遅れ”の
出力に対応する一対のラッチ２１および２２と、このラ
ッチ２１および２２からの出力を受けクロック信号ＣＬ
Ｋにしたがってタイマを起動するタイマ回路２３および
２４と、ラッチ２１、２２およびタイマ回路２３、２４
からの出力を入力とし論理演算を行いアップダウン・カ
ウンタ１０に出力する論理回路２５および２６とが含ま
れる。

【００２６】図３は本発明実施例における識別器の構成
例を示すブロック図である。識別器９には、位相比較器
８からの出力と基準電圧Ｖ+ 、Ｖ- とを比較し、アップ
側出力またはダウン側出力を送出するコンパレータ３１
および３２が含まれる。

【００２７】図４は本発明実施例における制御回路の構
成例を示すブロック図である。この例では、制御回路１
１は、アップダウン・カウンタ１０からの出力をアドレ
ス信号として入力するＲＯＭ（Ｘ）４３およびＲＯＭ
（Ｙ）４４と、このＲＯＭ（Ｘ）４３およびＲＯＭ
（Ｙ）４４からデータを読み出しデジタル／アナログ変
換を行うＤ／Ａ（Ｘ）変換器４５およびＤ／Ａ（Ｙ）変
換器４６と、このＤ／Ａ（Ｘ）変換器４５およびＤ／Ａ
（Ｙ）変換器４６からの出力により無限移相器４を駆動
する駆動回路４７とにより構成される。

【００２８】次に、このように構成された本発明実施例
の動作について説明する。主アンテナ受信信号１と副ア
ンテナ受信信号２とは、副アンテナ受信信号２の位相を
無限移相器４により主アンテナ受信信号１と同相となる
ように可変された後に合成部７により同相合成され、出
力信号３として出力される。この同相合成の方法として
はこの他に図５（ａ）に示すように中間周波数で位相を
可変する方法、あるいは同図（ｂ）に示すように局発信
号の位相を可変する方法がある。

【００２９】主アンテナ受信信号１と副アンテナ受信信
号２はそれぞれ分岐部５および６により分岐され、可変
利得増幅器１３および１４により増幅され、位相比較器
８で位相差が検出される。位相比較器８の出力は識別器
９で“進み”あるいは“遅れ”が識別される。位相比較
器８の出力の一例として図６に示すような特性があり、
また識別器９の一例としては前述した図３に示すような
回路がある。この識別器９の出力は図４に示すようにラ
ッチ４１および４２によりデータが保持され、クロック
信号（ＣＬＫ）のタイミングに従ってアップダウン・カ
ウンタ１０へ入力される。

【００３０】アップダウン・カウンタ１０はこのラッチ
４１および４２の出力に応じてカウント動作を行い、そ
の出力は制御回路１１に含まれるＲＯＭ（Ｘ）４３およ
びＲＯＭ（Ｙ）４４にアドレス信号として接続される。
ＲＯＭ（Ｘ）４３とＲＯＭ（Ｙ）４４には無限移相器４
を３６０°回転させるためのデータが書き込まれてい
る。アップダウン・カウンタ１０でアドレス指定された
データがＲＯＭ（Ｘ）４３とＲＯＭ（Ｙ）４４より読み
出され、それぞれＤ／Ａ変換器（Ｘ）４５およびＤ／Ａ
変換器（Ｙ）４６でデジタル・アナログ変換され駆動回
路４７で制御信号に変換される。

【００３１】カウンタ制御回路１２は、識別器９の出力
をラッチ２１およびラッチ２２で保持し、その出力をタ
イマ回路２３および２４に入力する。タイマ回路２３お
よび２４では、あらかじめ定められた時間入力信号が論
理“Ｈ”レベルを維持し続けた場合に論理“Ｌ”レベル
を出力する。制御回路１１のＲＯＭ（Ｘ）４３およびＲ
ＯＭ（Ｙ）４４が８ビットの場合に移相器４が０°〜３
６０°変化するためには２５６ステップ（２５６クロッ
ク周期）の時間が必要であり、少なくとも２５６ステッ
プ（２５６クロック周期）の時間があれば主アンテナ受
信信号１と副アンテナ受信信号２とが同相となる点が存
在するはずである。

【００３２】従ってタイマ回路２３および２４に設定す
る時間は８ビットデータを取り扱う場合には２５６ステ
ップ（２５６クロック周期）以上となる。すなわち２５
６ステップ位相変化中に必ず同相となる点があり、識別
器９の出力はそのとき論理“Ｌ”レベルを出力する。２
５６ステップ中連続して論理“Ｈ”レベルというのは位
相比較器８で位相差が検出不能となり、無限移相器４が
制御不能の場合に相当する。本発明ではこの場合にタイ
マ回路２３および２４の出力に論理“Ｌ”レベルを出力
しラッチ出力と論理積（ＡＮＤ）をとった結果をアップ
ダウン・カウンタ１０へ入力する。これにより無限移相
器４が制御不能の場合はアップダウン・カウンタ１０は
動作せず、無限移相器４の移相回転を停止する。

【００３３】

【発明の効果】以上説明したように本発明によれば、受
信レベル低下などにより位相差検出ができなくなり、移
相器の制御が不能となった場合に、移相器の位相回転を
停止して伝送信号の位相雑音を抑圧し、誤り率の劣化を
防止することができる効果がある。

【図面の簡単な説明】

【図１】本発明実施例の構成を示すブロック図。

【図２】本発明実施例におけるカウンタ制御回路の構成
例を示すブロック図。

【図３】本発明実施例および従来例における識別器の構
成例を示すブロック図。

【図４】本発明実施例および従来例における制御回路の
構成例を示すブロック図。

【図５】（ａ）は本発明実施例における中間周波数帯に
無限移相器を配置した場合の構成を示す図、（ｂ）は局
発信号に移相器を配置した場合の構成を示す図。

【図６】本発明実施例および従来例における移相比較器
の特性を示す図。

【図７】従来例の構成を示すブロック図。

【符号の説明】

１ 主アンテナ受信信号 ２ 副アンテナ受信信号 ３ 出力信号 ４ 無限移相器 ５、６ 分岐部 ７ 合成部 ８ 位相比較器 ９ 識別器 １０ アップダウン・カウンタ １１ 制御回路 １２ カウンタ制御回路 １３、１４ 可変利得増幅器 ２１、２２ ラッチ ２３、２４ タイマ回路 ２５、２６ 論理回路 ３１、３２ コンパレータ ４１、４２ ラッチ ４３ ＲＯＭ（Ｘ） ４４ ＲＯＭ（Ｙ） ４５ Ｄ／Ａ（Ｘ）変換器 ４６ Ｄ／Ａ（Ｙ）変換器 ４７ 駆動回路 ５１、５２ 周波数変換器 ５３ 局発信号

Claims (7)

【特許請求の範囲】
1. 【請求項１】 主アンテナの受信信号と副アンテナの受
   信信号の相対位相を調節する移相器と、前記相対位相が
   同相になるように前記移相器を自動的に制御する制御手
   段と、前記相対位相が調節された前記二つの受信信号を
   合成する合成部とを備えたダイバーシチ受信装置におい
   て、 前記制御手段は、前記相対位相が同相にならなくとも前
   記移相器が所定の位相範囲を越えて位相回転することを
   禁止する手段を備えたことを特徴とするダイバーシチ受
   信装置。
2. 【請求項２】 前記所定の位相範囲は２πラジアンであ
   る請求項１記載のダイバーシチ受信装置。
3. 【請求項３】 前記制御手段は、前記二つの受信信号の
   位相を比較する位相比較器と、この位相比較器の出力に
   したがって正負方向に計数を行うアップダウン・カウン
   タと、このアップダウン・カウンタの出力にしたがって
   前記移相器に制御信号を与える制御回路とを含み、 前記禁止する手段は、このアップダウン・カウンタに供
   給する信号の継続時間が所定時間を越えないように制御
   する手段を含む請求項１または２記載のダイバーシチ受
   信装置。
4. 【請求項４】 前記アップダウン・カウンタに供給する
   信号は、アップ信号およびダウン信号である請求項３記
   載のダイバーシチ受信装置。
5. 【請求項５】 前記アップダウン・カウンタに供給する
   信号は、クロック信号である請求項３記載のダイバーシ
   チ受信装置。
6. 【請求項６】 前記禁止する手段は、禁止状態があらか
   じめ設定された時間を越えたときに禁止状態を自動的に
   解除する手段を含む請求項１記載のダイバーシチ受信装
   置。
7. 【請求項７】 前記受信信号には位相変調信号を含む請
   求項１記載のダイバーシチ受信装置。