JPH0832570A - フレーム疑似同期防止方式 - Google Patents
フレーム疑似同期防止方式Info
- Publication number
- JPH0832570A JPH0832570A JP6161963A JP16196394A JPH0832570A JP H0832570 A JPH0832570 A JP H0832570A JP 6161963 A JP6161963 A JP 6161963A JP 16196394 A JP16196394 A JP 16196394A JP H0832570 A JPH0832570 A JP H0832570A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- frame synchronization
- pattern
- established
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 20
- 101100128232 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LIF1 gene Proteins 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】マルチフレーム構成の信号中のフレームパター
ン領域外にフレームパターンと一致する信号系列が現わ
れることにより、フレームの疑似同期あるいは同期非確
立が生じるのを防止する。 【構成】ラインインタフェース１（１１）の送信側にラ
ンダムパターンを挿入するセレクタ３（１３）を設け、
自局受信側のフレーム同期が確立したことを対向先に知
らせるための制御ビットをフレームパターン内に定義し
ておく。受信側には制御ビット検出検出器６（１６）を
設け、セレクタ３（１３）の制御信号を制御ビット検出
器６（１６）の出力とフレーム同期回路５（１５）の出
力とから生成し、対向するラインインタフェースでのフ
レーム同期が双方とも確立した時にだけ、セレクタ３
（１３）を通常の送信データを送る方に選択させる。
ン領域外にフレームパターンと一致する信号系列が現わ
れることにより、フレームの疑似同期あるいは同期非確
立が生じるのを防止する。 【構成】ラインインタフェース１（１１）の送信側にラ
ンダムパターンを挿入するセレクタ３（１３）を設け、
自局受信側のフレーム同期が確立したことを対向先に知
らせるための制御ビットをフレームパターン内に定義し
ておく。受信側には制御ビット検出検出器６（１６）を
設け、セレクタ３（１３）の制御信号を制御ビット検出
器６（１６）の出力とフレーム同期回路５（１５）の出
力とから生成し、対向するラインインタフェースでのフ
レーム同期が双方とも確立した時にだけ、セレクタ３
（１３）を通常の送信データを送る方に選択させる。
Description
【０００１】
【産業上の利用分野】本発明はフレーム疑似同期防止方
式に関し、特に多重化効率を上げるためあるいはフレー
ム同期確立にいたるまでの時間を短縮するためにマルチ
フレームのフレーム数よりも少ないビット数のフレーム
パターンを使用するような時分割多重化装置において、
フレーム同期非確立およびフレーム疑似同期の発生を防
ぐフレーム疑似同期防止方式に関する。
式に関し、特に多重化効率を上げるためあるいはフレー
ム同期確立にいたるまでの時間を短縮するためにマルチ
フレームのフレーム数よりも少ないビット数のフレーム
パターンを使用するような時分割多重化装置において、
フレーム同期非確立およびフレーム疑似同期の発生を防
ぐフレーム疑似同期防止方式に関する。
【０００２】
【従来の技術】多重化データ通信では、フレーム構成し
たタイムスロット（以降では「ＴＳ」と略する）のある
ビットをフレームパターン領域として割り当て、フレー
ム毎に時系列的にフレームパターンを挿入して送信し、
受信側においてはそのフレームパターンを抽出し同期信
号とし、その同期信号を基準にして受信ＴＳの各フレー
ムに割り当てられたデータの位置を識別し、そのデータ
を受信再生している。
たタイムスロット（以降では「ＴＳ」と略する）のある
ビットをフレームパターン領域として割り当て、フレー
ム毎に時系列的にフレームパターンを挿入して送信し、
受信側においてはそのフレームパターンを抽出し同期信
号とし、その同期信号を基準にして受信ＴＳの各フレー
ムに割り当てられたデータの位置を識別し、そのデータ
を受信再生している。
【０００３】図３は２０フレームで１マルチフレームを
構成するデータフォーマットの一例である。受信側にお
いて、ＴＳ１では２０ビットのフレームパターン
（「１」あるいは「０」を記入してある位置）であるた
め実質的なデータ転送速度は５６ｋｂｐｓである。それ
に対して、４ビットのフレーパターン（「１」あるいは
「０」を記入してある位置）を持つＴＳ２のデータ転送
速度は最大６２．４ｋｂｐｓであり多重化効率が高く、
しかもフレームパターン長が短いために、フレーム同期
確立にいたるまでの所要時間が短いという利点がある。
構成するデータフォーマットの一例である。受信側にお
いて、ＴＳ１では２０ビットのフレームパターン
（「１」あるいは「０」を記入してある位置）であるた
め実質的なデータ転送速度は５６ｋｂｐｓである。それ
に対して、４ビットのフレーパターン（「１」あるいは
「０」を記入してある位置）を持つＴＳ２のデータ転送
速度は最大６２．４ｋｂｐｓであり多重化効率が高く、
しかもフレームパターン長が短いために、フレーム同期
確立にいたるまでの所要時間が短いという利点がある。
【０００４】
【発明が解決しようとする課題】しかし、上述したＴＳ
２ではフレームパターン長が短いため、フレームパター
ン領域以外のデータのいかんによりフレーム同期非確立
が永久に続いたり、フレーム疑似同期に陥る確立が高い
という問題点がある。本発明の目的は、簡単な構成でこ
の問題点を解決し、フレームパターンが短い場合でもフ
レーム同期非確立やフレーム疑似同期が生じるのを防げ
るフレーム疑似同期防止方式を提供することにある。
２ではフレームパターン長が短いため、フレームパター
ン領域以外のデータのいかんによりフレーム同期非確立
が永久に続いたり、フレーム疑似同期に陥る確立が高い
という問題点がある。本発明の目的は、簡単な構成でこ
の問題点を解決し、フレームパターンが短い場合でもフ
レーム同期非確立やフレーム疑似同期が生じるのを防げ
るフレーム疑似同期防止方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明の方式は、送信側
にて入力されたデータを時分割して複数フレームに多重
化し各フレームの所定位置にフレーム同期信号を挿入し
てこれらデータ及び信号を送信し、受信側にて前記フレ
ーム同期信号を検出することによりフレーム同期を確立
し前記データを受信するフレーム同期方式における前記
受信側で前記フレーム同期が非確立の場合には、前記送
信側にて前記フレーム同期信号の挿入位置以外のデータ
としてランダムパターンを挿入し、受信側にて対向先の
前記フレーム同期が確立したことを知らせるフレーム同
期監視ビットを検出したときには、該送信側の前記ラン
ダムパターンの挿入を中止させる切替え手段を有する。
にて入力されたデータを時分割して複数フレームに多重
化し各フレームの所定位置にフレーム同期信号を挿入し
てこれらデータ及び信号を送信し、受信側にて前記フレ
ーム同期信号を検出することによりフレーム同期を確立
し前記データを受信するフレーム同期方式における前記
受信側で前記フレーム同期が非確立の場合には、前記送
信側にて前記フレーム同期信号の挿入位置以外のデータ
としてランダムパターンを挿入し、受信側にて対向先の
前記フレーム同期が確立したことを知らせるフレーム同
期監視ビットを検出したときには、該送信側の前記ラン
ダムパターンの挿入を中止させる切替え手段を有する。
【０００６】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。ラインインタフェース（ＬＩＦ）１の送
信側には任意のＴＳにフレームパターンを挿入するため
のフレームパターン挿入回路（ＦＩＮＳ）２があり、本
実施例でのフレームパターンはフレームパターン長を５
ビットとし、受信側のフレーム同期が確立しているか否
かを対向先のＬＩＦ１１に知らせるためのフレーム同期
監視ビット（オン：フレーム同期が確立している、オ
フ：確立していない）をそのフレームパターン内部に設
けている。このフレーム同期監視ビットはＬＩＦ１の受
信側のフレーム同期回路（ＭＦＳＹＮＣ）５の出力（オ
ン：フレーム同期が確立した、オフ：確立しない）によ
り制御され、ＭＦＳＹＮＣ５の出力がオンの時にフレー
ム同期監視ビットがオンにされる。
ック図である。ラインインタフェース（ＬＩＦ）１の送
信側には任意のＴＳにフレームパターンを挿入するため
のフレームパターン挿入回路（ＦＩＮＳ）２があり、本
実施例でのフレームパターンはフレームパターン長を５
ビットとし、受信側のフレーム同期が確立しているか否
かを対向先のＬＩＦ１１に知らせるためのフレーム同期
監視ビット（オン：フレーム同期が確立している、オ
フ：確立していない）をそのフレームパターン内部に設
けている。このフレーム同期監視ビットはＬＩＦ１の受
信側のフレーム同期回路（ＭＦＳＹＮＣ）５の出力（オ
ン：フレーム同期が確立した、オフ：確立しない）によ
り制御され、ＭＦＳＹＮＣ５の出力がオンの時にフレー
ム同期監視ビットがオンにされる。
【０００８】またセレクタ（ＳＥＬ）３は、当該ＴＳの
フレームパターンが挿入されるビット位置でかつフレー
ムパターンが挿入されないフレームの送信データ（図２
中の送信データｄで示されるビット）と、ランダムパタ
ーン発生器（ＰＮ）４の生成するランダムパターンと
を、切り換えるためのものであり、アンドゲート７の出
力（オン：送信データを通す方向に切り替える、オフ：
ランダムパターンを通す方向に切り換える）で制御され
る。
フレームパターンが挿入されるビット位置でかつフレー
ムパターンが挿入されないフレームの送信データ（図２
中の送信データｄで示されるビット）と、ランダムパタ
ーン発生器（ＰＮ）４の生成するランダムパターンと
を、切り換えるためのものであり、アンドゲート７の出
力（オン：送信データを通す方向に切り替える、オフ：
ランダムパターンを通す方向に切り換える）で制御され
る。
【０００９】ＬＩＦ１の受信側には、伝送路２１上のフ
レーム同期監視ビットを検出するためのフレーム同期監
視ビット検出回路（ＯＫＤＥＴ）６とフレーム同期回路
（ＭＦＳＹＮＣ）５とを有し、ＯＫＤＥＴ６の出力（オ
ン：フレーム同期監視ビットのオンを検出した、オフ：
オフを検出した）はＭＦＳＹＮＣ５の出力との論理積が
とられ、ＳＥＬ３の制御信号となる。
レーム同期監視ビットを検出するためのフレーム同期監
視ビット検出回路（ＯＫＤＥＴ）６とフレーム同期回路
（ＭＦＳＹＮＣ）５とを有し、ＯＫＤＥＴ６の出力（オ
ン：フレーム同期監視ビットのオンを検出した、オフ：
オフを検出した）はＭＦＳＹＮＣ５の出力との論理積が
とられ、ＳＥＬ３の制御信号となる。
【００１０】伝送路２０および２１で接続された相手側
のラインインタフェース（ＬＩＦ）１４も、上述したＬ
ＩＦ１と同様の構成をもつ。
のラインインタフェース（ＬＩＦ）１４も、上述したＬ
ＩＦ１と同様の構成をもつ。
【００１１】次に本実施例の動作を説明する。図２は本
実施例の動作を説明するためのタイミングチャートであ
り、ＬＩＦ１でＴＳ２のフレーム同期が確立した後にＬ
ＩＦ１１でＴＳ２のフレーム同期が確立し、さらにその
後ＬＩＦ１で再びフレーム同期が外れた場合を例示して
いる。ＬＩＦ１とＬＩＦ１１とのフレーム同期が確立し
ていない場合には、図１における伝送路２０および２１
の送信データｄおよびｈはランダムパターンであり、フ
レーム同期監視ビットは共にオフである。
実施例の動作を説明するためのタイミングチャートであ
り、ＬＩＦ１でＴＳ２のフレーム同期が確立した後にＬ
ＩＦ１１でＴＳ２のフレーム同期が確立し、さらにその
後ＬＩＦ１で再びフレーム同期が外れた場合を例示して
いる。ＬＩＦ１とＬＩＦ１１とのフレーム同期が確立し
ていない場合には、図１における伝送路２０および２１
の送信データｄおよびｈはランダムパターンであり、フ
レーム同期監視ビットは共にオフである。
【００１２】フレーム同期の後方保護中においては、フ
レームパターン以外のビットはランダムパターンであり
フレームパターンに一致する確率は実質的にゼロである
ので、確実にフレームパターンでのフレーム同期を確立
でき、従来方式のような同期非確立や疑似同期は全く起
こらない。ＬＩＦ１のフレーム同期が確立されると、フ
レームパターン挿入回路２により伝送路２０のフレーム
監視ビットはオンに変化し、ＬＩＦ１１へ送信される。
このとき、フレーム同期監視ビット検出回路６はオフを
検出しているので、アンドゲート７の出力はオフのまま
であり、セレクタ３はランダムパターンを選択し続け
る。このように、片方のＬＩＦのフレーム同期だけが確
立した場合には、伝送路２０および２１のフレームパタ
ーン以外のビットにランダムパターンが挿入され続け
る。
レームパターン以外のビットはランダムパターンであり
フレームパターンに一致する確率は実質的にゼロである
ので、確実にフレームパターンでのフレーム同期を確立
でき、従来方式のような同期非確立や疑似同期は全く起
こらない。ＬＩＦ１のフレーム同期が確立されると、フ
レームパターン挿入回路２により伝送路２０のフレーム
監視ビットはオンに変化し、ＬＩＦ１１へ送信される。
このとき、フレーム同期監視ビット検出回路６はオフを
検出しているので、アンドゲート７の出力はオフのまま
であり、セレクタ３はランダムパターンを選択し続け
る。このように、片方のＬＩＦのフレーム同期だけが確
立した場合には、伝送路２０および２１のフレームパタ
ーン以外のビットにランダムパターンが挿入され続け
る。
【００１３】次いでＬＩＦ１１でフレーム同期が確立す
ると、伝送路２１上のフレーム同期監視ビットはオンと
なる。これに応じてＬＩＦ１のフレーム同期監視ビット
検出回路５はオンを検出するので、アンドゲート７の出
力はオンとなり、セレクタ３は送信データを通す方に切
り換わる。一方ＬＩＦ１１でも、伝送路２０上のフレー
ム監視ビットのオンを検出するので、アンドゲート１７
の出力はオンとなり、セレクタ１３は送信データを通す
方に切り換わる。このように両方のＬＩＦ１および１１
でフレーム同期が確立して初めて、フレームパターン以
外のビットに通常の送信データが送信されるようにな
る。
ると、伝送路２１上のフレーム同期監視ビットはオンと
なる。これに応じてＬＩＦ１のフレーム同期監視ビット
検出回路５はオンを検出するので、アンドゲート７の出
力はオンとなり、セレクタ３は送信データを通す方に切
り換わる。一方ＬＩＦ１１でも、伝送路２０上のフレー
ム監視ビットのオンを検出するので、アンドゲート１７
の出力はオンとなり、セレクタ１３は送信データを通す
方に切り換わる。このように両方のＬＩＦ１および１１
でフレーム同期が確立して初めて、フレームパターン以
外のビットに通常の送信データが送信されるようにな
る。
【００１４】再びＬＩＦ１のフレーム同期が非確立にな
ると、アンドゲート７の出力はオフになるのでセレクタ
３はランダムパターンを通す方に切り換わり、ＬＩＦ１
１ではフレーム同期監視ビット検出回路１６がオフを検
出するので、アンドゲート１７の出力もランダムパター
ンを通す方に切り換わり、再び上述した同期確立過程に
移行する。
ると、アンドゲート７の出力はオフになるのでセレクタ
３はランダムパターンを通す方に切り換わり、ＬＩＦ１
１ではフレーム同期監視ビット検出回路１６がオフを検
出するので、アンドゲート１７の出力もランダムパター
ンを通す方に切り換わり、再び上述した同期確立過程に
移行する。
【００１５】
【発明の効果】上述したごとく本発明によれば、後方保
護中にはフレームパターン以外の送信データ領域にラン
ダムパターンビットを強制挿入することにより、フレー
ムパターンに酷似した送信データによる同期非確立や疑
似同期の可能性を無くして、確実にフレームパターンで
の同期確立が可能となる。また対向するラインインタフ
ェースにおいて、双方ともフレーム同期が確立した後に
はランダムパターンは再び送信データに置き換わるの
で、通常どおり規定されたマルチフレーム構成によるデ
ータ通信が可能となり、多重化効率に影響を与えずに済
む。
護中にはフレームパターン以外の送信データ領域にラン
ダムパターンビットを強制挿入することにより、フレー
ムパターンに酷似した送信データによる同期非確立や疑
似同期の可能性を無くして、確実にフレームパターンで
の同期確立が可能となる。また対向するラインインタフ
ェースにおいて、双方ともフレーム同期が確立した後に
はランダムパターンは再び送信データに置き換わるの
で、通常どおり規定されたマルチフレーム構成によるデ
ータ通信が可能となり、多重化効率に影響を与えずに済
む。
【図１】本発明の一実施例のブロック図。
【図２】本発明の一実施例の動作を説明するためのタミ
イングチャート。
イングチャート。
【図３】本発明におけるフレームパターンを例示するマ
ルチフレーム構成図。
ルチフレーム構成図。
１，１１ ラインインタフェース（ＬＩＦ） ２，１２ フレームパターン挿入回路（ＦＩＮＳ） ３，１３ セレクタ（ＳＥＬ） ４，１４ ランダムパターン発生器（ＰＮ） ５，１５ フレーム同期回路（ＭＹＳＹＮＣ） ６，１６ フレーム同期監視ビット検出回路（ＯＫＤ
ＥＴ） ７，１７ アンドゲート ２０，２１ 伝送路
ＥＴ） ７，１７ アンドゲート ２０，２１ 伝送路
Claims (2)
- 【請求項１】 送信側にて入力されたデータを時分割し
て複数フレームに多重化し各フレームの所定位置にフレ
ーム同期信号を挿入してこれらデータ及び信号を送信
し、受信側にて前記フレーム同期信号を検出することに
よりフレーム同期を確立し前記データを受信するフレー
ム同期方式における前記受信側で前記フレーム同期が非
確立の場合には、前記送信側にて前記フレーム同期信号
の挿入位置以外のデータとしてランダムパターンを挿入
し、受信側にて対向先の前記フレーム同期が確立したこ
とを知らせるフレーム同期監視ビットを検出したときに
は、該送信側の前記ランダムパターンの挿入を中止させ
る切替え手段を有することを特徴とするフレーム疑似同
期防止方式。 - 【請求項２】 複数の前記フレームに含まれる前記フレ
ーム同期信号のビット数は、前記フレームの個数よりも
少なく設定してある請求項１記載のフレーム疑似同期防
止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6161963A JPH0832570A (ja) | 1994-07-14 | 1994-07-14 | フレーム疑似同期防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6161963A JPH0832570A (ja) | 1994-07-14 | 1994-07-14 | フレーム疑似同期防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832570A true JPH0832570A (ja) | 1996-02-02 |
Family
ID=15745404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6161963A Pending JPH0832570A (ja) | 1994-07-14 | 1994-07-14 | フレーム疑似同期防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832570A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344229A (ja) * | 1989-07-12 | 1991-02-26 | Fujitsu Ltd | 擬似同期防止方法 |
| JPH0637739A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | データ伝送装置 |
-
1994
- 1994-07-14 JP JP6161963A patent/JPH0832570A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344229A (ja) * | 1989-07-12 | 1991-02-26 | Fujitsu Ltd | 擬似同期防止方法 |
| JPH0637739A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | データ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0229684B1 (en) | Data framing system for time division multiplexing transmission | |
| US6084863A (en) | Method and system for controlling a radio communication repeater | |
| JPS6033015B2 (ja) | デジタル伝送方式 | |
| US5313462A (en) | Synchronism establishing method and apparatus | |
| JPH0832570A (ja) | フレーム疑似同期防止方式 | |
| JP4582720B2 (ja) | 通信処理装置 | |
| JP2567707B2 (ja) | 現用ー予備回線切替方法 | |
| JP2682321B2 (ja) | フレーム同期回路 | |
| JP2697628B2 (ja) | 伝送路同期検出システム | |
| JPS6231229A (ja) | 中継装置 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| JPH0267835A (ja) | ディジタル無線方式の擬似フレーム信号送出方式 | |
| JPS648941B2 (ja) | ||
| JP3199107B2 (ja) | リング伝送路を使用する多局間通信装置 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JP2944322B2 (ja) | データ多重化装置 | |
| JPS6087538A (ja) | フレ−ム同期方式 | |
| JP2001119362A (ja) | コントロールタイムスロット中継回路 | |
| JPH04293331A (ja) | リセット形スクランブル符号伝送方式 | |
| JPS61251244A (ja) | 補助信号伝送回路 | |
| JPH03195226A (ja) | 送信装置および受信装置 | |
| JPS6195626A (ja) | 送信出力制御方式 | |
| JPH023575B2 (ja) | ||
| JPS598106B2 (ja) | モデムインタフェ−スを有する回線の送信制御方式 | |
| JPH0758738A (ja) | フレーム同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |