JPH08328544A - 画像出力装置 - Google Patents

Abstract

(57)【要約】 【目的】 一定の大きさを有する複数の画像をドット単
位で任意に移動させながら表示画面上に出力可能な画像
出力装置の実現を目的とする。 【構成】 先頭アドレス（Ｘmem,Ｙmem ）、水平方向ア
ドレス幅Ｘwidth 、及び垂直方向アドレス幅Ｙwidth を
指定することにより、表示画面に表示される例えばＡ面
のビットマップデータの、２次元アドレス表現上での記
憶アドレスを指定できる。一方、先頭表示位置（Ｘdis
p, Ｙdisp）、水平方向表示幅Ｘwidth 、及び垂直方向
表示幅Ｙwidth を指定することにより、上記ビットマッ
プデータの表示画面上での表示位置を指定できる。ま
た、このようなデータセットが複数のビットマップ画像
に対応して記憶され、それらのデータセットが所定の優
先順位に従って設定されることにより、複数のビットマ
ップ画像間で表示画面上における優先順位を付けること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、設定された画像を表示
装置の表示画面に出力する画像出力装置に関する。

【０００２】

【従来の技術】子供用お絵かきソフトを実行するパソコ
ンやゲーム機等のグラフィック編集装置においては、表
示画面上に様々な種類の画像を表示させることができ
る。このような画像出力装置において処理される画像の
種類としては、バックグラウンド画像及びオブジェクト
画像などが良く知られている。

【０００３】バックグラウンド画像は、表示画面の背景
のような大きな動かない画像を表現するのに適した画像
形式である。一方、オブジェクト画像は、人間や動物な
どのような小さな動く画像を表現するのに適した画像形
式であり、小さな一定サイズの画像データによって構成
される。そして、そのオブジェクト画像データの表示画
面上での表示位置は、所定の座標データによって指定さ
れる。

【０００４】

【発明が解決しようとする課題】ここで、画像出力装置
において処理される画像には、上述したもののほかに、
一定の大きさを有したままその画像全体が表示画面上を
任意に移動するような画像も存在する。このような画像
は、表示画面上を任意に移動するため、バックグラウン
ド画像形式で表現することはできず、従来は、オブジェ
クト画像形式で表現されている。

【０００５】しかし、一定の大きさを有する画像をオブ
ジェクト画像形式で表現するためには、複数のオブジェ
クト画像を合成することによって、比較的大きな面積の
画像を表現しなければならない。このため、数に限りの
あるオブジェクト画像を多く消費してしまい、他のオブ
ジェクト画像の表示数を制限してしまうという問題点を
有している。

【０００６】また、一定の大きさを有する画像を移動さ
せるために、その画像を構成する複数のオブジェクト画
像の座標データを同時に制御しなければならず、その結
果、制御負荷が増加して表示性能に悪影響を与えるおそ
れがあるという問題点を有している。

【０００７】本発明の課題は、一定の大きさを有する複
数の画像をドット単位で任意に移動可能とすることを目
的とする。

【０００８】

【課題を解決するための手段】本発明は、まず、複数の
画像データ（ビットマップデータ）を記憶する画像デー
タ記憶手段（ＤＰ−ＲＡＭ１０４）を有する。

【０００９】次に、その画像データ記憶手段からの各画
像データの各読出し範囲（水平方向先頭アドレスＸmem
、垂直方向先頭アドレスＹmem 、水平方向アドレス幅
Ｘwidth 、及び垂直方向アドレス幅Ｙwidth ）を指定す
る読出し範囲指定手段（ビットマップアトリビュートメ
モリ部２１８）を有する。

【００１０】また、各画像データの表示画面上での各表
示範囲（水平方向先頭表示位置Ｘdisp、垂直方向先頭表
示位置Ｙdisp、水平方向表示幅Ｘwidth 、及び垂直方向
表示幅Ｙwidth ）を指定する表示範囲指定手段（ビット
マップアトリビュートメモリ部２１８）を有する。

【００１１】更に、画像データの表示画面上での優先順
位を指定する優先順位指定手段（アトリビュートコント
ローラ１１１３、ヒットバッファ１１１４）を有する。
加えて、画像データ記憶手段上の読出し範囲指定手段に
よって指定された各読出し範囲から各画像データを読み
出す読出し制御手段（ＤＰ−ＲＡＭコントローラ１１０
１）を有する。

【００１２】そして、読出し制御手段により読み出され
た各画像データを、優先順位指定手段によって指定され
た優先順位で、かつ表示範囲指定手段により指定される
表示範囲に対応する表示タイミングで出力する出力制御
手段（ラインバッファコントローラ１１０２、Ａ面用ラ
インバッファ部１１０３_A 、Ｂ面用ラインバッファ部１
１０３_B ）を有する。

【００１３】上述の発明の構成に加えて、本発明は更
に、 複数の画像データを所定の基準に従って複数のグ
ループに分類する分類手段（境界レジスタ）を有するよ
うに構成することができる。この場合には、出力制御手
段は、読出し制御手段により読み出された各画像データ
を、分類手段によって分類されるグループ単位であっ
て、かつ優先順位指定手段によって指定された優先順位
で、かつ表示範囲指定手段により指定される表示範囲に
対応する表示タイミングで出力する。

【００１４】

【作用】例えば、表示画面上での画像データの表示開始
位置が変化させられる場合は、読出し範囲指定手段にお
ける画像データ記憶手段からの画像データの読出し範囲
が固定させられたまま、表示範囲指定手段における画像
データの表示画面上での表示範囲が変更させられる。

【００１５】この結果、読出し制御手段の動作によっ
て、画像データ記憶手段上での画像データの記憶内容を
変更することなく、画像データの表示画面上での表示位
置を変更することができる。

【００１６】一方、例えば、表示画面上での表示範囲を
固定したまま、その表示範囲内で画像データが水平方向
又は垂直方向にスクロールさせられる場合には、表示範
囲指定手段における画像データの表示画面上での表示範
囲が固定させられたまま、読出し範囲指定手段における
画像データ記憶手段からの画像データの読出し範囲が変
更させられる。

【００１７】この結果、表示画面上の固定された表示範
囲内で画像データを水平方向又は垂直方向にスクロール
させることができる。上述の作用に加えて、本発明で
は、複数の画像データを優先順位を付けながら合成して
表示させることができる。

【００１８】この場合、例えば、大きなサイズの画像デ
ータに対して表示位置の変更やスクロールを簡単に実行
できると共に、個々の画像データのサイズが小さけれ
ば、多くの画像データを優先順位を付けて合成すること
ができる。

【００１９】更に、複数の画像データをグループに分類
でき、しかも、各グループに含まれる画像データを優先
順位などによって可変させることができるため、自由度
の高い画像データの合成が可能となる。

【００２０】

【実施例】以下、図面を参照しながら、本発明の実施例
につき詳細に説明する。 ＜実施例の回路の全体構成＞図１は、本発明の実施例の
回路の全体構成図であり、テレビ１１１を除いて、図１
に示される筐体の内部に構成される。

【００２１】ＶＤＰ（ビデオディスプレイプロセッサ）
１０２は、オブジェクト、バックグラウンド等に関する
画像処理を制御する。ＳＲＡＭ（スタティックＲＡＭ）
１０３は、オブジェクト及びバックグラウンドの画像デ
ータを格納する。ＤＰ−ＲＡＭ１０４（デュアルポート
ＲＡＭ）１０４は、ビットマップの画像データを格納す
る。ＳＲＡＭ１０３及びＤＰ−ＲＡＭ１０４は、ＶＤＰ
１０２からアクセスされる。

【００２２】音源処理回路１０５は、画像と共に発音さ
れる楽音のサウンドデータを生成する。サウンドＲＡＭ
１０６は、音源処理回路１０５が処理する楽音波形デー
タ及びそれらの制御データを格納する。

【００２３】プログラム／データＲＯＭ１０７は、ＣＰ
Ｕ１０１が実行するプログラム及びそのプログラムにお
いて使用される各種データを格納する。ＣＰＵ１０１
は、このプログラムに従って、ワークＲＡＭ１０８を使
用しながら、ＶＤＰ１０２及び音源処理回路１０５を制
御する。

【００２４】エンコーダ１０９は、ＶＤＰ１０２から送
られてくるＲＧＢアナログ映像信号をテレビ規格の映像
信号（ＮＴＳＣ信号）に変換する。Ｄ／Ａ変換器１１０
は、音源処理回路１０５から送られてくるデジタルのサ
ウンドデータをアナログのサウンド信号に変換する。

【００２５】テレビ１１１は、エンコーダ１０９から出
力される映像信号及びＤ／Ａ変換器１１０から出力され
るサウンド信号を再生する。プリンタ部１１２は、テレ
ビ１１１に表示されている画像を印刷する。

【００２６】コントロールパッド１１３は、ユーザが各
種操作を行うためのものである。 ＜ＶＤＰ１０２の構成の概要＞図２は、図１に示される
ＶＤＰ１０２の構成図である。

【００２７】このＶＤＰ１０２は、ゲーム時に、主とし
て動くキャラクターを表現するオブジェクトと、背景を
表現するバックグラウンド及びビットマップのテレビ１
１１（図１）への画面表示を制御する。

【００２８】ＣＰＵインタフェース部２０１は、図１の
ＣＰＵ１０１との間のデータ転送時におけるインタフェ
ースを制御する。ＳＲＡＭインタフェース部２０２は、
後述するオブジェクトジェネレータ部２０４又はバック
グラウンドジェネレータ部２０５が図１のＳＲＡＭ１０
３に格納されているオブジェクト又はバックグラウンド
（背景）の画像データをアクセスする場合のインタフェ
ースを制御する。

【００２９】ＤＰ−ＲＡＭインタフェース部２０３は、
後述するビットマップジェネレータ部２０６が図１のＤ
Ｐ−ＲＡＭ１０４に格納されているビットマップの画像
データをアクセスする場合のインタフェースを制御す
る。

【００３０】オブジェクトジェネレータ部２０４と、バ
ックグラウンドジェネレータ部２０５、及びビットマッ
プジェネレータ部２０６は、各水平期間（後述する図８
を参照）毎に、図１のＳＲＡＭ１０３又はＤＰ−ＲＡＭ
１０４から、次の水平表示期間（後述する図８参照）内
の各ドット表示タイミングに対応する表示座標に配置さ
れるオブジェクト、バックグラウンド、又はビットマッ
プの色コードを読み込み、それぞれの内部のバッファに
格納する。

【００３１】オブジェクトアトリビュートメモリ部２０
７は、オブジェクトジェネレータ部２０４がＳＲＡＭ１
０３からＳＲＡＭインタフェース部２０２を介してオブ
ジェクトを読み出すときのタイミングに対応する表示座
標を格納する。

【００３２】ビットマップアトリビュートメモリ部２１
８は、本発明に最も関連する部分であり、ビットマップ
ジェネレータ部２０６がＳＲＡＭ１０３からＤＰ−ＲＡ
Ｍ１０４からＤＰ−ＲＡＭインタフェース部２０３を介
してビットマップを読み出すときのタイミングに対応す
る表示座標を格納する。

【００３３】プライオリティコントローラ部２０８は、
各水平表示期間内の各ドット毎に、オブジェクトジェネ
レータ部２０４、バックグラウンドジェネレータ部２０
５、又はビットマップジェネレータ部２０６がそれぞれ
読み込んだ色コードのうちの１つを予め定められたプラ
イオリティ（優先順位）に従って選択して出力する。

【００３４】カラールックアップテーブル部２０９は、
プライオリティコントローラ部２０８から出力された色
コードを、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のデジタルデ
ータに変換して出力する。

【００３５】ＲＧＢ Ｄ／Ａ変換部２１０は、プライオ
リティコントローラ部２０８から出力されるＲＧＢデジ
タルデータをＲＧＢアナログ映像信号に変換し出力す
る。オシレータ部２１１は、ＶＤＰ１０２に必要な各種
クロックを生成する。

【００３６】水平／垂直同期カウンタ部２１２は、オシ
レータ部２１１が出力するクロックに従って、画像表示
に必要な水平同期カウンタ値（水平同期信号）及び垂直
同期カウンタ値（垂直同期信号）を生成するためのカウ
ンタ回路である。

【００３７】デコーダ部２１３は、水平／垂直同期カウ
ンタ部２１２が出力するカウンタ値から水平同期カウン
タ値及び垂直同期カウンタ値をデコードし、ＶＤＰ１０
２内の各ブロックに供給する。

【００３８】ビデオ信号ジェネレータ部２１４は、デコ
ーダ部２１３が出力する水平同期カウンタ値及び垂直同
期カウンタ値から、図１のエンコーダ１０９が必要とす
るビデオ信号を生成し、エンコーダ１０９に供給する。

【００３９】ＲＧＢバッファ部２１５は、カラールック
アップテーブル部２０９から出力されるＲＧＢデジタル
データを一時的に格納する。本発明に特に関連する図２
のビットマップアトリビュートメモリ部２１８の詳細な
構成（図１１、図１２）については、後述する。 ＜ＣＰＵ１０１とＶＤＰ１０２の動作の概要＞図１のＣ
ＰＵ１０１と上述の構成を有するＶＤＰ１０２の動作の
概要について説明する。

【００４０】まず、本実施例では、表示画面は、図３に
示されるように、４枚の仮想的な表示面が重なったもの
として定義される。これらの表示面は、奥から手前に向
け、バックグラウンド面（ＢＧ面）、ビットマップＢ面
（ＢＭ−Ｂ面）、オブジェクトＡ面（ＯＢＪ−Ａ面）、
ビットマップＡ面（ＢＭ−Ａ面）、及びオブジェクトＡ
面（ＯＢＪ−Ｂ面）の順に配置される。そして、手前の
表示面にアサインされる画像ほど表示のプライオリティ
が高く、それより奥の表示面にアサインされている画像
を隠して表示される。

【００４１】本実施例では、データの圧縮効果を念頭に
おき、小面積画像及びその繰返しからなる画像を再生す
るために、小面積毎に画像データを区切ってＳＲＡＭ１
０３又はＤＰ−ＲＡＭ１０４に展開し、これを一度或い
は任意に繰り返して画像として再生する。この小面積を
セルと呼ぶ。

【００４２】ＢＧ面は、最終的に図１のＳＲＡＭ１０３
に格納される。このＢＧ面においては、このセルが任意
にマップ（マトリクス）状に並べられ、目的の大きさの
画像が合成される。画像中の一部分のみを変更したい場
合は、ＳＲＡＭ１０３上の該当するセルのデータのみを
ＣＰＵ１０１により書き換えればよく、そのときに他の
セルに影響を及ぼさずに済む。

【００４３】ＯＢＪ面は、最終的に図１のＳＲＡＭ１０
３に格納される。このＯＢＪ面は、データの圧縮のため
というより、小面積画像の表示位置を他の画像（背景
等）に影響を与えず（描き直したりせず）に簡単に変更
したり、多数のオブジェクト画像間でプライオリティを
持たせたりする目的で使用される。ＯＢＪ面上の画像デ
ータは小面積でデータ量（ドット数）が少ないため、１
枚の画像データに対するメモリアクセス時間が少なくて
済み、その分多数の画像データを再生することができ
る。但し、１画面あたりに同時に表示できるオブジェク
トの数は制限されている。これは、後述する図１１のオ
ブジェクトアトリビュートメモリ部２０７のメモリ容量
から規定される。ＯＢＪ面上の画像も、ＢＧ面上の画像
と同様に、セルによって構成される。そして、本実施例
では、このＯＢＪ面を２面分出力できる。これらを、Ｏ
ＢＪ−Ａ面及びＯＢＪ−Ｂ面と呼ぶ。

【００４４】ＢＭ面は、最終的に図１のＤＰ−ＲＡＭ１
０４に格納される。このＢＭ面は、ある程度の面積を有
する画像であるが、繰り返し再生される要素が少ない場
合に適した面である。画像をセル形式に構成する必要が
ない。この結果、比較的面積の大きな画像を効率良く表
示させることができる。また、本実施例では、特に本発
明に関連する特徴として、ＤＰ−ＲＡＭ１０４の記憶内
容を書き換えることなく、ＢＭ面上のビットマップの表
示内容及び表示位置を簡単に変更することができる。そ
して、本実施例では、このＢＭ面を２面分出力できる。
これらを、ＢＭ−Ａ面及びＢＭ−Ｂ面と呼ぶ。

【００４５】まず、ＢＧ面とＯＢＪ−Ａ面及びＯＢＪ−
Ｂ面の現在の表示画面を構成する画像データは、図１の
ＣＰＵ１０１により、プログラム／データＲＯＭ１０７
から読み出され、図１のワークＲＡＭ１０８に一時的に
格納された後、更にこのワークＲＡＭ１０８から、図２
のＣＰＵインタフェース部２０１、アドレスバス２１
６、データバス２１７、及びＳＲＡＭインタフェース部
２０２を介して、図４に示されるデータフォーマットで
図１に示されるＳＲＡＭ１０３に格納される。

【００４６】オブジェクトジェネレータ部２０４とバッ
クグラウンドジェネレータ部２０５は、各水平期間内の
時分割された各タイミングで、ＳＲＡＭインタフェース
部２０２をアクセスする。このアクセスにおいて、オブ
ジェクトジェネレータ部２０４は、図１のＳＲＡＭ１０
３から、次の水平表示期間内の各ドットの表示タイミン
グに対応するＯＢＪ−Ａ面上の表示座標及びＯＢＪ−Ｂ
面上の表示座標にそれぞれ配置されるオブジェクトの色
コードを読み出し、オブジェクトジェネレータ部２０４
内の上記各表示面に対応するラインバッファにそれぞれ
格納する。同様に、バックグラウンドジェネレータ部２
０５は、図１のＳＲＡＭ１０３から、次の水平表示期間
内の各ドットの表示タイミングに対応するＢＧ面上の表
示座標に配置されるバックグラウンドの色コードを読み
出し、バックグラウンドジェネレータ部２０５内のライ
ンバッファ部に格納する。

【００４７】上述した動作において、図１のＣＰＵ１０
１は、図２のＣＰＵインタフェース部２０１、アドレス
バス２１６、及びデータバス２１７を介してオブジェク
トアトリビュートメモリ部２０７に、図１のＳＲＡＭ１
０３に格納されている各オブジェクトがＯＢＪ−Ａ面及
びＯＢＪ−Ｂ面に配置される場合の配置座標を、図５に
示されるデータフォーマットで格納する。そして、オブ
ジェクトジェネレータ部２０４は、ＯＢＪ−Ａ面及びＯ
ＢＪ−Ｂ面のそれぞれ毎に、このオブジェクトアトリビ
ュートメモリ部２０７に格納されている最大で２５６個
の各オブジェクトについて、それらの配置座標に対応す
る読出しタイミングを計算し、それらの計算されたタイ
ミングで、各オブジェクトをＳＲＡＭ１０３から読み出
してラインバッファ部に格納する。なお、図５に示され
るＯＢＪ−Ａ面とＯＢＪ−Ｂ面の境界は、ＣＰＵ１０１
からＶＤＰ１０２内の特には図示しない境界レジスタに
設定されるオブジェクト番号によって決定される。

【００４８】オブジェクトアトリビュートメモリ部２０
７に記憶される図５のデータにおいて、Ｘdisp及びＹdi
spは、オブジェクトの表示画面上での表示開始位置を示
しており、オブジェクトジェネレータ部２０４がＳＲＡ
Ｍ１０３から読み出したオブジェクトを内部のラインバ
ッファ部に展開する場合のタイミング制御用に使用され
る。なお、各オブジェクトは同じ面積（データ容量）を
有しており、従って、オブジェクトアトリビュートメモ
リ部２０７内の各オブジェクト番号は、ＳＲＡＭ１０３
上の固定的なアドレス領域に対応している。

【００４９】次に、オブジェクトアトリビュートメモリ
部２０７に記憶される図５のデータにおいて、ＣＬＴＢ
ａｎｋ指定データは、カラールックアップテーブル部２
０９を制御するために使用される。このカラールックア
ップテーブル部２０９は、同じ色コードが指定されても
異なるＲＧＢデータを出力できるように、複数の領域に
分割されている。この領域をバンクと呼ぶ。従って、カ
ラールックアップテーブル部２０９をアクセスするため
には、図７に示されるように、バンクと色コードの両方
を指定する必要がある。この場合に、色コードは、図７
に示されるように、プライオリティコントローラ部２０
８から出力される色コードデータによって指定される。
これに対して、バンクは、各オブジェクトが複数のバン
クのうちの１つを選択できるように、ＣＰＵ１０１が図
２のＶＤＰ１０２内に設けられる図６(b) に示されるＯ
ＢＪ用ＣＬＴＢａｎｋレジスタに対して、それぞれ４ビ
ットからなる４種類のバンクデータを、予め登録するこ
とができる。そして、オブジェクトジェネレータ部２０
４は、１つのオブジェクトを選択してラインバッファに
展開する毎に、オブジェクトアトリビュートメモリ部２
０７内の上記選択オブジェクトに対応した２ビットのＣ
ＬＴＢａｎｋ指定データに基づいて、図７に示されるよ
うに、ＯＢＪ用ＣＬＴＢａｎｋレジスタ内の４つのバン
クデータのうちの１つを読み出し、それを特には図示し
ない出力用のバンクレジスタに設定する。そして、ライ
ンバッファに展開されたオブジェクトの色コードがプラ
イオリティコントローラ部２０８によって選択されてカ
ラールックアップテーブル部２０９に出力されるのに同
期して、特には図示しない出力用のバンクレジスタに設
定された上記選択オブジェクトに対応するバンクデータ
がカラールックアップテーブル部２０９に入力させられ
る。この場合、ＣＰＵ１０１は、例えば垂直ブランク期
間において、オブジェクトアトリビュートメモリ部２０
７に対して、各オブジェクト毎に、表示開始位置データ
Ｘdisp、Ｙdispと共に、ＣＬＴＢａｎｋ指定データを設
定することができる。

【００５０】このように、本実施例では、ＣＬＴＢａｎ
ｋ指定データによりＯＢＪ用ＣＬＴＢａｎｋレジスタ内
のバンクデータを指定し、そのバンクデータによってカ
ラールックアップテーブル部２０９をアクセスする構成
を有するため、ＣＬＴＢａｎｋ指定データを記憶するオ
ブジェクトアトリビュートメモリ部２０７の記憶容量を
小さくすることができる。

【００５１】なお、ＢＧ面についても、バックグラウン
ドデータが複数のバンクのうちの１つを選択できるよう
に、ＣＰＵ１０１が図２のＶＤＰ１０２内に設けられる
図６(a) に示されるＢＧ用ＣＬＴＢａｎｋレジスタに対
して、それぞれ４ビットからなる４種類のバンクデータ
を、予め登録することができる。そして、バックグラウ
ンドジェネレータ部２０５は、ＳＲＡＭ１０３に転送さ
れたバックグラウンドデータと共にＣＰＵ１０１によっ
て特には図示しないレジスタに転送された２ビットのＣ
ＬＴＢａｎｋ指定データに基づいて、図７に示されるよ
うに、ＯＢＪ用ＣＬＴＢａｎｋレジスタ内の４つのバン
クデータのうちの１つを読み出し、それを特には図示し
ない出力用のバンクレジスタに設定する。なお、ＳＲＡ
Ｍ１０３に転送されるバックグラウンドデータは、１画
面分のみであるため、上記レジスタに転送されるバック
グラウンドデータ用のＣＬＴＢａｎｋ指定データも１つ
のみである。

【００５２】次に、ＢＭ−Ａ面及びＢＭ−Ｂ面の現在の
表示画面を構成する画像データは、図１のＣＰＵ１０１
により、プログラム／データＲＯＭ１０７から読み出さ
れ、図１のワークＲＡＭ１０８に一時的に格納された後
に、更にこのワークＲＡＭ１０８から、図２のＣＰＵイ
ンタフェース部２０１、アドレスバス２１６、データバ
ス２１７、及びＤＰ−ＲＡＭインタフェース部２０３を
介して、後述する図９(b) に示されるデータフォーマッ
トで図１に示されるＳＲＡＭ１０３に格納される。

【００５３】一方、ビットマップジェネレータ部２０６
は、上述のオブジェクトジェネレータ部２０４とバック
グラウンドジェネレータ部２０５のアクセス動作からは
独立して、各水平期間内の時分割された各タイミング
で、ＤＰ−ＲＡＭインタフェース部２０３をアクセスす
る。このアクセスにおいて、ビットマップジェネレータ
部２０６は、図１のＤＰ−ＲＡＭ１０４から、次の水平
表示期間内の各ドットの表示タイミングに対応するＢＭ
−Ａ面上の表示座標及びＢＭ−Ｂ面上の表示座標にそれ
ぞれ配置されるビットマップの色コードを読み出し、ビ
ットマップジェネレータ部２０６内の上記各表示面に対
応するラインバッファ部にそれぞれ格納する。

【００５４】上述した動作において、図１のＣＰＵ１０
１は、図２のＣＰＵインタフェース部２０１、アドレス
バス２１６、及びデータバス２１７を介してビットマッ
プアトリビュートメモリ部２１８に、図１のＤＰ−ＲＡ
Ｍ１０４に格納されているＡ面とＢ面の各ビットマップ
がＢＭ−Ａ面及びＢＭ−Ｂ面に配置される場合の配置座
標を、後述する図１０に示されるデータフォーマットで
格納する。そして、ビットマップジェネレータ部２０６
は、このビットマップアトリビュートメモリ部２１８に
格納されている各ビットマップについて、それらの配置
座標に対応する読出しタイミングを計算し、それらの計
算されたタイミングで、各ビットマップをＳＲＡＭ１０
３から読み出して各ラインバッファ部に格納する。

【００５５】また、ビットマップアトリビュートメモリ
部２１８に上記座標データと共にカラールックアップテ
ーブル部２０９上のバンクを指定するためのＣＬＴＢａ
ｎｋ指定データが記憶されると共に、ＶＤＰ１０２内に
図６(c) に示されるＢＭ用ＣＬＴＢａｎｋレジスタが設
けられ、ビットマップジェネレータ部２０６は、前述し
たオブジェクトジェネレータ部２０４が実行したのと同
様のバンク制御動作を実行する。

【００５６】以上に示したようにして、各水平期間毎
に、オブジェクトジェネレータ部２０４内の１つのライ
ンバッファ部に、ＯＢＪ面に配置される次の１ライン分
のオブジェクトの色コードが得られ、バックグラウンド
ジェネレータ部２０５内の１つのラインバッファ部に、
ＢＧ面に配置される次の１ライン分のバックグラウンド
の色コードが得られ、ビットマップジェネレータ部２０
６内の２つのラインバッファ部に、ＢＭ−Ａ面及びＢＭ
−Ｂ面にそれぞれ配置される次の１ライン分のビットマ
ップの色コードが得られる。

【００５７】図８は、画面表示タイミングの説明図であ
る。図２のデコーダ部２１３から出力される水平同期カ
ウンタ値が０００ｈ〜１ＦＦｈ（“ｈ”は１６進数を示
す）まで変化する期間が１水平期間であり、そのうち０
００ｈ〜０ＦＦｈの２５６カウント分の水平同期カウン
タ値に対応する期間が２５６ドットからなる１ライン分
の水平表示期間、それ以外の水平同期カウンタ値に対応
する期間が水平ブランク期間である。また、デコーダ部
２１３から出力される垂直同期カウンタ値が０００ｈ〜
１ＦＦｈまで変化する期間が１垂直期間であり、これが
図１のテレビ１１１上の１画面分の表示期間となる。そ
して、０００ｈ〜０ＤＦｈの２２４カウント分の垂直同
期カウンタ値に対応する期間が垂直方向２２４ライン分
の垂直表示期間、それ以外の垂直同期カウンタ値に対応
する期間が垂直ブランク期間である。

【００５８】カラールックアップテーブル部２０９から
ＲＧＢ Ｄ／Ａ変換部２１０へは、水平同期カウンタ値
がカウントアップされる毎に、１組ずつのＲＧＢデータ
が出力される。

【００５９】また、図１のＣＰＵ１０１からＳＲＡＭ１
０３、ＤＰ−ＲＡＭ１０４、或いは図２のオブジェクト
アトリビュートメモリ部２０７、ビットマップアトリビ
ュートメモリ部２１８への各種データの設定は、例えば
各垂直ブランク期間内に実行され、これにより表示画面
を刻々と変化させることができる。 ＜ビットマップの表示に関する構成及び動作＞次に、本
発明に特に関連する、ビットマップ表示に関する構成及
び動作の詳細について説明する。

【００６０】本実施例では、ＢＭ−Ａ面及びＢＭ−Ｂ面
のそれぞれについて、ＤＰ−ＲＡＭ１０４の記憶内容を
変化させずに、各表示面上のビットマップの表示内容及
び表示位置を任意に変更することができる。しかも、Ｂ
Ｍ−Ａ面及びＢＭ−Ｂ面のそれぞれには、複数個ずつの
ビットマップ画像を配置することができることが、本発
明に関連する大きな特徴である。

【００６１】図９に、表示画面とＤＰ−ＲＡＭ１０４の
メモリイメージとの関係を示す。本実施例では、Ａ面及
びＢ面の各表示面毎に、図９(b) に示されるように、Ｄ
Ｐ−ＲＡＭ１０４上の任意のメモリ位置から記憶されて
いるビットマップデータを、図９(a) に示されるよう
に、表示画面上の任意の表示位置に表示させることがで
きる。

【００６２】この場合に、例えば、ＤＰ−ＲＡＭ１０４
上に記憶されるビットマップデータをＣＰＵ１０１が操
作する場合のアドレス表現は、図９(b) に示されるよう
に、水平方向アドレスｘと垂直方向アドレスｙとからな
る２次元アドレス（ｘ, ｙ）で表現される。この表現に
おいて、例えば表示画面に表示されるＢ面用ビットマッ
プデータの先頭アドレスは（Ｘmem,Ｙmem ）、水平方向
アドレス幅（ドット単位）はＸwidth 、垂直方向アドレ
ス幅（ドット単位）はＹwidth として定義される。

【００６３】図９(b) には明確には示していないが、表
示画面に表示されるＡ面用ビットマップデータの記憶ア
ドレスも同様に定義される。ここで、先頭アドレス（Ｘ
mem,Ｙmem ）、水平方向アドレス幅Ｘwidth 、及び垂直
方向アドレス幅Ｙwidth とから計算されるビットマップ
データの各２次元アドレス値（ｘ, ｙ）について、水平
方向アドレス値ｘが水平方向アドレス最大値Ｘ mem＿wi
dth を超えた場合は、（ｘ−Ｘ mem＿width ）が２次元
アドレス表現における水平方向の記憶アドレスとされ、
同様に垂直方向アドレス値ｙが垂直方向アドレス最大値
Ｙ mem＿widthを超えた場合には、（ｙ−Ｙ mem＿width
）が２次元アドレス表現における垂直方向の記憶アド
レスとされる。この結果、図９(b) に示される例では、
Ａ面用ビットマップデータは、２次元の記憶アドレス空
間の四隅に分割して存在することになる。

【００６４】一方、例えば、前述した図８の画面表示タ
イミングにより定義される表示画面上の表示位置をＣＰ
Ｕ１０１が操作する場合の表示位置表現は、図９(a) に
示されるように、水平方向表示位置ｘと垂直方向表示位
置ｙとからなる２次元表示位置（ｘ, ｙ）で表現され
る。この表現において、例えばＢ面用ビットマップデー
タの先頭表示位置は（Ｘdisp, Ｙdisp）、水平方向表示
幅はＤＰ−ＲＡＭ１０４上の水平方向アドレス幅と同じ
値Ｘwidth （ドット）、垂直方向表示幅はＤＰ−ＲＡＭ
１０４上の垂直方向アドレス幅と同じ値Ｙwidth （ドッ
ト）として定義される。

【００６５】ここで、表示画面上の水平方向の表示位置
の最大値はＸdisp＿width であり、垂直方向の表示位置
の最大値はＹdisp＿width であり、これらの各値が、そ
れぞれ、図８で説明した画面表示タイミングの、水平期
間（水平同期カウンタ値の最大値１ＦＦｈ）と、垂直期
間（垂直同期カウンタ値の最大値１ＦＦｈ）に対応す
る。そして、本実施例では、図９(a) の太線で囲まれた
２５６ドット×２２４ドットの領域が、水平表示期間と
垂直表示期間とによって定義される、実際に図１のテレ
ビ１１１の画面に表示される範囲となる。

【００６６】図９(a) には明確には示していないが、Ａ
面用ビットマップデータの記憶アドレスも、同様に定義
される。ここで、前述の２次元アドレス表現に対応し
て、先頭表示位置（Ｘdisp, Ｙdisp）、水平方向表示幅
Ｘwidth 、及び垂直方向表示幅Ｙwidth とから計算され
るビットマップデータの各２次元表示位置値（ｘ, ｙ）
について、水平方向表示位置値ｘが水平方向表示位置最
大値Ｘdisp＿width を超えた場合には、（ｘ−Ｘdisp＿
width ）が表示画面上の水平方向の表示位置とされ、同
様に、垂直方向表示位置値ｙが垂直方向表示位置最大値
Ｙdisp＿width を超えた場合には、（ｙ−Ｙdisp＿widt
h ）が表示画面上の垂直方向の表示位置とされる。この
結果、図９(a) に示される例では、Ａ面用ビットマップ
データは、表示画面上の四隅に分割して存在することに
なる。

【００６７】以上の説明からわかるように、本実施例で
は、Ａ面とＢ面の各表示面上のビットマップ毎に、先頭
アドレス（Ｘmem,Ｙmem ）、水平方向アドレス幅Ｘwidt
h 、及び垂直方向アドレス幅Ｙwidth を指定することに
より、表示画面に表示される各ビットマップデータの、
２次元アドレス表現上での記憶アドレスを指定すること
ができる。一方、先頭表示位置（Ｘdisp, Ｙdisp）、水
平方向表示幅Ｘwidth（＝水平方向アドレス幅）、及び
垂直方向表示幅Ｙwidth （＝垂直方向アドレス幅）を指
定することにより、上記各ビットマップデータの表示画
面上での表示位置を指定することができる。この結果、
例えば、Ａ面又はＢ面の表示画面上での表示範囲を固定
したまま、その表示範囲内で１つのビットマップを水平
方向又は垂直方向にスクロールさせたい場合には、水平
方向先頭アドレス値Ｘmem 又は垂直方向先頭アドレス値
Ｙmem を時間的に一定の割合で増減させればよい。ま
た、例えば、Ａ面又はＢ面の表示画面上での１つのビッ
トマップの表示開始位置を変化させたい場合は、先頭表
示位置値（Ｘdisp, Ｙdisp）を変化させればよい。

【００６８】上述の機能に加えて、本実施例では、Ａ面
とＢ面の各表示面毎に、複数個ずつのビットマップを配
置させることができ、所定の優先度に従って各ビットマ
ップ間の重なりの関係を制御することができる。

【００６９】以上の機能を実現するため、本実施例で
は、各ビットマップデータ毎に、図１０に示される、水
平方向先頭表示位置Ｘdisp、垂直方向先頭表示位置Ｙdi
sp、水平方向先頭アドレスＸmem 、垂直方向先頭アドレ
スＹmem 、水平方向アドレス幅Ｘwidth （＝水平方向表
示幅）、垂直方向アドレス幅Ｙwidth （＝垂直方向表示
幅）、及びＣＬＴＢａｎｋ指定データを記憶するための
図２に示されるビットマップアトリビュートメモリ部２
１８を、図１のＶＤＰ１０２内に有する。この内容は図
１のＣＰＵ１０１によって任意に書き換えられ、そし
て、図２のビットマップジェネレータ部２０６が、ビッ
トマップアトリビュートメモリ部２１８の記憶内容に基
づいて、図１のＤＰ−ＲＡＭ１０４から、各ビットマッ
プ間で優先順位を制御しながら、次の水平表示期間内の
各ドットの表示タイミングに対応するＢＭ−Ａ面上の表
示座標及びＢＭ−Ｂ面上の表示座標にそれぞれ配置され
るビットマップの色コードを読み出し、ビットマップジ
ェネレータ部２０６内の上記各表示面に対応するライン
バッファ部にそれぞれ格納する。

【００７０】図１１は、図１のＶＤＰ１０２内の図２に
示されるビットマップジェネレータ部２０６の構成図で
あり、また図１２(a) 及び(b) は、図１１のＡ面用ライ
ンバッファ部１１０３_A 及びＢ面用ラインバッファ部１
１０３_B の構成図である。

【００７１】図１１に示されるように、本実施例では、
ビットマップジェネレータ部２０６は、ＢＭ−Ａ面に対
応するＡ面用ラインバッファ部１１０３_A とＢＭ−Ｂ面
に対応するＢ面用ラインバッファ部１１０３_B を有して
おり、図１２(a) 及び(b) に示されるように、各ライン
バッファ部は、ライト用ラインバッファ１２０１とリー
ド用ラインバッファ１２０２を有している。

【００７２】また図１１のアトリビュートコントローラ
１１１３は、優先順位の高い順に現在の水平表示期間内
で処理可能な分のビットマップデータにつき、各ビット
マップデータに対応する水平方向先頭表示位置Ｘdisp、
垂直方向先頭表示位置Ｙdisp、水平方向先頭アドレスＸ
mem 、垂直方向先頭アドレスＹmem 、水平方向表示幅Ｘ
width （＝水平方向アドレス幅）、垂直方向表示幅Ｙwi
dth （＝垂直方向アドレス幅）、及びＣＬＴＢａｎｋ指
定データを、図２に示されるビットマップアトリビュー
トメモリ部２１８から読み込み、ヒットバッファ１１１
４に順次スタックしてゆく。そして、アトリビュートコ
ントローラ１１１３は、ＤＰ−ＲＡＭコントローラ１１
０１から１つのビットマップデータにつき図１に示され
るＤＰ−ＲＡＭ１０４からＡ面用ラインバッファ部１１
０３_A 又はＢ面用ラインバッファ部１１０３_B への読込
みが終了したことを示す制御信号１１２１が入力される
毎に、優先順位の低いビットマップデータから順に、そ
のビットマップデータに対応する各データＸdisp、Ｙdi
sp、Ｘmem 、Ｙmem 、Ｘwidth 、及びＹwidth をヒット
バッファ１１１４から順次読み出し、それらをレジスタ
１１１５〜１１２０に順次書き込む。これと同時に、こ
れらのデータに対応する優先順位番号を示す制御信号１
１２２を、ＤＰ−ＲＡＭコントローラ１１０１に出力す
る。

【００７３】次に図１１のＤＰ−ＲＡＭコントローラ１
１０１は、アトリビュートコントローラ１１１３により
レジスタ１１１７〜１１２０に順次書き込まれるＢＭ−
Ａ面又はＢＭ−Ｂ面用の各ビットマップデータの水平方
向先頭アドレスＸmem 、垂直方向先頭アドレスＹmem 、
水平方向表示幅Ｘwidth 、垂直方向表示幅Ｙwidth 、及
び垂直方向先頭表示位置Ｙdispを読み込み、それらに基
づき、図１のＤＰ−ＲＡＭ１０４に対して、１次元アド
レス表現されたＤＰ−ＲＡＭアドレス１１０４とＤＰ−
ＲＡＭリードイネーブル信号１１０５を出力する。

【００７４】更に、図１１のラインバッファコントロー
ラ１１０２は、レジスタ１１１９と１１１６に順次書き
込まれるＢＭ−Ａ面又はＢＭ−Ｂ面用の各ビットマップ
データの水平方向表示幅Ｘwidth と水平方向先頭表示位
置Ｘdispに基づいて、図１１のＡ面用ラインバッファ部
１１０３_A 又はＢ面用ラインバッファ部１１０３_B に対
し、ライトアドレス１１０７、ライトＡイネーブル信号
１１０８_A 、ライトＢイネーブル信号１１０８_B 、リー
ドアドレス１１０９、及びリードイネーブル信号１１１
０を出力する。

【００７５】図１３は、アトリビュートコントローラ１
１１３が実行する処理を示す動作フローチャートであ
る。この動作フローチャートは、各水平期間（図８参
照）の先頭において図２のデコーダ部２１３が出力する
水平同期カウンタ値が０００ｈとなるのに同期して起動
される。

【００７６】まず、アトリビュートコントローラ１１１
３は、ステップ１３０１〜１３０７で、優先順位の高い
順に現在の水平表示期間内で処理可能な分のビットマッ
プデータにつき、各ビットマップデータに対応するデー
タＸdisp、Ｙdisp、Ｘmem 、Ｙmem 、Ｘwidth 、Ｙwidt
h 、及びＣＬＴＢａｎｋ指定データを、図２に示される
ビットマップアトリビュートメモリ部２１８から読み込
み、ヒットバッファ１１１４に順次スタックする処理を
実行する。

【００７７】始めに、ステップ１３０１で、アトリビュ
ートコントローラ１１１３は、現在の水平表示期間内で
処理されるビットマップデータの数をカウントするため
の変数ＳＰ＃に初期値０をセットすると共に、表示ドッ
ト数（これも変数である）にも初期値０をセットする。

【００７８】次に、ステップ１３０２で、アトリビュー
トコントローラ１１１３は、ビットマップアトリビュー
トメモリ部２１８から、優先順位の最も高いビットマッ
プ画像のデータセットを読み込む。ビットマップアトリ
ビュートメモリ部２１８上では、各ビットマップ画像の
データセットは、例えばアドレスの低い順に優先順位の
高いビットマップ画像のデータセットが記憶されてい
る。

【００７９】ステップ１３０３では、アトリビュートコ
ントローラ１１１３は、ステップ１３０１で読み出した
データセットの値を判定することにより、図２のデコー
ダ部２１３が出力する現在の垂直同期カウンタ値によっ
て示される現在の走査線位置上に、ステップ１３０１で
読み出したデータセットに対応するビットマップ画像が
位置するか（ヒットするか）否かを判定する（図９(a)
参照）。

【００８０】ステップ１３０３の判定がＮＯならば、ア
トリビュートコントローラ１１１３は、ステップ１３０
７を実行して、次の優先順位のビットマップデータに対
する処理が実行される。

【００８１】ステップ１３０３の判定がＹＥＳならば、
アトリビュートコントローラ１１１３は、ステップ１３
０４で、表示ドット数にステップ１３０１で読み出した
ビットマップデータの水平方向表示幅Ｘwidth の値を加
算する。この水平方向表示幅Ｘwidth は、現在の走査線
位置上に存在するステップ１３０１で読み出したデータ
セットに対応するビットマップ画像の水平方向のドット
数を表わしている。

【００８２】ステップ１３０５では、アトリビュートコ
ントローラ１１１３は、表示ドット数が２５６ドットを
超えたか否かを判定する。この判定処理は、現在の水平
表示期間において今までに読み出されたビットマップ画
像について、処理される表示ドット数の累計値が２５６
ドットを超えた場合には、ＶＤＰ１０２の処理能力を超
えるため、現在の水平表示期間においては、現在の優先
度より低い優先度を有するビットマップ画像については
処理しないことを示している。

【００８３】ステップ１３０５の判定がＮＯならば、ス
テップ１３０６において、アトリビュートコントローラ
１１１３は、ステップ１３０１でビットマップアトリビ
ュートメモリ部２１８から読み込んだデータセットをヒ
ットバッファ１１１４にストアする。

【００８４】ステップ１３０７では、アトリビュートコ
ントローラ１１１３は、変数ＳＰ＃の値を＋１インクリ
メントする。ステップ１３０８では、アトリビュートコ
ントローラ１１１３は、変数ＳＰ＃の値が、最大ビット
マップ数２５５に達したか否かを判定する。

【００８５】ステップ１３０８の判定がＹＥＳならば、
アトリビュートコントローラ１１１３は、後述するステ
ップ１３０９を実行する。ステップ１３０８の判定がＮ
Ｏならば、アトリビュートコントローラ１１１３は、ス
テップ１３０２の実行に戻り、次の優先度を有するビッ
トマップ画像のデータセットに対する処理を実行する。

【００８６】以上の処理が繰り返される結果、ステップ
１３０５又は１３０８の判定がＹＥＳとなった時点で、
ヒットバッファ１１１４に、現在の水平表示期間で処理
可能な優先順位の高い順に現在の水平表示期間内で処理
可能な分のビットマップ画像のデータセットがスタック
されることになる。

【００８７】次に、図１３のステップ１３０９〜１３１
３においては、アトリビュートコントローラ１１１３
は、ＤＰ−ＲＡＭコントローラ１１０１から１つのビッ
トマップデータにつき図１に示されるＤＰ−ＲＡＭ１０
４からＡ面用ラインバッファ部１１０３_A 又はＢ面用ラ
インバッファ部１１０３_B への読込みが終了したことを
示す制御信号１１２１が入力される毎に、優先順位の低
いビットマップデータから順に、そのビットマップデー
タに対応する各データＸdisp、Ｙdisp、Ｘmem 、Ｙmem
、Ｘwidth 、及びＹwidth をヒットバッファ１１１４
から順次読み出し、それらをレジスタ１１１５〜１１２
０に順次書き込む処理を実行する。

【００８８】始めに、ステップ１３０９では、アトリビ
ュートコントローラ１１１３は、優先順位の最も低いビ
ットマップ画像のデータセットを、ヒットバッファ１１
１４から読み出す。

【００８９】ステップ１３１０においては、アトリビュ
ートコントローラ１１１３は、上記データセットの一部
である水平方向先頭表示位置Ｘdisp、垂直方向先頭表示
位置Ｙdisp、水平方向先頭アドレスＸmem 、垂直方向先
頭アドレスＹmem 、水平方向表示幅Ｘwidth （＝水平方
向アドレス幅）、と垂直方向表示幅Ｙwidth （＝垂直方
向アドレス幅）の各データを、レジスタ１１１５〜１１
２０にストアする。これと同時に、アトリビュートコン
トローラ１１１３は、これらのデータセットに対応する
優先順位番号を、ＤＰ−ＲＡＭコントローラ１１０１に
出力する。

【００９０】ステップ１３１１では、アトリビュートコ
ントローラ１１１３は、上述のデータセットの一部であ
る２ビットのＣＬＴＢａｎｋ指定データに基づいて、図
７に示されるように、図６(c) に示されるＢＭ用ＣＬＴ
Ｂａｎｋレジスタ内の４つのバンクデータのうちの１つ
を読み出し、それを特には図示しない出力用のバンクレ
ジスタに設定する。ＣＰＵ１０１は、後述するように
（図１７参照）、図２のＶＤＰ１０２内に設けられる図
６(c) に示されるＢＭ用ＣＬＴＢａｎｋレジスタに対し
て、それぞれ４ビットからなる４種類のバンクデータ
を、予め登録することができる。

【００９１】このように、本実施例においては、ＣＬＴ
Ｂａｎｋ指定データによってＢＭ用ＣＬＴＢａｎｋレジ
スタ内のバンクデータを指定し、そのバンクデータによ
ってカラールックアップテーブル部２０９をアクセスす
る構成を有するため、ＣＬＴＢａｎｋ指定データを記憶
するビットマップアトリビュートメモリ部２１８の記憶
容量を小さくすることができる。

【００９２】ステップ１３１２では、アトリビュートコ
ントローラ１１１３は、ヒットバッファ１１１４の内容
が空になったか否かを判定し、この判定がＮＯならば、
更にステップ１３１３で、ＤＰ−ＲＡＭコントローラ１
１０１からステップ１３１０でレジスタ１１１５〜１１
２０にストアしたデータセットについて図１に示される
ＤＰ−ＲＡＭ１０４からＡ面用ラインバッファ部１１０
３_A 又はＢ面用ラインバッファ部１１０３_B への読込み
が終了したことを示す制御信号１１２１の入力を待つ。

【００９３】制御信号１１１２が入力してステップ１３
１３の判定がＹＥＳとなると、アトリビュートコントロ
ーラ１１１３は、ステップ１３０９の処理の実行に戻
り、次に優先度が高いビットマップ画像に対応するデー
タセットをヒットバッファ１１１４から読み出し、ＤＰ
−ＲＡＭコントローラ１１０１及びラインバッファコン
トローラ１１０２に引き渡す。

【００９４】以上のようにして、アトリビュートコント
ローラ１１１３によってヒットバッファ１１１４からレ
ジスタ１１１５〜１１２０に優先度の低い順に供給され
る処理可能なビットマップ画像に対応するデータセット
に基づき、ＤＰ−ＲＡＭコントローラ１１０１及びライ
ンバッファコントローラ１１０２が、図１に示されるＤ
Ｐ−ＲＡＭ１０４から、上記ビットマップ画像に対応す
るビットマップデータを、Ａ面用ラインバッファ部１１
０３_A 又はＢ面用ラインバッファ部１１０３_Bに上書き
する形式で順次書き込むことにより、優先度の高いビッ
トマップ画像が上に重なる形式で表示画面へのビットマ
ップ画像の表示が実現される。

【００９５】図１４は、ラインバッファコントローラ１
１０２（ビットマップジェネレータ部２０６）の動作タ
イミングチャートであり、図１５及び図１６は、ＤＰ−
ＲＡＭコントローラ１１０１の動作フローチャートであ
る。

【００９６】始めに、ＤＰ−ＲＡＭコントローラ１１０
１は、各水平期間（図８参照）の先頭において図２のデ
コーダ部２１３が出力する水平同期カウンタ値が０００
ｈとなるのに同期して、図１５に示される動作フローチ
ャートを起動する。

【００９７】そして、ＤＰ−ＲＡＭコントローラ１１０
１は、まず、水平同期カウンタ値が図１４(b) に示され
るように０００ｈ〜１ＦＦｈまで変化する水平期間内の
前半期間において、図１５のステップ１５０１で、ＢＭ
−Ｂ面のためのＤＰ−ＲＡＭアドレス算出処理を実行す
る。

【００９８】ＤＰ−ＲＡＭコントローラ１１０１は、図
１０に示されるＢＭ−Ａ面とＢＭ−Ｂ面の境界を優先順
位番号により判定するための境界レジスタを内蔵してお
り、この値は、ＣＰＵ１０１から設定することができ
る。そして、前述したように、アトリビュートコントロ
ーラ１１１３は、ヒットバッファ１１１４から、優先順
位の低いビットマップ画像から順に、それに対応するデ
ータセットをレジスタ１１１５〜１１２０にストアす
る。ここで、図３及び図１０からわかるように、ＢＭ−
Ｂ面を用いて表示されるビットマップ画像の方が優先順
位が低い。従って、一般に、ＢＭ−Ｂ面のデータセット
から順に、処理されることになる。

【００９９】図１６は、ＤＰ−ＲＡＭアドレス算出処理
において繰り返し実行される動作フローチャートであ
る。まず、ＤＰ−ＲＡＭコントローラ１１０１は、ステ
ップ１６０１で、内部レジスタNextＶに、図２のデコー
ダ部２１３が出力する現在の垂直同期カウンタ値をセッ
トする。

【０１００】次に、ＤＰ−ＲＡＭコントローラ１１０１
は、ステップ１６０２で、図１のＤＰ−ＲＡＭ１０４に
出力するＤＰ−ＲＡＭリードイネーブル信号１１０５を
ハイレベルに立ち上げる。

【０１０１】また、ＤＰ−ＲＡＭコントローラ１１０１
は、ステップ１６０３で、出力アドレス数をカウントす
るための内部レジスタｎの値を０に初期化する。その
後、ＤＰ−ＲＡＭコントローラ１１０１は、ステップ１
６０６で、内部レジスタ値ｎを＋１ずつ順次インクリメ
ントしながら、ステップ１６０７で、ｎの値がレジスタ
１１１９にセットされたＢＭ−Ｂ面用のビットマップデ
ータの水平方向の表示範囲である水平方向表示幅値Ｘwi
dth を超えたと判断するまで、ステップ１６０４で、内
部レジスタ値NextＶにより表わされる現在の走査線位置
上に存在するＢＭ−Ｂ面用のビットマップデータの各表
示位置に対応するＤＰ−ＲＡＭ１０４上での１次元アド
レスであるＤＰ−ＲＡＭアドレス１１０４を順次算出
し、ステップ１６０５で、その算出したＤＰ−ＲＡＭア
ドレス１１０４を図１のＤＰ−ＲＡＭ１０４に順次出力
すると共に、その出力を示す制御信号１１１２をライン
バッファコントローラ１１０２に順次出力する。

【０１０２】この場合に、ＤＰ−ＲＡＭコントローラ１
１０１は、ステップ１６０４で、レジスタ１１１７、１
１１８、１１２０、及び１１１６にセットされている、
ＢＭ−Ｂ面用の、各々２次元のアドレス表現で定義され
ている水平方向先頭アドレスＸmem 、垂直方向先頭アド
レスＹmem と、垂直方向表示幅Ｙwidth 、及び垂直方向
先頭表示位置Ｙdispを読み込み、それらに基づいて、次
のようにして、１次元のＤＰ−ＲＡＭアドレス１１０４
を算出する。

【０１０３】まず、ＤＰ−ＲＡＭ１０４の水平方向のア
ドレス幅は、水平方向アドレス最大値Ｘ mem＿width
（本実施例においては５１２ドットアドレス）であるた
め、図９(b) より、２次元アドレス表現において垂直方
向先頭アドレス値Ｙmem が含まれる行アドレスの左端位
置に対応するＤＰ−ＲＡＭ１０４上での１次元アドレス
値は、（Ｙmem ×Ｘ mem＿width ）となる。

【０１０４】また、図９(a) 及び(b) の関係から、表示
画面上での表示位置が垂直方向に１走査線分下に移動す
ると、ＤＰ−ＲＡＭ１０４上においては１次元アドレス
表現でＸ mem＿width ドットアドレス分だけアドレスが
進む。そして、内部レジスタ値NextＶにより表わされる
現在の走査線位置は、垂直方向先頭表示位置値Ｙdispか
ら（NextＶ−Ｙdisp）本分だけ進んだ位置に対応する。
従って、内部レジスタ値NextＶで表わされる現在の走査
線上の表示画面の左端位置に対応するＤＰ−ＲＡＭ１０
４上の１次元アドレスは、レジスタ１１１８にセットさ
れた２次元アドレス表現におけるＢＭ−Ｂ面用の垂直方
向先頭アドレス値Ｙmem が含まれる行アドレスの左端位
置に対応するＤＰ−ＲＡＭ１０４上の１次元アドレスか
ら、｛（NextＶ−Ｙdisp）×Ｘ mem＿width ｝ドットア
ドレス分だけ進んだアドレスとなる。

【０１０５】更に、内部レジスタ値NextＶによって表わ
される現在の走査線上の現在処理中のＢＭ−Ｂ面のビッ
トマップデータの左端表示位置に対応するＤＰ−ＲＡＭ
１０４上の１次元アドレスは、内部レジスタ値NextＶに
よって表わされる現在の走査線上の表示画面の左端位置
に対応するＤＰ−ＲＡＭ１０４上の１次元アドレスか
ら、レジスタ１１１７にセットされた２次元アドレス表
現におけるＢＭ−Ｂ面用の水平方向先頭アドレスＸmem
に対応するドットアドレス分だけ進んだアドレスとな
る。理中のＢＭ−Ｂ面用のビットマップデータが存在す
る各水平同期カウンタ値に対応する表示位置に対応する
ＤＰ−ＲＡＭ１０４上の１次元アドレスは、内部レジス
タ値NextＶによって表わされる現在の走査線上の現在処
理中のＢＭ−Ｂ面のビットマップデータの左端表示位置
に対応するＤＰ−ＲＡＭ１０４上の１次元アドレスか
ら、ｎドットアドレス分だけ進んだアドレスとなる。

【０１０６】以上の関係に基づき、ＤＰ−ＲＡＭコント
ローラ１１０１は、ステップ１６０４で、レジスタ１１
１７、１１１８、１１２０、及び１１１６にセットされ
た、ＢＭ−Ｂ面用の、各々２次元のアドレス表現で定義
されている水平方向先頭アドレスＸmem 、垂直方向先頭
アドレスＹmem と、垂直方向表示幅Ｙwidth 、及び垂直
方向先頭表示位置Ｙdispに基づいて、次式によって１次
元のＤＰ−ＲＡＭアドレス１１０４を算出する。 ＤＰ−ＲＡＭアドレス１１０４＝（NextＶ−Ｙdisp＋Ｙ
mem ）×Ｘ mem＿width ＋Ｘmem ＋ｎ ステップ１６０４〜１６０７が繰り返し実行された結
果、内部レジスタ値ｎがレジスタ１１１９にセットされ
た現在処理中のＢＭ−Ｂ面用のビットマップデータの水
平方向の表示範囲である水平方向表示幅値Ｘwidth を超
え、ステップ１６０７の判定がＹＥＳとなると、ＤＰ−
ＲＡＭコントローラ１１０１は、ステップ１６０８で、
図１のＤＰ−ＲＡＭ１０４に出力するＤＰ−ＲＡＭリー
ドイネーブル信号１１０５をローレベルに戻すと共に、
現在のビットマップデータに対する処理が終了したこと
を示す制御信号１１２１を、アトリビュートコントロー
ラ１１１３に出力する。

【０１０７】その後、ＤＰ−ＲＡＭコントローラ１１０
１は、図１５のステップ１５０１の処理内で、次にレジ
スタ１１１６〜１１２０にセットされたデータセットの
優先順位番号を、前述した図１３のステップ１３１０の
処理によりアトリビュートコントローラ１１１３から通
知された制御信号１１２２の内容と、前述したＤＰ−Ｒ
ＡＭコントローラ１１０１に内蔵される特には図示しな
い境界レジスタの内容に基づいて判定することにより、
次に処理されるデータセットに対応するビットマップ画
像が、ＢＭ−Ｂ面のものなのかＢＭ−Ａ面のものなのか
を判定する。

【０１０８】そして、ＤＰ−ＲＡＭコントローラ１１０
１は、次に処理されるデータセットに対応するビットマ
ップ画像が、まだＢＭ−Ｂ面のものであると判定した場
合には、更に、図１６の動作フローチャートに基づい
て、上述したＢＭ−Ｂ面に対応する処理を繰り返し実行
する。

【０１０９】逆に、ＤＰ−ＲＡＭコントローラ１１０１
は、次に処理されるデータセットに対応するビットマッ
プ画像が、ＢＭ−Ａ面のものとなったと判定した場合に
は、図１５のステップ１５０１の処理を終了して、ステ
ップ１５０２の処理の実行に移る。

【０１１０】上述のＤＰ−ＲＡＭコントローラ１１０１
による図１５のステップ１５０１の処理の一部である図
１６のステップ１６０４〜１６０７の繰り返し動作と並
行して、図１１のラインバッファコントローラ１１０２
は、次のような動作を実行する。

【０１１１】まず図１１に示されるＢ面用ラインバッフ
ァ部１１０３_B 内の図１２(a) に示されるライト用ライ
ンバッファ１２０１_B は、図９(a) に示される表示画面
の１走査線分に対応するアドレス０〜Ｘdisp＿width
（＝水平方向表示位置最大値）を有している。一方、Ｂ
Ｍ−Ｂ面のビットマップデータの左端表示位置はレジス
タ１１１５にセットされた水平方向先頭表示位置Ｘdisp
に等しく、またＢＭ−Ｂ面のビットマップデータの水平
方向表示幅はレジスタ１１１９にセットされたデータＸ
width である（共に図９(a) 参照）。このため、ＢＭ−
Ｂ面用のビットマップデータが格納されるライト用ライ
ンバッファ１２０１_B のアドレス範囲は、ＸdispからＸ
disp＋Ｘwidth までの範囲となる。

【０１１２】そこで、ラインバッファコントローラ１１
０２は、まず、ＤＰ−ＲＡＭコントローラ１１０１が図
１５のステップ１５０１の各処理タイミングの最初に図
１６のステップ１６０５を実行することによって出力し
た制御信号１１１２に同期して、ライトアドレス１１０
７を出力するためのラインバッファコントローラ１１０
２が内蔵するアドレスカウンタに、レジスタ１１１５に
セットされた現在処理中のＢＭ−Ｂ面のビットマップ画
像用の水平方向先頭表示位置値Ｘdispをセットすると共
に、ライトＢイネーブル信号１１０８_B を、図１４(c)
に示されるようにハイレベルに立ち上げる。その後、ラ
インバッファコントローラ１１０２は、ＤＰ−ＲＡＭコ
ントローラ１１０１が図１６のステップ１６０５を繰り
返し実行することにより順次出力した各制御信号１１１
２によって、上記アドレスカウンタ値を＋１ずつインク
リメントさせることにより、そのアドレスカウンタから
図１４(e) に示されるようにＢＭ−Ｂ面用の各ライトア
ドレス１１０７を出力させる。そして、ラインバッファ
コントローラ１１０２は、上記アドレスカウンタ値がレ
ジスタ１１１９にセットされた現在処理中のＢＭ−Ｂ面
のビットマップ画像用の水平方向表示幅値Ｘwidth を超
えようとした時点で、上記アドレスカウンタをリセット
すると共に、ライトＢイネーブル信号１１０８_B を図１
４(c) に示されるようにローレベルに戻す。

【０１１３】なお、ラインバッファコントローラ１１０
２は、ＤＰ−ＲＡＭコントローラ１１０１から特には図
示しない制御信号によって通知を受けることにより、現
在ＢＭ−Ｂ面のビットマップデータが処理されているか
ＢＭ−Ａ面のビットマップデータが処理されているかを
判別することができる。

【０１１４】この結果、ＤＰ−ＲＡＭコントローラ１１
０１が図１５のステップ１５０１の処理の一部である図
１６のステップ１６０４〜１６０７の一連の処理の繰返
しによって出力したＤＰ−ＲＡＭアドレス１１０４に基
づいて図１のＤＰ−ＲＡＭ１０４から出力された１水平
表示期間分のＢＭ−Ｂ面用の各ビットマップデータであ
る各ＤＰ−ＲＡＭデータ１１０６が、図１１に示される
Ｂ面用ラインバッファ部１１０３_B 内の図１２(a) に示
されるライト用ラインバッファ１２０１_B の、Ｘdispか
らＸdisp＋Ｘwidth までのアドレス範囲に、上書きされ
る形式で順次書き込まれる。

【０１１５】この結果、ＤＰ−ＲＡＭコントローラ１１
０１が、次にレジスタ１１１５〜１１２０にセットされ
たデータセットに対応するビットマップ画像が、まだＢ
Ｍ−Ｂ面のものであると判定することにより、上述の処
理が繰り返され、ＢＭ−Ｂ面用の複数のビットマップデ
ータが優先順位の低い順にライト用ラインバッファ１２
０１_B に上書きされた場合には、優先度の高いＢＭ−Ｂ
面のビットマップ画像が上に重なる形式でＢＭ−Ｂ面の
表示画面へのビットマップ画像の表示が実現されること
になる。

【０１１６】次に前述したようにして、ＤＰ−ＲＡＭコ
ントローラ１１０１が、次にレジスタ１１１５〜１１２
０にセットされたデータセットに対応するビットマップ
画像が、ＢＭ−Ａ面のものとなったと判定することによ
り、図１５のステップ１５０１のＢＭ−Ｂ面のためのＤ
Ｐ−ＲＡＭアドレス算出処理を終了すると、続いて、図
１５のステップ１５０２において、ＢＭ−Ａ面のための
ＤＰ−ＲＡＭアドレス算出処理を実行する。ここでは、
ＤＰ−ＲＡＭコントローラ１１０１は、ステップ１５０
１の場合と同様、レジスタ１１１７〜１１２０、１１１
６にセットされたＢＭ−Ａ面用の水平方向先頭アドレス
Ｘmem 、垂直方向先頭アドレスＹmem 、水平方向表示幅
Ｘwidth 、垂直方向表示幅Ｙwidth 、及び垂直方向先頭
表示位置Ｙdispを読み込み、それらを用いて、図１６の
動作フローチャートを実行することにより、図１のＤＰ
−ＲＡＭ１０４に対して、ＢＭ−Ａ面のビットマップデ
ータを読み出すための、１次元アドレス表現されたＤＰ
−ＲＡＭアドレス１１０４とＤＰ−ＲＡＭリードイネー
ブル信号１１０５を出力する。

【０１１７】上述のＤＰ−ＲＡＭコントローラ１１０１
による図１５のステップ１５０２の処理の一部である図
１６のステップ１６０４〜１６０７の繰り返し動作と並
行して、図１１のラインバッファコントローラ１１０２
は、ＢＭ−Ｂ面の場合と同様にして、次のような処理を
実行する。

【０１１８】即ち、ラインバッファコントローラ１１０
２は、まず、ＤＰ−ＲＡＭコントローラ１１０１が図１
５のステップ１５０２の各処理タイミングの最初に図１
６のステップ１６０５を実行することにより出力した制
御信号１１１２に同期して、ライトアドレス１１０７を
出力するためのラインバッファコントローラ１１０２が
内蔵するアドレスカウンタに、レジスタ１１１５にセッ
トされた現在処理中のＢＭ−Ａ面のビットマップ画像用
の水平方向先頭表示位置値Ｘdispをセットすると共に、
ライトＡイネーブル信号１１０８_A を、図１４(d) に示
されるようにハイレベルに立ち上げる。その後、ライン
バッファコントローラ１１０２は、ＤＰ−ＲＡＭコント
ローラ１１０１が図１６のステップ１６０５を繰り返し
実行することにより順次出力した各制御信号１１１２に
よって、上記アドレスカウンタ値を＋１ずつインクリメ
ントさせることにより、そのアドレスカウンタから図１
４(e) に示されるようにＢＭ−Ａ面用の各ライトアドレ
ス１１０７を出力させる。そして、ラインバッファコン
トローラ１１０２は、上記アドレスカウンタ値がレジス
タ１１１９にセットされた現在処理中のＢＭ−Ａ面のビ
ットマップ画像用の水平方向表示幅値Ｘwidth を超えよ
うとした時点で、上述のアドレスカウンタをリセットす
ると共に、ライトＡイネーブル信号１１０８_A を図１４
(d) に示されるようにローレベルに戻す。

【０１１９】この結果、ＤＰ−ＲＡＭコントローラ１１
０１が図１５のステップ１５０２の処理の一部である図
１６のステップ１６０４〜１６０７の一連の処理の繰返
しによって出力したＤＰ−ＲＡＭアドレス１１０４に基
づいて図１のＤＰ−ＲＡＭ１０４から出力された１水平
表示期間分のＢＭ−Ａ面用の各ビットマップデータであ
る各ＤＰ−ＲＡＭデータ１１０６が、図１１に示される
Ａ面用ラインバッファ部１１０３_A 内の図１２(b) に示
されるライト用ラインバッファ１２０１_A の、Ｘdispか
らＸdisp＋Ｘwidth までのアドレス範囲に、上書きされ
る形式で順次書き込まれる。

【０１２０】ＤＰ−ＲＡＭコントローラ１１０１は、レ
ジスタ１１１５〜１１２０にデータセットがセットされ
なくなることにより、図１５のステップ１５０２のＢＭ
−Ａ面のためのＤＰ−ＲＡＭアドレス算出処理を終了す
ると、現在の水平期間における処理を終了する。

【０１２１】ここまで説明した動作からは独立して、ラ
インバッファコントローラ１１０２は、図８に示される
現在の水平表示期間において図２のデコーダ部２１３か
ら出力される水平同期カウンタ値が図１４(b) に示され
るように０００ｈ〜０ＦＦｈまで変化するのに同期し
て、図１４(f) に示されるようにリードイネーブル信号
１１１０をハイレベルに立ち上げると共に、図１４(g)
に示されるように００ｈ〜ＦＦｈまで変化するリードア
ドレス１１０９を出力する。

【０１２２】リードイネーブル信号１１１０とリードア
ドレス１１０９は、図１１に示されるＡ面用ラインバッ
ファ部１１０３_A 内の図１２(a) に示されるリード用ラ
インバッファ１２０２_A と、図１１に示されるＢ面用ラ
インバッファ部１１０３_B 内の図１２(b) に示されるリ
ード用ラインバッファ１２０２_B に入力される。

【０１２３】ここで、前述したようにして図１１に示さ
れるＡ面用ラインバッファ部１１０３_A 内の図１２(a)
に示されるライト用ラインバッファ１２０１_A と図１１
に示されるＢ面用ラインバッファ部１１０３_B 内の図１
２(b) に示されるライト用ラインバッファ１２０１_B に
それぞれ書込まれたＢＭ−Ａ面用及びＢＭ−Ｂ面用の各
ビットマップデータ群は、図１４(a) に示されるように
水平ブランク信号１２０３がハイレベルからローレベル
に戻る各水平期間の先頭タイミングで、ライト用ライン
バッファ１２０１_A 又は１２０１_B と同じサイズ（０〜
Ｘdisp＿widthアドレス）を有する図１２(a) に示され
るリード用ラインバッファ１２０２_A 及び図１２(b) に
示されるリード用ラインバッファ１２０２_B に、それぞ
れラッチされる。なお、水平ブランク信号１２０３は、
水平ブランク期間（図８参照）でハイレベルとなる信号
であり、図２のデコーダ部２１３から出力される。

【０１２４】従って、前述したハイレベルのリードイネ
ーブル信号１１１０と共に００ｈ〜ＦＦｈまで変化する
リードアドレス１１０９により、リード用ラインバッフ
ァ１２０２_A 及び１２０２_B のそれぞれから、１水平表
示期間＝２５６ドット分（図８及び図９(a) 参照）のＢ
Ｍ−Ａ面のためのビットマップデータ１１１１_A とＢＭ
−Ｂ面のためのビットマップデータ１１１１_B が、並列
に図２のプライオリティコントローラ部２０８に出力さ
れる。

【０１２５】プライオリティコントローラ部２０８は、
各水平表示期間内の各ドット毎に、上述のリード用ライ
ンバッファ１２０２_A 及び１２０２_B から出力される２
つのビットマップデータ１１１１_A 及び１１１１_B と、
図２のオブジェクトジェネレータ部２０４、バックグラ
ウンドジェネレータ部２０５内の各ラインバッファから
出力されるオブジェクトデータ及びバックグラウンドデ
ータのうちの１つを、予め定められたプライオリティ
（優先順位）に従って選択して出力する。

【０１２６】プライオリティコントローラ部２０８が、
例えばオブジェクト又はバックグラウンドの色コードを
選択した場合、その色コードがカラールックアップテー
ブル部２０９に出力されるのに同期して、オブジェクト
ジェネレータ部２０４又はバックグラウンドジェネレー
タ部２０５内の特には図示しない出力用のバンクレジス
タに設定された上記選択オブジェクト又は選択バックグ
ラウンドに対応するバンクデータがカラールックアップ
テーブル部２０９に入力させられる。同様に、プライオ
リティコントローラ部２０８が、例えばビットマップの
色コードを選択した場合、その色コードがカラールック
アップテーブル部２０９に出力されるのに同期して、ビ
ットマップジェネレータ部２０６内の特には図示しない
出力用のバンクレジスタに設定された上記選択オブジェ
クト又は選択バックグラウンドに対応するバンクデータ
が、カラールックアップテーブル部２０９に入力させら
れる。このバンクデータは、図２に示されるビットマッ
プジェネレータ部２０６内の図１１に示されるアトリビ
ュートコントローラ１１１３が、前述の図１３のステッ
プ１３１１を実行し、ヒットバッファ１１１４内の該当
するＣＬＴＢａｎｋ指定データ（図１０）に基づいて図
６(c) に示されるＢＭ用ＣＬＴＢａｎｋレジスタをアク
セスすることにより、特には図示しない出力用のバンク
レジスタに設定される。

【０１２７】なお、ライト用ラインバッファ１２０１_A
及び１２０１_B と、リード用ラインバッファ１２０２_A
及び１２０２_B は、前述したように、１水平表示期間で
はなく１水平期間（図８参照）分のアドレスエリア０〜
Ｘdisp＿width （＝水平方向表示位置最大値）を有して
いる。従って、ラインバッファコントローラ１１０２が
出力するリードアドレス１１０９の最大値をＦＦｈより
大きく設定することにより、図１のテレビ１１１に水平
方向２５６ドット以上の表示画面を表示させることもで
きる。また、内部レジスタ値NextＶにより表わされる現
在の走査線位置がＢＭ−Ａ面用又はＢＭ−Ｂ面用の各ビ
ットマップデータの垂直方向の表示範囲に含まれている
限り、その走査線位置が図８又は図９(a) に示される２
２４ドットの垂直表示期間を超えても、各ビットマップ
データ群のＡ面用ラインバッファ部１１０３_A 及びＢ面
用ラインバッファ部１１０３_B への転送は行われるた
め、設定により、図１のテレビ１１１に、垂直方向２２
４ドット以上の表示画面を表示させることもできる。

【０１２８】図１７は、図１に示されるＣＰＵ１０１が
図１に示されるＶＤＰ１０２内の図２に示されるビット
マップアトリビュートメモリ部２１８に図１０に示され
る各データを転送する場合に実行する処理を示す動作フ
ローチャートである。この転送動作は、例えば垂直ブラ
ンク期間（図８参照）内に実行される。

【０１２９】まず、ＣＰＵ１０１は、ステップ１７０１
において、ＢＭ−Ａ面用の前述した水平方向先頭アドレ
スＸmem 、垂直方向先頭アドレスＹmem 、水平方向先頭
表示位置Ｘdisp、垂直方向先頭表示位置Ｙdisp、水平方
向アドレス幅Ｘwidth （＝水平方向表示幅）、垂直方向
アドレス幅Ｙwidth （＝垂直方向表示幅）、及びＣＬＴ
Ｂａｎｋ指定データを、図２のＣＰＵインタフェース部
２０１、データバス３１６、及びアドレスバス３１５を
介して、ビットマップジェネレータ部２０６が管理する
境界レジスタの値以下の優先順位番号を有するビットマ
ップアトリビュートメモリ部２１８内の所望の優先順位
番号領域に、転送する。

【０１３０】同様に、ＣＰＵ１０１は、ステップ１７０
２において、ＢＭ−Ｂ面用の前述した水平方向先頭アド
レスＸmem 、垂直方向先頭アドレスＹmem 、水平方向先
頭表示位置Ｘdisp、垂直方向先頭表示位置Ｙdisp、水平
方向アドレス幅Ｘwidth （＝水平方向表示幅）、及び垂
直方向アドレス幅Ｙwidth （＝垂直方向表示幅）、及び
ＣＬＴＢａｎｋ指定データを、図２のＣＰＵインタフェ
ース部２０１、データバス２１７、及びアドレスバス２
１６を介して、ビットマップジェネレータ部２０６が管
理する境界レジスタの値より大きい優先順位番号を有す
るビットマップアトリビュートメモリ部２１８内の所望
の優先順位番号領域に、転送する。

【０１３１】次に、ＣＰＵ１０１は、ユーザによる図１
のコントロールパッド１１３を使用した特には図示しな
いビットマップデータに対する操作が、スクロール操作
であるかスプライト操作であるかを判定する。

【０１３２】そして、ＣＰＵ１０１は、ユーザが任意の
ビットマップ画像に対してスプライト操作を行ったと判
定した場合には、ステップ１７０４において、ＢＭ−Ａ
面又はＢＭ−Ｂ面のうち目的のビットマップデータが表
示されている表示面に対応して図２のビットマップアト
リビュートメモリ部２１８に記憶されている上記ビット
マップ画像に対応する優先順位番号領域の水平方向先頭
表示位置Ｘdisp又は垂直方向先頭表示位置Ｙdispを、ユ
ーザによるコントロールパッド１１３に対する操作に応
じて変更する。実際には、ＣＰＵ１０１は、変更した新
たな水平方向先頭表示位置Ｘdisp又は垂直方向先頭表示
位置Ｙdispを、図２のＣＰＵインタフェース部２０１、
データバス２１７、及びアドレスバス２１６を介して、
ビットマップアトリビュートメモリ部２１８の対応する
記憶位置（図１０参照）に転送する。

【０１３３】この結果、図１のＤＰ−ＲＡＭ１０４の記
憶内容を変更することなく、ＢＭ−Ａ面又はＢＭ−Ｂ面
上でのビットマップの表示位置を任意に変更することが
できる。

【０１３４】一方、ＣＰＵ１０１は、ユーザが任意のビ
ットマップ画像に対してスクロール操作を行ったと判定
した場合は、ステップ１７０５において、ＢＭ−Ａ面又
はＢＭ−Ｂ面のうち目的のビットマップデータが表示さ
れている表示面に対応して図２のビットマップアトリビ
ュートメモリ部２１８に記憶されている上記ビットマッ
プ画像に対応する優先順位番号領域の水平方向先頭アド
レスＸmem 又は垂直方向先頭アドレスＹmem を、ユーザ
によるコントロールパッド１１３に対する操作に応じて
変更する。実際は、ＣＰＵ１０１は、変更した新たな水
平方向先頭アドレスＸmem 又は垂直方向先頭アドレスＹ
mem を、図２のＣＰＵインタフェース部２０１、データ
バス２１７、及びアドレスバス２１６を介して、ビット
マップアトリビュートメモリ部２１８の対応する記憶位
置（図１０参照）に転送する。

【０１３５】この結果、例えば、Ａ面又はＢ面の表示画
面上での表示範囲を固定したまま、その表示範囲内で任
意のビットマップを水平方向又は垂直方向にスクロール
させることができる。

【０１３６】このようにして、本実施例では、ビットマ
ップデータを面積の大きなオブジェクトとして用いる場
合にはビットマップデータに対して上述のスプライト操
作を実行すればよく、一方、ビットマップデータを背景
として用いる場合にはビットマップデータに対して上述
のスクロール操作を実行すればよい。このように、本実
施例では、ビットマップデータをオブジェクト的にもバ
ックグラウンド的にも用いることができるようになる。

【０１３７】しかも、オブジェクトデータの場合と同様
に、ＢＭ−Ａ面及びＢＭ−Ｂ面のそれぞれの表示画面上
で、複数のビットマップ画像を優先順位を付けながら合
成して表示させることができる。

【０１３８】この場合、各ビットマップ画像のサイズ
は、水平方向アドレス幅Ｘwidth 及び垂直方向アドレス
幅Ｙwidth （図１０参照）によって任意に指定できるた
め、例えば、大きなサイズのビットマップ画像に対して
表示位置の変更やスクロールを簡単に実行できると共
に、個々のビットマップ画像のサイズが小さければ、多
くのビットマップ画像を優先順位を付けて合成すること
ができる。

【０１３９】更に、複数のビットマップ画像をＢＭ−Ａ
面及びＢＭ−Ｂ面というように、複数の表示画面グルー
プにアサインでき、しかも、各表示画面グループに含ま
れるビットマップ画像を優先順位などによって可変させ
ることができるため、自由度の高いビットマップ画像の
合成が可能となる。 ＜他の実施例＞本発明においては、ビットマップデータ
は、必ずしも１水平表示期間分ずつ読み出される必要は
なく、１表示画面分ずつであってもよく、更にＦＩＦＯ
バッファのようなものであってもよい。

【０１４０】また、本発明においては、ビットマップデ
ータ以外のオブジェクトデータやバックグラウンドデー
タは必須ではない。

【０１４１】

【発明の効果】本発明によれば、表示範囲指定手段にお
ける画像データの表示画面上での表示範囲を変更するだ
けで、画像データ記憶手段上での画像データの記憶内容
を変更することなく、画像データの表示画面上での表示
位置を変更することが可能となる。

【０１４２】一方、読出し範囲指定手段における画像デ
ータ記憶手段からの画像データの読出し範囲を変更する
だけで、表示画面上での表示範囲を固定したままその表
示範囲内で画像データをスクロールさせることが可能と
なる。

【０１４３】この場合、本発明では、複数の画像データ
を優先順位を付けながら合成して表示させることが可能
となる。そして、例えば、大きなサイズの画像データに
対して表示位置の変更やスクロールを簡単に実行可能と
なると共に、個々の画像データのサイズが小さければ、
多くの画像データを優先順位を付けて合成することが可
能となる。

【０１４４】更に、本発明によれば、複数の画像データ
をグループに分類でき、しかも、各グループに含まれる
画像データを優先順位などによって可変させることが可
能となるため、自由度の高い画像データの合成が可能と
なる。

【０１４５】このように、本発明では、比較的面積の大
きな画像であっても、表示範囲指定手段及び読出し範囲
指定手段に１組ずつのパラメータを設定するだけで、簡
単に表示画面上での表示形態を指定することが可能とな
ると共に、面積の小さい画像も効率良く表示させること
が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例の回路の全体構成図である。

【図２】ＶＤＰの構成図である。

【図３】表示画面の階層構造の説明図である。

【図４】ＳＲＡＭのデータ構成図である。

【図５】オブジェクトアトリビュートメモリ部のデータ
構成図である。

【図６】ＣＬＴＢａｎｋレジスタの構成図である。

【図７】カラールックアップテーブル部のアクセス動作
の説明図である。

【図８】画面表示タイミングの説明図である。

【図９】表示画面とＤＰ−ＲＡＭのメモリイメージとの
関係図である。

【図１０】ビットマップアトリビュートメモリ部のデー
タ構成図である。

【図１１】ビットマップジェネレータ部の構成図であ
る。

【図１２】ラインバッファの構成図である。

【図１３】アトリビュートコントローラ１１１３の動作
フローチャートである。

【図１４】ビットマップジェネレータ部の動作タイミン
グチャートである。

【図１５】ＤＰ−ＲＡＭコントローラ１１０１の動作フ
ローチャートである。

【図１６】ＤＰ−ＲＡＭアドレス算出処理の動作フロー
チャートである。

【図１７】ＣＰＵ１０１の動作フローチャートである。

【符号の説明】

１０１ ＣＰＵ １０２ ＶＤＰ １０３ ＳＲＡＭ １０４ ＤＰ−ＲＡＭ １０５ 音源処理回路 １０６ サウンドＲＡＭ １０７ プログラム／データＲＯＭ １０８ ワークＲＡＭ １０９ エンコーダ １１０ Ｄ／Ａ変換器 １１１ テレビ １１２ プリンタ部 １１３ コントロールパッド ２０１ ＣＰＵインタフェース部 ２０２ ＳＲＡＭインタフェース部 ２０３ ＤＰ−ＲＡＭインタフェース部 ２０４ オブジェクトジェネレータ部 ２０５ バックグラウンドジェネレータ部 ２０６ ビットマップジェネレータ部２０６ ２０７ オブジェクトアトリビュートメモリ部 ２０８ プライオリティコントローラ部 ２０９ カラールックアップテーブル部 ２１０ ＲＧＢ Ｄ／Ａ変換部 ２１１ オシレータ部 ２１２ 水平／垂直同期カウンタ部 ２１３ デコーダ部 ２１４ ビデオ信号ジェネレータ部 ２１５ ＲＧＢバッファ部 ２１６ アドレスバス ２１７ データバス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の画像データを記憶する画像データ
   記憶手段と、 該画像データ記憶手段からの前記各画像データの各読出
   し範囲を指定する読出し範囲指定手段と、 前記各画像データの表示画面上での各表示範囲を指定す
   る表示範囲指定手段と、 前記画像データの表示画面上での優先順位を指定する優
   先順位指定手段と、 前記画像データ記憶手段上の前記読出し範囲指定手段に
   よって指定された各読出し範囲から前記各画像データを
   読み出す読出し制御手段と、 該読出し制御手段により読み出された各画像データを、
   前記優先順位指定手段によって指定された優先順位で、
   かつ前記表示範囲指定手段により指定される表示範囲に
   対応する表示タイミングで出力する出力制御手段と、 を有することを特徴とする画像出力装置。
2. 【請求項２】 複数の画像データを記憶する画像データ
   記憶手段と、 該画像データ記憶手段からの前記各画像データの各読出
   し範囲を指定する読出し範囲指定手段と、 前記各画像データの表示画面上での各表示範囲を指定す
   る表示範囲指定手段と、 前記画像データの表示画面上での優先順位を指定する優
   先順位指定手段と、 前記複数の画像データを所定の基準に従って複数のグル
   ープに分類する分類手段と、 前記画像データ記憶手段上の前記読出し範囲指定手段に
   よって指定された各読出し範囲から前記各画像データを
   読み出す読出し制御手段と、 該読出し制御手段により読み出された各画像データを、
   前記分類手段によって分類されるグループ単位であっ
   て、かつ前記優先順位指定手段によって指定された優先
   順位で、かつ前記表示範囲指定手段により指定される表
   示範囲に対応する表示タイミングで出力する出力制御手
   段と、 を有することを特徴とする画像出力装置。