JPH08328687A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JPH08328687A JPH08328687A JP7132129A JP13212995A JPH08328687A JP H08328687 A JPH08328687 A JP H08328687A JP 7132129 A JP7132129 A JP 7132129A JP 13212995 A JP13212995 A JP 13212995A JP H08328687 A JPH08328687 A JP H08328687A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- flip
- flop
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】製造プロセスき等のばらつきのために発生する
不正クロックを防止する。 【構成】選択信号を周期的にラッチするレジスタ部１１
−１５と、このレジスタ部１１−１５からの選択信号に
基づいてクロック信号ＡおよびＢの一方を選択する選択
部１９−２１と、選択されたクロック信号を出力クロッ
ク信号として外部に供給すると共にレジスタ部１１−１
５から得られる選択信号の変化に伴って出力クロック信
号の外部供給を一時的に停止する出力部１６−１８，２
２とを設け、シフトレジスタを構成するように縦列接続
され、選択されたクロック信号に同期して選択信号を順
次ラッチするフリップフロップ１１−１５をレジスタ部
としてさらに設け、フリップフロップ１３によってラッ
チされた選択信号を受け取るよう選択部１９−２１を接
続し、これより前段のフリップフロップ１２によってラ
ッチされた選択信号を受け取るよう出力部１６−１８，
２２を接続する。
不正クロックを防止する。 【構成】選択信号を周期的にラッチするレジスタ部１１
−１５と、このレジスタ部１１−１５からの選択信号に
基づいてクロック信号ＡおよびＢの一方を選択する選択
部１９−２１と、選択されたクロック信号を出力クロッ
ク信号として外部に供給すると共にレジスタ部１１−１
５から得られる選択信号の変化に伴って出力クロック信
号の外部供給を一時的に停止する出力部１６−１８，２
２とを設け、シフトレジスタを構成するように縦列接続
され、選択されたクロック信号に同期して選択信号を順
次ラッチするフリップフロップ１１−１５をレジスタ部
としてさらに設け、フリップフロップ１３によってラッ
チされた選択信号を受け取るよう選択部１９−２１を接
続し、これより前段のフリップフロップ１２によってラ
ッチされた選択信号を受け取るよう出力部１６−１８，
２２を接続する。
Description
【０００１】
【産業上の利用分野】本発明は、周波数が互いに異なる
２種類のクロック信号を切り替えるためのクロック切替
回路に関する。
２種類のクロック信号を切り替えるためのクロック切替
回路に関する。
【０００２】
【従来の技術】コンピュータシステムでは、クロック周
波数の変更が必要な場合がある。図５はこの場合に用い
られる従来のクロック切替回路を示す。Ｄ型フリップフ
ロップ３１−３４はクロック選択信号Ｃを周期的にラッ
チするシフトレジスタを構成する。アンドゲート３５お
よび３６並びにノアゲート３７はフリップフロップ３２
から得られるクロック選択信号Ｃの変化に伴って一時的
にマスク信号ｗを発生するマスク信号発生部を構成す
る。アンドゲート３８および３９並びにノアゲート４０
はフリップフロップ３２から得られるクロック選択信号
Ｃに基づいて第１クロック信号Ａおよび第２クロック信
号Ｂの一方を選択する選択部を構成する。ノアゲート４
１はノアゲート４０から得られるクロック信号ｘを出力
クロック信号ｏｕｔとして外部に供給すると共にこの出
力クロック信号ｏｕｔをノアゲート３７から得られるマ
スク信号ｗによって一時的に無効にする出力部を構成す
る。
波数の変更が必要な場合がある。図５はこの場合に用い
られる従来のクロック切替回路を示す。Ｄ型フリップフ
ロップ３１−３４はクロック選択信号Ｃを周期的にラッ
チするシフトレジスタを構成する。アンドゲート３５お
よび３６並びにノアゲート３７はフリップフロップ３２
から得られるクロック選択信号Ｃの変化に伴って一時的
にマスク信号ｗを発生するマスク信号発生部を構成す
る。アンドゲート３８および３９並びにノアゲート４０
はフリップフロップ３２から得られるクロック選択信号
Ｃに基づいて第１クロック信号Ａおよび第２クロック信
号Ｂの一方を選択する選択部を構成する。ノアゲート４
１はノアゲート４０から得られるクロック信号ｘを出力
クロック信号ｏｕｔとして外部に供給すると共にこの出
力クロック信号ｏｕｔをノアゲート３７から得られるマ
スク信号ｗによって一時的に無効にする出力部を構成す
る。
【０００３】このクロック切替回路の動作は図６に示さ
れる。ここで、出力クロック信号ｏｕｔの周波数がクロ
ック信号Ａの周波数に等しい状態にあるとする。この状
態でクロック選択信号Ｃが図６に示すように低レベルに
立ち下がると、この低レベルのクロック選択信号Ｃがク
ロック信号ｘの立ち上がりＰ１でフリップフロップ３１
にラッチされ、クロック信号ｘの立ち上がりＰ２でフリ
ップフロップ３２にラッチされ、クロック信号ｘの立ち
上がりＰ３でフリップフロップ３３にラッチされ、クロ
ック信号ｘの立ち上がりＰ４でフリップフロップ３４に
ラッチされる。選択部はクロック信号ｘの立ち上がりＰ
２でフリップフロップ３２から得られるクロック選択信
号Ｃに基づいてクロック信号Ｂを選択する。これ以降、
クロック信号ｘはクロック信号Ｂに同期する。
れる。ここで、出力クロック信号ｏｕｔの周波数がクロ
ック信号Ａの周波数に等しい状態にあるとする。この状
態でクロック選択信号Ｃが図６に示すように低レベルに
立ち下がると、この低レベルのクロック選択信号Ｃがク
ロック信号ｘの立ち上がりＰ１でフリップフロップ３１
にラッチされ、クロック信号ｘの立ち上がりＰ２でフリ
ップフロップ３２にラッチされ、クロック信号ｘの立ち
上がりＰ３でフリップフロップ３３にラッチされ、クロ
ック信号ｘの立ち上がりＰ４でフリップフロップ３４に
ラッチされる。選択部はクロック信号ｘの立ち上がりＰ
２でフリップフロップ３２から得られるクロック選択信
号Ｃに基づいてクロック信号Ｂを選択する。これ以降、
クロック信号ｘはクロック信号Ｂに同期する。
【０００４】フリップフロップ３２の内容はクロック信
号ｘの立ち上がりＰ２からＰ４までの期間だけフリップ
フロップ３４の内容と不一致となる。マスク信号発生部
はこの不一致が検出される期間だけ高レベルに維持され
るマスク信号ｗを発生する。すなわち、マスク信号ｗは
この期間中出力クロック信号ｏｕｔを無効する。出力ク
ロック信号ｏｕｔの周波数はマスク信号ｗの立ち下がり
後にクロック信号Ｂの周波数に等しい状態となる。
号ｘの立ち上がりＰ２からＰ４までの期間だけフリップ
フロップ３４の内容と不一致となる。マスク信号発生部
はこの不一致が検出される期間だけ高レベルに維持され
るマスク信号ｗを発生する。すなわち、マスク信号ｗは
この期間中出力クロック信号ｏｕｔを無効する。出力ク
ロック信号ｏｕｔの周波数はマスク信号ｗの立ち下がり
後にクロック信号Ｂの周波数に等しい状態となる。
【０００５】
【発明が解決しようとする課題】しかし、フリップフロ
ップ３２がフリップフロップ３４と異なるクロック選択
信号をクロック信号ｘの立ち上がりでラッチした場合、
マスク信号ｗは製造プロセスのばらつき等に依存した遅
延を伴って立ち上がる。この遅延時間ｔ２が図７に示す
ようにクロック信号ｘのパルス持続時間ｔ１よりも大き
い場合、不正クロックが出力クロック信号ｏｕｔにおい
て発生してしまう。
ップ３２がフリップフロップ３４と異なるクロック選択
信号をクロック信号ｘの立ち上がりでラッチした場合、
マスク信号ｗは製造プロセスのばらつき等に依存した遅
延を伴って立ち上がる。この遅延時間ｔ２が図７に示す
ようにクロック信号ｘのパルス持続時間ｔ１よりも大き
い場合、不正クロックが出力クロック信号ｏｕｔにおい
て発生してしまう。
【０００６】本発明の目的は製造プロセスのばらつき等
のためにクロックの切替え直後に発生する不正クロック
を防止できるクロック切替回路を提供することにある。
のためにクロックの切替え直後に発生する不正クロック
を防止できるクロック切替回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、クロッ
ク選択信号を周期的にラッチするレジスタ部と、このレ
ジスタ部から得られるクロック選択信号に基づいて第１
および第２クロック信号の一方を選択する選択部と、こ
の選択部によって選択されたクロック信号を出力クロッ
ク信号として外部に供給すると共にレジスタ部から得ら
れるクロック選択信号の変化に伴って出力クロック信号
の外部供給を一時的に停止する出力部を備え、前記レジ
スタ部はシフトレジスタを構成するように縦列接続され
前記選択部によって選択されたクロック信号に同期して
クロック選択信号を順次ラッチする複数のフリップフロ
ップを有し、前記選択部はこれら複数のフリップフロッ
プのうちの所定フリップフロップによってラッチされた
クロック選択信号を受け取るように接続され、前記出力
部は前記所定フリップフロップよりも前段のフリップフ
ロップによってラッチされたクロック選択信号を受け取
るよう接続されるクロック切替回路が提供される。
ク選択信号を周期的にラッチするレジスタ部と、このレ
ジスタ部から得られるクロック選択信号に基づいて第１
および第２クロック信号の一方を選択する選択部と、こ
の選択部によって選択されたクロック信号を出力クロッ
ク信号として外部に供給すると共にレジスタ部から得ら
れるクロック選択信号の変化に伴って出力クロック信号
の外部供給を一時的に停止する出力部を備え、前記レジ
スタ部はシフトレジスタを構成するように縦列接続され
前記選択部によって選択されたクロック信号に同期して
クロック選択信号を順次ラッチする複数のフリップフロ
ップを有し、前記選択部はこれら複数のフリップフロッ
プのうちの所定フリップフロップによってラッチされた
クロック選択信号を受け取るように接続され、前記出力
部は前記所定フリップフロップよりも前段のフリップフ
ロップによってラッチされたクロック選択信号を受け取
るよう接続されるクロック切替回路が提供される。
【０００８】
【作用】このクロック切替回路では、複数のフリップフ
ロップがシフトレジスタを構成するように縦列接続さ
れ、選択部からのクロック信号に同期してクロック選択
信号を順次ラッチする。選択部はこれらフリップフロッ
プのうちの所定フリップフロップによってラッチされた
クロック選択信号を受け取るように接続され、出力部は
所定フリップフロップよりも前段のフリップフロップに
よってラッチされたクロック選択信号を受け取るように
接続される。これにより、所定フリップフロップと前段
のフリップフロップとの段差分だけ選択部よりも先行し
てクロック選択信号の変化に出力部を応答させることが
できるため、出力部が製造プロセスのばらつき等のため
にクロック選択信号の変化に迅速に応答できない場合で
も、出力部が出力クロック信号の外部供給を停止した後
に、選択部が第１および第２クロック信号の一方を他方
に切り替えることが可能である。すなわち、出力クロッ
ク信号の外部供給中にクロック切替えを行わないため、
この切替え直後に発生する不正クロックを確実に防止す
ることができる。従って、製造プロセスのばらつきによ
る歩留りの低下を確実に改善できる。
ロップがシフトレジスタを構成するように縦列接続さ
れ、選択部からのクロック信号に同期してクロック選択
信号を順次ラッチする。選択部はこれらフリップフロッ
プのうちの所定フリップフロップによってラッチされた
クロック選択信号を受け取るように接続され、出力部は
所定フリップフロップよりも前段のフリップフロップに
よってラッチされたクロック選択信号を受け取るように
接続される。これにより、所定フリップフロップと前段
のフリップフロップとの段差分だけ選択部よりも先行し
てクロック選択信号の変化に出力部を応答させることが
できるため、出力部が製造プロセスのばらつき等のため
にクロック選択信号の変化に迅速に応答できない場合で
も、出力部が出力クロック信号の外部供給を停止した後
に、選択部が第１および第２クロック信号の一方を他方
に切り替えることが可能である。すなわち、出力クロッ
ク信号の外部供給中にクロック切替えを行わないため、
この切替え直後に発生する不正クロックを確実に防止す
ることができる。従って、製造プロセスのばらつきによ
る歩留りの低下を確実に改善できる。
【０００９】
【実施例】以下、図１を参照して本発明の第１実施例に
係るクロック切替回路を説明する。
係るクロック切替回路を説明する。
【００１０】このクロック切替回路は５個のＤ型フリッ
プフロップ１１−１５、アンドゲート１６，１７，１
９，および２０、ノアゲート１８，２１，および２２を
有する。フリップフロップ１１−１５はクロック選択信
号Ｃを順次ラッチするためシフトレジスタを構成するよ
うに縦列接続される。すなわち、フリップフロップ１１
のＤ入力端子はクロック選択信号Ｃの入力端子に接続さ
れ、フリップフロップ１２−１５のＤ入力端子はフリッ
プフロップ１１−１４のＱ出力端子に接続され、フリッ
プフロップ１１−１５の各クロック端子はクロック信号
ｘを受け取るように接続される。
プフロップ１１−１５、アンドゲート１６，１７，１
９，および２０、ノアゲート１８，２１，および２２を
有する。フリップフロップ１１−１５はクロック選択信
号Ｃを順次ラッチするためシフトレジスタを構成するよ
うに縦列接続される。すなわち、フリップフロップ１１
のＤ入力端子はクロック選択信号Ｃの入力端子に接続さ
れ、フリップフロップ１２−１５のＤ入力端子はフリッ
プフロップ１１−１４のＱ出力端子に接続され、フリッ
プフロップ１１−１５の各クロック端子はクロック信号
ｘを受け取るように接続される。
【００１１】アンドゲート１６および１７並びにノアゲ
ート１８はこのシフトレジスタから得られるクロック選
択信号Ｃの変化に伴って一時的にマスク信号ｗを発生す
るマスク信号発生部を構成する。アンドゲート１６の第
１および第２入力端子はフリップフロップ１５のＱ出力
端子およびフリップフロップ１２のＱ出力端子にそれぞ
れ接続される。アンドゲート１７の第１および第２入力
端子はフリップフロップ１５のＱバー出力端子およびフ
リップフロップ１２のＱバー出力端子にそれぞれ接続さ
れる。ノアゲート２２の第１および第２入力端子はアン
ドゲート１６の出力端子およびアンドゲート１７の出力
端子にそれぞれ接続される。アンドゲート１６は高レベ
ルのクロック選択信号がフリップフロップ１２および１
５の両方にラッチされたときだけ高レベルに設定される
出力信号を発生し、アンドゲート１７は低レベルのクロ
ック選択信号がフリップフロップ１２および１５の両方
にラッチされたときだけ高レベルに設定される出力信号
を発生する。ノアゲート２２はアンドゲート１６の出力
信号およびアンドゲート１７の出力信号の少なくとも一
方が高レベルに設定されたときを除いて高レベルに設定
される出力信号を発生する。すなわち、ノアゲートの出
力信号はフリップフロップ１２にラッチされたクロック
選択信号がフリップフロップ１５にラッチされたクロッ
ク選択信号に一致しない間だけマスク信号ｗとして高レ
ベルに維持される。
ート１８はこのシフトレジスタから得られるクロック選
択信号Ｃの変化に伴って一時的にマスク信号ｗを発生す
るマスク信号発生部を構成する。アンドゲート１６の第
１および第２入力端子はフリップフロップ１５のＱ出力
端子およびフリップフロップ１２のＱ出力端子にそれぞ
れ接続される。アンドゲート１７の第１および第２入力
端子はフリップフロップ１５のＱバー出力端子およびフ
リップフロップ１２のＱバー出力端子にそれぞれ接続さ
れる。ノアゲート２２の第１および第２入力端子はアン
ドゲート１６の出力端子およびアンドゲート１７の出力
端子にそれぞれ接続される。アンドゲート１６は高レベ
ルのクロック選択信号がフリップフロップ１２および１
５の両方にラッチされたときだけ高レベルに設定される
出力信号を発生し、アンドゲート１７は低レベルのクロ
ック選択信号がフリップフロップ１２および１５の両方
にラッチされたときだけ高レベルに設定される出力信号
を発生する。ノアゲート２２はアンドゲート１６の出力
信号およびアンドゲート１７の出力信号の少なくとも一
方が高レベルに設定されたときを除いて高レベルに設定
される出力信号を発生する。すなわち、ノアゲートの出
力信号はフリップフロップ１２にラッチされたクロック
選択信号がフリップフロップ１５にラッチされたクロッ
ク選択信号に一致しない間だけマスク信号ｗとして高レ
ベルに維持される。
【００１２】アンドゲート１９および２０並びにノアゲ
ート２１はシフトレジスタから得られるクロック選択信
号に基づいて第１クロック信号Ａおよび第２クロック信
号Ｂのうちの一方を選択する選択部を構成するように接
続される。アンドゲート１９の第１および第２入力端子
はフリップフロップ１３のＱ出力端子および第１クロッ
ク信号Ａの入力端子にそれぞれ接続される。アンドゲー
ト２０の第１および第２入力端子はフリップフロップ１
３のＱバー出力端子および第２クロック信号Ｂの入力端
子にそれぞれ接続される。ノアゲート２１の第１および
第２入力端子はアンドゲート１９の出力端子およびアン
ドゲート２０の出力端子にそれぞれ接続される。アンド
ゲート１９は高レベルのクロック選択信号がフリップフ
ロップ１３にラッチされたときだけクロック信号Ａをノ
アゲート２１に供給する。アンドゲート２０は低レベル
のクロック選択信号がフリップフロップ１３にラッチさ
れたときだけクロック信号Ｂをノアゲート２１に供給す
る。ノアゲート２１はフリップフロップ１３にラッチさ
れたクロック選択信号に基づいてアンドゲート１９およ
び２０の一方から供給されるクロック信号ＡまたはＢを
反転した出力信号をクロック信号ｘとして発生する。こ
のクロック信号ｘはノアゲート２１からフリップフロッ
プ１１−１５の各クロック端子に供給される。
ート２１はシフトレジスタから得られるクロック選択信
号に基づいて第１クロック信号Ａおよび第２クロック信
号Ｂのうちの一方を選択する選択部を構成するように接
続される。アンドゲート１９の第１および第２入力端子
はフリップフロップ１３のＱ出力端子および第１クロッ
ク信号Ａの入力端子にそれぞれ接続される。アンドゲー
ト２０の第１および第２入力端子はフリップフロップ１
３のＱバー出力端子および第２クロック信号Ｂの入力端
子にそれぞれ接続される。ノアゲート２１の第１および
第２入力端子はアンドゲート１９の出力端子およびアン
ドゲート２０の出力端子にそれぞれ接続される。アンド
ゲート１９は高レベルのクロック選択信号がフリップフ
ロップ１３にラッチされたときだけクロック信号Ａをノ
アゲート２１に供給する。アンドゲート２０は低レベル
のクロック選択信号がフリップフロップ１３にラッチさ
れたときだけクロック信号Ｂをノアゲート２１に供給す
る。ノアゲート２１はフリップフロップ１３にラッチさ
れたクロック選択信号に基づいてアンドゲート１９およ
び２０の一方から供給されるクロック信号ＡまたはＢを
反転した出力信号をクロック信号ｘとして発生する。こ
のクロック信号ｘはノアゲート２１からフリップフロッ
プ１１−１５の各クロック端子に供給される。
【００１３】ノアゲート２２はマスク信号発生部と共に
出力部を構成する。この出力部はノアゲート２１から供
給されるクロック信号ＡまたはＢを出力クロック信号ｏ
ｕｔとして外部に供給すると共にノアゲート１８から供
給されるマスク信号ｗにより出力クロック信号をマスク
することにより出力クロック信号ｏｕｔの外部供給を一
時的に停止する。
出力部を構成する。この出力部はノアゲート２１から供
給されるクロック信号ＡまたはＢを出力クロック信号ｏ
ｕｔとして外部に供給すると共にノアゲート１８から供
給されるマスク信号ｗにより出力クロック信号をマスク
することにより出力クロック信号ｏｕｔの外部供給を一
時的に停止する。
【００１４】次に、図１に示すように構成されたクロッ
ク切替回路の動作を説明する。ここで、出力クロック信
号ｏｕｔの周波数がクロック信号Ａの周波数に等しい状
態にあるとする。この状態でクロック選択信号Ｃが図２
に示すように低レベルに立ち下がると、この低レベルの
クロック選択信号Ｃがクロック信号ｘの立ち上がりＰ１
でフリップフロップ１１にラッチされ、クロック信号ｘ
の立ち上がりＰ２でフリップフロップ１２にラッチさ
れ、クロック信号ｘの立ち上がりＰ３でフリップフロッ
プ１３にラッチされ、クロック信号ｘの立ち上がりＰ４
でフリップフロップ１４にラッチされ、クロック信号ｘ
の立ち上がりＰ５でフリップフロップ１５にラッチされ
る。選択部はクロック信号ｘの立ち上がりＰ３でフリッ
プフロップ１３にラッチされたクロック選択信号Ｃに基
づいてクロック信号Ｂを選択する。これ以降、クロック
信号ｘはクロック信号Ｂに同期する。
ク切替回路の動作を説明する。ここで、出力クロック信
号ｏｕｔの周波数がクロック信号Ａの周波数に等しい状
態にあるとする。この状態でクロック選択信号Ｃが図２
に示すように低レベルに立ち下がると、この低レベルの
クロック選択信号Ｃがクロック信号ｘの立ち上がりＰ１
でフリップフロップ１１にラッチされ、クロック信号ｘ
の立ち上がりＰ２でフリップフロップ１２にラッチさ
れ、クロック信号ｘの立ち上がりＰ３でフリップフロッ
プ１３にラッチされ、クロック信号ｘの立ち上がりＰ４
でフリップフロップ１４にラッチされ、クロック信号ｘ
の立ち上がりＰ５でフリップフロップ１５にラッチされ
る。選択部はクロック信号ｘの立ち上がりＰ３でフリッ
プフロップ１３にラッチされたクロック選択信号Ｃに基
づいてクロック信号Ｂを選択する。これ以降、クロック
信号ｘはクロック信号Ｂに同期する。
【００１５】フリップフロップ１２の内容はクロック信
号ｘの立ち上がりＰ２からＰ５までの期間だけフリップ
フロップ１５の内容と不一致となる。マスク信号発生部
はこの不一致が検出される期間だけ高レベルに維持され
るマスク信号ｗを発生する。すなわち、マスク信号ｗは
この期間中出力クロック信号ｏｕｔを無効する。出力ク
ロック信号ｏｕｔの周波数はマスク信号ｗの立ち下がり
後にクロック信号Ｂの周波数に等しい状態となる。
号ｘの立ち上がりＰ２からＰ５までの期間だけフリップ
フロップ１５の内容と不一致となる。マスク信号発生部
はこの不一致が検出される期間だけ高レベルに維持され
るマスク信号ｗを発生する。すなわち、マスク信号ｗは
この期間中出力クロック信号ｏｕｔを無効する。出力ク
ロック信号ｏｕｔの周波数はマスク信号ｗの立ち下がり
後にクロック信号Ｂの周波数に等しい状態となる。
【００１６】上述した実施例のクロック切替回路では、
フリップフロップ１１−１５がシフトレジスタを構成す
るように縦列接続され、ノアゲート２１からのクロック
信号に同期してクロック選択信号を順次ラッチする。ア
ンドゲート１９および２０並びにノアゲート２１で構成
される選択部がフリップフロップ１１−１５のうちの所
定フリップフロップ１３によってラッチされたクロック
選択信号を受け取るように接続され、アンドゲート１６
および１７並びにノアゲート１８で構成されるマスク信
号発生部が所定フリップフロップ１３よりも前段のフリ
ップフロップ１２によってラッチされたクロック選択信
号を受け取るように接続される。これにより、所定フリ
ップフロップ１３と前段のフリップフロップ１２との段
差分だけ選択部よりも先行してクロック選択信号の変化
にマスク信号発生部を応答させることができるため、マ
スク信号発生部が製造プロセスのばらつき等のためにク
ロック選択信号の変化に迅速に応答できない場合でも、
ノアゲート２２が出力クロック信号の外部供給を停止し
た後に、選択部が第１および第２クロック信号の一方を
他方に切り替えることが可能である。すなわち、出力ク
ロック信号の外部供給中にクロック切替えを行わないた
め、この切替え直後に発生する不正クロックを確実に防
止することができる。従って、製造プロセスのばらつき
による歩留りの低下を確実に改善できる。
フリップフロップ１１−１５がシフトレジスタを構成す
るように縦列接続され、ノアゲート２１からのクロック
信号に同期してクロック選択信号を順次ラッチする。ア
ンドゲート１９および２０並びにノアゲート２１で構成
される選択部がフリップフロップ１１−１５のうちの所
定フリップフロップ１３によってラッチされたクロック
選択信号を受け取るように接続され、アンドゲート１６
および１７並びにノアゲート１８で構成されるマスク信
号発生部が所定フリップフロップ１３よりも前段のフリ
ップフロップ１２によってラッチされたクロック選択信
号を受け取るように接続される。これにより、所定フリ
ップフロップ１３と前段のフリップフロップ１２との段
差分だけ選択部よりも先行してクロック選択信号の変化
にマスク信号発生部を応答させることができるため、マ
スク信号発生部が製造プロセスのばらつき等のためにク
ロック選択信号の変化に迅速に応答できない場合でも、
ノアゲート２２が出力クロック信号の外部供給を停止し
た後に、選択部が第１および第２クロック信号の一方を
他方に切り替えることが可能である。すなわち、出力ク
ロック信号の外部供給中にクロック切替えを行わないた
め、この切替え直後に発生する不正クロックを確実に防
止することができる。従って、製造プロセスのばらつき
による歩留りの低下を確実に改善できる。
【００１７】以下、図３を参照して本発明の第２実施例
に係るクロック切替回路を説明する。
に係るクロック切替回路を説明する。
【００１８】このクロック切替回路は製造プロセスのば
らつきが比較的少ない場合に用いられ、図１に示すフリ
ップフロップ１１および１５が省略されることを除いて
第１実施例と同様に構成される。図３では、重複する説
明を省略するため第１実施例と同様な部分が同一参照符
号で示される。
らつきが比較的少ない場合に用いられ、図１に示すフリ
ップフロップ１１および１５が省略されることを除いて
第１実施例と同様に構成される。図３では、重複する説
明を省略するため第１実施例と同様な部分が同一参照符
号で示される。
【００１９】次に、図３に示すように構成されたクロッ
ク切替回路の動作を説明する。ここで、出力クロック信
号ｏｕｔの周波数がクロック信号Ａの周波数に等しい状
態にあるとする。この状態でクロック選択信号Ｃが図４
に示すように低レベルに立ち下がると、この低レベルの
クロック選択信号Ｃがクロック信号ｘの立ち上がりＰ１
でフリップフロップ１２にラッチされ、クロック信号ｘ
の立ち上がりＰ２でフリップフロップ１３にラッチさ
れ、クロック信号ｘの立ち上がりＰ３でフリップフロッ
プ１４にラッチされる。選択部はクロック信号ｘの立ち
上がりＰ２でフリップフロップ１３にラッチされたクロ
ック選択信号Ｃに基づいてクロック信号Ｂを選択する。
これ以降、クロック信号ｘはクロック信号Ｂに同期す
る。
ク切替回路の動作を説明する。ここで、出力クロック信
号ｏｕｔの周波数がクロック信号Ａの周波数に等しい状
態にあるとする。この状態でクロック選択信号Ｃが図４
に示すように低レベルに立ち下がると、この低レベルの
クロック選択信号Ｃがクロック信号ｘの立ち上がりＰ１
でフリップフロップ１２にラッチされ、クロック信号ｘ
の立ち上がりＰ２でフリップフロップ１３にラッチさ
れ、クロック信号ｘの立ち上がりＰ３でフリップフロッ
プ１４にラッチされる。選択部はクロック信号ｘの立ち
上がりＰ２でフリップフロップ１３にラッチされたクロ
ック選択信号Ｃに基づいてクロック信号Ｂを選択する。
これ以降、クロック信号ｘはクロック信号Ｂに同期す
る。
【００２０】フリップフロップ１２の内容はクロック信
号ｘの立ち上がりＰ１からＰ３までの期間だけフリップ
フロップ１４の内容と不一致となる。マスク信号発生部
はこの不一致が検出される期間だけ高レベルに維持され
るマスク信号ｗを発生する。すなわち、マスク信号ｗは
この期間中出力クロック信号ｏｕｔを無効する。出力ク
ロック信号ｏｕｔの周波数はマスク信号ｗの立ち下がり
後にクロック信号Ｂの周波数に等しい状態となる。
号ｘの立ち上がりＰ１からＰ３までの期間だけフリップ
フロップ１４の内容と不一致となる。マスク信号発生部
はこの不一致が検出される期間だけ高レベルに維持され
るマスク信号ｗを発生する。すなわち、マスク信号ｗは
この期間中出力クロック信号ｏｕｔを無効する。出力ク
ロック信号ｏｕｔの周波数はマスク信号ｗの立ち下がり
後にクロック信号Ｂの周波数に等しい状態となる。
【００２１】第２実施例のクロック切替回路では、フリ
ップフロップ１２−１４がシフトレジスタを構成するよ
うに縦列接続され、ノアゲート２１からのクロック信号
に同期してクロック選択信号を順次ラッチする。アンド
ゲート１９および２０並びにノアゲート２１で構成され
る選択部がフリップフロップ１２−１４のうちの所定フ
リップフロップ１３によってラッチされたクロック選択
信号を受け取るように接続され、アンドゲート１６およ
び１７並びにノアゲート１８で構成されるマスク信号発
生部が所定フリップフロップ１３よりも前段のフリップ
フロップ１２によってラッチされたクロック選択信号を
受け取るように接続される。これにより、所定フリップ
フロップ１３と前段のフリップフロップ１２との段差分
だけ選択部よりも先行してクロック選択信号の変化にマ
スク信号発生部を応答させることができるため、マスク
信号発生部が製造プロセスのばらつき等のためにクロッ
ク選択信号の変化に迅速に応答できない場合でも、ノア
ゲート２２が出力クロック信号の外部供給を停止した後
に、選択部が第１および第２クロック信号の一方を他方
に切り替えることが可能である。すなわち、出力クロッ
ク信号の外部供給中にクロック切替えを行わないため、
この切替え直後に発生する不正クロックを確実に防止す
ることができる。従って、製造プロセスのばらつきによ
る歩留りの低下を確実に改善できる。この実施例では、
さらにフリップフロップ総数を第１実施例よりも低減で
きる。
ップフロップ１２−１４がシフトレジスタを構成するよ
うに縦列接続され、ノアゲート２１からのクロック信号
に同期してクロック選択信号を順次ラッチする。アンド
ゲート１９および２０並びにノアゲート２１で構成され
る選択部がフリップフロップ１２−１４のうちの所定フ
リップフロップ１３によってラッチされたクロック選択
信号を受け取るように接続され、アンドゲート１６およ
び１７並びにノアゲート１８で構成されるマスク信号発
生部が所定フリップフロップ１３よりも前段のフリップ
フロップ１２によってラッチされたクロック選択信号を
受け取るように接続される。これにより、所定フリップ
フロップ１３と前段のフリップフロップ１２との段差分
だけ選択部よりも先行してクロック選択信号の変化にマ
スク信号発生部を応答させることができるため、マスク
信号発生部が製造プロセスのばらつき等のためにクロッ
ク選択信号の変化に迅速に応答できない場合でも、ノア
ゲート２２が出力クロック信号の外部供給を停止した後
に、選択部が第１および第２クロック信号の一方を他方
に切り替えることが可能である。すなわち、出力クロッ
ク信号の外部供給中にクロック切替えを行わないため、
この切替え直後に発生する不正クロックを確実に防止す
ることができる。従って、製造プロセスのばらつきによ
る歩留りの低下を確実に改善できる。この実施例では、
さらにフリップフロップ総数を第１実施例よりも低減で
きる。
【００２２】尚、本発明は第１および第２実施例のクロ
ック切替回路に限定されず、その要旨を逸脱しない範囲
で様々に変形可能である。
ック切替回路に限定されず、その要旨を逸脱しない範囲
で様々に変形可能である。
【００２３】
【発明の効果】本発明によれば、製造プロセスのばらつ
き等のためにクロックの切替え直後に発生する不正クロ
ックを防止できる。
き等のためにクロックの切替え直後に発生する不正クロ
ックを防止できる。
【図１】本発明の第１実施例に係るクロック切替回路の
構成を示す回路図である。
構成を示す回路図である。
【図２】図１に示すクロック切替回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図３】本発明の第２実施例に係るクロック切替回路の
構成を示す回路図である。
構成を示す回路図である。
【図４】図３に示すクロック切替回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図５】従来のクロック切替回路の構成を示す回路図で
ある。
ある。
【図６】図５に示すクロック切替回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図７】図５に示すクロック切替回路において製造プロ
セスのばらつきのために発生する不正クロックを説明す
るためのタイムチャートである。
セスのばらつきのために発生する不正クロックを説明す
るためのタイムチャートである。
１１−１５…Ｄ型フリップフロップ、１６，１７，１
９，２０…アンドゲート、１８，２１，２２…ノアゲー
ト。
９，２０…アンドゲート、１８，２１，２２…ノアゲー
ト。
Claims (2)
- 【請求項１】 クロック選択信号を周期的にラッチする
レジスタ部と、このレジスタ部から得られるクロック選
択信号に基づいて第１および第２クロック信号の一方を
選択する選択部と、この選択部によって選択されたクロ
ック信号を出力クロック信号として外部に供給すると共
にレジスタ部から得られるクロック選択信号の変化に伴
って出力クロック信号の外部供給を一時的に停止する出
力手段を備え、前記レジスタ部はシフトレジスタを構成
するように縦列接続され前記選択部によって選択された
クロック信号に同期してクロック選択信号を順次ラッチ
する複数のフリップフロップを有し、前記選択部はこれ
ら複数のフリップフロップのうちの所定フリップフロッ
プによってラッチされたクロック選択信号を受け取るよ
うに接続され、前記出力手段は前記所定フリップフロッ
プよりも前段のフリップフロップによってラッチされた
クロック選択信号を受け取るよう接続されることを特徴
とするクロック切替回路。 - 【請求項２】 前記出力手段は所定フリップフロップよ
りも前段のフリップフロップによってラッチされたクロ
ック選択信号が所定フリップフロップよりも後段のフリ
ップフロップによってラッチされたクロック選択信号と
一致しない期間だけ出力クロック信号を無効にするマス
ク手段を有することを特徴とする請求項１に記載のクロ
ック切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132129A JPH08328687A (ja) | 1995-05-30 | 1995-05-30 | クロック切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7132129A JPH08328687A (ja) | 1995-05-30 | 1995-05-30 | クロック切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328687A true JPH08328687A (ja) | 1996-12-13 |
Family
ID=15074077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7132129A Pending JPH08328687A (ja) | 1995-05-30 | 1995-05-30 | クロック切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08328687A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050327A (ja) * | 2003-07-14 | 2005-02-24 | Matsushita Electric Ind Co Ltd | クロック信号切り替え装置、クロック信号切り替え方法、データバス切り替え装置、及びデータバス切り替え方法 |
| US7816952B2 (en) | 2003-07-14 | 2010-10-19 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
-
1995
- 1995-05-30 JP JP7132129A patent/JPH08328687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050327A (ja) * | 2003-07-14 | 2005-02-24 | Matsushita Electric Ind Co Ltd | クロック信号切り替え装置、クロック信号切り替え方法、データバス切り替え装置、及びデータバス切り替え方法 |
| US7816952B2 (en) | 2003-07-14 | 2010-10-19 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| US8026744B2 (en) | 2003-07-14 | 2011-09-27 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315181A (en) | Circuit for synchronous, glitch-free clock switching | |
| EP0254406B1 (en) | Switching circuit for clock signals | |
| EP0322618A2 (en) | Clock selection circuit | |
| US6275547B1 (en) | Clock recovery circuit | |
| US5502409A (en) | Clock switcher circuit | |
| US7180336B2 (en) | Glitch-free clock switching apparatus | |
| US6507230B1 (en) | Clock generator having a deskewer | |
| US6535048B1 (en) | Secure asynchronous clock multiplexer | |
| US5337321A (en) | Scan path circuit with clock signal feedback, for skew avoidance | |
| US20040012435A1 (en) | Clock switching circuit | |
| US6459310B1 (en) | Divide by 15 clock circuit | |
| US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
| US6249157B1 (en) | Synchronous frequency dividing circuit | |
| US6456146B1 (en) | System and method for multiplexing clocking signals | |
| JPH08328687A (ja) | クロック切替回路 | |
| KR100742142B1 (ko) | 듀얼에지 ｍ／ｎ：ｄ 카운터 | |
| US7342425B1 (en) | Method and apparatus for a symmetrical odd-number clock divider | |
| US5038059A (en) | Status register with asynchronous set and reset signals | |
| US20040095166A1 (en) | Clock switching circuit | |
| US5487163A (en) | Fast synchronization of asynchronous signals with a synchronous system | |
| US5206547A (en) | High-speed programmable state counter | |
| US5017801A (en) | Method and apparatus for converting a gap-infested read-in clock into a gap-free read-out clock | |
| US7555083B2 (en) | Synchronizing circuit for stably generating an output signal | |
| JP3219141B2 (ja) | クロック切替回路 | |
| JP3185768B2 (ja) | 周波数比較器及びこれを用いたクロック抽出回路 |