JPH0832976A - 撮像装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 良好な色再現性を実現し得るハードウェア規
模のより小さい撮像装置を提供する。 【構成】 信号処理回路は、遅延器３１〜３８にて所定
の画素の撮像信号を抽出した後、平均加算回路４１〜４
３及び切換え回路４４にてそれら撮像信号から間欠的に
得られるＷＢ、ＷＲ、ＧＲ、ＧＢの各信号から連続的な
信号に生成し、シフト加算回路５１〜５４及び加算器６
０〜６２にてこれらの信号ＷＢ、ＷＲ、ＧＲ、ＧＢに基
づいて補色信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオカメラ等の撮像
装置に関する。

【０００２】

【従来の技術】光学レンズと撮像素子間にある撮像素子
上に異なる色光を透過させる色フィルタをモザイク状に
順次配し、被写体像を光学レンズにより前記撮像素子上
に結像させてカラー映像信号を得ているものがあるが、
上記撮像素子は以下のような操作を行い映像信号を出力
している。

【０００３】前記色フィルタの配列は、図４に示すよう
に原色と補色（グリーンＧ，マゼンタＭｇ，シアンＣ
ｙ，イエローＹｅ）をモザイク状に配列したものが知ら
れている。

【０００４】このような補色フィルタアレイが前面に配
された撮像素子を備えたビデオカメラ等の撮像装置に於
ては、撮像素子を以下のように制御することによって上
述の各色フィルタから得られる所定の出力を加算処理し
て読み出している。即ち、偶数フィールドに於ては、垂
直方向に隣接したｊ列とｊ＋１列、及びｊ＋２列とｊ＋
３列の画素出力を各行ごとにおのおの加算して読み出
し、奇数フィールドに於ては、偶数フィールドとは一列
ずらしてｊ＋１とｊ＋２、及びｊ＋３とｊ＋４の画素出
力を各行ごとに各々加算して読み出し、以下の色信号成
分を出力する。

【０００５】偶数フィールドにおいては、 ｎ列ｍ行では ＷＢ＝Ｍｇ＋Ｃｙ＝Ｒ＋Ｇ＋２Ｂ、 ｎ列ｍ＋１行では ＧＲ＝Ｇ＋Ｙｅ＝２Ｇ＋Ｒ、 ｎ＋１列ｍ行では ＧＢ＝Ｇ＋Ｃｙ＝２Ｇ＋Ｂ， ｎ＋１列ｍ＋１行では ＷＲ＝Ｍｇ＋Ｙｅ＝２Ｒ＋Ｇ＋Ｂ の信号が得られる。

【０００６】一方、奇数フィールドでは ｎ列ｍ行では ＧＢ＝Ｇ＋Ｃｙ＝２Ｇ＋Ｂ， ｎ列ｍ＋１行では ＷＲ＝Ｍｇ＋Ｙｅ＝２Ｒ＋Ｇ＋Ｂ， ｎ＋１列ｍ行では ＷＢ＝Ｃｙ＋Ｍｇ＝Ｒ＋Ｇ＋２Ｂ， ｎ＋１列ｍ＋１行では ＧＲ＝Ｇ＋Ｙｅ＝２Ｇ＋Ｒ の信号が得られる。

【０００７】更に、上記撮像素子より出力された４種類
の撮像素子出力信号を処理回路により下記の加減算をす
ることによって以下の輝度信号成分及び色差信号成分を
得る。

【０００８】 輝度信号成分 ｙ＝ＷＢ＋ＧＲ＝ＷＲ＋ＧＢ， 色差信号成分 ｃｒ＝ＷＲ−ＧＢ，ｃｂ＝ＷＢ−ＧＲ， 従来の撮像装置に於て上記撮像信号からテレビジョン信
号を生成する場合、上述の処理で得られた輝度信号成
分、色差信号成分を下記のようにマトリクス演算してＲ
ＧＢ信号を得ていた。

【０００９】

【数１】

【００１０】ここで、撮像素子から得られる各信号のＲ
ＧＢ組成が上記のようなものである場合マトリクス係数
は以下のようになる。

【００１１】

【数２】

【００１２】

【発明が解決しようとする課題】上記のマトリクス演算
は大規模なハードウェアを必要としないシフト処理と加
算処理で実現できるが、実際には補色フィルタの分光特
性が前記のＲＧＢ組成と合致していないために良好な色
再現性を得ることができなかった。また、良好な色再現
性を得るためには、実際の補色フィルタの分光特性に基
づいたマトリクス演算を忠実に実行する必要があるが、
この場合には大規模なハードウェアを必要とするという
欠点があった。

【００１３】本発明は、上記従来技術の欠点を解決する
ためになされたのであり、良好な色再現性を実現し得る
ハードウェア規模のより小さい撮像装置を提供すること
を目的とする。

【００１４】

【課題を解決するための手段】本発明は、次のように構
成される。

【００１５】（１） 補色フィルタアレイを配した撮像
素子と、この撮像素子から得られた画素信号に基づいて
マトリクス演算により補色信号を生成するマトリクス演
算回路と、このマトリクス演算回路から得られた補色信
号から色差信号を生成する色差信号生成手段とを備えた
撮像装置。

【００１６】（２） マトリクス演算回路は、撮像素子
から得られた画素信号を整数倍した信号を複数種類入力
してこれらの信号のいずれかを出力するセレクタと、前
記画素信号をシフトして出力するシフト回路と、前記セ
レクタの出力信号と前記シフト回路の出力信号とを加算
して出力する加算器とを備えたものである（１）の撮像
装置。

【００１７】（３） マトリクス演算回路は、セレク
タ、シフト回路及び加算器を複数個設けたものである
（２）の撮像装置。

【００１８】

【作用】本発明は、上記のように構成したことにより、
撮像素子から得られる補色に近似した色信号からマトリ
クス演算により補色信号が生成され、この補色信号から
色差信号が生成される。

【００１９】また、上記（２）のように構成したことに
より、補色フィルタの分光特性に基づいたマトリクス演
算を忠実に実行することができる。

【００２０】また、上記（３）のように構成したことに
より、マトリクス演算の同一列の乗算を同時に１つの処
理回路で実行することが可能となる。

【００２１】

【実施例】以下、本発明の実施例を図１から図４を用い
て詳細に説明する。

【００２２】本実施例は、図４の補色フィルタアレイを
配した撮像素子から得られた信号に次式のマトリクス演
算

【００２３】

【数３】

【００２４】を行うことにより補色信号を生成し、この
補色信号に基づいて搬送色信号を生成するものである。

【００２５】図１はこの実施例にかかるビデオカメラの
電気的構成を示すブロック図である。

【００２６】被写体像の撮像光はレンズ１及びアイリス
２等から構成される光学系を通過して、前記図４の補色
フィルタアレイを配した撮像素子であるＣＣＤ３の受光
面に結像し電気信号に変換される。

【００２７】上記レンズ１、アイリス２、ＣＣＤ３は、
各々レンズ駆動装置４、絞り駆動装置５、ＣＣＤ駆動回
路６によって駆動されるようになっている。

【００２８】ＣＣＤ３から出力された撮像信号は、相関
２重サンプリング（以下「ＣＤＳ」という）回路７でノ
イズを抑圧され、自動利得制御回路８に於て振幅を調整
されたのち、クランプ回路９でクランプされ、Ａ／Ｄ変
換器１０によってディジタル信号に変換されて信号処理
回路１１に供給される。

【００２９】信号処理回路１１でマトリクス演算により
補色信号が生成され、この補色信号はエンコーダ１３に
供給されて所定の放送規格の搬送色信号に変調され、Ｄ
／Ａ変換器１４によってアナログ信号に変換されて搬送
色信号出力端子１５に出力される。

【００３０】また、信号処理回路１１から出力される輝
度信号は加算器１６によって複合同期信号を付加され、
Ｄ／Ａ変換器１７によりアナログ信号に変換されて輝度
信号出力端子１８に出力される。

【００３１】なお、上述の各回路、装置等はマイコン等
を用いた制御回路１９、タイミング信号生成回路２０、
クロック発振器２１，２２から出力される各種信号によ
り制御、駆動されるようになっている。

【００３２】すなわち、制御回路１９は、内蔵プログラ
ム及び信号処理回路１１から得られる輝度信号に基づい
て、マトリクス係数信号mat coefを信号処理回路１１
に、利得制御信号AGC contorolを自動利得制御回路８
に、レンズ駆動信号focus control をレンズ駆動装置４
に、アイリス駆動信号iris controlを絞り駆動装置５
に、発生・供給する。

【００３３】また、タイミング信号生成回路２０は、Ｃ
ＣＤ３の撮像信号を読み出すための垂直・水平同期タイ
ミンクを表す信号VD、HDをＣＣＤ駆動回路６に、ＣＣＤ
３から読み出されＣＤＳ処理を施された信号をクランプ
するためのクランプ信号clamp をクランプ回路９に、Ｃ
ＣＤ３から読み出された信号の、フィールド・ライン・
画素を識別するための信号pix idを信号処理回路１１
に、輝度信号へ複合同期信号を付加するタイミンクを表
す信号Csync を加算器１６に、ブランクタイミングBLK
、カラーバーストタイミングBF、ＰＡＬ方式の搬送色
信号を生成するときのためのライン極性信号ALT 、変調
方式を指定するための信号N/P をエンコーダ１３に発生
・供給する。

【００３４】また、クロック発振器２１から出力される
クロックパルスMCLKは、ＣＣＤ駆動回路６、Ａ／Ｄ変換
器１０、信号処理回路１１、Ｄ／Ａ変換器１４，１７、
制御回路１９、タイミング信号生成回路２０に供給され
る。

【００３５】クロック発振器２２から出力されるクロッ
クパルスSCはエンコーダ１３及びＤ／Ａ変換器１４に供
給され、ＰＡＬ方式の変調が選択された場合にMCLKの変
わりに用いられる。

【００３６】図２は、信号処理回路１１の構成を示すブ
ロック図であり、以下、構成及び動作について説明す
る。

【００３７】信号処理回路１１は、遅延器３１〜３８に
て所定の画素の撮像信号を抽出した後、平均加算回路４
１〜４３及び切換え回路４４にてそれら撮像信号から間
欠的に得られるＷＢ、ＷＲ、ＧＲ、ＧＢの各信号から連
続的な信号に生成し、シフト加算回路５１〜５４及び加
算器６０〜６２にてこれらの信号ＷＢ、ＷＲ、ＧＲ、Ｇ
Ｂに基づいて補色信号を生成するものであり、以下、詳
細に説明する。

【００３８】３１〜３６は１画素遅延器であり、遅延器
３７、３８は１水平ライン−２画素遅延器である。そし
て、遅延器３１、３２、３７、３３、３４、３８、３
５、３６が順に直列に接続されている。

【００３９】したがって、各遅延器からの出力は、遅延
器３３の出力信号ＣＣを中心とした３×３の正方格子上
の各点に相当する信号となり、信号ＣＣに対し撮像画面
上、遅延器３１の入力信号ＤＲは１垂直ライン右でかつ
１水平ライン下、遅延器３１の出力信号ＤＣは同一垂直
ラインでかつ１水平ライン下、遅延器３２の出力信号Ｄ
Ｌは１垂直ライン左でかつ１水平ライン下、遅延器３７
の出力信号ＣＲは１垂直ライン右でかつ同一水平ライ
ン、遅延器３４の出力信号ＣＬは１垂直ライン左でかつ
同一水平ライン、遅延器３８の出力信号ＵＲは１垂直ラ
イン右でかつ１水平ライン上、遅延器３５の出力信号Ｕ
Ｃは同一垂直ラインでかつ１水平ライン上、遅延器３６
の出力信号ＵＬは１垂直ライン左でかつ１水平ライン上
となり、（ＤＲ、ＤＬ、ＵＲ、ＵＬ）、（ＤＣ、Ｕ
Ｃ）、（ＣＲ、ＣＬ）、（ＣＣ）の各信号のグループ
に、ＣＣＤ３の４種の出力信号ＷＢ、ＷＲ、ＧＲ、ＧＢ
のいずれかが必ず全種類出力されている。

【００４０】また、４１〜４３は、複数の入力信号の平
均値を出力する平均加算回路であり、それぞれ（ＤＲ、
ＤＬ、ＵＲ、ＵＬ）、（ＤＣ、ＵＣ）、（ＣＲ、ＣＬ）
の各信号のグループが入力されている。そして、切換え
回路４４には、平均加算回路４１、４２、４３の出力信
号と信号ＣＣとが供給されている。この切換え回路４４
には、フィールド・ライン・画素を識別するための信号
であるpix_idが供給され、これにより切換え回路４４の
所定の出力端に、常時、信号ＷＢ、ＷＲ、ＧＲ、ＧＢの
いずれかが出力される。

【００４１】切換え回路４４より出力されたＷＢ、Ｗ
Ｒ、ＧＲ、ＧＢの各信号は、シフト加算回路５１〜５４
に供給され、これらのシフト加算回路５１〜５４及び加
算器６０にて

【００４２】

【数３】

【００４３】のマトリクス演算が行われて補色信号に分
離される。

【００４４】図３は、シフト加算回路５１〜５４の構成
を示すブロック図である。

【００４５】シフト加算回路は、加算器５ａ１〜５ａ
６、セレクタ５ｂ１〜５ｂ３、シフト回路５ｃ１〜５ｃ
３で構成されている。

【００４６】また、シフト加算回路の入力信号５ｘ１は
結線をビットシフトすることにより、ハードウェア資源
なしで信号５ｘ１をそれぞれ２倍、４倍、８倍した信号
５ｘ２、５ｘ４、５ｘ８に生成される。さらに信号５ｘ
１と信号５ｘ２とを加算器５ａ１で加算することで信号
５ｘ１を３倍した信号５ｘ３が、信号５ｘ１と信号５ｘ
４を加算器５ａ２で加算することで信号５ｘ１を５倍し
た信号５ｘ５が、信号５ｘ３の結線をビットシフトする
ことで信号５ｘ１を６倍した信号５ｘ６が、信号５ｘ１
と信号５ｘ６とを加算器５ａ３で加算することで信号５
ｘ１を７倍した信号５ｘ７が生成される。上記信号５ｘ
１〜５ｘ８はセレクタ５ｂ１〜５ｂ３に入力される。

【００４７】そして、セレクタ５ｂ１、５ｂ２、５ｂ３
の出力端はそれぞれ加算器５ａ４、５ａ５、５ａ６の一
方の入力端に接続されている。また、加算器５ａ４、５
ａ５、５ａ６のもう一方の入力端には、信号５ｘ１を入
力し、１／２、１／４、１／８……整数未満の乗算処理
を行うシフト回路５ｃ１、５ｃ２、５ｃ３の出力端が接
続されている。

【００４８】上記セレクタ５ｂ１〜５ｂ３の出力選択及
びシフト回路５ｃ１〜５ｃ３のシフト段数制御に、制御
回路１９からのマトリクス係数信号mat_coefが入力され
ている。したがって、マトリクス係数は制御回路１９か
ら供給されるマトリクス係数信号mat_coefに基づいて設
定される。

【００４９】こうしてシフト加算回路５１〜５４よりそ
れぞれマトリクス演算の同一列の乗算結果が出力され
る。そして、加算器６０、６１、６２においてマトリク
ス演算の同一行の乗算結果が加算され、γ・ニー処理回
路７０において処理を施されて、補色信号Ｙｅ、Ｃｙ、
Ｍｇが出力される。

【００５０】次に、輝度信号Ｙを生成する方法について
説明する。遅延器３３の出力信号ｃｃをフィルタ９０に
入力して輝度信号成分を抽出し、これをγ・ニー処理回
路７３に入力して、ここで輝度信号が生成されて、出力
される。

【００５１】このようにして、撮像素子から得られる補
色に近似した色信号からマトリクス演算により補色信号
に分離し、この補色信号に基づいて本来の色差信号を得
ることで良好な色再現性を実現することができる。

【００５２】また、このマトリクス演算

【００５３】

【数３】

【００５４】において、１つのシフト加算回路で同一列
の乗算を実行できることにより、ハードウェア資源の節
減が図られる。

【００５５】

【発明の効果】以上説明したように本発明では、撮像素
子から得られる補色に近似した色信号からマトリクス演
算により補色信号に分離し、この補色信号に基づいて本
来の色差信号を得ることで良好な色再現性を実現するこ
とができる。

【００５６】また、請求項２の発明によれば、大規模な
ハードウェア資源を要することなく、色フィルタの分光
特性に基づいたマトリクス演算を忠実に実行し、良好な
色再現性を実現することができる。

【００５７】また、請求項３の発明によれば、マトリク
ス演算の同一列の乗算を１つの処理回路で実行できるの
で、ハードウェア資源の節減を図ることができる。

【図面の簡単な説明】

【図１】 実施例のビデオカメラのブロック図

【図２】 実施例の信号処理回路のブロック図

【図３】 実施例のシフト加算回路のブロック図

【図４】 補色フィルタアレイの配列図

【符号の説明】

３ ＣＣＤ １１ 信号処理回路 １３ エンコーダ ５Ｘ マトリクス演算部 ５１〜５４ シフト加算回路 ５ｂ１〜５ｂ３ セレクタ ５ｃ１〜５ｃ３ シフト回路 ５ａ４〜５ａ６ 加算器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 補色フィルタアレイを配した撮像素子
   と、この撮像素子から得られた画素信号に基づいてマト
   リクス演算により補色信号を生成するマトリクス演算回
   路と、このマトリクス演算回路から得られた補色信号か
   ら色差信号を生成する色差信号生成手段とを備えた撮像
   装置。
2. 【請求項２】 マトリクス演算回路は、撮像素子から得
   られた画素信号を整数倍した信号を複数種類入力してこ
   れらの信号のいずれかを出力するセレクタと、前記画素
   信号をシフトして出力するシフト回路と、前記セレクタ
   の出力信号と前記シフト回路の出力信号とを加算して出
   力する加算器とを備えたものである請求項１記載の撮像
   装置。
3. 【請求項３】 マトリクス演算回路は、セレクタ、シフ
   ト回路及び加算器を複数個設けたものである請求項２記
   載の撮像装置。