JPH08330175A

JPH08330175A - セラミック電子部品及びその製造方法

Info

Publication number: JPH08330175A
Application number: JP15991795A
Authority: JP
Inventors: Kiyoshi Nakagawa; 潔中川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】脱バインダーを確実に行い、デラミネーショ
ンの発生を防止することが可能で、かつ、内部電極と外
部電極の接続信頼性に優れたセラミック電子部品の製造
方法及びセラミック電子部品を提供する。【構成】内部電極２の端部２ａが露出した素子３の両
端面３ａ，３ｂに、形成部７と非形成部８が混在するパ
ターンの卑金属膜５を付与し、熱処理を行ってバインダ
ーを除去した後、卑金属膜５が付与された面に、少なく
とも卑金属膜５を介して内部電極２と導通する外部電極
４を配設する。また、形成部７と非形成部８の両方を含
む卑金属膜パターンの面積全体に対する卑金属膜５の非
形成部７の割合（開口率）を５０％未満とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願発明は、セラミック電子部品
及びその製造方法に関し、詳しくは、積層セラミックコ
ンデンサや積層ＬＣ複合部品などのような、セラミック
中に内部電極を配設してなるセラミック電子部品及びそ
の製造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】例え
ば、代表的なセラミック電子部品の一つである積層セラ
ミックコンデンサは、図４に示すように、セラミック１
中に複数の内部電極２を配設してなる素子（コンデンサ
素子）３の両端側に、内部電極２と導通する外部電極４
を配設することにより形成されている。

【０００３】そして、このような積層セラミックコンデ
ンサには、例えば、Ｎｉ、Ｃｕなどの卑金属からなる内
部電極を、非還元性誘電体セラミック（焼成工程におい
て銅やニッケルなどの卑金属電極材料が酸化されないよ
うな酸素分圧の低い中性または還元性の雰囲気下で焼成
しても還元されて半導体化することがなく、誘電体材料
として使用するのに十分な比抵抗と誘電特性を有するセ
ラミック材料）中に配設してなるものがある。

【０００４】ところで、このような卑金属からなる内部
電極を有する積層セラミックコンデンサにおいては、内
部電極２を構成する卑金属（例えばＮｉ）と外部電極４
を構成する電極材料（例えばＡｇ−Ｐｄ）とが合金しな
い場合、接続信頼性を向上させる目的で、外部電極４の
下地層として、膜厚が５〜１０μm程度のＮｉ膜５（図
４）を付与することが考えられている。なお、このＮｉ
膜（下地層）５は、例えば、図５に示すように、プレー
ト６上に薄くのばしたＮｉペースト５ａに、焼成前の素
子３をディッピングすることにより付与されている。

【０００５】そして、このＮｉペースト５ａを付着させ
た素子３を所定の条件で熱処理して、脱バインダー（脱
脂）及び本焼成を行った後、外部電極ペースト（例えば
Ａｇ−Ｐｄペースト）を塗布、焼付けすることにより図
４に示すような構造を有する積層セラミックコンデンサ
を形成している。

【０００６】しかし、上記のように、内部電極と外部電
極の接続信頼性を向上させるためにＮｉ膜などの下地層
を配設した積層セラミックコンデンサにおいては、素子
の焼成工程において効率よく脱バインダーを行うことが
できないためデラミネーションを引き起こす場合があ
る。すなわち、脱バインダーは、素子を所定の温度に加
熱することによりバインダーを分解、燃焼させることに
より行われるものであり、Ｎｉ膜などの下地層が形成さ
れていない場合には、脱バインダー工程で発生する蒸発
ガス、分解ガスあるいは燃焼ガスなどの相当部分が、内
部電極に沿って端面側から外部に放出されるが、端面全
体にＮｉ膜などの下地層が形成されている場合には、蒸
発ガス、分解ガスあるいは燃焼ガスなどが端面から逃げ
出すことができなくなり、デラミネーションを発生させ
る原因となる。

【０００７】なお、Ｎｉ膜を形成した場合とＮｉ膜を形
成していない場合のデラミネーション発生率に関して
は、例えば、Ｎｉ膜を形成していない場合には、デラミ
ネーションの発生率が０％（試料数５００個）であるの
に対して、Ｎｉ膜を形成した場合には、デラミネーショ
ンの発生率が５．４％（試料数５００個）に上昇すると
いう実験結果を得ている。なお、この結果は、外径寸法
が、長さ１．６mm×幅０．８mm×厚さ０．８mmで、内部
電極が４０層の積層セラミックコンデンサについてのも
のである。

【０００８】本願発明は、上記問題点を解決するもので
あり、脱バインダーを確実に行い、デラミネーションの
発生を防止することが可能で、かつ、内部電極と外部電
極の接続信頼性に優れたセラミック電子部品の製造方法
及びセラミック電子部品を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本願発明のセラミック電子部品の製造方法は、セラ
ミック中に卑金属からなる内部電極が配設された素子
の、前記内部電極の端部が露出した端面に、前記内部電
極と導通する外部電極を配設してなるセラミック電子部
品の製造方法において、前記内部電極の端部が露出した
素子の端面に、卑金属膜を、その形成部と非形成部が混
在するパターンとなるように付与する工程と、熱処理を
行ってバインダーを除去した後、前記卑金属膜が付与さ
れた面に、少なくとも前記卑金属膜を介して前記内部電
極と導通する外部電極を配設する工程とを具備すること
を特徴としている。

【００１０】また、本願発明のセラミック電子部品は、
セラミック中に卑金属からなる内部電極が配設された素
子と、前記素子の、前記内部電極の端部が露出した端面
に配設された、形成部と非形成部が混在するパターンを
有する卑金属膜と、前記卑金属膜が配設された前記素子
の端面に配設された、少なくとも前記卑金属膜を介して
前記内部電極と導通する外部電極とを具備してなること
を特徴としている。

【００１１】また、前記形成部と非形成部の両方を含む
卑金属膜パターンの面積全体に対する非形成部の割合
（開口率）が５０％未満であることを特徴としている。

【００１２】

【作用】内部電極の端部が露出した素子の端面に、卑金
属膜を、その形成部と非形成部が混在するパターンとな
るように付与した場合、脱バインダー工程において、バ
インダーの分解ガスや燃焼ガスが、内部電極に沿って素
子の端面に達した後、卑金属膜の非形成部から外部に放
出されるため、迅速かつ確実に脱バインダーを行うこと
が可能になり、デラミネーションの発生を防止すること
ができるようになる。また、脱バインダー後に、卑金属
膜が付与された面に、外部電極を設けることにより、外
部電極を主として卑金属膜を介して内部電極と確実に導
通させることが可能になり、外部電極と内部電極の電気
的接続の信頼性を確保することが可能になる。

【００１３】なお、本願発明のセラミック電子部品の製
造方法において、卑金属膜を、その形成部と非形成部が
混在するパターンとなるように付与する方法としては、
例えば、剛性材料あるいは弾性材料からなる平板上に卑
金属ペーストを所定のパターンに印刷（塗布）し、これ
に素子の所定の面を押し付ける方法などにより形成する
ことが可能である。

【００１４】また、本願発明において、卑金属膜の形成
部と非形成部が混在するパターンとは、格子状のパター
ンや、水玉模様状に卑金属膜が形成されていない部分が
点在しているパターンなど種々のパターンを例示するこ
とが可能であり、具体的なパターンには特別の制約はな
い。

【００１５】また、本願発明のセラミック電子部品は、
素子の端面に、形成部と非形成部が混在するパターンを
有する卑金属膜を形成し、その上に外部電極を配設した
構造を有しているため、その製造工程において、脱バイ
ンダーが阻害されるようなことがなく、デラミネーショ
ンの発生や、内部電極と外部電極の接続不良の発生を確
実に抑制、防止することが可能になる。

【００１６】なお、卑金属膜パターンの面積全体に対す
る卑金属膜の非形成部の割合（開口率）は５０％未満で
あることが好ましいが、これは、開口率を５０％以上に
した場合、内部電極と外部電極の接続信頼性が低下し、
所望の静電容量を得ることができなくなったり、等価直
列抵抗が大きくなったりすることによる。

【００１７】

【実施例】以下、本願発明の実施例を示してその特徴と
するところをさらに詳しく説明する。

【００１８】なお、この実施例では、図１に示すよう
に、チタン酸バリウム（ＢａＴｉＯ₃）系のセラミック
１中に、Ｎｉからなる複数の内部電極２を配設してなる
素子（コンデンサ素子）３の両端側に、内部電極２と導
通する外部電極４を配設してなる積層セラミックコンデ
ンサを製造する場合を例にとって説明する。

【００１９】この実施例においては、まず、内部電極用
のＮｉペーストを塗布したセラミックグリーンシート
と、Ｎｉペーストを塗布していない上下の外層用のセラ
ミックグリーンシートを積層、圧着し、これを所定の位
置で切断することにより、図２に示すように、両端面３
ａ，３ｂに内部電極２の端部２ａが露出した未焼成の素
子３を得た。

【００２０】それから、図３に示すように、内部電極２
の端部２ａが露出した素子３の両端面３ａ，３ｂに、Ｎ
ｉペースト５ａを約４５°の傾斜を有する格子状のパタ
ーンに付与した。

【００２１】なお、特に図示しないが、この実施例で
は、以下の方法により、Ｎｉペースト５ａを素子３の両
端面３ａ，３ｂに付与した。まず、平板上にスクリーン
印刷によりＮｉペーストを格子状に印刷（塗布）し、こ
れに素子３の一方の端面３ａを押し付けてＮｉペースト
５ａを付与し、これを乾燥させた。それから、再び平板
状にスクリーン印刷により格子状にＮｉペーストを印刷
し、素子３の他方の端面３ｂを押し付けてＮｉペースト
５ａを付与した。なお、素子３の両端面３ａ，３ｂに所
定のパターンのＮｉペーストを付与する方法は、上記の
方法に限られるものではなく、例えば、弾力性のある材
料からなる平板上に所定のパターンの溝を形成し、この
溝にペーストを充填した後、平板に素子を押し付ける方
法などによっても容易に所定のパターンのＮｉペースト
を付与することが可能であり、さらにその他の方法を用
いることが可能である。

【００２２】それから、このＮｉ膜５を付与した素子３
を所定の条件で熱処理して脱バインダーを行うととも
に、内部電極及びＮｉ膜（卑金属膜）の焼付け、及びセ
ラミックの焼結を行った。

【００２３】このようにして、図３に示すように、両端
面３ａ，３ｂに格子状にＮｉ膜（卑金属膜）５が形成さ
れた素子３を得た。

【００２４】それから、素子３の両端面（Ｎｉ膜（卑金
属膜）５が付与された面）３ａ，３ｂに、Ａｇ−Ｐｄペ
ーストを塗布、焼付けすることによりＡｇ−Ｐｄからな
る外部電極４を形成した。

【００２５】なお、上記実施例の方法により製造した積
層セラミックコンデンサにおける、Ｎｉ膜の開口率と、
デラミネーション発生率及びコンタクト不良発生率（す
なわち内部電極と外部電極の接続が不十分になって所望
の静電容量が得られなくなる不良の発生率）の関係を表
１に示す。

【００２６】

【表１】

【００２７】なお、表１のNo.１は、図３に示すところ
の格子（すなわち形成部）７の幅Ａが０．１５mm、隙間
（非形成部）８の幅Ｂが０．１０mmで、開口率が１６％
の場合、No.２は、格子（すなわち形成部）７の幅Ａが
０．１５mm、隙間（非形成部）８の幅Ｂが０．１５mm
で、開口率が２５％の場合を示している。

【００２８】表１より、開口率が５０〜８０％のNo.３
（比較例）の場合、コンタクト不良の発生率が２０％で
あり、開口率１００％（Ｎｉ膜なし）のNo.４（比較
例）の場合、コンタクト不良発生率が８０％であるのに
対して、開口率が１６％及び２５％のNo.１及びNo.２
（いずれも本願発明の範囲内の実施例）の場合、デラミ
ネーション及びコンタクト不良の発生率がいずれも０％
となっていることがわかる。

【００２９】なお、上記実施例では、積層セラミックコ
ンデンサを例にとって説明したが、本願発明は、積層セ
ラミックコンデンサに限らず、積層ＬＣ複合部品など
の、セラミック中に内部電極を配設してなる種々のセラ
ミック電子部品及びその製造方法に適用することが可能
であり、その場合にも上記実施例と同様の効果を得るこ
とができる。

【００３０】本願発明は、さらにその他の点についても
上記実施例に限定されるものではなく、卑金属膜を構成
する材料の種類、セラミック電子部品を構成するセラミ
ックの種類、内部電極及び外部電極を構成する材料の種
類、バインダーの種類、脱バインダーやセラミック焼成
工程などにおける温度条件や雰囲気条件などに関し、発
明の要旨の範囲内において種々の応用、変形を加えるこ
とが可能である。

【００３１】

【発明の効果】上述のように、本願発明のセラミック電
子部品の製造方法おいては、内部電極の端部が露出した
素子の端面に、形成部と非形成部が混在するパターンの
卑金属膜を付与し、熱処理を行ってバインダーを除去し
た後、卑金属膜が付与された面に、主として卑金属膜を
介して内部電極と導通する外部電極を配設するようにし
ているので、迅速かつ確実に脱バインダーを行うことが
可能になり、デラミネーションの発生や、内部電極と外
部電極との接続不良の発生を抑制、防止して、信頼性の
高いセラミック電子部品を得ることができる。

【００３２】また、本願発明のセラミック電子部品は、
素子の端面に、形成部と非形成部が混在するパターンを
有する卑金属膜を形成し、その上に外部電極を配設した
構造を有しているため、その製造工程において、脱バイ
ンダーが阻害されるようなことがなく、デラミネーショ
ンの発生や、内部電極と外部電極の接続不良の発生を確
実に抑制、防止することができる。

【００３３】さらに、形成部と非形成部の両方を含む卑
金属膜パターンの面積全体に対する卑金属膜の非形成部
の割合（開口率）を５０％未満とすることにより、脱バ
インダーを妨げることなく、内部電極と外部電極を確実
に接続することが可能になり、本願発明をさらに実効あ
らしめることができる。

【図面の簡単な説明】

【図１】本願発明の一実施例にかかるセラミック電子部
品を示す図である。

【図２】本願発明の一実施例にかかるセラミック電子部
品の製造方法の一工程において形成された素子を示す図
である。

【図３】本願発明の一実施例にかかるセラミック電子部
品の製造方法の一工程において形成された素子の端面
に、卑金属膜パターンを形成した状態を示す図である。

【図４】従来のセラミック電子部品を示す断面図であ
る。

【図５】従来のセラミック電子部品の製造方法を示す図
である。

【符号の説明】

１セラミック２内部電極２ａ内部電極の端部３素子（コンデンサ素子）３ａ，３ｂコンデンサ素子の両端面４外部電極５卑金属膜５ａＮｉペースト７卑金属膜の形成部８卑金属膜の非形成部Ａ格子（形成部）の幅Ｂ隙間（非形成部）の幅

Claims

【特許請求の範囲】

【請求項１】セラミック中に卑金属からなる内部電極
が配設された素子の、前記内部電極の端部が露出した端
面に、前記内部電極と導通する外部電極を配設してなる
セラミック電子部品の製造方法において、前記内部電極の端部が露出した素子の端面に、卑金属膜
を、その形成部と非形成部が混在するパターンとなるよ
うに付与する工程と、熱処理を行ってバインダーを除去した後、前記卑金属膜
が付与された面に、少なくとも前記卑金属膜を介して前
記内部電極と導通する外部電極を配設する工程とを具備
することを特徴とするセラミック電子部品の製造方法。
【請求項２】セラミック中に卑金属からなる内部電極
が配設された素子と、前記素子の、前記内部電極の端部が露出した端面に配設
された、形成部と非形成部が混在するパターンを有する
卑金属膜と、前記卑金属膜が配設された前記素子の端面に配設され
た、少なくとも前記卑金属膜を介して前記内部電極と導
通する外部電極とを具備することを特徴とするセラミッ
ク電子部品。
【請求項３】前記形成部と非形成部の両方を含む卑金
属膜パターンの面積全体に対する非形成部の割合（開口
率）が５０％未満であることを特徴とする請求項２記載
のセラミック電子部品。