JPH08330601A5 - - Google Patents
Info
- Publication number
- JPH08330601A5 JPH08330601A5 JP1996066041A JP6604196A JPH08330601A5 JP H08330601 A5 JPH08330601 A5 JP H08330601A5 JP 1996066041 A JP1996066041 A JP 1996066041A JP 6604196 A JP6604196 A JP 6604196A JP H08330601 A5 JPH08330601 A5 JP H08330601A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
【特許請求の範囲】
【請求項１】
少なく共一つの主表面を有する基板と、
該基板の上部又は前記主表面の少なく共一部に形成された第１の半導体領域と、
該第１の半導体領域の一部に形成された第２の半導体領域と、
前記第１の半導体領域の他の一部において、前記第２の半導体領域とは離間して形成された第３の半導体領域と、
前記第２及び第３の半導体領域の間の前記第１の半導体領域において、前記第１の半導体領域の主表面から前記基板方向に向かって形成されたゲート溝部と、
該ゲート溝部の側壁部に形成されたゲート絶縁膜と、
前記第２及び第３の半導体領域の間を前記主表面と実質的に平行方向に流れる主電流を直接制御し、且つ前記主電流を前記第１の半導体領域の主表面より深い部分を流すべく前記主電流を前記主表面から垂直方向に分布させるように、前記ゲート絶縁膜の表面に形成されたゲート埋め込み電極
とを具備することを特徴とする半導体装置。
【請求項２】
前記第１の半導体領域の底部と前記基板の主表面の間にさらに底面絶縁膜を具備することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記基板はＳＯＩ絶縁膜とその上に形成された半導体層を具備するＳＯＩ基板であり、前記第１の半導体領域は前記ＳＯＩ絶縁膜に底部を接して形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１の半導体領域は第１導電型の半導体領域であり、前記基板は前記第１導電型とは反対導電型の第２導電型の半導体基板であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１の半導体領域の周辺に、さらに前記第１の半導体領域の底面の深さまで達する素子分離領域を具備することを特徴とする請求項３または４記載の半導体装置。
【請求項６】
前記ゲート溝部は前記ＳＯＩ絶縁膜に達していることを特徴とする請求項３記載の半導体装置。
【請求項７】
前記ゲート溝部は前記第１の半導体領域を貫通して、前記半導体基板に達していることを特徴とする請求項４記載の半導体装置。
【請求項８】
前記第１の半導体領域は、第１導電型の半導体領域であり、前記第２の半導体領域は前記第１導電型の半導体領域よりも高不純物密度の前記第１導電型半導体領域であり、前記第３の半導体領域は前記第１導電型とは反対導電型の第２導電型の半導体領域であることを特徴とする請求項６記載の半導体装置。
【請求項９】
前記第２の半導体領域を包含するように前記第１の半導体領域の主表面に、さらに第４の半導体領域が形成され、
前記ゲート溝部は前記第４の半導体領域に接して形成され、前記ゲート埋め込み電極は、前記第４の半導体領域中を流れる電流を制御すべく、前記第４の半導体領域の近傍に形成されていることを特徴とする請求項３または４記載の半導体装置。
【請求項１０】
前記ゲート溝部は前記第４の半導体領域よりも深く形成されていることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記ゲート溝部は前記第２の半導体領域に接して形成されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１２】
前記ゲート溝部は前記第２及び第３の半導体領域の双方に接して形成されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１３】
前記ゲート溝部が前記第２の半導体領域近傍に偏って配置されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１４】
前記ゲート溝部が前記第１の半導体領域中にＸ−Ｙマトリクス状又は千鳥メッシュ状に複数個配置されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１】
少なく共一つの主表面を有する基板と、
該基板の上部又は前記主表面の少なく共一部に形成された第１の半導体領域と、
該第１の半導体領域の一部に形成された第２の半導体領域と、
前記第１の半導体領域の他の一部において、前記第２の半導体領域とは離間して形成された第３の半導体領域と、
前記第２及び第３の半導体領域の間の前記第１の半導体領域において、前記第１の半導体領域の主表面から前記基板方向に向かって形成されたゲート溝部と、
該ゲート溝部の側壁部に形成されたゲート絶縁膜と、
前記第２及び第３の半導体領域の間を前記主表面と実質的に平行方向に流れる主電流を直接制御し、且つ前記主電流を前記第１の半導体領域の主表面より深い部分を流すべく前記主電流を前記主表面から垂直方向に分布させるように、前記ゲート絶縁膜の表面に形成されたゲート埋め込み電極
とを具備することを特徴とする半導体装置。
【請求項２】
前記第１の半導体領域の底部と前記基板の主表面の間にさらに底面絶縁膜を具備することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記基板はＳＯＩ絶縁膜とその上に形成された半導体層を具備するＳＯＩ基板であり、前記第１の半導体領域は前記ＳＯＩ絶縁膜に底部を接して形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１の半導体領域は第１導電型の半導体領域であり、前記基板は前記第１導電型とは反対導電型の第２導電型の半導体基板であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１の半導体領域の周辺に、さらに前記第１の半導体領域の底面の深さまで達する素子分離領域を具備することを特徴とする請求項３または４記載の半導体装置。
【請求項６】
前記ゲート溝部は前記ＳＯＩ絶縁膜に達していることを特徴とする請求項３記載の半導体装置。
【請求項７】
前記ゲート溝部は前記第１の半導体領域を貫通して、前記半導体基板に達していることを特徴とする請求項４記載の半導体装置。
【請求項８】
前記第１の半導体領域は、第１導電型の半導体領域であり、前記第２の半導体領域は前記第１導電型の半導体領域よりも高不純物密度の前記第１導電型半導体領域であり、前記第３の半導体領域は前記第１導電型とは反対導電型の第２導電型の半導体領域であることを特徴とする請求項６記載の半導体装置。
【請求項９】
前記第２の半導体領域を包含するように前記第１の半導体領域の主表面に、さらに第４の半導体領域が形成され、
前記ゲート溝部は前記第４の半導体領域に接して形成され、前記ゲート埋め込み電極は、前記第４の半導体領域中を流れる電流を制御すべく、前記第４の半導体領域の近傍に形成されていることを特徴とする請求項３または４記載の半導体装置。
【請求項１０】
前記ゲート溝部は前記第４の半導体領域よりも深く形成されていることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記ゲート溝部は前記第２の半導体領域に接して形成されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１２】
前記ゲート溝部は前記第２及び第３の半導体領域の双方に接して形成されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１３】
前記ゲート溝部が前記第２の半導体領域近傍に偏って配置されていることを特徴とする請求項６または７記載の半導体装置。
【請求項１４】
前記ゲート溝部が前記第１の半導体領域中にＸ−Ｙマトリクス状又は千鳥メッシュ状に複数個配置されていることを特徴とする請求項６または７記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066041A JPH08330601A (ja) | 1995-03-30 | 1996-03-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-73354 | 1995-03-30 | ||
| JP7335495 | 1995-03-30 | ||
| JP8066041A JPH08330601A (ja) | 1995-03-30 | 1996-03-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330601A JPH08330601A (ja) | 1996-12-13 |
| JPH08330601A5 true JPH08330601A5 (ja) | 2006-05-25 |
Family
ID=26407217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8066041A Pending JPH08330601A (ja) | 1995-03-30 | 1996-03-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330601A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405681B2 (ja) | 1997-07-31 | 2003-05-12 | 株式会社東芝 | 半導体装置 |
| JP3356162B2 (ja) | 1999-10-19 | 2002-12-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP4783975B2 (ja) * | 2000-11-21 | 2011-09-28 | 富士電機株式会社 | Ｍｉｓ半導体装置およびその製造方法 |
| JP2002231950A (ja) | 2001-01-30 | 2002-08-16 | Takuo Sugano | 完全反転型ｓｏｉｍｏｓｆｅｔ |
| US7531888B2 (en) * | 2006-11-30 | 2009-05-12 | Fairchild Semiconductor Corporation | Integrated latch-up free insulated gate bipolar transistor |
| JP5280056B2 (ja) * | 2008-01-10 | 2013-09-04 | シャープ株式会社 | Ｍｏｓ電界効果トランジスタ |
| JP5923242B2 (ja) * | 2011-02-09 | 2016-05-24 | サンケン電気株式会社 | 化合物半導体装置及び化合物半導体装置の製造方法 |
| JP5729364B2 (ja) * | 2011-12-28 | 2015-06-03 | 株式会社デンソー | 横型の絶縁ゲート型バイポーラトランジスタを備えた半導体装置 |
| JP6233874B2 (ja) * | 2013-06-04 | 2017-11-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6450659B2 (ja) * | 2015-08-04 | 2019-01-09 | 株式会社東芝 | 半導体装置 |
| US11426818B2 (en) * | 2018-08-10 | 2022-08-30 | The Research Foundation for the State University | Additive manufacturing processes and additively manufactured products |
| JP7075876B2 (ja) | 2018-12-25 | 2022-05-26 | 株式会社日立製作所 | 炭化ケイ素半導体装置、電力変換装置、３相モータシステム、自動車および鉄道車両 |
| CN114068701B (zh) * | 2020-07-30 | 2024-03-19 | 中芯北方集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| JP7528664B2 (ja) * | 2020-09-15 | 2024-08-06 | 住友電気工業株式会社 | 半導体装置 |
| CN113990936B (zh) * | 2021-12-23 | 2022-06-14 | 浙江大学杭州国际科创中心 | 一种基于不同栅极结构的mos管器件 |
-
1996
- 1996-03-22 JP JP8066041A patent/JPH08330601A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307785B2 (ja) | 絶縁ゲート型半導体装置 | |
| EP0668616A3 (en) | Insulated gate semiconductor device and its manufacture. | |
| KR970072199A (ko) | 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법 | |
| JP2002319675A5 (ja) | ||
| KR960036120A (ko) | 절연게이트형 반도체장치 및 그 제조방법 | |
| JP3356162B2 (ja) | 半導体装置及びその製造方法 | |
| KR960030441A (ko) | 전계효과트랜지스터 및 그 제조방법 | |
| JP2002305304A5 (ja) | ||
| WO2002043117A3 (en) | Trench gate fermi-threshold field effect transistors and methods of fabricating the same | |
| WO2002007201A3 (en) | Method for etching trenches for the fabrication of semiconductor devices | |
| KR970072486A (ko) | 절연 게이트형 반도체 장치 및 그 제조방법 | |
| EP1835542A3 (en) | Semiconductor device with trench gate | |
| US6198129B1 (en) | Vertical type insulated gate transistor | |
| JPH11111976A (ja) | 半導体装置 | |
| KR970067933A (ko) | 절연 게이트형 반도체 장치 및 그 제조방법 | |
| WO2001071817A3 (en) | Dmos transistor having a trench gate electrode and method of making the same | |
| JP2001060684A5 (ja) | ||
| KR980006243A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970018304A (ko) | 반도체장치 및 그의 제조방법 (a semiconductor device and a method of fabricating the same) | |
| KR970054375A (ko) | 전력용 절연 게이트 바이폴라 트랜지스터 | |
| JPH11233795A5 (ja) | ||
| JP3509552B2 (ja) | 半導体装置 | |
| KR950034834A (ko) | 모스(mos)형 반도체 장치 | |
| KR960026644A (ko) | 반도체 장치의 배선구조 및 그의 제조방법 | |
| KR870002656A (ko) | Cmos 집적회로 및 그 제조 방법 |