JPH08330957A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH08330957A JPH08330957A JP15828595A JP15828595A JPH08330957A JP H08330957 A JPH08330957 A JP H08330957A JP 15828595 A JP15828595 A JP 15828595A JP 15828595 A JP15828595 A JP 15828595A JP H08330957 A JPH08330957 A JP H08330957A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- digital data
- sampling
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 49
- 238000012952 Resampling Methods 0.000 claims abstract description 6
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000008676 import Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 簡単、安価な構成で高倍率のオーバーサンプ
リングＤ／Ａ変換を行えるようにする。 【構成】 ｎ倍オーバーサンプリングディジタルフィル
タ２０により、サンプリング周波数Ｆs の入力ディジタ
ルデータDATAINに対しｎ倍のオーバーサンプリングを行
い、この際、Ｆs ／２以上の帯域を阻止しておく。ｎＦ
s としたディジタルデータDATAP に対し補間フィルタ２
２により、１／ｍｎＦs の周期でのリサンプリング、１
／ｍｎＦs の周期ずつの遅延、リサンプルデータと各遅
延データの加算による直線補間を行ってサンプリング周
波数を更にｍ倍とする。そして、直線補間後のｍｎＦs
のディジタルデータDATAS に対し、サンプルデータをｋ
個のＤ／Ａ変換器２７1 〜２７k で１つづつ順に分けて
Ｄ／Ａ変換し、Ｄ／Ａ変換器２７1 〜２７k の出力をア
ナログ加算器２９で加算する。
リングＤ／Ａ変換を行えるようにする。 【構成】 ｎ倍オーバーサンプリングディジタルフィル
タ２０により、サンプリング周波数Ｆs の入力ディジタ
ルデータDATAINに対しｎ倍のオーバーサンプリングを行
い、この際、Ｆs ／２以上の帯域を阻止しておく。ｎＦ
s としたディジタルデータDATAP に対し補間フィルタ２
２により、１／ｍｎＦs の周期でのリサンプリング、１
／ｍｎＦs の周期ずつの遅延、リサンプルデータと各遅
延データの加算による直線補間を行ってサンプリング周
波数を更にｍ倍とする。そして、直線補間後のｍｎＦs
のディジタルデータDATAS に対し、サンプルデータをｋ
個のＤ／Ａ変換器２７1 〜２７k で１つづつ順に分けて
Ｄ／Ａ変換し、Ｄ／Ａ変換器２７1 〜２７k の出力をア
ナログ加算器２９で加算する。
Description
【０００１】
【産業上の利用分野】本発明はＤ／Ａ変換装置に係り、
とくにＤ／Ａ変換対象のディジタルデータをオーバーサ
ンプリングしてＤ／Ａ変換するＤ／Ａ変換装置に関す
る。
とくにＤ／Ａ変換対象のディジタルデータをオーバーサ
ンプリングしてＤ／Ａ変換するＤ／Ａ変換装置に関す
る。
【０００２】
【従来の技術】ＣＤプレーヤ、ＤＡＴ、ＭＤシステムな
どのディジタルオーディオ装置では、記録媒体から再生
したサンプリング周波数Ｆs のディジタルデータをその
ままＤ／Ａ変換するのでなく、Ｆs ／２以上の帯域を阻
止しながら例えば、８倍にオーバーサンプリングしてＤ
／Ａ変換するようにしている。理由はディジタルデータ
をそのままＤ／Ａ変換すると、Ｄ／Ａ変換出力のステッ
プ変化幅が大きくなって大きな出力歪が生じてしまった
り、折り返し雑音が比較的低域に存在するため、出力波
形を滑らかにするポストフィルタ（スムージングフィル
タ）で折り返し雑音を確実に除去するには高次の急峻な
特性としなければならず、製作が困難で高価となり、ま
た高域での位相特性が悪化してしまう。この点、Ｄ／Ａ
変換前にオーバーサンプリングすれば、Ｄ／Ａ変換出力
のステップ変化幅を小さくして出力歪を小さくでき、ま
た、折り返し雑音成分が高域側にシフトするので、ポス
トフィルタを低次の比較的ゆるやかな特性とでき、製作
が容易で安価となり、また、良好な位相特性を得ること
ができる。
どのディジタルオーディオ装置では、記録媒体から再生
したサンプリング周波数Ｆs のディジタルデータをその
ままＤ／Ａ変換するのでなく、Ｆs ／２以上の帯域を阻
止しながら例えば、８倍にオーバーサンプリングしてＤ
／Ａ変換するようにしている。理由はディジタルデータ
をそのままＤ／Ａ変換すると、Ｄ／Ａ変換出力のステッ
プ変化幅が大きくなって大きな出力歪が生じてしまった
り、折り返し雑音が比較的低域に存在するため、出力波
形を滑らかにするポストフィルタ（スムージングフィル
タ）で折り返し雑音を確実に除去するには高次の急峻な
特性としなければならず、製作が困難で高価となり、ま
た高域での位相特性が悪化してしまう。この点、Ｄ／Ａ
変換前にオーバーサンプリングすれば、Ｄ／Ａ変換出力
のステップ変化幅を小さくして出力歪を小さくでき、ま
た、折り返し雑音成分が高域側にシフトするので、ポス
トフィルタを低次の比較的ゆるやかな特性とでき、製作
が容易で安価となり、また、良好な位相特性を得ること
ができる。
【０００３】オーバーサンプリングは８倍より１６倍、
１６倍より３２倍と倍率が大きくなるほどその効果が大
きくなる。けれども、オーディオ等の量産向けＤ／Ａ変
換器はコスト上の制約などからＤ／Ａ変換速度を上げる
ことが難しく、８倍（８Ｆs）程度のＤ／Ａ変換器が限
界であった。そこで、従来から、量産向けのＤ／Ａ変換
速度の速くない複数のＤ／Ａ変換器を組み合わせてＤ／
Ａ変換することで高倍率のオーバーサンプリングを実現
する手法が提案されている。具体的には、図６に示す如
く、入力ディジタルデータ（１６ビットパラレルデー
タ）に対し、ディジタルフィルタ１０を用いてＦs ／２
以上の帯域を阻止しながら３２倍オーバーサンプリング
を行う。ディジタルフィルタ１０の出力を縦続接続され
た４段のラッチ回路（１６個のＤ−Ｆ／Ｆで構成されて
いる）１１1 〜１１4 に入力し、３２Ｆs のクロックＣ
Ｋを与えてＴ（＝１／３２Ｆs ）ずつ遅延させ、各ラッ
チ回路１１1 〜１１4 の出力を個別にＤ／Ａ変換器１２
1 〜１２4 に入力する。各Ｄ／Ａ変換器１２1 〜１２4
はサンプリング周波数が８Ｆs のディジタルデータを変
換するものであり、図示しないタイミング発生回路から
入力する８Ｆs のクロックＣＫ1 〜ＣＫ4 に従い、対応
するラッチ回路１１1 〜１１4 から入力したディジタル
データをＤ／Ａ変換する。各Ｄ／Ａ変換器１２1 〜１２
4 は位相が９０°ずつずれた８Ｆs のクロックＣＫ1〜
ＣＫ4 に従い、８Ｆs のＤ／Ａ変換を行っているだけで
あるがＤ／Ａ変換出力を加算器１３で加算することで
（加算器１３の各入力側に１／４の乗算器を設けてもよ
い）、等価的に３２Ｆs のＤ／Ａ変換を行う。
１６倍より３２倍と倍率が大きくなるほどその効果が大
きくなる。けれども、オーディオ等の量産向けＤ／Ａ変
換器はコスト上の制約などからＤ／Ａ変換速度を上げる
ことが難しく、８倍（８Ｆs）程度のＤ／Ａ変換器が限
界であった。そこで、従来から、量産向けのＤ／Ａ変換
速度の速くない複数のＤ／Ａ変換器を組み合わせてＤ／
Ａ変換することで高倍率のオーバーサンプリングを実現
する手法が提案されている。具体的には、図６に示す如
く、入力ディジタルデータ（１６ビットパラレルデー
タ）に対し、ディジタルフィルタ１０を用いてＦs ／２
以上の帯域を阻止しながら３２倍オーバーサンプリング
を行う。ディジタルフィルタ１０の出力を縦続接続され
た４段のラッチ回路（１６個のＤ−Ｆ／Ｆで構成されて
いる）１１1 〜１１4 に入力し、３２Ｆs のクロックＣ
Ｋを与えてＴ（＝１／３２Ｆs ）ずつ遅延させ、各ラッ
チ回路１１1 〜１１4 の出力を個別にＤ／Ａ変換器１２
1 〜１２4 に入力する。各Ｄ／Ａ変換器１２1 〜１２4
はサンプリング周波数が８Ｆs のディジタルデータを変
換するものであり、図示しないタイミング発生回路から
入力する８Ｆs のクロックＣＫ1 〜ＣＫ4 に従い、対応
するラッチ回路１１1 〜１１4 から入力したディジタル
データをＤ／Ａ変換する。各Ｄ／Ａ変換器１２1 〜１２
4 は位相が９０°ずつずれた８Ｆs のクロックＣＫ1〜
ＣＫ4 に従い、８Ｆs のＤ／Ａ変換を行っているだけで
あるがＤ／Ａ変換出力を加算器１３で加算することで
（加算器１３の各入力側に１／４の乗算器を設けてもよ
い）、等価的に３２Ｆs のＤ／Ａ変換を行う。
【０００４】加算器１３の出力はポストフィルタ１４で
スムージングされるが、３２倍オーバーサンプリングが
されていることから、加算器１３の出力歪が非常に小さ
く、また、折り返し雑音成分が３２Ｆs 近くまでシフト
しているので、ポストフィルタ１４を低次でかなりゆる
やかな特性とでき、製作がきわめて容易で安価となり、
かなり良好な位相特性を得ることができる。また、複数
のＤ／Ａ変換器１２1〜１２4 の出力を加算すること
で、各Ｄ／Ａ変換器１２1 〜１２4 の発生する非相関ノ
イズ成分を減衰させることもできる。
スムージングされるが、３２倍オーバーサンプリングが
されていることから、加算器１３の出力歪が非常に小さ
く、また、折り返し雑音成分が３２Ｆs 近くまでシフト
しているので、ポストフィルタ１４を低次でかなりゆる
やかな特性とでき、製作がきわめて容易で安価となり、
かなり良好な位相特性を得ることができる。また、複数
のＤ／Ａ変換器１２1〜１２4 の出力を加算すること
で、各Ｄ／Ａ変換器１２1 〜１２4 の発生する非相関ノ
イズ成分を減衰させることもできる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術では、Ｄ／Ａ変換器の負担を軽減できるもの
の、ディジタルフィルタは３２Ｆs のサンプリング速度
で高度なフィルタリング演算を実行しなければならず、
演算速度が高く回路構成も複雑となるため高価なディジ
タルフィルタを利用しなければならないという問題があ
った。本発明は上記した従来技術の問題に鑑み、簡単、
安価な構成で高倍率のオーバーサンプリングを行えるＤ
／Ａ変換装置を提供することを、その目的とする。
た従来技術では、Ｄ／Ａ変換器の負担を軽減できるもの
の、ディジタルフィルタは３２Ｆs のサンプリング速度
で高度なフィルタリング演算を実行しなければならず、
演算速度が高く回路構成も複雑となるため高価なディジ
タルフィルタを利用しなければならないという問題があ
った。本発明は上記した従来技術の問題に鑑み、簡単、
安価な構成で高倍率のオーバーサンプリングを行えるＤ
／Ａ変換装置を提供することを、その目的とする。
【０００６】
【課題を解決するための手段】本発明のＤ／Ａ変換装置
では、サンプリング周波数Ｆs のディジタルデータに対
しｎ倍のオーバーサンプリングを行い、この際、Ｆs ／
２以上の帯域を阻止するｎ倍オーバーサンプリングディ
ジタルフィルタ手段と、ｎ倍オーバーサンプリングディ
ジタルフィルタ手段から出力されるサンプリング周波数
ｎＦs のディジタルデータに対し、サンプリング周波数
をｍ倍にするための直線補間を行う補間手段と、補間手
段から出力されるディジタルデータに対し、各々、サン
プルデータを１つづつ順に分けて取り込みＤ／Ａ変換す
るｋ個のＤ／Ａ変換手段と、ｋ個のＤ／Ａ変換手段の出
力を加算する加算手段と、を備え、補間手段は、ｎ倍オ
ーバーサンプリングディジタルフィルタ手段から出力さ
れるサンプリング周波数ｎＦs のディジタルデータを１
／ｍｎＦs の周期でリサンプリングするサンプリング手
段と、サンプリング手段の出力するディジタルデータを
１／ｍｎＦs の周期ずつ遅延させる（ｍ−１）段の遅延
手段と、サンプリング手段及び各遅延手段の出力を加算
する加算手段と、を含むことを特徴としている。
では、サンプリング周波数Ｆs のディジタルデータに対
しｎ倍のオーバーサンプリングを行い、この際、Ｆs ／
２以上の帯域を阻止するｎ倍オーバーサンプリングディ
ジタルフィルタ手段と、ｎ倍オーバーサンプリングディ
ジタルフィルタ手段から出力されるサンプリング周波数
ｎＦs のディジタルデータに対し、サンプリング周波数
をｍ倍にするための直線補間を行う補間手段と、補間手
段から出力されるディジタルデータに対し、各々、サン
プルデータを１つづつ順に分けて取り込みＤ／Ａ変換す
るｋ個のＤ／Ａ変換手段と、ｋ個のＤ／Ａ変換手段の出
力を加算する加算手段と、を備え、補間手段は、ｎ倍オ
ーバーサンプリングディジタルフィルタ手段から出力さ
れるサンプリング周波数ｎＦs のディジタルデータを１
／ｍｎＦs の周期でリサンプリングするサンプリング手
段と、サンプリング手段の出力するディジタルデータを
１／ｍｎＦs の周期ずつ遅延させる（ｍ−１）段の遅延
手段と、サンプリング手段及び各遅延手段の出力を加算
する加算手段と、を含むことを特徴としている。
【０００７】
【作用】本発明のＤ／Ａ変換装置によれば、ｎ倍オーバ
ーサンプリングディジタルフィルタ手段により、サンプ
リング周波数Ｆs のディジタルデータに対しｎ倍のオー
バーサンプリングを行い、この際、Ｆs ／２以上の帯域
を阻止しておく。ｎＦsのディジタルデータに対し補間
手段により、１／ｍｎＦs の周期でのリサンプリング、
１／ｍｎＦs の周期ずつの遅延、リサンプルデータと各
遅延データの加算により直線補間を行ってサンプリング
周波数を更にｍ倍とする。そして、直線補間後のｍｎＦ
s のディジタルデータに対し、サンプルデータをｋ個の
Ｄ／Ａ変換手段で１つづつ順に分けてＤ／Ａ変換し、Ｄ
／Ａ変換手段の出力を加算手段で加算する。これによ
り、ｍｎ倍のオーバーサンプリングを行う場合でも、デ
ィジタルフィルタ手段はサンプリング周波数がｎＦs で
良く、演算速度が低くて済むとともに回路構成上の負担
も少なくて済む。また、補間手段も直線補間という簡単
な処理を行うだけなので、回路構成は簡単で済み、全体
として構成が簡単で安価な装置とできる。
ーサンプリングディジタルフィルタ手段により、サンプ
リング周波数Ｆs のディジタルデータに対しｎ倍のオー
バーサンプリングを行い、この際、Ｆs ／２以上の帯域
を阻止しておく。ｎＦsのディジタルデータに対し補間
手段により、１／ｍｎＦs の周期でのリサンプリング、
１／ｍｎＦs の周期ずつの遅延、リサンプルデータと各
遅延データの加算により直線補間を行ってサンプリング
周波数を更にｍ倍とする。そして、直線補間後のｍｎＦ
s のディジタルデータに対し、サンプルデータをｋ個の
Ｄ／Ａ変換手段で１つづつ順に分けてＤ／Ａ変換し、Ｄ
／Ａ変換手段の出力を加算手段で加算する。これによ
り、ｍｎ倍のオーバーサンプリングを行う場合でも、デ
ィジタルフィルタ手段はサンプリング周波数がｎＦs で
良く、演算速度が低くて済むとともに回路構成上の負担
も少なくて済む。また、補間手段も直線補間という簡単
な処理を行うだけなので、回路構成は簡単で済み、全体
として構成が簡単で安価な装置とできる。
【０００８】
【実施例】図１は本発明の一実施例に係るＤ／Ａ変換装
置の回路図である。２０はサンプリング周波数Ｆs の入
力ディジタルデータDATAIN（１６ビットパラレルデー
タ）に対し８Ｆs のクロックＣＫに従い所定のフィルタ
リング処理をし、周波数Ｆs ／２以上の帯域を阻止しな
がらｎ倍オーバーサンプリングを行うｎ倍オーバーサン
プリングディジタルフィルタ、２１はクロックＣＫの周
波数をｍ倍にしたクロックＣＫ´を出力するてい倍回
路、２２はｎ倍オーバーサンプリングディジタルフィル
タ２０から出力されたサンプリング周波数ｎＦs のディ
ジタルデータDATAP に対し、サンプリング周波数をｍ倍
にするための補間を行う補間フィルタである。
置の回路図である。２０はサンプリング周波数Ｆs の入
力ディジタルデータDATAIN（１６ビットパラレルデー
タ）に対し８Ｆs のクロックＣＫに従い所定のフィルタ
リング処理をし、周波数Ｆs ／２以上の帯域を阻止しな
がらｎ倍オーバーサンプリングを行うｎ倍オーバーサン
プリングディジタルフィルタ、２１はクロックＣＫの周
波数をｍ倍にしたクロックＣＫ´を出力するてい倍回
路、２２はｎ倍オーバーサンプリングディジタルフィル
タ２０から出力されたサンプリング周波数ｎＦs のディ
ジタルデータDATAP に対し、サンプリング周波数をｍ倍
にするための補間を行う補間フィルタである。
【０００９】補間フィルタ２２の内、２３はディジタル
データDATAP をクロックＣＫ´でリサンプルしてサンプ
リング周波数をｍ倍とするサンプリング回路（ここでは
１６個のＤ−Ｆ／Ｆで構成されている）、２４1 〜２４
m-1 はサンプリング回路２３の出力側に縦続接続された
（ｍ−１）段のラッチ回路（ここでは各々、１６個のＤ
−Ｆ／Ｆで構成されている）であり、サンプリング回路
２３から出力されたサンプリング周波数ｍｎＦs のディ
ジタルデータDATAQ をクロックＣＫ´に従い、Ｔ＝１／
ｍｎＦs の周期ずつ遅延させる。２５はサンプリング回
路２３から出力されたディジタルデータ（リサンプルデ
ータ）DATAQ とラッチ回路２４1 〜２４m-1 から出力さ
れた各遅延データDATAR1〜DATARm-1を加算するディジタ
ル加算器、２６はディジタル加算器２５の出力に１／ｍ
を乗じるディジタル乗算器であり、ディジタル加算器２
５とディジタル乗算器２６により平均化手段が構成され
ている。このように構成された補間フィルタ２２によ
り、ディジタルデータDATAP は直線補間によりサンプリ
ング周波数がｍ倍にオーバーサンプリングされ、ディジ
タルデータDATAS として出力される。
データDATAP をクロックＣＫ´でリサンプルしてサンプ
リング周波数をｍ倍とするサンプリング回路（ここでは
１６個のＤ−Ｆ／Ｆで構成されている）、２４1 〜２４
m-1 はサンプリング回路２３の出力側に縦続接続された
（ｍ−１）段のラッチ回路（ここでは各々、１６個のＤ
−Ｆ／Ｆで構成されている）であり、サンプリング回路
２３から出力されたサンプリング周波数ｍｎＦs のディ
ジタルデータDATAQ をクロックＣＫ´に従い、Ｔ＝１／
ｍｎＦs の周期ずつ遅延させる。２５はサンプリング回
路２３から出力されたディジタルデータ（リサンプルデ
ータ）DATAQ とラッチ回路２４1 〜２４m-1 から出力さ
れた各遅延データDATAR1〜DATARm-1を加算するディジタ
ル加算器、２６はディジタル加算器２５の出力に１／ｍ
を乗じるディジタル乗算器であり、ディジタル加算器２
５とディジタル乗算器２６により平均化手段が構成され
ている。このように構成された補間フィルタ２２によ
り、ディジタルデータDATAP は直線補間によりサンプリ
ング周波数がｍ倍にオーバーサンプリングされ、ディジ
タルデータDATAS として出力される。
【００１０】２７1 〜２７k は各々、補間フィルタ２２
の出力側に並列接続されたｋ個のＤ／Ａ変換器であり、
各Ｄ／Ａ変換器２７1 〜２７k はサンプリング周波数が
ｍｎＦs ／ｋのディジタルデータをＤ／Ａ変換する。２
８はクロックＣＫ´に基づき、周波数がｍｎＦs で位相
が３６０°／ｋずつずれたｋ個のクロックＣＫ1 〜ＣＫ
k を発生し、Ｄ／Ａ変換器２７1 〜２７k に個別に出力
するタイミング発生回路である。Ｄ／Ａ変換器２７i は
クロックＣＫi が入力されたタイミングで補間フィルタ
２２から出力されているディジタルデータDATAS を入力
してＤ／Ａ変換する（ｉ＝１，２，・・，ｋ）。２９は
Ｄ／Ａ変換器２７1 〜２７k の出力を加算するアナログ
加算器、３０はアナログ加算器２９の出力のスムージン
グを行うポストフィルタ（ＬＰＦ）である。
の出力側に並列接続されたｋ個のＤ／Ａ変換器であり、
各Ｄ／Ａ変換器２７1 〜２７k はサンプリング周波数が
ｍｎＦs ／ｋのディジタルデータをＤ／Ａ変換する。２
８はクロックＣＫ´に基づき、周波数がｍｎＦs で位相
が３６０°／ｋずつずれたｋ個のクロックＣＫ1 〜ＣＫ
k を発生し、Ｄ／Ａ変換器２７1 〜２７k に個別に出力
するタイミング発生回路である。Ｄ／Ａ変換器２７i は
クロックＣＫi が入力されたタイミングで補間フィルタ
２２から出力されているディジタルデータDATAS を入力
してＤ／Ａ変換する（ｉ＝１，２，・・，ｋ）。２９は
Ｄ／Ａ変換器２７1 〜２７k の出力を加算するアナログ
加算器、３０はアナログ加算器２９の出力のスムージン
グを行うポストフィルタ（ＬＰＦ）である。
【００１１】次に、上記した実施例の動作を図２のタイ
ムチャート、図３の周波数特性図、図４の補間動作説明
図を参照して説明する。なお、ここでは説明の便宜上、
ｎ＝８、ｍ＝４、ｋ＝４として説明する。サンプリング
周波数Ｆs の入力ディジタルデータDATAINは、図３
（１）に示す如く、信号帯域（０〜Ｆs ／２）に近いＦ
S ／２以上に折り返し雑音成分が存在する。ｎ倍オーバ
ーサンプリングディジタルフィルタ２０はサンプリング
周波数をｎ＝８倍とするとともに、０〜Ｆs ／２の信号
帯域は通過し、ＦS ／２以上（但し、４Ｆs 以下）の帯
域は阻止するのでｎ倍オーバーサンプリングしたディジ
タルデータDATAP では、図３（２）に斜線で示す如く、
折り返し雑音成分は８Ｆs −ＦS ／２以上にシフトす
る。但し、８Ｆs ±ＦS ／２、１６Ｆs ±ＦS ／２、２
４Ｆs ±ＦS ／２、３２Ｆs ±ＦS ／２、・・に折り返
し雑音成分が存在している。
ムチャート、図３の周波数特性図、図４の補間動作説明
図を参照して説明する。なお、ここでは説明の便宜上、
ｎ＝８、ｍ＝４、ｋ＝４として説明する。サンプリング
周波数Ｆs の入力ディジタルデータDATAINは、図３
（１）に示す如く、信号帯域（０〜Ｆs ／２）に近いＦ
S ／２以上に折り返し雑音成分が存在する。ｎ倍オーバ
ーサンプリングディジタルフィルタ２０はサンプリング
周波数をｎ＝８倍とするとともに、０〜Ｆs ／２の信号
帯域は通過し、ＦS ／２以上（但し、４Ｆs 以下）の帯
域は阻止するのでｎ倍オーバーサンプリングしたディジ
タルデータDATAP では、図３（２）に斜線で示す如く、
折り返し雑音成分は８Ｆs −ＦS ／２以上にシフトす
る。但し、８Ｆs ±ＦS ／２、１６Ｆs ±ＦS ／２、２
４Ｆs ±ＦS ／２、３２Ｆs ±ＦS ／２、・・に折り返
し雑音成分が存在している。
【００１２】ｎ倍オーバーサンプリングディジタルフィ
ルタ２０の出力するディジタルデータDATAP （＝・・，
Ｄ0 ，Ｄ1 ，Ｄ2 ，・・）はサンプリング回路２３によ
って周波数３２Ｆs のクロックＣＫ´に従いリサンプル
され、サンプリング周波数がｍ＝４倍のディジタルデー
タDATAQ （＝・・，Ｄ0 ，Ｄ0 ，Ｄ1 ，Ｄ1 ，Ｄ1 ，Ｄ
1 ，Ｄ2 ，Ｄ2 ，Ｄ2 ，Ｄ2 ，・・）が得られる（図
２、図４参照）。但し、ディジタルデータDATAQ の周波
数スペクトラムはDATAP と変わらない（図３（２）参
照）。ディジタルデータDATAQ はクロックＣＫ´に従い
ラッチ回路２４1 〜２４4 に順にラッチされて、Ｔ＝１
／３２Ｆs の周期ずつ遅延される。そして、ディジタル
データDATAQ はラッチ回路２４1 〜２４4 の遅延データ
DATAR1〜DATAR3とともにディジタル加算器２５で加算さ
れたあとディジタル乗算器２６で１／ｍ＝１／４とされ
ることで、図４に示す如くディジタルデータDATAP を直
線補間したディジタルデータDATAS ｛＝・・，Ｄ0 ，
（Ｄ0 ＋３Ｄ1 ）／４，（２Ｄ0＋２Ｄ1 ）／４，（３
Ｄ0 ＋Ｄ1 ）／４，Ｄ1 ，（Ｄ1 ＋３Ｄ2 ）／４，（２
Ｄ1 ＋２Ｄ2 ）／４，（３Ｄ1 ＋Ｄ2 ）／４，Ｄ3 ，・
・｝が形成される（図２参照）。
ルタ２０の出力するディジタルデータDATAP （＝・・，
Ｄ0 ，Ｄ1 ，Ｄ2 ，・・）はサンプリング回路２３によ
って周波数３２Ｆs のクロックＣＫ´に従いリサンプル
され、サンプリング周波数がｍ＝４倍のディジタルデー
タDATAQ （＝・・，Ｄ0 ，Ｄ0 ，Ｄ1 ，Ｄ1 ，Ｄ1 ，Ｄ
1 ，Ｄ2 ，Ｄ2 ，Ｄ2 ，Ｄ2 ，・・）が得られる（図
２、図４参照）。但し、ディジタルデータDATAQ の周波
数スペクトラムはDATAP と変わらない（図３（２）参
照）。ディジタルデータDATAQ はクロックＣＫ´に従い
ラッチ回路２４1 〜２４4 に順にラッチされて、Ｔ＝１
／３２Ｆs の周期ずつ遅延される。そして、ディジタル
データDATAQ はラッチ回路２４1 〜２４4 の遅延データ
DATAR1〜DATAR3とともにディジタル加算器２５で加算さ
れたあとディジタル乗算器２６で１／ｍ＝１／４とされ
ることで、図４に示す如くディジタルデータDATAP を直
線補間したディジタルデータDATAS ｛＝・・，Ｄ0 ，
（Ｄ0 ＋３Ｄ1 ）／４，（２Ｄ0＋２Ｄ1 ）／４，（３
Ｄ0 ＋Ｄ1 ）／４，Ｄ1 ，（Ｄ1 ＋３Ｄ2 ）／４，（２
Ｄ1 ＋２Ｄ2 ）／４，（３Ｄ1 ＋Ｄ2 ）／４，Ｄ3 ，・
・｝が形成される（図２参照）。
【００１３】ここで、サンプリング回路２３の出力側か
らディジタル乗算器２５までの系を考えると、伝達関数
Ｈ（ｚ）は、 Ｈ（ｚ）＝（１＋ｚ-1＋ｚ-2＋ｚ-3）／４ ＝（１／４）・（１＋ｚ-1）（１＋ｚ-2） である。ｚ-1＝ｅｘｐ（−ｊωＴ）とおくと、 Ｈ（ｚ）＝｛（１／２）（１＋ｅｘｐ（−ｊωＴ））｝ ・｛（１／２）（１＋ｅｘｐ（−ｊ２ωＴ））｝ ＝ｅｘｐ（−ｊωＴ／２） ・｛（１／２）（ｅｘｐ（ｊωＴ／２）＋ｅｘｐ（−ｊωＴ／２））｝ ・ｅｘｐ（−ｊωＴ） ・｛（１／２）（ｅｘｐ（ｊωＴ）＋ｅｘｐ（−ｊωＴ））｝ ＝ｅｘｐ（−３ｊωＴ／２）・ｃｏｓ（ωＴ／２）・ｃｏｓ（ωＴ） と表される。振幅特性Ｍは、 Ｍ＝｜ｃｏｓ（ωＴ／２）・ｃｏｓ（ωＴ）｜ となり、図３（２）に破線Ｍで示す如く、８Ｆs 、１６
Ｆs 、２４Ｆs においてディップを持つ。
らディジタル乗算器２５までの系を考えると、伝達関数
Ｈ（ｚ）は、 Ｈ（ｚ）＝（１＋ｚ-1＋ｚ-2＋ｚ-3）／４ ＝（１／４）・（１＋ｚ-1）（１＋ｚ-2） である。ｚ-1＝ｅｘｐ（−ｊωＴ）とおくと、 Ｈ（ｚ）＝｛（１／２）（１＋ｅｘｐ（−ｊωＴ））｝ ・｛（１／２）（１＋ｅｘｐ（−ｊ２ωＴ））｝ ＝ｅｘｐ（−ｊωＴ／２） ・｛（１／２）（ｅｘｐ（ｊωＴ／２）＋ｅｘｐ（−ｊωＴ／２））｝ ・ｅｘｐ（−ｊωＴ） ・｛（１／２）（ｅｘｐ（ｊωＴ）＋ｅｘｐ（−ｊωＴ））｝ ＝ｅｘｐ（−３ｊωＴ／２）・ｃｏｓ（ωＴ／２）・ｃｏｓ（ωＴ） と表される。振幅特性Ｍは、 Ｍ＝｜ｃｏｓ（ωＴ／２）・ｃｏｓ（ωＴ）｜ となり、図３（２）に破線Ｍで示す如く、８Ｆs 、１６
Ｆs 、２４Ｆs においてディップを持つ。
【００１４】よって、ディジタルデータDATAP は補間フ
ィルタ２２を通過する間に、４倍オーバーサンプリング
がされ、同時に、８Ｆs ±ＦS ／２、１６Ｆs ±ＦS ／
２、２４Ｆs ±ＦS ／２の折り返し雑音成分が除去され
ることになる（図３（３）参照）。
ィルタ２２を通過する間に、４倍オーバーサンプリング
がされ、同時に、８Ｆs ±ＦS ／２、１６Ｆs ±ＦS ／
２、２４Ｆs ±ＦS ／２の折り返し雑音成分が除去され
ることになる（図３（３）参照）。
【００１５】補間フィルタ２２から出力されたサンプリ
ング周波数３２Ｆs のディジタルデータDATAs は、クロ
ックＣＫ1 〜ＣＫ4 の立ち上がりタイミングによってサ
ンプルデータを１つづつ順に分けるようにしてＤ／Ａ変
換器２７1 〜２７4 に入力され、Ｄ／Ａ変換される（図
２参照）。各Ｄ／Ａ変換器２７1 〜２７4 はサンプリン
グ周波数が８Ｆs のＤ／Ａ変換動作を行うため、出力中
には８Ｆs ±Ｆs ／２、１６Ｆs ±Ｆs ／２、２４Ｆs
±Ｆs ／２に折り返し雑音成分を生じるが（図３
（４））、８Ｆs 、１６Ｆs 、２４Ｆs において、各Ｄ
／Ａ変換器２７1 〜２７4 の出力スペクトラムは位相が
９０°ずつずれていることから、アナログ加算器２９の
出力で見ると８Ｆs ±Ｆs ／２、１６Ｆs ±Ｆs ／２、
２４Ｆs ±Ｆs／２の折り返し雑音成分が相殺される
（図３（５）参照）。なお、各Ｄ／Ａ変換出力を加算し
たことで、各Ｄ／Ａ変換器２７1 〜２７4 の非相関ノイ
ズ成分も相殺により減衰される。よって、入力ディジタ
ルデータDATAINは３２倍にオーバーサンプリングされな
がらＤ／Ａ変換されたことになる。
ング周波数３２Ｆs のディジタルデータDATAs は、クロ
ックＣＫ1 〜ＣＫ4 の立ち上がりタイミングによってサ
ンプルデータを１つづつ順に分けるようにしてＤ／Ａ変
換器２７1 〜２７4 に入力され、Ｄ／Ａ変換される（図
２参照）。各Ｄ／Ａ変換器２７1 〜２７4 はサンプリン
グ周波数が８Ｆs のＤ／Ａ変換動作を行うため、出力中
には８Ｆs ±Ｆs ／２、１６Ｆs ±Ｆs ／２、２４Ｆs
±Ｆs ／２に折り返し雑音成分を生じるが（図３
（４））、８Ｆs 、１６Ｆs 、２４Ｆs において、各Ｄ
／Ａ変換器２７1 〜２７4 の出力スペクトラムは位相が
９０°ずつずれていることから、アナログ加算器２９の
出力で見ると８Ｆs ±Ｆs ／２、１６Ｆs ±Ｆs ／２、
２４Ｆs ±Ｆs／２の折り返し雑音成分が相殺される
（図３（５）参照）。なお、各Ｄ／Ａ変換出力を加算し
たことで、各Ｄ／Ａ変換器２７1 〜２７4 の非相関ノイ
ズ成分も相殺により減衰される。よって、入力ディジタ
ルデータDATAINは３２倍にオーバーサンプリングされな
がらＤ／Ａ変換されたことになる。
【００１６】３２倍のオーバーサンプリングにより、信
号帯域の上側の一次折り返し雑音成分は３２Ｆs −Ｆs
／２以上にシフトしている。このため、アナログ加算器
２７の出力のスムージングを行うポストフィルタ３０は
特性が非常にゆるやかなもので済み、次数を非常に低く
でき、製作が容易で安価で済み、信号帯域における位相
特性（とくに高域での位相特性）もかなり良好なものと
できる。
号帯域の上側の一次折り返し雑音成分は３２Ｆs −Ｆs
／２以上にシフトしている。このため、アナログ加算器
２７の出力のスムージングを行うポストフィルタ３０は
特性が非常にゆるやかなもので済み、次数を非常に低く
でき、製作が容易で安価で済み、信号帯域における位相
特性（とくに高域での位相特性）もかなり良好なものと
できる。
【００１７】この実施例によれば、３２倍のオーバーサ
ンプリングを行う場合でも、オーバーサンプリングディ
ジタルフィルタ２０はサンプリング周波数が８Ｆs で良
く、演算速度が低くて済むとともに回路構成上の負担も
少なくて済む。オーディオ用の８倍オーバーサンプリン
グディジタルフィルタは量産による安価なＩＣが市販さ
れているので、入手が簡単である。また、補間フィルタ
２２も直線補間という簡単な処理を行うだけなので、回
路構成は簡単で済み、コストの負担もすくなくて済む。
更に、Ｄ／Ａ変換器２７1 〜２７4 もサンプリング周波
数が８Ｆs で良く、変換速度が低くて済むとともに回路
構成上の負担も少なくて済む。オーディオ用の８Ｆs の
Ｄ／Ａ変換器も量産による安価なＩＣが市販されている
ので、入手が簡単である。以上のことからＤ／Ａ変換装
置全体として構成が簡単で安価なものとできる。
ンプリングを行う場合でも、オーバーサンプリングディ
ジタルフィルタ２０はサンプリング周波数が８Ｆs で良
く、演算速度が低くて済むとともに回路構成上の負担も
少なくて済む。オーディオ用の８倍オーバーサンプリン
グディジタルフィルタは量産による安価なＩＣが市販さ
れているので、入手が簡単である。また、補間フィルタ
２２も直線補間という簡単な処理を行うだけなので、回
路構成は簡単で済み、コストの負担もすくなくて済む。
更に、Ｄ／Ａ変換器２７1 〜２７4 もサンプリング周波
数が８Ｆs で良く、変換速度が低くて済むとともに回路
構成上の負担も少なくて済む。オーディオ用の８Ｆs の
Ｄ／Ａ変換器も量産による安価なＩＣが市販されている
ので、入手が簡単である。以上のことからＤ／Ａ変換装
置全体として構成が簡単で安価なものとできる。
【００１８】なお、上記した実施例ではｎ＝８、ｍ＝ｋ
＝４として説明したが、本発明は何らこれに限定される
ものでなく、例えば、ｎ＝４、ｍ＝８、ｋ＝２など、
ｎ，ｍ，ｋ≧２以上であれば他の値の組み合わせとして
も良いのは勿論である。また、補間フィルタも、ディジ
タル加算器２５の出力を１／ｍ倍する代わりに、図５
（１）または（２）に示す如く、サンプリング回路２３
の入力側または出力側に設けたディジタル乗算器３１ま
たは３２により１／ｍ倍するようにしたり、図５（３）
に示す如くディジタル加算器２５の各入力側に個別にデ
ィジタル乗算器３３1 〜３３m を設けて個別に１／ｍ倍
するようにしても良い。
＝４として説明したが、本発明は何らこれに限定される
ものでなく、例えば、ｎ＝４、ｍ＝８、ｋ＝２など、
ｎ，ｍ，ｋ≧２以上であれば他の値の組み合わせとして
も良いのは勿論である。また、補間フィルタも、ディジ
タル加算器２５の出力を１／ｍ倍する代わりに、図５
（１）または（２）に示す如く、サンプリング回路２３
の入力側または出力側に設けたディジタル乗算器３１ま
たは３２により１／ｍ倍するようにしたり、図５（３）
に示す如くディジタル加算器２５の各入力側に個別にデ
ィジタル乗算器３３1 〜３３m を設けて個別に１／ｍ倍
するようにしても良い。
【００１９】
【発明の効果】本発明のＤ／Ａ変換装置によれば、ｎ倍
オーバーサンプリングディジタルフィルタ手段により、
サンプリング周波数Ｆs のディジタルデータに対しｎ倍
のオーバーサンプリングを行い、この際、Ｆs ／２以上
の帯域を阻止しておく。ｎＦsのディジタルデータに対
し補間手段により、１／ｍｎＦs の周期でのリサンプリ
ング、１／ｍｎＦs の周期ずつの遅延、リサンプルデー
タと各遅延データの加算により直線補間を行ってサンプ
リング周波数を更にｍ倍とする。そして、直線補間後の
ｍｎＦs のディジタルデータに対し、サンプルデータを
ｋ個のＤ／Ａ変換手段で１つづつ順に分けてＤ／Ａ変換
し、Ｄ／Ａ変換手段の出力を加算手段で加算するように
したので、ｍｎ倍のオーバーサンプリングを行う場合で
も、ディジタルフィルタ手段はサンプリング周波数がｎ
Ｆs で良く、演算速度が低くて済むとともに回路構成上
の負担も少なくて済む。また、補間手段も直線補間とい
う簡単な処理を行うだけなので、回路構成は簡単で済
み、全体として構成が簡単で安価な装置とできる。
オーバーサンプリングディジタルフィルタ手段により、
サンプリング周波数Ｆs のディジタルデータに対しｎ倍
のオーバーサンプリングを行い、この際、Ｆs ／２以上
の帯域を阻止しておく。ｎＦsのディジタルデータに対
し補間手段により、１／ｍｎＦs の周期でのリサンプリ
ング、１／ｍｎＦs の周期ずつの遅延、リサンプルデー
タと各遅延データの加算により直線補間を行ってサンプ
リング周波数を更にｍ倍とする。そして、直線補間後の
ｍｎＦs のディジタルデータに対し、サンプルデータを
ｋ個のＤ／Ａ変換手段で１つづつ順に分けてＤ／Ａ変換
し、Ｄ／Ａ変換手段の出力を加算手段で加算するように
したので、ｍｎ倍のオーバーサンプリングを行う場合で
も、ディジタルフィルタ手段はサンプリング周波数がｎ
Ｆs で良く、演算速度が低くて済むとともに回路構成上
の負担も少なくて済む。また、補間手段も直線補間とい
う簡単な処理を行うだけなので、回路構成は簡単で済
み、全体として構成が簡単で安価な装置とできる。
【図１】本発明の一実施例に係るＤ／Ａ変換装置の回路
図である。
図である。
【図２】Ｄ／Ａ変換装置の動作を示すタイムチャートで
ある。
ある。
【図３】Ｄ／Ａ変換装置の各部から出力されるディジタ
ルデータの周波数スペクトラムである。
ルデータの周波数スペクトラムである。
【図４】補間フィルタの直線補間動作を示す説明図であ
る。
る。
【図５】補間フィルタの変形例を示す回路図である。
【図６】従来のＤ／Ａ変換装置の回路図である。
２０ ｎ倍オーバーサンプリングディジタルフィルタ ２２ 補間フィルタ ２３ サンプリング
回路 ２４1 〜２４m-1 ラッチ回路 ２５ ディジタル加
算器 ２６、３１、３２、３３1 〜３３m ディジタル乗算器 ２７1 〜２７k Ｄ／Ａ変換器 ２８ タイミング発
生回路 ２９ アナログ加算器 ３０ ポストフィル
タ
回路 ２４1 〜２４m-1 ラッチ回路 ２５ ディジタル加
算器 ２６、３１、３２、３３1 〜３３m ディジタル乗算器 ２７1 〜２７k Ｄ／Ａ変換器 ２８ タイミング発
生回路 ２９ アナログ加算器 ３０ ポストフィル
タ
Claims (1)
- 【請求項１】 サンプリング周波数Ｆs のディジタルデ
ータに対しｎ倍のオーバーサンプリングを行い、この
際、Ｆs ／２以上の帯域を阻止するｎ倍オーバーサンプ
リングディジタルフィルタ手段と、 ｎ倍オーバーサンプリングディジタルフィルタ手段から
出力されるサンプリング周波数ｎＦs のディジタルデー
タに対し、サンプリング周波数をｍ倍にするための補間
を行う補間手段と、 補間手段から出力されるディジタルデータに対し、各
々、サンプルデータを１つづつ順に分けて取り込みＤ／
Ａ変換するｋ個のＤ／Ａ変換手段と、 ｋ個のＤ／Ａ変換手段の出力を加算する加算手段と、 を備え、 前記補間手段は、ｎ倍オーバーサンプリングディジタル
フィルタ手段から出力されるサンプリング周波数ｎＦs
のディジタルデータを１／ｍｎＦs の周期でリサンプリ
ングするサンプリング手段と、 サンプリング手段の出力するディジタルデータを１／ｍ
ｎＦs の周期ずつ遅延させる（ｍ−１）段の遅延手段
と、 サンプリング手段及び各遅延手段の出力を加算する加算
手段と、 を含むこと、 を特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15828595A JPH08330957A (ja) | 1995-06-01 | 1995-06-01 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15828595A JPH08330957A (ja) | 1995-06-01 | 1995-06-01 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330957A true JPH08330957A (ja) | 1996-12-13 |
Family
ID=15668261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15828595A Pending JPH08330957A (ja) | 1995-06-01 | 1995-06-01 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330957A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714796B1 (en) | 1999-11-05 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Mobile communication terminal device |
| US6894966B1 (en) | 1999-05-11 | 2005-05-17 | Niigata Seimitsu Co., Ltd. | Interpolation circuit |
| EP1353461A4 (en) * | 2000-12-07 | 2005-05-25 | Sakai Yasue | ANALOG FILTER |
| EP1198065A4 (en) * | 1999-06-18 | 2005-06-01 | Sakai Yasue | DIGITAL ANALOGUE TRANSDUCER AND METHOD THEREFOR, AND APPARATUS AND REFERENCE TO THE INTERPOLATION OF DATA |
| KR100598702B1 (ko) * | 2000-03-22 | 2006-07-11 | 넥스원퓨처 주식회사 | 수신데이터의 수신감도 측정 시스템 |
| US7085799B2 (en) | 2000-12-07 | 2006-08-01 | Yasue Sakai | Analog filter suitable for smoothing a ΔΣ-modulated signal |
| JP2009177835A (ja) * | 1998-03-07 | 2009-08-06 | Gte Ges Fuer Technische Entwicklungen Gmbh | 離散時間値を信号処理するための装置 |
-
1995
- 1995-06-01 JP JP15828595A patent/JPH08330957A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177835A (ja) * | 1998-03-07 | 2009-08-06 | Gte Ges Fuer Technische Entwicklungen Gmbh | 離散時間値を信号処理するための装置 |
| US6894966B1 (en) | 1999-05-11 | 2005-05-17 | Niigata Seimitsu Co., Ltd. | Interpolation circuit |
| EP1195691A4 (en) * | 1999-05-11 | 2005-06-01 | Sakai Yasue | Interpolation CIRCUIT |
| EP1198065A4 (en) * | 1999-06-18 | 2005-06-01 | Sakai Yasue | DIGITAL ANALOGUE TRANSDUCER AND METHOD THEREFOR, AND APPARATUS AND REFERENCE TO THE INTERPOLATION OF DATA |
| US6714796B1 (en) | 1999-11-05 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Mobile communication terminal device |
| KR100598702B1 (ko) * | 2000-03-22 | 2006-07-11 | 넥스원퓨처 주식회사 | 수신데이터의 수신감도 측정 시스템 |
| EP1353461A4 (en) * | 2000-12-07 | 2005-05-25 | Sakai Yasue | ANALOG FILTER |
| US7085799B2 (en) | 2000-12-07 | 2006-08-01 | Yasue Sakai | Analog filter suitable for smoothing a ΔΣ-modulated signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3836947B2 (ja) | サンプリングレート変換ユニット、サンプリングレート変換装置及びサンプリングレート変換方法 | |
| JP3194752B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| WO2000079686A1 (fr) | Convertisseur numerique-analogique et son procede d'utilisation, et dispositif et procede d'interpolation de donnees | |
| JP4397488B2 (ja) | オーバーサンプリング処理回路およびデジタル−アナログ変換器 | |
| JP4397492B2 (ja) | デジタル−アナログ変換器 | |
| JP4989575B2 (ja) | フィルタ及びフィルタの構成方法 | |
| WO2000068826A1 (fr) | Circuit d'interpolation | |
| JP2002366539A (ja) | データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体 | |
| US20020158785A1 (en) | Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period | |
| JPH06283968A (ja) | ディジタル信号演算装置 | |
| JP2002271204A (ja) | 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体 | |
| JP2002300007A (ja) | サンプリング周波数変換装置 | |
| JP2001177414A (ja) | オーバーサンプリング処理回路およびデジタル−アナログ変換器 | |
| JPH04137907A (ja) | スムージングフィルタ | |
| JPH1098353A (ja) | ディジタル信号処理装置 | |
| JPS63253713A (ja) | サンプリング回路 | |
| JP3312539B2 (ja) | 音響信号処理装置 | |
| JPH11340788A (ja) | オーバーサンプリング回路および該回路を用いたアナログ信号再生装置 | |
| WO2002047296A1 (fr) | Filtre analogique | |
| WO2001045269A1 (en) | Oversampling circuit and digital/analog converter | |
| JPH03242024A (ja) | Ｄ／ａ変換方法 | |
| JPH0823262A (ja) | サンプリング周波数変換装置 | |
| Roza | Recursive bitstream conversion | |
| JPS59117836A (ja) | 標本値補間装置 |