JPH08330962A - アナログ／デジタル変換方法 - Google Patents

Abstract

(57)【要約】 【目的】 高価なＡ／Ｄ変換器を必要とすることなく、
広いダイナミックレンジに対応することができると共
に、小さな入力レンジで高い分解能を得ることができる
アナログ／デジタル変換方法を提供する。 【構成】 Ａ／Ｄ変換器１１の入力レンジを超える大き
なアナログ入力信号Ｖiに対してシフト信号Ｖsで相殺す
ることにより、前記入力レンジを超えない小さな擬似入
力信号（Ｖi−Ｖs）を形成して、該擬似入力信号を前記
Ａ／Ｄ変換器１１でデジタル信号に変換して、該デジタ
ル信号に変換後の擬似入力信号(Ｖi−Ｖs)’に対して前
記シフト信号に対応するデジタル逆シフト信号Ｖs’を
加算して、もとのアナログ入力信号に対応したデジタル
信号Ｖi’を得るようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアナログ／デジタル変換
方法に係り、特に、普及型のＡ／Ｄ変換器を用いて、広
いダイナミックレンジを有すると共に、比較的狭いレン
ジにおいて高い分解能を得ることができるアナログ／デ
ジタル変換方法に関する。

【０００２】

【従来の技術】Ａ／Ｄ変換器は、アナログ信号をデジタ
ル信号に変換する変換器として産業上の様々な分野で利
用されている。Ａ／Ｄ変換器には、帰還型パルス幅変調
Ａ／Ｄ変換器、逐次比較型Ａ／Ｄ変換器等の種々の形式
があるが、０〜１０Ｖ程度の電圧入力を、１０〜１２ｂ
ｉｔ程度のデジタル信号に変換するタイプのものが、比
較的低コストで広く普及している。

【０００３】係る普及型Ａ／Ｄ変換器を、例えば磁気軸
受の軸変位の計測に用いる場合には、インダクタンス変
位センサ或いは渦電流センサのアナログ出力を、センサ
アンプで増幅してから、このＡ／Ｄ変換器に入力する。
そして、この変位センサのアナログ出力は、Ａ／Ｄ変換
器でデジタル信号に変換され、ＣＰＵで演算処理され、
磁気軸受装置の励磁磁極の励磁電流にフィードバックさ
れ、回転軸が目標位置に浮上支持される。この用途に用
いられる普及型Ａ／Ｄ変換器は、例えば、入力電圧のフ
ルスケールが１０Ｖ程度であり、入力電圧に対応して変
換された１０〜１２ｂｉｔのデジタル信号を出力する。

【０００４】

【発明が解決しようとする課題】しかしながら、磁気軸
受装置における軸変位は、起動時に回転軸が静止位置か
ら動作時の目標浮上位置に移動するため、その移動幅が
大きく、一例として数ｍｍ移動する。これに対して、回
転軸が浮上した後の定常状態の運転では、回転軸の移動
幅は小さく、通常数μオーダとなる。

【０００５】このように、変位センサの出力は、回転軸
の移動幅が数μｍから数ｍｍに及ぶため、広いダイナミ
ックレンジが要求される。Ａ／Ｄ変換器ではこの入力ア
ナログ信号をデジタル信号に変換し、磁気軸受の制御用
ＣＰＵに取り込む。Ａ／Ｄ変換器で信号を取り込み、Ｃ
ＰＵで入力信号を演算処理するデジタル信号処理システ
ムにおいては、入力信号の最大信号レベルから、Ａ／Ｄ
変換器の入力レンジを決定している。

【０００６】しかしながら、１０〜１２ｂｉｔ程度のＡ
／Ｄ変換器を用い、入力レンジを数ｍｍの移動幅とする
と、分解能が低下してしまい、量子化誤差により特に定
常状態の数μｍ程度の微細な変位の信号検出ができなく
なってしまう。また、定常状態の数μｍ程度のレンジを
最大入力とすると、定常状態での回転軸の変位は十分な
精度で測定できるが、起動時の数ｍｍ程度の大きな変位
はスケールアウトしてしまい、測定が不可能となる。

【０００７】このように、従来のＡ／Ｄ変換器は、入力
信号の最大信号レベルから、Ａ／Ｄ変換器の入力レンジ
を決定しているため、広いダイナミックレンジに対応
し、且つ小さな入力レンジで高い分解能を得ることは不
可能であった。これをあえて可能にするためには、Ａ／
Ｄ変換器のデジタル処理部のビット数を増やすことが必
要であり、高価なＡ／Ｄ変換器が必要となり、製造コス
トの上昇を招くこととなる。

【０００８】本発明は上述した事情に鑑みて為されたも
ので、高価なＡ／Ｄ変換器を必要とすることなく、広い
ダイナミックレンジに対応することができると共に、小
さな入力レンジで高い分解能を得ることができるアナロ
グ／デジタル変換方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明のアナログ／デジ
タル変換方法は、Ａ／Ｄ変換器の入力レンジを超える大
きなアナログ入力信号に対してシフト信号で相殺するこ
とにより、前記入力レンジを超えない小さな擬似入力信
号を形成して、該擬似入力信号を前記Ａ／Ｄ変換器でデ
ジタル信号に変換して、該デジタル信号に変換後の擬似
入力信号に対して前記シフト信号に対応するデジタル逆
シフト信号を加算して、もとのアナログ入力信号に対応
したデジタル信号を得ることを特徴とする。

【００１０】また、前記アナログ入力信号に加えるシフ
ト信号は、その加算後の擬似入力信号がゼロ近傍になる
ようにあらかじめ設定した時間の関数であることを特徴
とする。

【００１１】また、前記シフト信号は、前記入力信号の
定常状態において、ゼロになるように設定したことを特
徴とする。

【００１２】また、前記擬似入力信号を形成後、該擬似
入力信号を一定比率で増幅するステップと、該増幅した
信号を前記Ａ／Ｄ変換器で前記デジタル信号に変換後
に、前記一定比率でデジタル除算処理を行うステップを
更に備えたことを特徴とする。

【００１３】

【作用】Ａ／Ｄ変換器の入力レンジを超える大きなアナ
ログ入力信号に、シフト信号を相殺することから、Ａ／
Ｄ変換器の入力レンジを超えない小さな擬似信号にする
ことができる。小さな擬似入力信号がＡ／Ｄ変換器に入
力されて、デジタル変換後にシフト信号に対応するデジ
タル信号を加算することから、元のアナログ入力信号の
デジタル信号を得ることができる。これにより、Ａ／Ｄ
変換器の入力レンジを小さくしたままで、広いダイナミ
ックレンジのアナログ入力信号をデジタル信号に変換す
ることができる。

【００１４】シフト信号は、入力信号との加算値がゼロ
近傍となるような時間の関数としたので、過渡時の入力
信号の変動幅が大きくても、常に擬似信号値をＡ／Ｄ変
換器の入力レンジ内に保つことができる。

【００１５】また、シフト信号は、アナログ入力信号に
対応させて、定常状態においてゼロになるように設定し
たことから、定常状態ではアナログ入力信号はシフト信
号の影響を受けることなく、小さな入力レンジで動作さ
せることができる。これにより定常時には、量子化誤差
を小さくして高い分解能でのアナログ／デジタル変換が
可能となる。

【００１６】また、Ａ／Ｄ変換器の変換前に擬似信号を
Ｋ倍する乗算（増幅）を行い、且つ変換後に１／Ｋとす
るデジタル除算を行うので、Ａ／Ｄ変換器で量子化する
際の量子化誤差を小さくし、分解能を向上させることが
できる。

【００１７】

【実施例】以下、本発明の一実施例について添付図面を
参照しながら説明する。

【００１８】図１は、本発明の一実施例のアナログ／デ
ジタル変換方法に係るブロック図を示す。アナログ入力
信号Ｖiは、例えば磁気軸受装置の変位センサのアナロ
グ出力であり、この信号がＡ／Ｄ変換器１１でデジタル
信号に変換され、ＣＰＵ１０に取り込まれデジタル制御
処理される。本実施例では、シフト信号Ｖsの発生器
（図示しない）と、減算器１２とを備え、入力信号Ｖi
がＡ／Ｄ変換器１１の入力レンジを超える場合には、Ａ
／Ｄ変換器１１がスケールアウトしないように、シフト
信号Ｖsを加える。即ち、シフト信号Ｖsは入力信号Ｖi
から、減算器１２で減算されアナログ入力擬似信号（Ｖ
i−Ｖs）が形成される。更にこの擬似信号は、乗算器で
ある増幅器１３でＫ倍に増幅されて、Ａ／Ｄ変換器１１
に入力される。

【００１９】ここで、入力信号Ｖiに加えるシフト信号
Ｖsは、入力信号Ｖiにシフト信号Ｖsで相殺した擬似信
号との加算値がＡ／Ｄ変換器１１の入力レンジで、ゼロ
近傍になるように、シフト信号Ｖsの時間の関数を予じ
め設定している。この時間関数は、予め測定対象物の過
度応答を過去の経験から予測して決定する。又、入力信
号を監視し、その情報を元にＡ／Ｄ変換器の最小レンジ
に入力アナログ信号Ｖiが入る大きさになった場合には
シフト信号をゼロとするような関数にしてもよい。更に
又、時間の関数は、Ａ／Ｄ変換器の最小レンジに入力ア
ナログ信号Ｖiが入る大きさになる時点を予測して、そ
の後はシフト信号をゼロとするような関数に設定しても
よい。尚、このように時間の関数を急激にゼロとするよ
うな不連続な関数が、全体の制御ループの安定性に問題
を生じるのであれば、例えば２次関数を用いて緩やかに
ゼロに漸近するようにしてもよい。

【００２０】また、増幅器１３は、Ａ／Ｄ変換器１１の
入力レンジを有効に使用するように、入力信号Ｖiから
シフト信号Ｖsを相殺した擬似信号出力を増幅するもの
である。例えば入力レンジが１０Ｖであり、擬似信号が
１Ｖ程度である場合には、これを増幅器１３でＫ＝１０
倍に乗算することにより、Ａ／Ｄ変換器１１の入力レン
ジをフルスケールで利用することができる。

【００２１】Ａ／Ｄ変換器１１の出力側には、制御ＣＰ
Ｕ１０が接続されている。制御ＣＰＵには、そのコンピ
ュータプログラムで形成されるデジタル除算手段１４を
備え、乗算器１３で擬似信号（Ｖi−Ｖs）が、アナログ
的にＫ倍されているので、これを１／Ｋとするデジタル
除算処理を行う。符号１５は、除算手段１４の出力から
Ａ／Ｄ変換器１６の出力を加算処理するデジタル加算手
段である。デジタル加算手段１５も同様にコンピュータ
プログラム形成される制御ＣＰＵ１０内の演算手段であ
る。逆シフト信号Ｖs’は、時間の関数であるアナログ
シフト信号に対応して計算された、同様に時間の関数で
あるデジタル信号である。従って、加算手段１５で、デ
ジタルの擬似信号（Ｖi−Ｖs）’にデジタル逆シフト信
号Ｖs’が加算されると、デジタル入力信号Ｖi’が求め
られる。

【００２２】図２は、本発明の一実施例のアナログ／デ
ジタル変換方法の動作を説明するための、各部の波形を
示す。図２（Ａ）は、一例として、磁気軸受装置におけ
る変位センサの出力であるアナログ入力信号Ｖiの波形
を示す。磁気軸受は、本実施例では時刻Ｔ0で起動す
る。時刻Ｔ0では、回転軸の位置は静止位置であり、こ
の時の変位センサ出力は−Ｖ0である。時刻Ｔ0で起動し
て、回転軸が浮上して、回転軸は目標浮上位置に移動
し、時刻Ｔ1で定常状態となる。そして、時刻Ｔ2まで定
常状態での運転、即ち回転軸が目標浮上位置に浮上支持
された状態での運転が継続する。この間の回転軸の変位
は、数μｍ程度と極めて小さい。そして、時刻Ｔ2で、
定常状態の運転を終了し、回転軸の回転が停止すると共
に回転軸は静止位置に戻る。このため、変位センサの出
力は、時刻Ｔ2でほぼゼロから、時刻Ｔ3では再び−Ｖ0
となる。この電圧の過渡状態の変化、ゼロから−Ｖ0
は、移動幅では数ｍｍであり、定常状態における回転軸
の移動幅である数μｍ程度と比べて極めて大きい。

【００２３】図２（Ｂ）は、シフト信号Ｖsを示す。シ
フト信号Ｖsは、入力信号ＶiがＡ／Ｄ変換器１１でスケ
ールアウトしないように入力信号Ｖiを相殺するアナロ
グ信号である。このシフト信号Ｖsは、主として過渡状
態で入力信号Ｖiを相殺し、加算信号が、Ａ／Ｄ変換器
１１の入力レンジを超えない範囲で、好ましくはゼロと
する。又、定常状態では入力信号Ｖiに影響を与えない
ようにゼロとする。このため、時刻Ｔ0においては、出
力が＋Ｖ0であり、時間の経過と共に低下して時刻Ｔ1で
は回転軸が定常状態の位置に到達するので、その出力を
ゼロとする。定常状態においては出力ゼロを継続する。
そして、回転軸が回転を停止し、磁気軸受装置の運転を
停止する時刻Ｔ2から時刻Ｔ3に、シフト信号はゼロから
直線的に電圧＋Ｖ0まで上昇する。そして、時刻Ｔ3以降
は、回転軸が静止位置にあるので、出力電圧＋Ｖ0を継
続する。

【００２４】図２（Ｃ）は、入力信号Ｖiがシフト信号
Ｖsで減算器１２により相殺された擬似信号である。こ
の信号が増幅器１３でＫ倍に増幅（乗算）され、Ａ／Ｄ
変換器１１に入力される。この信号は、図示するように
過渡状態のＴ0からＴ1及びＴ2からＴ3は、擬似信号Ｖi
−Ｖsである。定常状態のＴ1からＴ2迄は、シフト信号
Ｖsがゼロであり、数μｍの変位に対応した微細な振動
信号である。入力信号Ｖiは起動時と停止時の過渡状態
において大きく変動するが、シフト信号Ｖsが加算され
るので、加算後の変動幅は図示するように小さくなり、
小さな入力レンジの範囲内に入る。

【００２５】この増幅後の信号Ｋ（Ｖs−Ｖi）は、Ａ／
Ｄ変換器１１でデジタル信号に変換される。そして、デ
ジタル除算手段１４で、乗算（増幅）器１３の増幅率Ｋ
でデジタル的に除算される。従って、除算手段１４の出
力は、デジタル信号（Ｖi−Ｖs）’である。一方で、逆
シフト信号Ｖs’は、図２（Ｂ）に示すアナログシフト
信号Ｖsをデジタル値に計算により変換したものであ
る。

【００２６】デジタル化された逆シフト信号Ｖs’は、
デジタル加算手段１５で除算手段１４の出力（Ｖi−Ｖ
s）’にデジタル的に加算処理される。従って、加算手
段１５の出力は、（Ｖi−Ｖs）’からＶs’が加算され
たものであり、アナログ入力信号Ｖiに対応したデジタ
ル信号Ｖi’が出力され、磁気軸受の制御処理部１６に
取り込まれる。デジタル信号Ｖi’は、シフト信号がＡ
／Ｄ変換前に減算され、逆シフト信号がＡ／Ｄ変換後に
加算されたものであるので、そのアナログ値に変換した
波形は、図２（Ａ）に示すものと同様である。

【００２７】このように定常時においては、信号レベル
が小さく、分解能を上げるため入力信号を増幅しＡ／Ｄ
変換器１１でＡ／Ｄ変換処理を行うことができる。又、
過渡状態で入力信号がＡ／Ｄ変換器１１の入力レンジを
超えても、シフト信号Ｖsで相殺することにより、過渡
時においても、Ａ／Ｄ変換器１１の入力レンジを超える
ことなく、Ａ／Ｄ変換処理を行うことができ、出力とし
て入力信号Ｖiに対応したデジタル信号Ｖi’を得ること
ができる。従って、ビット数が多い高価なＡ／Ｄ変換器
を使用しなくても、ダイナミックレンジが広く、且つ量
子化誤差が小さく分解能が高いデジタル信号処理システ
ムを構築することができる。

【００２８】尚、以上の実施例の説明は、一例として磁
気軸受装置における回転軸の変位を計測するセンサ出力
をＡ／Ｄ変換する場合について説明したが、本発明の趣
旨は磁気軸受装置の変位センサの出力処理ばかりでな
く、産業上の様々のＡ／Ｄ変換の用途に適用できるのは
勿論のことである。

【００２９】また、入力信号Ｖiからシフト信号Ｖsを減
算して相殺することにより、小さな入力レンジに適合す
る擬似信号を形成しているが、加算処理により小さな入
力レンジに適合する相殺信号を形成すると考えてもよ
い。この場合には、デジタル信号に変換後の減算処理が
減算処理となる。これは、加算と減算の単なる定義の問
題である。

【００３０】また、本実施例では擬似信号（Ｖi−Ｖs）
を増幅器によりＫ倍に増幅した後、Ａ／Ｄ変換器に入力
するようにしているが、入力信号が十分に大きい場合に
は、この増幅器は必ずしも必要ではない。この場合に
は、デジタル信号に変換した後の１／Ｋの除算処理も不
用となる。

【００３１】

【発明の効果】以上に説明したように本発明は、Ａ／Ｄ
変換器に信号を取り込みデジタル信号に変換するシステ
ムにおいて、Ａ／Ｄ変換器の入力レンジを超える入力信
号を、スケールアウトしないようにシフト信号で相殺す
るようにして、Ａ／Ｄ変換後に逆シフト信号を加算する
ようにしたものである。従って、過渡時の変動幅の大き
い入力信号がシフト信号で相殺され、変動幅の小さい擬
似信号となるため、Ａ／Ｄ変換のダイナミックレンジを
拡大することができる。

【００３２】そして、定常時の変動幅の小さい入力信号
にはシフト信号をゼロとすることにより、高い分解能で
Ａ／Ｄ変換処理を行うことができる。それ故、過渡時に
は広いダイナミックレンジが得られ、且つ定常時には高
い分解能が得られるＡ／Ｄ変換を普及型のＡ／Ｄ変換器
を用いて経済的に実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のアナログ／デジタル変換方
法を説明するブロック図。

【図２】上記変換器方法における各部のタイムチャート
を示し、（Ａ）入力信号Ｖi、（Ｂ）シフト信号Ｖs、
（Ｃ）これらの擬似信号（Ｖi−Ｖs）を示す。

【符号の説明】 １０ ＣＰＵ １１ Ａ／Ｄ変換器 １２ （アナログ）加算器 １３ 増幅器（乗算器） １４ （デジタル）除算手段 １５ （デジタル）減算手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ａ／Ｄ変換器の入力レンジを超える大き
   なアナログ入力信号に対してシフト信号で相殺すること
   により、前記入力レンジを超えない小さな擬似入力信号
   を形成して、該擬似入力信号を前記Ａ／Ｄ変換器でデジ
   タル信号に変換して、該デジタル信号に変換後の擬似入
   力信号に対して前記シフト信号に対応するデジタル逆シ
   フト信号を加算して、もとのアナログ入力信号に対応し
   たデジタル信号を得ることを特徴とするアナログ／デジ
   タル変換方法。
2. 【請求項２】 前記アナログ入力信号を相殺するシフト
   信号は、その相殺後の擬似入力信号がゼロ近傍になるよ
   うにあらかじめ設定した時間の関数であることを特徴と
   する請求項１記載のアナログ／デジタル変換方法。
3. 【請求項３】 前記シフト信号は、前記入力信号の定常
   状態において、ゼロになるように設定したことを特徴と
   する請求項１記載のアナログ／デジタル変換方法。
4. 【請求項４】 前記擬似入力信号を形成後、該擬似入力
   信号を一定比率で増幅するステップと、該増幅した信号
   を前記Ａ／Ｄ変換器で前記デジタル信号に変換後に、前
   記一定比率でデジタル除算処理を行うステップとを更に
   備えたことを特徴とする請求項１乃至３のいずれか１項
   に記載のアナログ／デジタル変換方法。